JP2022067607A - 交流発電機及びその整流器 - Google Patents

Abstract

【課題】逆電流の発生を防止することができる交流発電機及びその整流器を提供する。【解決手段】整流器２００は、トランジスタＴＤ１と、ゲート電圧制御回路２１０と、を含む。トランジスタの制御端部は、ゲート電圧ＶＧを受け取る。ゲート電圧制御回路は、入力電圧ＶＳと整流電圧ＶＤとの間の電圧差ＶＤＳに応じてゲート電圧を生成する。ゲート電圧制御回路は、電圧差が第１の予め設定された閾値電圧未満になる第１の時点を検出し、第１の時点の後の第１の時間間隔の間、ゲート電圧を供給してトランジスタをオンにし、電圧差を第１の基準電圧に設定する。ゲート電圧制御回路は、第１の時間間隔の後の第２の時間間隔の間、ゲート電圧を調整して電圧差を第２の基準電圧に設定する。第１の時間間隔は、入力電圧のサイクルとは無関係である。【選択図】図２

Description

本開示は整流器に関し、詳細には、逆電圧を防止することができる整流器に関する。

ＡＣ発電機では、ＡＣ入力電圧を整流して、ＤＣ電圧と見なすことができる整流電圧を生成するために、整流器がしばしば適合されている。従来、入力電圧を整流するために、ダイオード又はトランジスタがしばしば適合されている。整流電圧の負の半サイクルの間、電圧値が基準電圧（例えば、０ボルト）に等しい状態で維持されるのが理想的である。しかしながら、図１の波形図に示す従来から知られている整流電圧などの実際の状況では、電圧ＶＰをピーク値とする整流電圧の入力電圧の電圧値は、その負の半波長ＴＮにおいて基準電圧Ｖ０よりも小さい。言い換えると、整流電圧の負の半サイクルＴＮで電力損失を招き、システムの動作効率が低下する。

従来、整流器は、トランジスタを使用することによって実装されることがあり、整流は、トランジスタを能動的にオン／オフすることによって実行されることがある。しかしながら、トランジスタのオン／オフの時点が適切に設定されていない場合、逆電流が発生し、システムの性能の低下を引き起こす可能性がある。

本開示は、逆電流の発生を防止することができる交流発電機及びその整流器を提供する。

整流器は、トランジスタと、ゲート電圧制御回路とを含む。トランジスタは、ＡＣ入力電圧を受け取る第１の端部と、整流電圧を生成する第２の端部と、ゲート電圧を受け取る制御端部とを有する。ゲート電圧制御回路は、トランジスタに結合され、入力電圧と整流電圧との間の電圧差に応じてゲート電圧を生成する。ゲート電圧制御回路は、電圧差が第１の予め設定された閾値電圧未満になる第１の時点を検出し、第１の時点の後の第１の時間間隔の間、ゲート電圧を供給してトランジスタをオンにし、電圧差を第１の基準電圧に実質的に等しくなるように設定する。ゲート電圧制御回路は、第１の時間間隔の後の第２の時間間隔の間、ゲート電圧を調整して電圧差を実質的に第２の基準電圧に設定する。第１の時間間隔は、入力電圧のサイクルとは無関係である。

本開示の交流発電機は、回転子と、固定子と、上述したような複数の整流器とを含む。固定子は回転子に結合されている。整流器のそれぞれは、対応する入力電圧をそれぞれ受け取る。整流器は、一緒になって整流電圧を生成する。

上記に照らして、本開示のゲート電圧制御回路は、トランジスタの２つの端部間の電圧差が第１の予め設定された閾値電圧未満になるとトランジスタを迅速にオンにし、一定の第１の時間間隔の間、導電状態を維持する。本開示の整流器は、トランジスタの導通機構を調整することによって、整流中に発生する逆電流を防止する。

従来から知られているような整流電圧の波形である。

本開示の一実施形態による整流器の概略図である。

本開示の一実施形態による整流器が動作しているときの波形である。

本開示の一実施形態によるゲート電圧制御回路の実施態様の概略図である。

本開示の一実施形態によるゲート電圧制御回路の回路の別の部分の概略図である。

本開示の別の実施形態による整流器が動作しているときの波形である。

本開示の別の実施形態によるゲート電圧制御回路の実施態様の概略図である。

本開示の一実施形態によるゲート電圧制御回路の回路の別の部分の概略図である。

本開示の一実施形態による整流された電圧差の波形の概略図である。

本開示の一実施形態による交流発電機の概略図である。

図２は、本開示の一実施形態による整流器の概略図である。整流器２００は、トランジスタＴＤ１と、ゲート電圧制御回路２１０とを含む。トランジスタＴＤ１は、入力電圧ＶＳを受け取る第１の端部と、整流電圧ＶＤを生成する第２の端部と、ゲート電圧ＶＧを受け取る制御端部とを有する。本実施形態では、トランジスタＴＤ１の動作はゲート電圧ＶＧを介したダイオードと等価であり、トランジスタＴＤ１の第１の端部はダイオードのカソードと等価であり、トランジスタＴＤ１の第２の端部はダイオードのアノードと等価である。

ゲート電圧制御回路２１０は、トランジスタＴＤ１に結合され、ゲート電圧ＶＧを供給するように適合されている。ゲート電圧制御回路２１０は、入力電圧ＶＳと整流電圧ＶＤとの間の電圧差ＶＤＳを受け取り、電圧差ＶＤＳに応じてゲート電圧ＶＧを生成する。ゲート電圧ＶＧをより詳細に説明するために、図２及び図３を同時に参照されたい。ここで、図３は、本開示の一実施形態による整流器が動作しているときの波形を示す。図３において、電圧差ＶＤＳは、電圧ＶＰであるピーク値を有し、かつ、基準電圧Ｖ０を有する。電圧差ＶＤＳの正の半サイクルは時点ｔ０と時点ｔ１との間にあり、一方、電圧差ＶＤＳの負の半サイクルは時点ｔ１と時点ｔ２との間にある。時点ｔ１の後、ゲート電圧制御回路２１０は、電圧差ＶＤＳが第１の予め設定された閾値電圧ＶＤＳ＿ＯＮ未満であるかどうかを検出し、電圧差ＶＤＳが第１の予め設定された閾値電圧ＶＤＳ＿ＯＮ未満になる第１の時点ＴＰ１を設定する。

第１の時点ＴＰ１が検出されると、ゲート電圧制御回路２１０は、第１の時点ＴＰ１から始まる第１の時間間隔ＴＺ１の間、ゲート電圧ＶＧを連続的に供給して、トランジスタＴＤ１をオンにすることができる。トランジスタＴＤ１をオンにすることによって、電圧差ＶＤＳは、第１の基準電圧ＶＤＳ＿ＳＷ２に実質的に等しくなり得る。ここで、第１の基準電圧ＶＤＳ＿ＳＷ２は、トランジスタＴＤ１のオン抵抗とトランジスタＴＤ１を流れる電流との積であってもよい。

次いで、第１の時間間隔ＴＺ１が終了した後の第２の時間間隔ＴＺ２の間、ゲート電圧制御回路２１０は、ゲート電圧ＶＧを調整することによって、電圧差ＶＤＳを第２の基準電圧ＶＤＳ＿ＲＥＧに保持する。本実施形態では、第２の基準電圧ＶＤＳ＿ＲＥＧは、第１の基準電圧ＶＤＳ＿ＳＷ２よりも小さくてもよい。本開示の他の実施形態では、第２の基準電圧ＶＤＳ＿ＲＥＧは、第１の基準電圧ＶＤＳ＿ＳＷ２以上であってもよく、本開示はこれに限定されない。

ここで、第１の時間間隔ＴＺ１の長さが固定されていることに留意されたい。第１の時間間隔ＴＺ１及び入力電圧ＶＳの周期は、互いに無関係であり、互いに関連していないことをさらに示すことができる。第１の時間間隔ＴＺ１の長さは、設計者によって決定することができる。また、入力電圧ＶＳのサイクルが変化しても、それに応じて第１の時間間隔ＴＺ１は、変化しない。

ちなみに、本開示の一部の実施形態では、第１の時間間隔ＴＺ１の長さは０秒であってもよい。

第２の時間間隔ＴＺ２の後の第３の時間間隔Ｔ３の間、トランジスタＴＤ１を流れる電流がゲート電圧ＶＧの調整に伴って急速に減少するため、電圧差ＶＤＳが上昇し始める。次いで、ゲート電圧制御回路２１０は、電圧差ＶＤＳが第２の予め設定された閾値電圧ＶＤＳ＿ＯＦＦに達するまで上昇する第２の時点ＴＰ２を検出する。第２の時点ＴＰ２の後、ゲート電圧制御回路２１０は、ゲート電圧ＶＧを調整して、トランジスタＴＤ１をオフにする。

本実施形態では、第２の予め設定された閾値電圧ＶＤＳ＿ＯＦＦは、第１の基準電圧ＶＤＳ＿ＳＷ２よりも大きい。さらに、本実施形態における第１の基準電圧ＶＤＳ＿ＳＷ２及び第２の基準電圧ＶＤＳ＿ＲＥＧは共に０ボルト未満であってもよく、これにより負の値での電流保護レベルの効果を達成する。

ゲート電圧制御回路２１０のハードウェアアーキテクチャに関しては、図４を参照されたい。ここで、本図は、本開示の一実施形態によるゲート電圧制御回路の実施態様の概略図である。ゲート電圧制御回路４００は、演算増幅器ＯＰ１と、スイッチＳＷ１と、スイッチＳＷ２とを含む。演算増幅器ＯＰ１は、電圧差ＶＤＳと、第２の基準電圧ＶＤＳ＿ＲＥＧとしての調整電圧とを受け取り、制御信号ＥＮ＿ＯＰＡに応じて出力端子ＯＴでゲート電圧ＶＧを生成する。加えて、演算増幅器ＯＰ１は、動作電源として電源ＶＡを受け取り、基準接地電圧として接地電圧ＶＧＮＤを受け取る。スイッチＳＷ２は、第３の基準電圧ＶＨと出力端子ＯＴとの間に直列に接続されている。スイッチＳＷ２は、制御信号ＥＮ＿ＳＷ２に応じてオン又はオフする。スイッチＳＷ１は、接地電圧ＶＧＮＤと出力端子ＯＴとの間に直列に接続されている。スイッチＳＷ１は、制御信号ＥＮ＿ＳＷ１に応じてオン又はオフする。演算増幅器ＯＰ１の正及び負の入力端子は、第２の基準電圧（すなわち、調整電圧）ＶＤＳ＿ＲＥＧ及び電圧差ＶＤＳをそれぞれ受け取る。

図３の実施形態のように、ゲート電圧制御回路４００は、電圧差ＶＤＳが第１の予め設定された閾値電圧ＶＤＳ＿ＯＮ未満になる第１の時点ＴＰ１を検出すると、制御信号ＥＮ＿ＳＷ２を生成して、第１の時間間隔ＴＺ１の間、スイッチＳＷ２をオンに保持する。同時に、制御信号ＥＮ＿ＳＷ１に応じてスイッチＳＷ１がオフになり、制御信号ＥＮ＿ＯＰＡに応じて演算増幅器ＯＰ１がその動作を停止（無効化）する。ゲート電圧制御回路４００の出力端子ＯＴにおけるゲート電圧ＶＧは、オンになったスイッチＳＷ２に応じて第３の基準電圧ＶＨに等しくなり、第３の基準電圧ＶＨの電圧値は、トランジスタＴＤ１がオンになる電圧よりも大きい。このとき、ゲート電圧ＶＧは、トランジスタＴＤ１をオンにし（例えば、完全にオンにし）、電圧差ＶＤＳは、第１の基準電圧ＶＤＳ＿ＳＷ２に等しくなるように制限される。

一定時間維持された第１の時間間隔ＴＺ１の後に、第２の時間間隔ＴＺ２の間、ゲート電圧制御回路４００は、生成された制御信号ＥＮ＿ＳＷ１及びＥＮ＿ＳＷ２によってスイッチＳＷ１及びＳＷ２をそれぞれオフにし、制御信号ＥＮ＿ＯＰＡによって演算増幅器ＯＰ１を稼働状態にする（有効化）。このとき、ゲート電圧ＶＧは、演算増幅器ＯＰ１によって支配されている。演算増幅器ＯＰ１は、電圧差ＶＤＳが第２の基準電圧ＶＤＳ＿ＲＥＧと等しくなり得るように、第２の基準電圧ＶＤＳ＿ＲＥＧに応じて電圧差ＶＤＳを調整する。

時間間隔ＴＺ３において、トランジスタＴＤ１を流れる電流が減少し、演算増幅器ＯＰ１によって生成されたゲート電圧ＶＧが作用するにつれて、電圧差ＶＤＳは、徐々に上昇する。電圧差ＶＤＳが第２の予め設定された閾値電圧ＶＤＳ＿ＯＦＦまで上昇する第２の時点ＴＰ２の後、ゲート電圧制御回路４００は、制御信号ＥＮ＿ＳＷ２を介してスイッチＳＷ２をオフにし、制御信号ＥＮ＿ＯＰＡを介して演算増幅器ＯＰ１の動作を停止させ、制御信号ＥＮ＿ＳＷ１を介してスイッチＳＷ１をオンにする。このとき、ゲート電圧ＶＧは、オンになったスイッチＳＷ１を介して接地電圧ＶＧＮＤまで引き下げられる。トランジスタＴＤ１は、接地電圧ＶＧＮＤのゲート電圧ＶＧに応じてオフする。

本実施形態における演算増幅器ＯＰ１の回路は、当業者によく知られている差動増幅器を使用することによって実施することができる。また、本実施形態のスイッチＳＷ１及びＳＷ２は、半導体分野でよく知られている電子部品（トランジスタなど）を使用することによって構成することができる。本開示では、これに対する限定は特にない。

図３～図５を同時に参照されたい。図５は、本開示の一実施形態によるゲート電圧制御回路の回路の別の部分の概略図である。ゲート電圧制御回路４００は、比較器５１０及びカウンタ５２０をさらに含む。比較器５１０は、電圧差ＶＤＳ、第１の予め設定された閾値電圧ＶＤＳ＿ＯＮ、及び第２の予め設定された閾値電圧ＶＤＳ＿ＯＦＦを受け取る。第１の予め設定された閾値電圧ＶＤＳ＿ＯＮ及び第２の予め設定された閾値電圧ＶＤＳ＿ＯＦＦは共に、予め設定された電圧値であってもよい。比較器５１０は、電圧差ＶＤＳを第１の予め設定された閾値電圧ＶＤＳ＿ＯＮと比較して比較結果ＣＭ１を生成し、電圧差ＶＤＳを第２の予め設定された閾値電圧ＶＤＳ＿ＯＦＦと比較して比較結果ＣＭ２を生成することができる。比較結果ＣＭ１は、第１の時点ＴＰ１を決定するように構成されてもよく、比較結果ＣＭ２は、第２の時点ＴＰ２を決定するように構成されてもよい。

また、カウンタ５２０は、クロック信号に基づいてカウント動作を行う。カウンタ５２０は、比較結果ＣＭ１に応じてカウント動作を開始することができる。比較結果ＣＭ１が第１の時点ＴＰ１の検出を示すと、カウンタ５２０はカウント動作を開始する。カウンタ５２０は、予め設定されたカウント目標値を有することができ、カウンタ５２０のカウント結果がカウント目標値と等しくなると、カウント動作が停止する。カウンタ５２０がカウント動作を行う時間の長さは、第１の時間間隔ＴＺ１を規定するように構成されてもよい。

上述したカウント目標値は入力電圧ＶＳのサイクルに依存しない固定値であることに留意されたい。

ちなみに、ゲート電圧制御回路４００は、カウンタ５２０によってカウントされた第１の時間間隔ＴＺ１に応じて制御信号ＥＮ＿ＳＷ２を生成して、第１の時間間隔ＴＺ１の間、スイッチＳＷ２をオンに保持することができる。ゲート電圧制御回路４００は、比較結果ＣＭ２に応じてスイッチＳＷ１をオンにする制御信号ＥＮ＿ＳＷ１を生成することができる。ゲート電圧制御回路４００は、比較結果ＣＭ１及びＣＭ２に応じて制御信号ＥＮ＿ＯＰＡを生成し、演算増幅器ＯＰ１を第２の時間間隔ＴＺ２（すなわち、第１の時間間隔ＴＺ１の終わりと第２の時点ＴＰ２との間の時間間隔）の間、稼働状態にさせておくことができる。

図２及び図６を同時に参照されたい。図６は、本開示の一実施形態による整流器が動作しているときの波形を示す。図６において、ゲート電圧制御回路２１０は、電圧差ＶＤＳが第１の予め設定された閾値電圧ＶＤＳ＿ＯＮまで降下する第１の時点ＴＰ１を決定し、第１の時間間隔ＴＺ１の間、ゲート電圧ＶＧを供給して、トランジスタＴＤ１をオンに保持する。第１の時間間隔ＴＺ１の間、電圧差ＶＤＳは、第１の基準電圧ＶＤＳ＿ＳＷ２に実質的に等しくなるように調整され得る。本実施形態では、第１の時間間隔ＴＺ１を一定の長さの時間にわたり維持することができ、一定の時間の長さは、入力電圧ＶＳのサイクルとは無関係であり、関連していない。

第１の時間間隔ＴＺ１が終了した後、第２の時間間隔ＴＺ２の間、ゲート電圧制御回路２１０は、ゲート電圧ＶＧを第２の基準電圧ＶＤＳ＿ＲＥＧに設定し、定常状態における電圧差ＶＤＳが第２の基準電圧ＶＤＳ＿ＲＥＧと等しくなるようにトランジスタＴＤ１を制御する。第３の時間間隔ＴＺ３の間、トランジスタＴＤ１を流れる電流の減少に応じて、及びゲート電圧ＶＧの作用に伴って、電圧差ＶＤＳは徐々に上昇する。ゲート電圧制御回路２１０は、電圧差ＶＤＳが上昇して第１のクランプ電圧ＶＤＳ＿ＣＬＰに等しくなる第２の時点ＴＰ２を検出する。第２の時点ＴＰ２の後、ゲート電圧制御回路２１０は、第４の時間間隔ＴＺ４に入る。

第４の時間間隔ＴＺ４の間、ゲート電圧制御回路２１０は、ゲート電圧ＶＧを第２のクランプ電圧ＶＧ＿ＣＬＰに設定する。このとき、トランジスタＴＤ１は、第２のクランプ電圧ＶＧ＿ＣＬＰに等しいゲート電圧ＶＧに応じて、比較的高いインピーダンスを有し、少量の電流のみ流すことができる。このとき、トランジスタＴＤ１は、亜臨界領域又は飽和領域で動作することができる。トランジスタＴＤ１は、少量の電流しか流すことができないため、このときの電圧差ＶＤＳは、第２の基準電圧ＶＤＳ＿ＲＥＧに近く、それよりもわずかに小さい。本開示の他の実施形態では、このときの電圧差ＶＤＳはまた、第２の基準電圧ＶＤＳ＿ＲＥＧよりもわずかに高くてもよく、本開示はこれに限定されない。

ここで、第４の時間間隔ＴＺ４は、予め設定された一定の長さの時間にわたり維持されてもよいことに留意されたい。第４の時間間隔ＴＺ４の時間の長さは、設計者によって決定することができ、これには特定の制限はない。

第４の時間間隔ＴＺ４が終了した後で、第５の時間間隔ＴＺ５の間、ゲート電圧制御回路２１０は、第２の基準電圧ＶＤＳ＿ＲＥＧと電圧差ＶＤＳとの間の差に応じてゲート電圧ＶＧを供給し、定常状態における電圧差ＶＤＳを第２の基準電圧ＶＤＳ＿ＲＥＧに等しくなるように設定することができる。次いで、第６の時間間隔ＴＺ６において、電圧差ＶＤＳは急速に上昇することができる。電圧差ＶＤＳが第２の予め設定された閾値電圧ＶＤＳ＿ＯＦＦまで上昇する第３の時点ＴＰ３をゲート電圧制御回路２１０が検出すると、ゲート電圧制御回路２１０は、ゲート電圧ＶＧの電圧値を引き下げて、トランジスタＴＤ１をオフにすることができる。

図６～図７を同時に参照されたい。図７は、本開示の別の実施形態による、ゲート電圧制御回路の信号発生器の実施態様の概略図である。ゲート電圧制御回路７００は、演算増幅器ＯＰ１と、スイッチＳＷ１と、スイッチＳＷ２と、スイッチＳＷ３とを含む。演算増幅器ＯＰ１は、電圧差ＶＤＳと、第２の基準電圧ＶＤＳ＿ＲＥＧとしての調整電圧とを受け取り、制御信号ＥＮ＿ＯＰＡに応じて出力端子ＯＴでゲート電圧ＶＧを生成する。加えて、演算増幅器ＯＰ１は、動作電源として電源ＶＡを受け取り、基準接地電圧として接地電圧ＶＧＮＤを受け取る。スイッチＳＷ２は、第３の基準電圧ＶＨと出力端子ＯＴとの間に直列に接続されている。スイッチＳＷ２は、制御信号ＥＮ＿ＳＷ２に応じてオン又はオフする。スイッチＳＷ１は、接地電圧ＶＧＮＤと出力端子ＯＴとの間に直列に接続されている。スイッチＳＷ１は、制御信号ＥＮ＿ＳＷ１に応じてオン又はオフする。スイッチＳＷ３は、出力端子ＯＴと第２のクランプ電圧ＶＧ＿ＣＬＰとの間に結合され、制御信号ＥＮ＿ＳＷ３に応じてオン又はオフする。演算増幅器ＯＰ１の正及び負の入力端子は、第２の基準電圧（すなわち、調整電圧）ＶＤＳ＿ＲＥＧ及び電圧差ＶＤＳをそれぞれ受け取る。

図６の波形のように、第１の時点ＴＰ１が検出されると、第１の時間間隔ＴＺ１において、ゲート電圧制御回路７００は、制御信号ＥＮ＿ＳＷ２を介してスイッチＳＷ２をオンにし、制御信号ＥＮ＿ＳＷ１を介してスイッチＳＷ１をオフにし、制御信号ＥＮ＿ＯＰＡを介して演算増幅器ＯＰ１が無効化される。このとき、ゲート電圧ＶＧは、第３の基準電圧ＶＨに等しく、トランジスタＴＤ１をオンさせるのに十分高い電圧値を有する。

第１の時間間隔ＴＺ１の終了後の第２の時間間隔ＴＺ２の間、ゲート電圧制御回路７００は、制御信号ＥＮ＿ＳＷ１、ＥＮ＿ＳＷ２、及びＥＮ＿ＳＷ３を介してスイッチＳＷ１、ＳＷ２、及びＳＷ３をそれぞれオフにし、制御信号ＥＮ＿ＯＰＡを介して演算増幅器ＯＰ１を稼働状態にする。第２の時間間隔ＴＺ２の間、演算増幅器ＯＰ１は、第２の基準電圧ＶＤＳ＿ＲＥＧと電圧差ＶＤＳとの間の差に応じてゲート電圧ＶＧを生成し、定常状態における電圧差ＶＤＳを第２の基準電圧ＶＤＳ＿ＲＥＧに設定するようにトランジスタＴＤ１を制御する。

第３の時間間隔ＴＺ３の間、電圧差ＶＤＳは、トランジスタＴＤ１を流れる電流の減少に従って徐々に上昇する。次いで、ゲート電圧制御回路７００は、電圧差ＶＤＳが第１のクランプ電圧ＶＤＳ＿ＣＬＰに等しくなる第２の時点ＴＰ２を検出する。ゲート電圧制御回路７００は、第２の時点ＴＰ２の後の第４の時間間隔ＴＺ４の間、制御信号ＥＮ＿ＳＷ３を介してスイッチＳＷ３をさらにオンにする（スイッチＳＷ１及びＳＷ２はオフであり、演算増幅器ＯＰ１は無効化されている）。ゲート電圧ＶＧは、オンになったスイッチＳＷ３を介して第２のクランプ電圧ＶＧ＿ＣＬＰと等しくなるように設定される。

第４の時間間隔ＴＺ４の後の第５の時間間隔ＴＺ５の間、スイッチＳＷ１～スイッチＳＷ３がすべてオフになっているのに対し、演算増幅器ＯＰ１は稼働状態になっている。第５の時間間隔ＴＺ５の間、ゲート電圧ＶＧを介して、トランジスタＴＤ１の２つの端部間の電圧差ＶＤＳは、第２の基準電圧ＶＤＳ＿ＲＥＧと等しくなってもよい。

第６の時間間隔ＴＺ６の間、電圧差ＶＤＳは、トランジスタＴＤ１を流れる電流の減少に従って徐々に上昇する。ゲート電圧制御回路７００は、電圧差ＶＤＳが第２の予め設定された閾値電圧ＶＤＳ＿ＯＦＦに達するまで上昇する第３の時点ＴＰ３を検出し、スイッチＳＷ１がオンになるように、第３の時点ＴＰ３に応じて制御信号ＥＮ＿ＳＷ１を生成する。同時に、スイッチＳＷ２及びＳＷ３がオフになり、演算増幅器ＯＰ１が無効化される。このようにして、トランジスタＴＤ１が対応してオフになる。

図６、図７、及び図８を同時に参照されたい。図８は、本開示の一実施形態によるゲート電圧制御回路の回路の別の部分の概略図である。図８において、ゲート電圧制御回路７００は、比較器８１０及びカウンタ８２０をさらに含む。比較器８１０は、第１の予め設定された閾値電圧ＶＤＳ＿ＯＮ、第２の予め設定された閾値電圧ＶＤＳ＿ＯＦＦ、第１のクランプ電圧ＶＤＳ＿ＣＬＰ、及び電圧差ＶＤＳを受け取る。比較器８１０は、電圧差ＶＤＳを、予め決められた、第１の予め設定された閾値電圧ＶＤＳ＿ＯＮ、第２の予め設定された閾値電圧ＶＤＳ＿ＯＦＦ、及び第１のクランプ電圧ＶＤＳ＿ＣＬＰと比較し、比較結果ＣＭ１、ＣＭ３、及びＣＭ２をそれぞれ生成する。比較結果ＣＭ１、ＣＭ３、及びＣＭ２は、第１の時点ＴＰ１、第３の時点ＴＰ３、及び第２の時点ＴＰ２をそれぞれ決定するように適合させることができる。

カウンタ８２０は、比較結果ＣＭ１及びＣＭ２を受け取り、第１の時点ＴＰ１後の第１の時間間隔ＴＺ１の間カウント動作を行い、第２の時点ＴＰ２の後の第４の時間間隔ＴＺ４の間カウント動作を行う。加えて、ゲート電圧制御回路７００は、第１の時間間隔ＴＺ１、第４の時間間隔ＴＺ４、及び比較結果ＣＭ３に応じて、制御信号ＥＮ＿ＳＷ１、ＥＮ＿ＳＷ２、ＥＮ＿ＳＷ３、及びＥＮ＿ＯＰＡを生成することができる。

同様に、本実施形態における演算増幅器ＯＰ１の回路は、当業者によく知られている差動増幅器を使用することによって実施することができる。また、本実施形態のスイッチＳＷ１、ＳＷ２、及びＳＷ３は、半導体分野でよく知られている電子部品（トランジスタなど）を使用して構成することができる。本開示では、これに対する限定は特にない。

図９は、本開示の一実施形態による整流された電圧差の波形の概略図である。本実施形態では、整流器は、負の半サイクルの間、整流された電圧差ＶＤＳを０ボルト未満の電圧値に保持する。具体的には、図３の波形を例にとると、電圧差ＶＤＳの電圧値は、第１の時間間隔ＴＺ１及び第２の時間間隔ＴＺ２の間、負電圧であってもよい。このようにして、負電流保護レベルの効果を達成することができる。

図１０は、本開示の一実施形態による交流発電機の概略図である。交流発電機１０００は、回転子ＲＴと、固定子ＳＴと、複数の整流器１０１１～１０３２とを含む。本実施形態では、固定子ＳＴは、複数の相電圧ＶＵ、ＶＶ、及びＶＷを生成する。相電圧ＶＵ、ＶＶ、及びＶＷは、異なる相の複数の整流回路１０１０、１０２０、及び１０３０にそれぞれ供給される。整流回路１０１０は、直列に結合された整流器１０１１及び１０１２を含む。整流回路１０２０は、直列に結合された整流器１０２１及び１０２２を含む。また、整流回路１０３０は、直列に結合された整流器１０３１及び１０３２を含む。本実施形態では、交流発電機１０００は、ＤＣ電圧に近い整流出力電圧を生成するために、並列に結合された抵抗器Ｒ１（二次電池の等価負荷又は等価抵抗）と、等価充電コンデンサであるコンデンサＣ１も含む。本実施形態における整流器１０１１～１０３２は、前述の実施形態の整流器２００、４００、及び７００のいずれかを使用することによって実施することができる。関連する詳細は、前述の実施形態及び実施態様に記載されており、以下では繰り返さない。

要約すると、本開示の整流器は、トランジスタを迅速にオンにし、電圧差が第１の予め設定された閾値電圧未満になる第１の時点の後に、一定の第１の時間間隔の間、トランジスタを導通状態に保持し、トランジスタをオンにするのが遅すぎることによる効率の悪さを防止する。また、本開示の別の実施形態では、整流器は、電圧差を第１のクランプ電圧とさらに比較し、それによって、トランジスタをオフにする時点を遅くして、トランジスタをオフにするのが遅すぎることによって生成される逆電流を効果的に防止する。上記に照らして、本開示は、トランジスタをオン及びオフにする時点を効果的に調整し、整流中に生成される逆電流を防止し、システムの性能を維持する。

本開示は、上記の実施形態によって開示されたが、これらの実施形態は、本開示を限定することを意図したものではない。当業者であれば、本開示の精神及び範囲から逸脱することなく、開示された実施形態に対する修正及び回路付加（embellishment）を行うことができる。したがって、本開示の範囲は、以下に添付される特許請求の範囲及びそれらの均等物によって定義される。

本開示の交流発電機及び整流器は、逆電流を防止するために適用することができる。

２００：整流器
２１０：ゲート電圧制御回路
ＴＤ１：トランジスタ
ＶＳ：入力電圧
ＶＧ：ゲート電圧
ＶＤ：整流電圧
ＶＤＳ：電圧差

Claims (11)

1. ＡＣ入力電圧を受け取る第１の端部、整流電圧を生成する第２の端部、及びゲート電圧を受け取る制御端部を含むトランジスタと、
   前記トランジスタに結合され、前記入力電圧と前記整流電圧との間の電圧差に応じて前記ゲート電圧を生成するゲート電圧制御回路と、を備え、
   前記ゲート電圧制御回路は、前記電圧差が第１の予め設定された閾値電圧未満になる第１の時点を検出し、前記第１の時点の後の第１の時間間隔の間、前記ゲート電圧を供給して前記トランジスタをオンにし、前記電圧差を第１の基準電圧に実質的に等しくなるように設定し、前記ゲート電圧制御回路は、前記第１の時間間隔の後の第２の時間間隔の間、前記ゲート電圧を調整して前記電圧差を実質的に第２の基準電圧に設定し、前記第１の時間間隔は前記入力電圧のサイクルとは無関係である、
   整流器。
2. 請求項１に記載の整流器であって、前記第１の基準電圧は０ボルト未満である整流器。
3. 請求項１に記載の整流器であって、前記第２の時間間隔の後の第３の時間間隔の間、前記ゲート電圧制御回路は、前記電圧差が前記第２の基準電圧から第２の予め設定された閾値電圧まで上昇する第２の時点を検出し、前記第２の時点の後に前記トランジスタがオフになるように前記ゲート電圧を調整する整流器。
4. 請求項３に記載の整流器であって、前記ゲート電圧制御回路は、
   前記電圧差及び調整電圧を受け取り、前記第２の時間間隔の間、稼働状態にされ、前記電圧差及び前記調整電圧に応じて前記ゲート電圧を生成する演算増幅器と、
   接地電圧と出力端子との間に直列に接続され、前記第３の時間間隔の間オンにされる第１のスイッチと、
   第３の基準電圧と前記出力端子との間に直列に接続され、前記第１の時間間隔の間オンにされる第２のスイッチと、を備え、
   前記調整電圧は前記第２の基準電圧に等しい、
   整流器。
5. 請求項４に記載の整流器であって、
   前記電圧差を前記第１の予め設定された閾値電圧及び前記第２の予め設定された閾値電圧と比較し、前記第１の時点及び前記第２の時点を生成する電圧比較器と、
   前記第１の時間間隔をカウントするカウンタと、
   をさらに備える整流器。
6. 請求項１に記載の整流器であって、前記第２の時間間隔の後の第３の時間間隔の間、前記ゲート電圧制御回路は、前記電圧差が前記第２の基準電圧から前記第１のクランプ電圧まで上昇する第２の時点を検出し、前記ゲート電圧制御回路は、前記第２の時点の後の第４の時間間隔の間、前記ゲート電圧を第２のクランプ電圧に等しくなるように設定する整流器。
7. 請求項６に記載の整流器であって、前記ゲート電圧制御回路は、前記第４の時間間隔の後の第５の時間間隔の間、前記電圧差が前記第２の基準電圧と実質的に等しくなるように前記ゲート電圧を調整する整流器。
8. 請求項７に記載の整流器であって、前記第５の時間間隔の後の第６の時間間隔の間、前記ゲート電圧制御回路は、前記電圧差が前記第２の基準電圧から前記第２の予め設定された閾値電圧まで上昇する第３の時点を検出し、前記第３の時点の後の前記ゲート電圧を、前記トランジスタがオフになるように調整する整流器。
9. 請求項８に記載の整流器であって、前記ゲート電圧制御回路は、
   前記電圧差及び調整電圧を受け取り、前記第２の時間間隔及び前記第５の時間間隔の間、稼働状態にされ、前記電圧差及び前記調整電圧に応じて前記ゲート電圧を生成する演算増幅器と、
   接地電圧と出力端子との間に直列に接続され、前記第３の時間間隔の間、オンにされる第１のスイッチと、
   第３の基準電圧と前記出力端子との間に直列に接続され、前記第１の時間間隔の間、オンにされる第２のスイッチと、
   前記第２のクランプ電圧と前記出力端子との間に直列に接続され、前記第４の時間間隔の間、オンにされる第３のスイッチと、を備え、
   前記調整電圧は前記第２の基準電圧に等しい、
   整流器。
10. 請求項８に記載の整流器であって、前記ゲート電圧制御回路は、
    前記電圧差を、前記第１の予め設定された閾値電圧、前記第１のクランプ電圧、及び前記第２の予め設定された閾値電圧と比較し、前記第１の時点、前記第２の時点、及び前記第３の時点を生成する電圧比較器と、
    前記第１の時間間隔及び前記第４の時間間隔をカウントするカウンタと、
    をさらに備える整流器。
11. 回転子と、
    前記回転子に結合された固定子と、
    請求項１に記載の整流器であって、前記整流器のそれぞれが、前記対応するＡＣ入力電圧を前記入力電圧として受け取り、一緒になって前記整流電圧を生成する複数の整流器と、
    を備える交流発電機。

Images