JP2017212795A

JP2017212795A - コンデンサ放電回路

Info

Publication number: JP2017212795A
Application number: JP2016103364A
Authority: JP
Inventors: 修大竹; Osamu Otake
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2016-05-24
Filing date: 2016-05-24
Publication date: 2017-11-30
Anticipated expiration: 2036-05-24
Also published as: JP6649622B2; US10826311B2; CN107425707B; US10224730B2; CN107425707A; US20170346325A1; US20190148962A1

Abstract

【課題】コンデンサを用いて交流電圧を検出し、小型化を図るコンデンサ放電回路。【解決手段】整流素子ＤＢ１、交流電源間に接続されたコンデンサＣ１の一端に第１ダイオードＤ１のアノードが接続され、コンデンサの他端に第２ダイオードＤ２のアノードが接続され、各ダイオードのカソードが共通接続され、カソード及び整流素子のグランド端子間にコンデンサを放電させる第１放電回路Ｒ１，Ｑ１、交流電源の一端及び整流素子のグランド端子間に第１コンデンサＣ２と第２コンデンサＣ３とが直列に接続された直列回路、整流素子のグランド端子側に接続された第２コンデンサの両端電圧の絶対値が所定の電圧以上にならないように第２コンデンサを放電させる第２放電回路Ｑ２，ＣＰ１，ＣＰ２，Ｖ１，Ｖ２、第２放電回路の放電動作が停止した時から所定の期間が経過した後に、第１放電回路を動作させる所定期間生成部１１を備える。【選択図】図１

Description

本発明は、交流電源ライン間に接続されたコンデンサに蓄えられた電荷を放電するコンデンサ放電回路に関する。

従来、電気機器の電源回路には、アクロスザラインコンデンサ（Ｘコンデンサと略する。）と呼ばれる不要輻射を回避するコンデンサが交流電源の両端間に設けられている。従来、Ｘコンデンサを備えたコンデンサ放電回路として、特許文献１に記載されたものが知られている。

このコンデンサ放電回路は、交流電源ライン間に接続されたＸコンデンサと、交流電源ライン間に接続され交流電源の電圧を検出するための第１コンデンサと第２コンデンサとの直列回路とを備える。この直列回路には、第３コンデンサと第１抵抗と第２抵抗の第１時定数回路が接続されるとともに、第４コンデンサと第３抵抗と第４抵抗の第２時定数回路が接続される。第１時定数回路の時定数は、第２時定数の時定数よりも小さく設定されているため、第３コンデンサの電荷は、第４コンデンサの電荷よりも早く放電する。

第１時定数回路及び第２時定数回路の出力にはトランジスタが接続される。Ｘコンデンサの両端間には、放電抵抗と第１スイッチと第２スイッチとの直列回路が接続され、トランジスタのコレクタは、第１スイッチと第２スイッチとのゲートに接続され、トランジスタのエミッタは、第１スイッチと第２スイッチとの接続点に接続される。

ここで、プラグが商用電源から引き抜かれた場合には、第３コンデンサの電荷が第１抵抗と第２抵抗を介して放電し、トランジスタがオフしても第４コンデンサの電荷は残される状態となる。このため、第４コンデンサに残された電荷により、第４コンデンサの電圧が、第１スイッチと第２スイッチのゲートに印加される。

これにより、第１スイッチと第２スイッチがオンし、Ｘコンデンサの電荷は、放電抵抗を介して放電する。従って、電源回路の入力端子間の電位差はなくなり、ユーザがプラグを触れることによる感電を回避することができる。

また、商用電源がオフ時に、Ｘコンデンサに残った電荷を放電させるために、交流電圧検出が行われるが、一般的に商用電源の電圧を抵抗で分圧して交流電圧検出が行われている。

特許第４４４６１３６号公報

しかしながら、特許文献１に記載されたコンデンサ放電回路では、交流電源ライン間に接続された第１コンデンサと第２コンデンサとの直列回路の容量が比較的大きくなり、直列回路と時定数回路とコンデンサとを合せて３つ以上の構成が必要となり、コンデンサ放電回路の小型化を図ることができなかった。

また、商用電源の電圧を抵抗で分圧して交流電圧検出を行う場合には、抵抗損失が発生してしまい、待機電力を削減できない。また、抵抗で交流電圧検出を行う場合には、抵抗が高抵抗値である必要があり、プロセス上の工夫が必要となり、抵抗の実装面積が大きくなる。

本発明の課題は、コンデンサを用いて交流電圧を検出し、小型化を図ることができるコンデンサ放電回路を提供することにある。

本発明に係るコンデンサ放電回路は、交流電源間に接続されたコンデンサと、前記交流電源の交流電圧を全波整流し整流出力を負荷に供給する整流素子と、前記コンデンサの一端に第１ダイオードのアノードが接続され、前記コンデンサの他端に第２ダイオードのアノードが接続され、各ダイオードのカソードが共通接続され、前記カソード及び前記整流素子のグランド端子間に前記コンデンサを放電させる第１放電回路と、前記交流電源の一端及び前記整流素子のグランド端子間に第１コンデンサと第２コンデンサとが直列に接続された第１直列回路と、前記整流素子のグランド端子側に接続された前記第２コンデンサの両端電圧の絶対値が所定の電圧以上にならないように前記第２コンデンサを放電させる第２放電回路と、前記第２放電回路の放電動作が停止した時から所定の期間が経過した後に、前記第１放電回路を動作させる所定期間生成部とを備えることを特徴とする。

本発明によれば、第２放電回路の放電動作が停止した時から所定の期間が経過した後に、第１放電回路を動作させるので、第１放電回路は、ダイオードのカソード及び整流素子のグランド端子間にコンデンサを放電させる。第１コンデンサと第２コンデンサを用いて交流電圧を検出するので、コンデンサ放電回路が簡単になり、コンデンサ放電回路の小型化を図ることができる。

本発明の実施例１に係るコンデンサ放電回路の回路構成を示す図である。本発明の実施例１に係るコンデンサ放電回路の充電時の経路を示す図である。本発明の実施例１に係るコンデンサ放電回路の放電時の経路を示す図である。本発明の実施例１に係るコンデンサ放電回路の各部の波形を示すタイミングチャートである。本発明の実施例２に係るコンデンサ放電回路の回路構成を示す図である。本発明の実施例２に係るコンデンサ放電回路の各部の波形を示すタイミングチャートである。本発明の実施例３に係るコンデンサ放電回路の回路構成を示す図である。本発明の実施例３に係るコンデンサ放電回路の各部の波形を示すタイミングチャートである。

以下、本発明の実施の形態のコンデンサ放電回路について、図面を参照しながら詳細に説明する。

（実施例１）
図１は、本発明の実施例１に係るコンデンサ放電回路の回路構成を示す図である。図１において、コンデンサ放電回路は、交流電源ＡＣ、コンデンサＣ１，Ｃ２，Ｃ３、ダイオードＤ１，Ｄ２，Ｄａ〜Ｄｄ、スイッチング素子Ｑ１，Ｑ２、抵抗Ｒ１、基準電源Ｖ１，Ｖ２、コンパレータＣＰ１，ＣＰ２、オア回路ＯＲ１、負荷１０、タイマー１１を備える。スイッチング素子Ｑ１，Ｑ２は、Ｎ型のＭＯＳＦＥＴからなる。スイッチング素子Ｑ１は、本発明の第１スイッチング素子に対応する。スイッチング素子Ｑ２は、本発明の第２スイッチング素子に対応する。

交流電圧を発生する交流電源ＡＣの両端にはＸコンデンサからなるコンデンサＣ１が接続され、コンデンサＣ１の両端にはダイオードブリッジ回路ＤＢ１が接続される。ダイオードブリッジ回路ＤＢ１は、本発明の整流素子に対応し、ブリッジ接続された４つのダイオードＤａ〜Ｄｄからなる。

コンデンサＣ１の一端にはダイオードＤｄのカソードとダイオードＤａのアノードが接続される。コンデンサＣ１の他端にはダイオードＤｃのカソードとダイオードＤｂのアノードが接続される。ダイオードＤｄのアノードは、ダイオードＤｃのアノードに接続され、ダイオードＤａのカソードは、ダイオードＤｂのカソードに接続される。

コンデンサＣ１の一端にはダイオードＤ１（本発明の第１ダイオードに対応）のアノードが接続され、ダイオードＤ１のカソードは、抵抗Ｒ１の一端に接続される。コンデンサＣ１の他端にはダイオードＤ２（本発明の第２ダイオードに対応）のアノードが接続され、ダイオードＤ２のカソードは、抵抗Ｒ１の一端及びダイオードＤ１のカソードに接続される。

ダイオードＤ１、ダイオードＤ２、抵抗Ｒ１及びスイッチング素子Ｑ１は、本発明の第１放電回路に対応する。第１放電回路は、ダイオードＤ１，Ｄ２及びダイオードブリッジ回路ＤＢ１のグランド端子（ダイオードＤｃのアノード端子）間にコンデンサＣ１を放電させる。

ダイオードＤａのカソードとダイオードＤｂのカソードとは、負荷１０の一端に接続され、ダイオードＤｄのアノードとダイオードＤｃのアノードとは、負荷１０の他端に接続される。

交流電源ＡＣの一端及びダイオードブリッジ回路ＤＢ１のグランド端子間（ダイオードＤｃのアノード端子）に、コンデンサＣ２（本発明の第１コンデンサに対応）とコンデンサＣ３（本発明の第２コンデンサに対応）とが直列に接続されている。

コンデンサＣ１の他端には、コンデンサＣ２の一端が接続され、コンデンサＣ２の他端は、コンデンサＣ３の一端とスイッチング素子Ｑ２のドレインとコンパレータＣＰ１の非反転入力端子（＋）とコンパレータＣＰ２の反転入力端子（−）とに接続される。

コンデンサＣ３の他端は、ダイオードＤｄのアノードとダイオードＤｃのアノードとスイッチング素子Ｑ２のソースと基準電源Ｖ１の負極と基準電源Ｖ２の正極とスイッチング素子Ｑ１のソースと負荷１０の他端に接続される。

コンパレータＣＰ１は、非反転入力端子がコンデンサＣ２とコンデンサＣ３との接続点に接続され、反転入力端子が基準電源Ｖ１の正極に接続される。基準電源Ｖ１は、例えば、０．１Ｖの直流電圧である。コンパレータＣＰ１の出力端子は、オア回路ＯＲ１の入力端子に接続される。

コンパレータＣＰ２は、反転入力端子がコンデンサＣ２とコンデンサＣ３との接続点に接続され、非反転入力端子が基準電源Ｖ２の負極に接続される。基準電源Ｖ２は、例えば、０．１Ｖの直流電圧である。コンパレータＣＰ２の出力端子は、オア回路ＯＲ１の入力端子に接続される。オア回路ＯＲ１の出力端子は、スイッチング素子Ｑ２のゲートとタイマー１１のリセット端子Ｒに接続される。

コンパレータＣＰ１、コンパレータＣＰ２、基準電源Ｖ１、基準電源Ｖ２、オア回路ＯＲ１、スイッチング素子Ｑ２は、本発明の第２放電回路に相当する。第２放電回路は、コンデンサＣ３の両端電圧の絶対値が所定の電圧以上、例えば０．１Ｖ以上にならないようにコンデンサＣ３を放電させる。

タイマー１１は、本発明の所定期間生成部に相当する。タイマー１１は、コンデンサＣ３の放電動作が停止した時から所定の期間が経過した後に、第１放電回路の一部であるスイッチング素子Ｑ１をオンさせる。

具体的には、タイマー１１は、オア回路ＯＲ１からＬレベルを入力した時からタイマー内部電圧を上昇させ、タイマー内部電圧がタイマー閾値に達したとき、即ち、コンデンサＣ３の放電動作が停止した時から所定の期間が経過したとき、交流電源ＡＣの入力断と判断して、オン信号をスイッチング素子Ｑ１に出力する。スイッチング素子Ｑ１は、タイマー１１からのオン信号によりオンする。

なお、前記所定の期間は、交流電源ＡＣの半周期よりも長い。即ち、図４の時刻ｔ４〜時刻ｔ５の期間は、交流電源ＡＣの半周期であり、時刻ｔ６〜時刻ｔ７の期間は、交流電源ＡＣの半周期よりも長いからである。

次に、このように実施例１のコンデンサ放電回路の動作を図面を参照しながら、詳細に説明する。

まず、コンデンサＣ２，Ｃ３の充電時の動作を図２を参照しながら説明する。コンデンサＣ２，Ｃ３の充電時には、図２に示すように、交流電源ＡＣ→コンデンサＣ２→コンデンサＣ３→ダイオードＤｄ→交流電源ＡＣの経路で電流が流れて、コンデンサＣ２，Ｃ３が充電される。また、交流電源ＡＣ→ダイオードＤｂ→負荷１０→ダイオードＤｄ→交流電源ＡＣの経路で電流が流れる。

次に、コンデンサＣ２，Ｃ３の放電時の動作を図３を参照しながら説明する。この場合には、交流電源ＡＣ→ダイオードＤａ→負荷１０→コンデンサＣ３，Ｃ２→交流電源ＡＣの経路で電流が流れる。コンデンサＣ３，Ｃ２の放電が完了すると、ダイオードＤｃがオンする。

次に、図４に示すタイミングチャートを参照しながら各部の動作を説明する。図４において、Ｐ１はコンデンサＣ２の電圧、Ｐ２はコンデンサＣ３の電圧、ＣＰ１はコンパレータＣＰ１の出力電圧、ＣＰ２はコンパレータＣＰ２の出力電圧、タイマー内部電圧、Ｑ１はスイッチング素子Ｑ１のオンオフ出力を示す。

まず、交流電源ＡＣの電圧が上昇すると、図４に示すように、時刻ｔ１からｔ２において、コンデンサＣ２の電圧Ｐ１も半波の正弦波で上昇し、＋ｄＶ／ｄｔで変化していく。

コンデンサＣ２の電圧Ｐ１が＋ｄＶ／ｄｔで変化していくと、コンデンサＣ３の電圧Ｐ２も＋ｄＶ／ｄｔと容量分圧比とに応じて上昇していく。このため、電圧Ｐ２が基準電源Ｖ１の電圧０．１Ｖを超えると、コンパレータＣＰ１は、Ｈレベルをオア回路ＯＲ１に出力する。このため、オア回路ＯＲ１はＨレベルをスイッチング素子Ｑ２のゲートに印加するので、スイッチング素子Ｑ２がオンする。このため、コンデンサＣ３の電荷が放電する。

さらに、電圧Ｐ１が上昇することで、コンデンサＣ３が充電されて、電圧Ｐ２が基準電源Ｖ１の電圧０．１Ｖを超えると、コンパレータＣＰ１は、Ｈレベルを出力してスイッチング素子Ｑ２がオンするため、コンデンサＣ３の電荷が放電する。このため、電圧Ｐ２は、時刻ｔ1〜ｔ２において、図４に示すように充放電を繰り返す。また、コンパレータＣＰ１の出力は、ＨレベルとＬレベルとが繰り返されるパルス信号となる。タイマー１１は、オア回路ＯＲ１を介したパルス信号によりタイマー内部電圧もパルス信号となる。

次に、交流電源ＡＣの電圧が下降すると、図４に示すように、時刻ｔ３からｔ４において、コンデンサＣ２の電圧Ｐ１も半波の正弦波で下降し、−ｄＶ／ｄｔで変化していく。

コンデンサＣ２の電圧Ｐ１が−ｄＶ／ｄｔで変化していくと、コンデンサＣ３の電圧Ｐ２も−ｄＶ／ｄｔと容量分圧比とに応じて下降していく。このため、電圧Ｐ２が基準電源Ｖ２の電圧−０．１Ｖを超えると、コンパレータＣＰ２は、Ｈレベルをオア回路ＯＲ１に出力する。このため、オア回路ＯＲ１はＨレベルをスイッチング素子Ｑ２のゲートに印加するので、スイッチング素子Ｑ２がオンする。このため、コンデンサＣ３の電荷が放電する。

さらに、電圧Ｐ１が下降することで、コンデンサＣ３が放電されて、電圧Ｐ２が基準電源Ｖ２の電圧−０．１Ｖを超えると、コンパレータＣＰ２は、Ｈレベルを出力してスイッチング素子Ｑ２がオンするため、コンデンサＣ３の電荷が放電する。このため、電圧Ｐ２は、時刻ｔ３〜ｔ４において、図４に示すように充放電を繰り返す。また、コンパレータＣＰ２の出力は、ＨレベルとＬレベルとが繰り返されるパルス信号となる。タイマー１１は、オア回路ＯＲ１を介したパルス信号によりタイマー内部電圧がパルス信号となる。

次に、時刻ｔ４〜時刻ｔ５では、コンデンサＣ２の電圧Ｐ１がゼロとなると、コンパレータＣＰ１は、Ｌレベルをオア回路ＯＲ１に出力する。このため、タイマー１１は、時刻ｔ４〜時刻ｔ５までタイマー内部電圧を上昇させていく。時刻ｔ５になると、時刻ｔ１と同様に電圧Ｐ１が上昇するので、それ以降の動作は、時刻ｔ１から時刻ｔ４の動作と同じである。

そして、時刻ｔ６において、交流電源ＡＣがオフされると、即ち、プラグが引き抜かれると、コンデンサＣ２の電圧Ｐ１の電圧は、保持される。このとき、コンデンサＣ３の電圧Ｐ２は、０．１Ｖ近傍となるので、オア回路ＯＲ１は、Ｌレベルをタイマー１１に出力する。

このため、タイマー１１は、時刻ｔ６〜時刻ｔ７までタイマー内部電圧を上昇させていく。時刻ｔ７になると、タイマー内部電圧がタイマー閾値になるので、タイマー１１は、オン信号をスイッチング素子Ｑ１のゲートに出力する。

すると、時刻ｔ７にスイッチング素子Ｑ１はオンするので、コンデンサＣ１→ダイオードＤ１→放電抵抗Ｒ１→スイッチング素子Ｑ１→ダイオードＤｃ→コンデンサＣ１の経路で電流が流れる。これにより、コンデンサＣ１の電荷を放電させることができるので、ユーザがプラグを触れることによる感電を回避することができる。

このように実施例１のコンデンサ放電回路によれば、２つの電圧検出用のコンデンサＣ２，Ｃ３を用いて交流電圧を検出するので、コンデンサ放電回路が簡単になり、コンデンサ放電回路の小型化を図ることができる。このため、コンデンサ放電回路をＩＣ（集積回路）に内蔵し易くなる。

また、２つの電圧検出用のコンデンサＣ２，Ｃ３を用いて交流電圧を検出することで、検出抵抗での損失をなくし、さらなる待機電力を削減できる。また、検出抵抗として高抵抗値を有する抵抗が不要となり、コンデンサ放電回路のチップ面積も小型化が可能となる。

なお、放電手段として、放電抵抗Ｒ１を用いたが、起動回路を介してコンデンサＣ１の電荷を放電してもよい。

（実施例２）
図５は、本発明の実施例２に係るコンデンサ放電回路の回路構成を示す図である。図５に示す実施例２に係るコンデンサ放電回路は、図１に示す実施例１に係るコンデンサ放電回路に対して、以下の構成が異なる。

実施例２に係るコンデンサ放電回路は、実施例１に係るコンデンサ放電回路の基準電源Ｖ１と基準電源Ｖ２の代わりに、抵抗Ｒ３〜Ｒ５、基準電源Ｖｒｅｆを設けたことを特徴とする。

コンデンサＣ３の他端には、抵抗Ｒ４（本発明の第１抵抗に対応）の一端が接続され、抵抗Ｒ４の他端には、抵抗Ｒ５（本発明の第２抵抗に対応）の一端が接続されている。抵抗Ｒ５の他端は、ダイオードＤｄのアノードとダイオードＤｃのアノードとに接続される。

スイッチング素子Ｑ２のソースには抵抗Ｒ３（本発明の第３抵抗に対応）の一端が接続され、抵抗Ｒ３の他端は抵抗Ｒ２（本発明の第４抵抗に対応）の一端に接続される。抵抗Ｒ２の他端は、基準電源Ｖｒｅｆ（本発明の基準電源に対応）の正極に接続され、基準電源Ｖｒｅｆの負極は、ダイオードＤｄのアノードとダイオードＤｃのアノードとに接続される。

コンパレータＣＰ１の非反転入力端子とコンパレータＣＰ２の反転入力端子とは、コンデンサＣ３の一端とスイッチング素子Ｑ２のドレインに接続される。コンパレータＣＰ１の反転入力端子は、抵抗Ｒ３の他端と抵抗Ｒ２の一端とに接続される。コンパレータＣＰ２の非反転入力端子は、抵抗Ｒ４の他端と抵抗Ｒ５の一端とに接続される。

なお、抵抗Ｒ４とコンデンサＣ３の接続点の電圧がＰ３であり、抵抗Ｒ２と抵抗Ｒ３との接続点の電圧がＰ４であり、抵抗Ｒ５と抵抗Ｒ４との接続点の電圧がＰ５である。

図６は、本発明の実施例２に係るコンデンサ放電回路の各部の波形を示すタイミングチャートである。図６に示すＰ１、ＣＰ１、ＣＰ２、タイマー内部電圧、Ｑ１は、図４に示すそれらと同じである。図４では、コンデンサＣ３の電圧Ｐ２が基準電源Ｖ２の電圧−０．１Ｖ〜基準電源Ｖ１の電圧＋０．１Ｖの範囲で変化した。

実施例２に係るコンデンサ放電回路では、第２放電回路としてのコンパレータＣＰ１，ＣＰ２、スイッチング素子Ｑ２、オア回路ＯＲ１は、コンデンサＣ３の両端電圧の絶対値が抵抗Ｒ２と抵抗Ｒ３との接続点における電圧Ｐ４以上にならないようにコンデンサＣ３を放電させ、又は抵抗Ｒ４と抵抗Ｒ５との接続点における電圧Ｐ５以下にならないようにコンデンサＣ３を放電させる。

この場合、抵抗Ｒ２と抵抗Ｒ３との接続点の電圧Ｐ４がコンパレータＣＰ１の基準電源の電圧となる。抵抗Ｒ５と抵抗Ｒ４との接続点の電圧Ｐ５がコンパレータＣＰ２の基準電源の電圧となる。このため、図６に示すコンデンサＣ３の電圧は、抵抗Ｒ５の電圧Ｐ５〜抵抗Ｒ２の電圧Ｐ４の範囲で変化する。

実施例２に係るコンデンサ放電回路のその他の動作は、実施例１に係るコンデンサ放電回路の動作と同様であるので、その説明は省略する。また、実施例２に係るコンデンサ放電回路においても、実施例１に係るコンデンサ放電回路の効果と同様な効果が得られる。

（実施例３）
図７は、本発明の実施例３に係るコンデンサ放電回路の回路構成を示す図である。図７に示す実施例３に係るコンデンサ放電回路は、図１に示す実施例１に係るコンデンサ放電回路に対して、以下の構成が異なる。

実施例３に係るコンデンサ放電回路は、実施例１に係るコンデンサ放電回路のコンパレータＣＰ２と基準電源Ｖ２、及びオア回路ＯＲ１の代わりに、ダイオードＤ３を設けたことを特徴とする。

コンパレータＣＰ１の出力は、タイマー１１のリセット端子Ｒに接続される。スイッチング素子Ｑ２のドレインにダイオードＤ３のカソードが接続され、ソースにはアノードが接続される。基準電源Ｖ１は、ダイオードＤ３の順方向電圧よりも高い、例えば１Ｖの電圧に変更される。

図８は、本発明の実施例３に係るコンデンサ放電回路の各部の波形を示すタイミングチャートである。図８に示すＰ１、ＣＰ１、タイマー内部電圧、Ｑ１は、図４に示すそれらと類似している。図４では、コンデンサＣ３の電圧Ｐ２が基準電源Ｖ２の電圧−０．１Ｖ〜基準電源Ｖ１の電圧＋０．１Ｖの範囲で変化した。

実施例３に係るコンデンサ放電回路では、第２放電回路としてのコンパレータＣＰ１、スイッチング素子Ｑ２は、コンデンサＣ３の両端電圧の正極値が基準電圧Ｖ１以上にならないようにコンデンサＣ３を放電させる。また、コンデンサＣ３の両端電圧の負極値は、ダイオードＤ３の順方向電圧でクランプされる。

即ち、実施例３に係るコンデンサ放電回路では、コンデンサＣ３の充電時のコンデンサＣ３の電圧Ｐ２の＋ｄＶ／ｄｔ時のみスイッチング素子Ｑ２により放電される点で、実施例１とは異なる。従って、タイマー内部電圧の上昇するタイミングは、早まり、タイマー内部電圧は、時刻ｔ２〜ｔ５にかけて上昇する。このため、実施例１と比較してタイマー閾値に達するまでの時間を、交流電源ＡＣの半周期以上から３／４周期以上に変更する必要がある。

なお、タイマー閾値を変更することにより、実施例３に係るコンデンサ放電回路においても、実施例１に係るコンデンサ放電回路の効果と同様な効果が得られる。

（実施例の応用）
以上の実施例の応用として、負荷にスイッチング電源装置を接続し、該スイッチング電源装置の制御回路の中に本発明のコンデンサ放電回路を組み込み、制御回路を集積回路としても良い。

また、上述のタイマー１１は時定数回路で説明したが、時定数回路の代わりに、カウンタ回路で構成しても良い。

ＡＣ交流電源
Ｒ１〜Ｒ５抵抗
Ｃ１，Ｃ２，Ｃ３コンデンサ
Ｄ１，Ｄ２，Ｄ３、Ｄａ〜Ｄｄダイオード
Ｑ１，Ｑ２スイッチング素子
Ｖ１，Ｖ２，Ｖｒｅｇ基準電源
ＣＰ１，ＣＰ２コンパレータ
ＯＲ１オア回路
１０負荷
１１タイマー

Claims

交流電源間に接続されたコンデンサと、
前記交流電源の交流電圧を全波整流し整流出力を負荷に供給する整流素子と、
前記コンデンサの一端に第１ダイオードのアノードが接続され、前記コンデンサの他端に第２ダイオードのアノードが接続され、各ダイオードのカソードが共通接続され、前記カソード及び前記整流素子のグランド端子間に前記コンデンサを放電させる第１放電回路と、
前記交流電源の一端及び前記整流素子のグランド端子間に第１コンデンサと第２コンデンサとが直列に接続された第１直列回路と、
前記整流素子のグランド端子側に接続された前記第２コンデンサの両端電圧の絶対値が所定の電圧以上にならないように前記第２コンデンサを放電させる第２放電回路と、
前記第２放電回路の放電動作が停止した時から所定の期間が経過した後に、前記第１放電回路を動作させる所定期間生成部と、
を備えることを特徴とするコンデンサ放電回路。
前記所定の期間は、前記交流電源の半周期よりも長いことを特徴とする請求項１記載のコンデンサ放電回路。
前記整流素子のグランド端子側に接続された前記第２コンデンサ及び前記整流素子のグランド端子間に第１抵抗と第２抵抗とが直列に接続された第２直列回路と、
前記第２コンデンサ及び前記整流素子のグランド端子間に第３抵抗と第４抵抗と基準電源とが直列に接続され、前記基準電源のグランド端子が前記整流素子のグランド端子に接続された第３直列回路と、
を備え、
前記第２放電回路は、前記第２コンデンサの両端電圧の絶対値が前記所定の電圧として、前記第１抵抗と前記第２抵抗との接続点における電圧以下にならないように前記第２コンデンサを放電させ、又は前記第３抵抗と前記第４抵抗との接続点における電圧以上にならないように前記第２コンデンサを放電させることを特徴とする請求項１又は請求項２に記載のコンデンサ放電回路。
前記第１放電回路は、前記各ダイオードのカソードに接続された放電抵抗と、
前記放電抵抗に直列に接続され、前記所定期間生成部からの信号によりオン動作する第１スイッチング素子と、
を備えることを特徴とする請求項１乃至請求項３のいずれか１項記載のコンデンサ放電回路。
前記第２放電回路は、前記第２コンデンサ電圧が＋ｄＶ／ｄｔ時のみ放電させ、前記所定の期間は、前記交流電源の３／４周期よりも長いことを特徴とする請求項１記載のコンデンサ放電回路。