JP2022045632A - 電子デバイス - Google Patents

電子デバイス Download PDF

Info

Publication number
JP2022045632A
JP2022045632A JP2020151324A JP2020151324A JP2022045632A JP 2022045632 A JP2022045632 A JP 2022045632A JP 2020151324 A JP2020151324 A JP 2020151324A JP 2020151324 A JP2020151324 A JP 2020151324A JP 2022045632 A JP2022045632 A JP 2022045632A
Authority
JP
Japan
Prior art keywords
insulating film
coil
connecting conductor
terminal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020151324A
Other languages
English (en)
Other versions
JP7437275B2 (ja
Inventor
洋一郎 栗田
Yoichiro Kurita
孝信 鎌倉
Takanobu Kamakura
政幸 杉浦
Masayuki Sugiura
吉昭 相沢
Yoshiaki Aizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020151324A priority Critical patent/JP7437275B2/ja
Priority to CN202110080747.2A priority patent/CN114242693A/zh
Priority to US17/194,031 priority patent/US11676919B2/en
Publication of JP2022045632A publication Critical patent/JP2022045632A/ja
Priority to US18/310,094 priority patent/US11935846B2/en
Priority to JP2024015857A priority patent/JP2024045423A/ja
Application granted granted Critical
Publication of JP7437275B2 publication Critical patent/JP7437275B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/08—Cooling; Ventilating
    • H01F27/22—Cooling by heat conduction through solid or powdered fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】低コストで製造可能な電子デバイスを提供する。【解決手段】電子デバイスは、第１基板と、前記第１基板上に設けられた第１絶縁膜と、前記第１絶縁膜中に設けられた第１コイルと、前記第１絶縁膜上に設けられた第２絶縁膜と、前記第２絶縁膜中に、前記第１コイルと磁気結合するように設けられた第２コイルと、前記第１コイルに電気的に接続された第１接続導体と、前記第２コイルに電気的に接続された第２接続導体と、を備える。前記第１絶縁膜および前記第２絶縁膜は、前記第１コイルと前記第２コイルとが磁気結合される領域において、相互に接する。前記第１接続導体は、前記第１絶縁膜の前記第２絶縁膜に接する表面側において、前記第１コイルにつながった端子に接続される。前記第２接続導体は、前記第１絶縁膜の前記表面側、もしくは、前記第２絶縁膜の前記第１絶縁膜に接する表面側において、前記第２コイルにつながった端子に接続される。【選択図】図１

Description

実施形態は、電子デバイスに関する。
低コストで製造可能な電子デバイスが求められている。
米国特許第９４３１３７９号公報
実施形態は、低コストで製造可能な電子デバイスを提供する。
実施形態に係る電子デバイスは、第１基板と、前記第１基板上に設けられた第１絶縁膜と、前記第１絶縁膜中に設けられた第１コイルと、前記第１絶縁膜上に設けられ、前記第１絶縁膜の一部に接した第２絶縁膜と、前記第２絶縁膜中に、前記第１コイルと磁気結合するように設けられた第２コイルと、前記第１コイルに電気的に接続された第１接続導体と、前記第２コイルに電気的に接続された第２接続導体と、を備える。前記第１絶縁膜および前記第２絶縁膜は、前記第１コイルと前記第２コイルとが磁気結合される領域において、相互に接する。前記第１接続導体は、前記第１絶縁膜の前記第２絶縁膜に接する表面側において、前記第１コイルにつながった端子に接続される。前記第２接続導体は、前記第１絶縁膜の前記表面側、もしくは、前記第２絶縁膜の前記第１絶縁膜に接する表面側において、前記第２コイルにつながった端子に接続される。
第１実施形態に係る電子デバイスを示す模式断面図である。 第１実施形態に係る電子デバイスを示す模式図である。 第１実施形態に係る電子デバイスを示す模式断面図である。 第１実施形態に係る電子デバイスの製造過程を示す模式断面図である。 図４に続く製造過程を示す模式断面図である。 第１実施形態に係る電子デバイスの製造方法を示す模式断面図である。 第１実施形態に係る電子デバイスの別の製造過程を示す模式断面図である。 第１実施形態の変形例に係る電子デバイスを示す模式断面図である。 第１実施形態の別の変形例に係る電子デバイスを示す模式断面図である。 第１実施形態に係る電子デバイスの別の製造過程を示す模式断面図である。 第２実施形態に係る電子デバイスを示す模式断面図である。 第２実施形態に係る電子デバイスの製造過程を示す模式断面図である。 第２実施形態の第１変形例に係る電子デバイスを示す模式断面図である。 第２実施形態の第２変形例に係る電子デバイスを示す模式断面図である。 第２実施形態の第３変形例に係る電子デバイスを示す模式断面図である。 第２実施形態の第４変形例に係る電子デバイスを示す模式断面図である。 第３実施形態に係る電子デバイスを示す模式断面図である。 第３実施形態に係る電子デバイスの製造過程を示す模式断面図である。 図１８に続く製造過程を示す模式断面図である。 第３実施形態の変形例に係る電子デバイスを示す模式断面図である。 第４実施形態に係る電子デバイスを示す模式断面図である。 第４実施形態に係る電子デバイスを示す回路図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
（第１実施形態）
図１は、第１実施形態に係る電子デバイス１を示す模式断面図である。電子デバイス１は、例えば、磁気カップラである。電子デバイス１は、例えば、第１インダクタチップＣｉ１と、第２インダクタチップＣｉ２と、を備える。
第１インダクタチップＣｉ１は、第１基板１０と、第１絶縁膜１３と、第１コイル１５と、を含む。第１基板１０は、例えば、シリコン基板である。第１絶縁膜１３は、第１基板１０上に設けられる。第１絶縁膜１３は、例えば、シリコン酸化膜である。第１コイル１５は、第１絶縁膜１３中に設けられる。第１コイル１５は、例えば、平面コイルである。第１コイル１５は、例えば、銅を含む。
第２インダクタチップＣｉ２は、第２基板２０と、第２絶縁膜２３と、第２コイル２５と、を含む。第２基板２０は、例えば、シリコン基板である。第２絶縁膜２３は、第２基板２０上に設けられる。第２絶縁膜２３は、例えば、シリコン酸化膜である。第２コイル２５は、第２絶縁膜２３中に設けられる。第２コイル２５は、例えば、平面コイルである。第２コイル２５は、例えば、銅を含む。
第１インダクタチップＣｉ１および第２インダクタチップＣｉ２は、第１コイル１５と第２コイル２５とを磁気結合させるように接合される。例えば、第１絶縁膜１３と第２絶縁膜２３は、第１コイル１５と第２コイル２５とが磁気結合される部分において、相互に接する。
第１絶縁膜１３は、その裏面側において、第１基板１０に接し、表面側において、第２絶縁膜２３に接する。第２絶縁膜２３は、その裏面側において、第２基板２０に接し、表面側において、第１絶縁膜１３に接する。
電子デバイス１は、第１接続導体３０と、第２接続導体４０と、第１外部端子５０と、第２外部端子６０と、樹脂部材７０と、をさらに備える。
第１接続導体３０は、第１コイル１５および第１外部端子５０に電気的に接続される。第２接続導体４０は、第２コイル２５および第２外部端子６０に電気的に接続される。
図１に示すように、第１インダクタチップＣｉ１および第２インダクタチップＣｉ２は、樹脂部材７０により、第１外部端子５０と第２外部端子６０との間に封じられる。第１外部端子５０および第２外部端子６０は、例えば、銅を含む金属板である。樹脂部材７０は、例えば、エポキシ樹脂である。
第１インダクタチップＣｉ１は、第２外部端子６０と第２インダクタチップＣｉ２との間に位置する。第２インダクタチップＣｉ２は、第１外部端子５０と第１インダクタチップＣｉ１との間に位置する。
第１インダクタチップＣｉ１は、第１接続端子１７をさらに有する。第１接続端子１７は、第１絶縁膜１３の第２絶縁膜２３に接しない部分の表面側に設けられる。第１コイル１５は、第１絶縁膜１３中に設けられた接続部材を介して第１接続端子１７に電気的に接続される。第１接続導体３０は、樹脂部材７０中に延在し、第１接続端子１７に電気的に接続される。第１接続導体３０は、例えば、銅を含むコンタクトプラグである。
第２インダクタチップＣｉ２は、第２接続端子２７をさらに有する。第２接続端子２７は、第２絶縁膜２３の第１絶縁膜１３に接しない部分の表面側に設けられる。第２コイル２５は、第２絶縁膜２３中に設けられた接続部材を介して第２接続端子２７に電気的に接続される。第２接続導体４０は、樹脂部材７０中に延在し、第２接続端子１７に電気的に接続される。第２接続導体４０は、例えば、銅を含むコンタクトプラグである。
図２（ａ）および（ｂ）は、第１実施形態に係る電子デバイス１を示す模式図である。図２（ａ）は、第１コイル１５を表す平面図である。図２（ａ）は、図２（ｂ）中に示すＡ－Ａ線に沿った断面を表している。図２（ｂ）は、第１インダクタチップＣｉ１を示す断面図である。
図２（ａ）に示すように、第１コイル１５は、例えば、渦巻状の平面コイルである。第１コイル１５は、コイル部１５ｍ、接続線路１５ａ、１５ｂ、接続パッド１５ｃおよび１５ｄを有する。接続線路１５ａおよび１５ｂは、コイル部１５ｍの２つの端にそれぞれ接続される。接続パッド１５ｃは、接続線路１５ａを介してコイル部１５ｍに電気的に接続される。接続パッド１５ｄは、接続線路１５ｂを介してコイル部１５ｍに電気的に接続される。コイル部１５ｍ、接続線路１５ａおよび接続パッド１５ｃは、例えば、第１絶縁膜１３中のＺ方向における同じレベルに設けられ、接続線路１５ｂおよび接続パッド１５ｄは、それよりも下のレベルに設けられる。
コイル部１５ｍの形状は、円形に限定される訳ではなく、例えば、多角形であっても良い。また、コイル部１５ｍは、平面コイルに限定されず、多段コイルであっても良い。
図２（ｂ）に示すように、第１接続端子１７ａは、第１絶縁膜１３の表面側に露出される。第１接続端子１７ａは、例えば、コンタクトプラグ１９ａを介して、第１コイル１５に電気的に接続される。コンタクトプラグ１９ａは、例えば、接続パッド１５ｃに接続される。
第１インダクタチップＣｉ１は、例えば、第１コイル１５に電気的に接続された２つの第１接続端子１７ａおよび１７ｂ（図示しない）を有する。図２（ｂ）に示すように、第１接続端子１７ａは、例えば、コンタクトプラグ１９ａを介して、第１コイル１５の接続パッド１５ｃに電気的に接続される。第１接続端子１７ｂ（図示しない）は、別のコンタクトプラグ１９ｂ（図示しない）を介して、第１コイル１５の接続パッド１５ｄに電気的に接続される。なお、コンタクトプラグ１９ａおよび１９ｂは、例えば、下方に設けられた図示しない回路にさらに接続されても良い。
第２インダクタチップＣｉ２は、図２（ａ）および（ｂ）に示す第１インダクタチップＣｉ１と同じ構成を有する。第２コイル２５のコイル径は、第１コイル１５のコイル径Ｄ１と同じであっても良いし、異なっても良い。実装時のバラツキの観点から、いずれか一方のコイル径が他方より大きいことが好ましい。
図３（ａ）および（ｂ）は、第１実施形態に係る電子デバイス１を示す模式断面図である。図３（ａ）および（ｂ）は、電子デバイス１の実装形態を例示する模式断面図である。
図３（ａ）は、図３（ｂ）中に示すＢ－Ｂ線に沿った断面図である。なお、図３（ａ）では、第１インダクタチップＣｉ１および第２インダクタチップＣｉ２の図示を省略している。
図３（ａ）に示すように、電子デバイス１は、回路基板８０上に横向きに実装される。第２外部端子６０から第１外部端子５０に向かう方向は、例えば、回路基板８０の上面に平行である。第１外部端子５０は、接続部材９１、例えば、はんだ材を介して、マウントパッド８１に接続される。第２外部端子６０は、接続部材９５、例えば、はんだ材を介して、マウントパッド８５に接続される。
図３（ｂ）に示すように、電子デバイス１は、回路基板８０上に設けられたマウントパッド８１、８３、８５および８７の上に、はんだ材等の接続部材９１、９３、９５、９７を介してマウントされる。電子デバイス１は、例えば、第１外部端子５０ａ、第１外部端子５０ｂ、第２外部端子６０ａおよび第２外部端子６０ｂを有する。なお、本明細書では、便宜上、第１外部端子５０ａおよび５０ｂの一方を、第１外部端子５０として説明するが、第１コイル１５および第２コイル２５は、それぞれ、１対の外部端子に接続される。第１コイル１５および第２コイル２５に係る他の構成要素についても同様である。
第１外部端子５０ａは、第１接続導体３０（図１参照）を介して、第１インダクタチップＣｉ１の第１接続端子１７ａ（図２（ｂ）参照）に電気的に接続される。また、第１外部端子５０ａは、接続部材９１およびマウントパッド８１を介して、配線８１ｉに電気的に接続される。
第１外部端子５０ｂは、図示しない第１接続導体を介して、第１インダクタチップＣｉ１の第１接続端子１７ｂ（図示しない）に電気的に接続される。また、第１外部端子５０ｂは、接続部材９３およびマウントパッド８３を介して、配線８３ｉに電気的に接続される。
第１インダクタチップＣｉ１の第１コイル１５は、第１外部端子５０ａおよび５０ｂを介して、配線８１ｉおよび配線８３ｉに電気的に接続される。また、第１コイル１５は、配線８１ｉおよび配線８３ｉを介して、図示しない１次側回路に電気的に接続される。
第２外部端子６０ａは、第２接続導体４０（図１参照）を介して、第２インダクタチップＣｉ２の第２接続端子２７ａ（図１参照）に電気的に接続される。また、第２外部端子６０ａは、接続部材９５およびマウントパッド８５を介して、配線８５ｉに電気的に接続される。
第２外部端子６０ｂは、図示しない第２接続導体を介して、第２インダクタチップＣｉ２の第２接続端子２７ｂ（図示しない）に電気的に接続される。また、第２外部端子６０ｂは、接続部材９７およびマウントパッド８７を介して、配線８７ｉに電気的に接続される。
第２インダクタチップＣｉ２の第２コイル２５は、第２外部端子６０ａおよび６０ｂを介して、配線８５ｉおよび配線８７ｉに電気的に接続される。また、第２コイル２５は、配線８５ｉおよび配線８７ｉを介して、図示しない２次側回路に電気的に接続される。
このように、電子デバイス１は、第１コイル１５に電気的に接続された１対の第１外部端子５０と、第２コイル２５に電気的に接続された１対の第２外部端子６０と、を備える。以下の説明では、便宜上、第１コイル１５および第２コイル２５のそれぞれに接続される一対の端子の一方のみに言及し、他方の説明は省略する。
次に、図４（ａ）～図５（ｃ）を参照して、電子デバイス１の製造方法を説明する。図４（ａ）～図５（ｃ）は、第１実施形態に係る電子デバイス１の製造過程を示す模式断面図である。
図４（ａ）に示すように、第１基板１０上に複数の第１コイル１５を形成する。第１コイル１５は、例えば、半導体プロセスを用いて形成される。第１コイル１５は、第１基板１０上に絶縁膜１３ａを形成した後、例えば、絶縁膜１３ａに形成された渦状の凹部内に銅材を埋め込むことにより形成される。さらに、第１コイル１５を埋め込むように、絶縁膜１３ｂを形成した後、第１接続端子１７を形成する。
絶縁膜１３ａおよび１３ｂは、例えば、シリコン酸化膜であり、ＣＶＤ（Chemical Vapor Deposition）を用いて形成される。第１コイル１５は、例えば、メッキ法を用いて形成される。以下、第１絶縁膜１３は、一体化された絶縁膜１３ａおよび１３ｂを含む。
図４（ｂ）に示すように、第１絶縁膜１３上に樹脂シート１０３を貼り付ける。樹脂シート１０３は、例えば、ダイシングシートである。
図４（ｃ）に示すように、樹脂シート１０３上において、第１基板１０および第１絶縁膜１３を分断し、複数の第１インダクタチップＣｉ１を形成する。第１基板１０および第１絶縁膜１３は、第１基板１０の裏面側から、例えば、ダイシングブレードを用いて切断される。
図４（ｄ）に示すように、樹脂シート１０３を拡張し、隣り合う第１インダクタチップＣｉ１間に、スペースＳＰ１を設ける。
図５（ａ）に示すように、複数の第１インダクタチップＣｉ１を樹脂シート１０３上に保持した状態において、樹脂シート１０５を第１基板１０の裏面に貼り付ける。
図５（ｂ）に示すように、樹脂シート１０３を剥離し、複数の第１インダクタチップＣｉ１のそれぞれにおいて、第１絶縁膜１３の表面を露出させる。続いて、複数の第１インダクタチップＣｉ１を樹脂シート１０５上に保持した状態において、第１絶縁膜１３の表面を、例えば、酸素プラズマなどにより洗浄する。これにより、第１絶縁膜１３の表面に付着した粘着剤など有機物を除去する。
図５（ｃ）に示すように、複数の第１インダクタチップＣｉ１のそれぞれに、第２インダクタチップＣｉ２を接合する。第２インダクタチップＣｉ２は、第１コイル１５と第２コイル２５とが磁気結合されるように、第１インダクタチップＣｉ１に接続される。第２インダクタチップＣｉ２は、例えば、図４（ａ）～（ｄ）の過程を通して、別途、形成される。
第１インダクタチップＣｉ１および第２インダクタチップＣｉ２は、第１絶縁膜１３と第２絶縁膜２３とを接触させることにより接合される。また、第１インダクタチップＣｉ１に対して、第２インダクタチップＣｉ２を水平方向にずらして接合することにより、第１接続端子１７および第２接続端子２７（図１参照）を露出させる。
図６は、第１実施形態に係る電子デバイス１の製造方法を示す模式断面図である。図６は、第１絶縁膜１３と第２絶縁膜２３との接合方法を示す模式図である。
図６に示すように、第１絶縁膜１３と第２絶縁膜２３との接合は、例えば、仮接合および本接合の２段階の過程により実施される。すなわち、第１絶縁膜１３および第２絶縁膜２３のそれぞれの表面の未結合手につながった水酸基を介して、第１絶縁膜１３および第２絶縁膜２３を仮接合する。続いて、熱処理により水分を除き、第１絶縁膜１３の未結合手と第２絶縁膜２３の未結合手を酸素を介して重合させる（本接合）。
図７（ａ）～（ｆ）は、第１実施形態に係る電子デバイス１の別の製造過程を示す模式断面図である。図７（ａ）～（ｆ）は、第２インダクタチップＣｉ２を第１インダクタチップＣｉ１に接合する過程を表している。
図７（ａ）に示すように、樹脂シート１０６上に保持された第２インダクタチップＣｉ２を、樹脂シート１０５上に保持された第１インダクタチップＣｉ１に対向するように配置する。樹脂シート１０５および１０６は、拡張リングＥＲ１およびＥＲ２によりそれぞれ保持される。
第２インダクタチップＣｉ２は、第１インダクタチップＣｉ１の第１絶縁膜１３に第２絶縁膜２３を対向させるように配置される。第１絶縁膜１３の表面および第２絶縁膜２３の表面は、例えば、プラズマ活性化処理を施されている。第１絶縁膜１３の表面および第絶縁膜２３の表面を、例えば、プラズマ励起されたアルゴンもしくは酸素に晒すことにより、表面の異物を除去し、表面原子の未結合手を活性化させる。
第２インダクタチップＣｉ２は、それぞれ、第１インダクタチップＣｉ１に対して、所定の相対位置に配置される。例えば、図示しないアライメント機構を用いて、拡張リングＥＲ１の位置を調整し、接合対象の第２インダクタチップＣｉ２を、第１インダクタチップＣｉ１の上方の所定の位置に移動させる。
図７（ｂ）に示すように、樹脂シート１０６の第２インダクタチップＣｉ２を保持した面とは反対側の面を押圧機構ＨＪおよび圧着機構ＰＪにより押し下げ、第１インダクタチップＣｉ１と第２インダクタチップＣｉ２との間隔を狭める。
圧着機構ＰＪは、押圧機構ＨＪの中心に設けられる。例えば、押圧機構ＨＪは、複数の第２インダクタチップＣｉ２の裏面側を押圧し、複数の第１インダクタチップＣｉ１との間隔をそれぞれ狭める。圧着機構ＰＪは、接合対象の第２インダクタチップＣｉ２の裏面に圧力を加える。圧着機構ＰＪは、押圧ピンＰＪ１と、押圧部ＰＪ２とを含む。押圧ピンＰＪ１は、第２インダクタチップＣｉ２のチップサイズよりも小面積の先端を有し、押圧部ＰＪ２の中心に位置する。
図７（ｃ）に示すように、圧着機構ＰＪが押圧機構ＨＪよりも下方に降下し、接合対象の第２インダクタチップＣｉ２を第１インダクタチップＣｉ１に接触させる。圧着機構ＰＪの樹脂シート１０６に接触する下面において、例えば、押圧ピンＰＪ１の先端は、押圧部ＰＪ２の下面よりも上に位置する。
第１インダクタチップＣｉ１と第２インダクタチップＣｉ２とを接触させることにより、第１絶縁膜１３と第２絶縁膜２３とが仮接合される。例えば、第１絶縁膜１３の活性化された表面と、第２絶縁膜２３の活性化された表面とが、水酸基と水分子との間の水素結合を介して、接合される。
図７（ｄ）に示すように、圧着機構ＰＪの押圧ピンＰＪ１を、接合対象の第２インダクタチップＣｉ２を押圧するように降下させた後、押圧部ＰＪ２を上昇させる。これにより、押圧ピンＰＪ１の先端により押圧された部分を除いて、第２インダクタチップＣｉ２の裏面から樹脂シート１０６が剥離される。
図７（ｅ）に示すように、圧着機構の押圧ピンＰＪ１を上昇させ、第２インダクタチップＣｉ２の押圧を除く。樹脂シート１０６は、その張力により、第２インダクタチップＣｉ２から剥離される。この際、押圧ピンＰＪの先端により押圧された部分を除いて、第２インダクタチップＣｉ２の裏面から樹脂シート１０６が剥離されているため、第１インダクタチップＣｉ１と第２インダクタチップＣｉ２との間の仮接合を分離させることなく、樹脂シート１０６を容易に剥離することができる。
図７（ｆ）に示すように、上記の接合過程を繰り返し、全ての第１インダクタチップＣｉ１上に第２インダクタチップＣｉ２を接合する。その後、第２インダクタチップＣｉ２の裏面に圧力を加えた状態で熱処理を施し、第１インダクタチップＣｉ１と第２インダクタチップＣｉ２とを本接合させる。例えば、仮接合状態の第１インダクタチップＣｉ１と第２インダクタチップＣｉ２とを保持した樹脂シート１０５をホットプレート上に載置し、２５０℃以下の温度で熱処理を施すことにより、第１絶縁膜１３と第２絶縁膜２３との間の接合界面から水分を除去する。
このように、第１絶縁膜１３と第２絶縁膜２３とを直接接合することにより、磁気カップラを容易に得ることができる。また、実施形態では、第１コイル１５と第２コイル２５との間の絶縁膜を厚くすることが容易であり、磁気カップラの絶縁耐圧を大きくすることができる。
例えば、第１コイル１５および第２コイル２５を連続して基板１０上に形成する方法では、製造工程が増え、製造コストが高くなる。また、第１コイル１５と第２コイル２５との間の絶縁膜を厚くすると、絶縁膜の応力によるウェーハの反りが大きくなり、製造歩留りが低下する。すなわち、実施形態に係る製造方法では、製造コストを低減し、製造歩留りを向上させることができる。
さらに、第１接続端子１７および第２接続端子２７を第１絶縁膜１３および第２絶縁膜２３の表面に露出させることにより、第１外部端子５０と第１コイル１５との間、および、第２コイル２５と第２外部端子６０との間の接続が容易になる。
図８は、第１実施形態の変形例に係る電子デバイス２を示す模式断面図である。電子デバイス２は、第１インダクタチップＣｉ１および第２インダクタチップＣｉ２を接合し、第１コイル１５と第２コイル２５とを磁気結合させた構成を有する。
第１インダクタチップＣｉ１および第２インダクタチップＣｉ２は、例えば、リード５３Ｍ上にマウントされた状態で、樹脂部材７３により封じられる。第１外部端子５３および第２外部端子６３は、樹脂部材７３から延出するように設けられる。第１外部端子５３は、リード５３Ｍにつながるように設けられる。第１外部端子５３、第２外部端子６３およびリード５３Ｍは、例えば、銅を含む金属板である。樹脂部材７３は、例えば、エポキシ樹脂である。
例えば、第１基板１０の裏面側をリード５３Ｍ上にマウントする。第１接続導体３３は、第１インダクタチップＣｉ１の第１接続端子１７（図１参照）と第１外部端子５３とを電気的に接続する。第２接続導体４３は、第２インダクタチップＣｉ２の第２接続端子２７（図１参照）と第２外部端子６３とを電気的に接続する。また、第１接続端子１７、第２接続端子２７、第１外部端子５３および第２外部端子６３は、それぞれ、複数設けられ、例えば、Ｙ方向に並ぶ。複数の第１接続端子１７は、複数の第１外部端子５３にそれぞれ接続される。複数の第２接続端子２７は、複数の第２外部端子６３にそれぞれ接続される。第１接続導体３３および第２接続導体４３は、例えば、金属ワイヤである。
図９（ａ）および（ｂ）は、第１実施形態の別の変形例に係る電子デバイス３を示す模式断面図である。図９（ａ）は、電子デバイス３の構成を示す模式断面図である。図９（ｂ）は、電子デバイス３の実装形態を例示する模式図である。
図９（ａ）に示すように、電子デバイス３は、第１インダクタチップＣｉ１および第２インダクタチップＣｉ２を接合し、第１コイル１５と第２コイル２５とを磁気結合させた構成を有する。第１インダクタチップＣｉ１および第２インダクタチップＣｉ２は、樹脂部材７５中に封じられる。樹脂部材７５は、例えば、エポキシ樹脂である。
電子デバイス３は、第１外部端子５０と、第２外部端子６０と、第１接続導体３５と、第２接続導体４５と、接続配線３７と、第３接続導体３９と、放熱板６５と、をさらに備える。
第１接続導体３５、第２接続導体４５および第３接続導体３９は、例えば、銅を含むコンタクトプラグであり、樹脂部材７５中に延在する。第１外部端子５０、第２外部端子６０、接続配線３７および放熱板６５は、例えば、銅を含む金属板であり、樹脂部材７５の外面上に設けられる。
樹脂部材７５は、例えば、第１インダクタチップＣｉ１から第２インダクタチップＣｉ２に向かう方向（Ｚ方向）と交差する上面および下面を有する。第１外部端子５０および第２外部端子６０は、樹脂部材７５の下面に設けられる。接続配線３７および放熱板６５は、樹脂部材７５の上面に設けられる。
第１接続導体３５は、樹脂部材７５中をＺ方向に延在し、第１インダクタチップＣｉ１の第１接続端子１７と接続配線３７とを電気的に接続する。第３接続導体３９は、樹脂部材７５中をＺ方向に延在し、接続配線３７と第１外部端子５０とを電気的に接続する。この例では、第１外部端子５０は、第１接続導体３５、接続配線３７および第３接続導体３９を介して、第１接続端子１７に電気的に接続される。
第２接続導体４５は、樹脂部材７５中をＺ方向に延在し、第２インダクタチップＣｉ２の第２接続端子２７と第２外部端子６０とを電気的に接続する。
図９（ｂ）に示すように、電子デバイス３は、回路基板８０上に水平に実装される。第１外部端子５０から第２外部端子６０に向かう方向（Ｘ方向）は、例えば、回路基板８０の上面に平行である。第１外部端子５０は、例えば、接続部材９１を介して、マウントパッド８１に接続される。第２外部端子６０は、接続部材９５を介して、マウントパッド８５に接続される。
電子デバイス１～３では、例えば、第１基板１０と第２基板２０のそれぞれが、電子回路を有する（図２１参照）。電子回路は、第１コイル１５および第２コイル２５にそれぞれ電気的に接続される。また、電子回路は、それぞれ、第１接続導体３０を介して外部端子５０に電気的に接続され、第２接続導体４０を介して外部端子６０に電気的に接続される。
次に、図１０（ａ）～（ｄ）を参照して、第１実施形態に係る電子デバイス１～３の別の製造方法を説明する。図１０（ａ）～（ｄ）は、電子デバイス１～３の別の製造過程を示す模式断面図である。
図１０（ａ）に示すように、第１基板１０上に複数の第１コイル１５を形成する。第１コイル１５は、第１絶縁膜１３中にそれぞれ形成される。第１絶縁膜１３は、相互に離間して設けられ、隣り合う第１絶縁膜１３の間には、例えば、ダイシング領域ＤＲが形成される。
図１０（ｂ）に示すように、ダイシング領域ＤＲにおいて、第１基板１０をハーフカットする。第１基板１０は、例えば、ダイシングブレードを用いて部分的に切断される。第１基板１０には、溝状のダイシングラインＤＬが形成される。
図１０（ｃ）に示すように、複数の第１絶縁膜１３のそれぞれに、第２インダクタチップＣｉ２を接合する。第２インダクタチップＣｉ２の第２絶縁膜２３は、第１コイル１５と第２コイル２５とが磁気結合されるように、第１絶縁膜１３に直接接合される。第１絶縁膜１３および第２絶縁膜２３は、例えば、図６に示す方法を用いて接合される。
図１０（ｄ）に示すように、第１基板１０を分離し、第１インダクタチップＣｉ１を形成する。第１基板１０は、例えば、裏面側を研削もしくは研磨し、所定の厚さに薄層化することにより分離される。すなわち、第１基板１０は、ダイシングラインＤＬにより複数の部分に分離される。
第１実施形態に係る電子デバイス１～３では、第１コイル１５および第２コイル２５は、第１基板１０と第２基板２０との間に設けられる。第１基板１０および第２基板２０が導電性を有する場合、第１コイル１５および第２コイル２５は、外部の電磁波に対して遮蔽される。すなわち、電子デバイス１～３では、電磁波による外乱を抑制することができる。
（第２実施形態）
図１１（ａ）および（ｂ）は、第２実施形態に係る電子デバイス４Ａおよび４Ｂを示す模式断面図である。
図１１（ａ）に示すように、電子デバイス４Ａは、第１コイル１５を含む第３インダクタチップＣｉ３上に、第２インダクタチップＣｉ２が接合された構造を有する。電子デバイス４Ａは、第１コイル１５と第２コイル２５とが磁気結合されるように構成される。
第３インダクタチップＣｉ３は、第１絶縁膜１３と、第３基板１００と、ボンディング層１０７と、第１接続端子１１３と、第２接続端子１１５と、第３接続端子１１７と、接続線路１１９と、をさらに含む。
第３基板１００は、例えば、シリコン基板である。第１絶縁膜１３は、第３基板１００の表面上に設けられる。ボンディング層１０７は、第３基板１００の裏面側に設けられる。ボンディング層１０７は、例えば、チタニウム、ニッケル、金などを含む金属層である。
第１接続端子１１３は、第１絶縁膜１３の表面側に設けられる。第１コイル１５は、第１絶縁膜１３中に設けられ、例えば、接続線路１５ｂおよび接続パッド１５ｄ（図２（ａ）参照）を介して、第１接続端子１１３に電気的に接続される。
第２接続端子１１５および第３接続端子１１７は、第１絶縁膜１３の表面側に設けられる。第２接続端子１１５および第３接続端子１１７は、例えば、接続線路１１９を介して電気的に接続される。第３接続端子１１７は、第１接続端子１１３と第２接続端子１１５との間に設けられる。第１接続端子１１３、第２接続端子１１５、第３接続端子１１７および接続線路１１９は、例えば、銅を含む。接続線路１１９は、例えば、第１コイル１５と同じ材料を含む。
第２インダクタチップＣｉ２は、第１絶縁膜１３と第２絶縁膜２３とを接合することにより、第３インダクタチップＣｉ３上に設けられる。さらに、第２インダクタチップＣｉ２と第３インダクタチップＣｉ３との間において、第２接続端子１２７と第３接続端子１１７とが接合される。第２コイル２５は、第２接続端子１２７、第３接続端子１１７および接続線路１１９を介して、第３インダクタチップＣｉ３の第２接続端子１１５に電気的に接続される。
第１接続端子１１３および第２接続端子１１５は、第１絶縁膜１３と第２絶縁膜２３とを接合した領域の外側において、第１絶縁膜１３の表面に露出される。
図１１（ｂ）に示す電子デバイス４Ｂでは、第３インダクタチップＣｉ３上に、第２コイル２５を含む第４インダクタチップＣｉ４が接合される。電子デバイス４Ｂも、第１コイル１５と第２コイル２５とが磁気結合されるように構成される。
第４インダクタチップＣｉ４は、第２基板１２０と、第２絶縁膜１２３と、を含む。第２基板１２０は、例えば、シリコン基板である。第２絶縁膜１２３は、第２基板１２０上に設けられ、第２コイル２５を含む。第２絶縁膜１２３は、例えば、シリコン酸化膜である。第２絶縁膜１２３は、第２基板に接した裏面と、その反対側の表面と、を有する。第２コイル２５は、第２絶縁膜１２３の表面側に設けられた第２接続端子１２７に電気的に接続される。
第４インダクタチップＣｉ４は、第１絶縁膜１３と第２絶縁膜１２３とを接合することにより、第３インダクタチップＣｉ３上に設けられる。さらに、第４インダクタチップＣｉ４と第３インダクタチップＣｉ３との間において、第２接続端子１２７と第３接続端子１１７とが接合される。
この例では、第３インダクタチップＣｉ３の第１絶縁膜１３は、Ｚ方向の厚さＴ１を有する。第４インダクタチップＣｉ４の第２絶縁膜１２３は、Ｚ方向の厚さＴ２を有する。第２絶縁膜１２３は、例えば、厚さＴ２が厚さＴ１とは異なるように設けられる。第２絶縁膜１２３のＺ方向の厚さＴ２は、例えば、第１絶縁膜１３のＺ方向の厚さＴ１よりも薄い。
次に、図１２（ａ）～（ｃ）を参照して、第２実施形態に係る電子デバイス４Ａ、４Ｂの製造方法を説明する。図１２（ａ）～（ｃ）は、電子デバイス４Ａの製造過程を示す模式断面図である。電子デバイス４Ｂも同様に形成される。
図１２（ａ）に示すように、第１基板１００上に、第１コイル１５および接続線路１１９を含む第１絶縁膜１３を形成する。さらに、第１絶縁膜１３上に、第１接続端子１１３、第２接続端子１１５および第３接続端子１１７を形成する。
第１接続端子１１３は、例えば、コンタクトプラグ１９ｂを介して、第１コイル１５の接続パッド１５ｄに電気的に接続される（図２（ａ）参照）。第１コイル１５は、コンタクトプラグ１９ｂを介して、第１接続端子１１３に電気的に接続される。
第２接続端子１１５は、例えば、コンタクトプラグ１９ｃを介して、接続線路１１９に電気的に接続される。また、第３接続端子１１７は、例えば、コンタクトプラグ１９ｄを介して、接続線路１１９に電気的に接続される。
第１コイル１５、第１接続端子１１３、第２接続端子１１５、第３接続端子１１７および接続線路１１９は、例えば、半導体プロセスを用いて、第１基板１００の上に形成される。
図１２（ｂ）および（ｃ）に示すように、第１コイル１５と第２コイル２５とが磁気結合されるように、第２インダクタチップＣｉ２を第３インダクタチップＣｉ３の上方に位置合わせした後、両者を接合する。
この場合、第１絶縁膜１３と第２絶縁膜２３とを接合し、且つ、第２接続端子１２７と第３接続端子１１７とを接合することにより、第２インダクタチップＣｉ２と第３インダクタチップＣｉ３とを接合する。第２インダクタチップＣｉ２の第２接続端子１２７および第３インダクタチップＣｉ３の第３接続端子１１７は、共に銅を含む金属層であり、それぞれの表面を清浄化した後、接触させることにより、両者を接合することができる。
続いて、第１基板１００および第１絶縁膜１３を、例えば、ダイシングブレードを用いて分断し、複数の第３インダクタチップＣｉ３に分離する。
図１３は、第２実施形態の第１変形例に係る電子デバイス５を示す模式断面図である。電子デバイス５は、第２インダクタチップＣｉ２および第３インダクタチップＣｉ３を含む。第２インダクタチップＣｉ２および第３インダクタチップＣｉ３は、第１コイル１５と第２コイル２５とが磁気結合されるように接合される。
第３インダクタチップＣｉ３は、例えば、裏面のボンディング層１０７およびはんだ材等の接続部材１２１を介して、誘電体基板１３０上にマウントされる。例えば、第２インダクタチップＣｉ２と第３インダクタチップＣｉ３とを接合した状態で、第３インダクタチップＣｉ３を誘電体基板１３０上にマウントする。
誘電体基板１３０は、ボンディングパッド１３１、１３３、第１外部端子１３５および第２外部端子１３７を有する。第１外部端子１３５および第２外部端子１３７は、誘電体基板１３０の裏面側に設けられる。ボンディングパッド１３１および１３３は、第３インダクタチップＣｉ３がマウントされる誘電体基板１３０の表面側に設けられ、第１外部端子１３５および第２外部端子１３７にそれぞれ電気的に接続される。
第３インダクタチップＣｉ３の第１接続端子１１３は、第１接続導体１２５を介して、ボンディングパッド１３１に電気的に接続される。また、第２接続端子１１５は、第２接続導体１２９を介して、ボンディングパッド１３３に電気的に接続される。第１接続導体１２５および第２接続導体１２９は、例えば、金（Ａｕ）、銀（Ａｇ）もしくは銅（Ｃｕ）を含む金属ワイヤである。
さらに、第２インダクタチップＣｉ２、第３インダクタチップＣｉ３、第１接続導体１２５および第２接続導体１２９は、樹脂部材１６０により誘電体基板１３０上に封じられる。樹脂部材１６０は、例えば、エポキシ樹脂である。
この例でも、第１コイル１５は、第１接続端子１１３および第１接続導体１２５を介して、第１外部端子１３５に電気的に接続される。また、第２コイル２５は、第２接続端子１１５および第２接続導体１２９を介して、第２外部端子１３７に電気的に接続される。
図１４（ａ）および（ｂ）は、第２実施形態の第２変形例に係る電子デバイス６Ａおよび６Ｂを示す模式断面図である。電子デバイス６Ａおよび６Ｂは、第２インダクタチップＣｉ２と、第３インダクタチップＣｉ３と、制御チップＣＣと、を備える。第２インダクタチップＣｉ２、第３インダクタチップＣｉ３および制御チップＣＣは、樹脂部材１６０により、誘電体基板１３０上に封じられる。制御チップＣＣは、例えば、ＭＯＳＦＥＴである。
図１４（ａ）に示す電子デバイス６Ａでは、第３インダクタチップＣｉ３および制御チップＣＣは、誘電体基板１３０上にそれぞれマウントされる。第２インダクタチップＣｉ２は、第１コイル１５と第２コイル２５とが磁気結合されるように第３インダクタチップＣｉ３上に接合される。
例えば、第２インダクタチップＣｉ２と第３インダクタチップＣｉ３とを接合した状態で、第３インダクタチップＣｉ３を誘電体基板１３０上にマウントする。制御チップＣＣは、誘電体基板１３０上に、第３インダクタチップＣｉ３と並べてマウントされる。
第３インダクタチップＣｉ３の第１接続端子１１３は、第１接続導体１４１を介して制御チップＣＣの入力端子１５１に電気的に接続される。また、第２接続端子１１５は、第２接続導体１４３を介して、第２外部端子１３７に電気的に接続される。制御チップＣＣの出力端子１５３は、第３接続導体１４５を介して、第１外部端子１３５に電気的に接続される。第１接続導体１４１、第２接続導体１４３および第３接続導体１４５は、例えば、金属ワイヤである。
図１４（ｂ）に示す電子デバイス６Ｂでは、制御チップＣＣは、誘電体基板１３０上にマウントされる。第３インダクタチップＣｉ３は、制御チップＣＣ上にマウントされる。第２インダクタチップＣｉ２は、第１コイル１５と第２コイル２５とが磁気結合されるように第３インダクタチップＣｉ３上に接合される。例えば、第２インダクタチップＣｉ２と第３インダクタチップＣｉ３とを接合した状態で、第３インダクタチップＣｉ３は、制御チップＣＣ上にマウントされる。
第３インダクタチップＣｉ３の第１接続端子１１３は、第１接続導体１４１を介して制御チップＣＣの入力端子１５１に電気的に接続される。また、第２接続端子１１５は、第２接続導体１４３を介して、第２外部端子１３７に電気的に接続される。制御チップＣＣの出力端子１５３は、第３接続導体１４５を介して、第１外部端子１３５に電気的に接続される。第１接続導体１４１、第２接続導体１４３および第３接続導体１４５は、例えば、金属ワイヤである。
上記の実施例では、入力信号は、第２外部端子１３７から送信側の第２インダクタチップＣｉ２に入力される。入力信号は、第２インダクタチップＣｉ２の第２コイル２５と第３インダクタチップＣｉ３の第１コイル１５との間の磁気結合を介して伝送され、第１接続端子１１３から入力信号に対応した制御信号を出力する。制御信号は、制御チップＣＣに入力され、入力信号に対応した出力信号が、制御チップＣＣに電気的に接続された第１外部端子１３５から出力される。
電子デバイス６Ａおよび６Ｂは、例えば、リレーとして動作する。例えば、ＭＯＳＦＥＴなどのスイッチング素子を制御チップＣＣとして用い、第２インダクタチップＣｉ２を送信側、第３インダクタチップを受信側として動作させる。すなわち、第２インダクタチップＣｉ２から第３インダクタチップＣｉ３へ送信される信号を、制御チップＣＣのゲート入力とし、制御チップＣＣを制御する。これにより、入力側と出力側とを電気的に絶縁分離したリレーを構成することができる。
図１５は、第２実施形態の第３変形例に係る電子デバイス７を示す模式断面図である。電子デバイス７は、第２インダクタチップＣｉ２と、第３インダクタチップＣｉ３と、を備える。第２インダクタチップＣｉ２および第３インダクタチップＣｉ３は、第１コイル１５と第２コイル２５とが磁気結合されるように接合され、樹脂部材１６５により封止られる。放熱用の基材１７０は、第３インダクタチップＣｉ３裏面に接続される。
第３インダクタチップＣｉ３は、第２インダクタチップＣｉ２と接合された状態で、接続部材１７３を介して、基材１７０上にマウントされる。基材１７０は、例えば、銅もしくはアルミニウムなどを含む金属板である。接続部材１７３は、ハンダ材もしくは熱伝導率の高い絶縁性のペースト等である。
樹脂部材１６５は、例えば、基材１７０に接する表面と、その反対側の裏面と、を有し、第１外部端子１９３および第２外部端子１９５は、裏面側に設けられる。樹脂部材１６５は、基材１７０上にマウントされた第２インダクタチップＣｉ２および第３インダクタチップＣｉ３を覆うように成形される。樹脂部材１６５は、例えば、エポキシ樹脂である。
第１接続導体１８３は、樹脂部材１６５中に延在し、第３インダクタチップＣｉ３の第１接続端子１１３と第１外部端子１９３とを電気的に接続する。また、第２接続導体１８５は、樹脂部材１６５中に延在し、第３インダクタチップＣｉ３の第２接続端子１１５と第１外部端子１９５とを電気的に接続する。第１接続導体１８３および第２接続導体１８５は、例えば、銅を含むコンタクトプラグである。
図１６（ａ）および（ｂ）は、第２実施形態の第４変形例に係る電子デバイス８Ａおよび８Ｂを示す模式断面図である。電子デバイス８Ａおよび８Ｂは、第２インダクタチップＣｉ２と、第３インダクタチップＣｉ３と、制御チップＣＣと、を備える。第２インダクタチップＣｉ２、第３インダクタチップＣｉ３および制御チップＣＣは、樹脂部材１６５により、基材１７０上に封じられる。制御チップＣＣは、ＭＯＳＦＥＴである。第２インダクタチップＣｉ２および第３インダクタチップＣｉ３は、例えば、送受信チップとして機能し、相互に絶縁された状態において、信号の送信と、出力側回路のON/OFF制御を行う。
図１６（ａ）に示す電子デバイス８Ａでは、第３インダクタチップＣｉ３および制御チップＣＣは、それぞれ、はんだ材、熱伝導性の良い絶縁ペースト等の接続部材１７３および１７５を介して基材１７０上にマウントされる。第２インダクタチップＣｉ２は、第１コイル１５と第２コイル２５とが磁気結合されるように第３インダクタチップＣｉ３上に接合される。
例えば、第２インダクタチップＣｉ２と第３インダクタチップＣｉ３とを接合した状態で、第３インダクタチップＣｉ３を基材１７０上にマウントする。制御チップＣＣは、基材１７０上に、第３インダクタチップＣｉ３と並べてマウントされる。
樹脂部材１６５は、基材１７０上において、第２インダクタチップＣｉ２、第３インダクタチップＣｉ３および制御チップＣＣを覆うように成形される。樹脂部材１６５は、基材１７０に接する表面と、その反対側の裏面を有する。樹脂部材１６５の裏面側には、接続パッド２１３、２１５および２１７が設けられる。
電子デバイス８Ａは、第１接続導体２０１～第４接続導体２０７をさらに含む。第１接続導体２０１～第４接続導体２０７は、例えば、銅を含むコンタクトプラグであり、樹脂部材１６５中に延在する。
第１接続導体２０１は、樹脂部材１６５中に延在し、第３インダクタチップＣｉ３の第１接続端子１１３と接続パッド２１３とを電気的に接続する。また、第２接続導体２０３は、樹脂部材１６５中に延在し、第３インダクタチップＣｉ３の第２接続端子１１５と接続パッド２１５とを電気的に接続する。
第３接続導体２０５は、制御チップＣＣの入力端子１５１と接続パッド２１３とを電気的に接続する。すなわち、第３インダクタチップＣｉ３の第１接続端子１１３は、第１接続導体２０１および接続パッド２１３および第３接続導体２０５を介して、制御チップＣＣの入力端子１５１に電気的に接続される。また、第４接続導体２０７は、制御チップＣＣの出力端子１５３と接続パッド２１７とを電気的に接続する。
電子デバイス８Ａは、樹脂部材１６５の裏面側に接合される誘電体基板２２０をさらに含む。誘電体基板２２０は、例えば、エポキシ樹脂などを含む複合基板である。誘電体基板２２０は、樹脂部材１６５に接する表面と、その反対側の裏面と、を有する。
第１外部端子２２３および第２外部端子２２５は、例えば、誘電体基板２２０の裏面側に設けられる。誘電体基板２２０は、樹脂部材１６５に接合される。第１外部端子２２３および第２外部端子２２５は、それぞれ接続パッド２１７および２１５に電気的に接合される。すなわち、第１外部端子２２３は、第４接続導体２０７を介して、制御チップＣＣの出力端子１５３に電気的に接続される。また、第２外部端子２２５は、第２接続導体２０３を介して、第３インダクタチップＣｉ３の第２接続端子１１５に電気的に接続される。
制御チップＣＣが上下導通の素子の場合、追加の接続導体を設け、外部接続端子２２３および２２５側に新たな端子を設けることも可能である。このような場合、基材１７０は、金属、セラミックもしくは樹脂であっても良い。制御チップＣＣの裏面電極と新たな外部接続端子が接続導体によって結合される。
図１６（ｂ）に示す電子デバイス８Ｂでは、制御チップＣＣは、基材１７０上にマウントされる。第３インダクタチップＣｉ３は、制御チップＣＣ上にマウントされる。第２インダクタチップＣｉ２は、第１コイル１５と第２コイル２５とが磁気結合されるように第３インダクタチップＣｉ３上に接合される。例えば、第２インダクタチップＣｉ２と第３インダクタチップＣｉ３とを接合した状態で、第３インダクタチップＣｉ３を制御チップＣＣ上にマウントする。
制御チップＣＣは、例えば、基材１７０上において、樹脂部材１６５により封止られる。さらに、樹脂部材１６５の基材１７０とは反対側の表面から、樹脂部材１６５中に延在し、第３インダクタチップＣｉ３の第１接続端子１１３および第２接続端子１１５、制御チップＣＣの入力端子１５１および出力端子１５３にそれぞれ電気的に接続された第１接続導体２０１、第２接続導体２０３、第３接続導体２０５および第４接続導体２０７が設けられる。
さらに、樹脂部材１６５の表面上に、第１接続導体２０１と第３接続導体２０５とを電気的に接続する接続パッド２１３を形成した後、樹脂部材１６５の表面上に誘電体基板２２０を接続する。接続パッド２１３は、樹脂部材１６５と誘電体基板２２０との間に設けられる。
誘電体基板２２０の樹脂部材１６５とは反対側の表面上に、第１外部端子２２３および第２外部端子２２５が設けられる。第１外部端子２２３は、例えば、誘電体基板２２０を貫通して、第４接続導体２０７に電気的に接続される。第２外部端子２２５は、例えば、誘電体基板２２０を貫通して、第２接続導体２０３に電気的に接続される。
第３インダクタチップＣｉ３の第１接続端子１１３は、第１接続導体２０１、接続パッド２１３および第３接続導体２０５を介して、制御チップＣＣの入力端子１５１に電気的に接続される。また、第２接続端子１１５は、第２接続導体２０３を介して、第２外部端子２２５に電気的に接続される。
上記の実施例では、第２外部端子２２５から入力される入力信号は、第２接続端子１１５を介して第２コイル２５に入力され、さらに、第１コイル１５と第２コイル２５との間の磁気結合を介して、第１接続端子１１３から出力される。制御チップＣＣは、入力端子１５１において、第１接続導体２０１、接続パッド２１３および第３接続導体２０５を介して入力される第１接続端子１１３の出力を受け、それに対応した出力信号を、出力端子１５３から出力する。制御チップＣＣの出力信号は、第４接続導体２０７を介して第１外部端子２２３へ出力される。
（第３実施形態）
図１７は、第３実施形態に係る電子デバイス９Ａを示す模式断面図である。
図１７に示すように、電子デバイス９Ａは、第１基板１００と、第１絶縁膜１３と、第１コイル１５と、第２絶縁膜２３と、第２コイル２５と、第１接続導体２３３と、第２接続導体２３５と、を備える。
第１基板１００は、例えば、シリコン基板である。第１基板１００は、相互に離間した第１部分１００ａと第２部分１００ｂとを有する。第１絶縁膜１３は、第１基板１００上に設けられる。第２絶縁膜２３は、第１絶縁膜１３上に設けられる。
第１絶縁膜１３は、第１コイル１５を含む。第２絶縁膜２３は、第２コイル２５を含む。第２絶縁膜２３は、第１コイル１５と第２コイル２５とが磁気結合されるように、第１絶縁膜１３に接合される。
第１絶縁膜１３は、第１基板１００に接する裏面と、第２絶縁膜１３に接する表面と、を有する。第１絶縁膜１３は、接続線路１１９と、接続端子１１７と、をさらに含む。接続線路１１９は、第１絶縁膜１３中に設けられ、第１絶縁膜１３の表面に沿った方向に延在する。接続端子１１７は、第１絶縁膜１３の表面側に設けられ、コンタクトプラグ１９ｄを介して、接続線路１１９に電気的に接続される。
第２絶縁膜２３は、第１絶縁膜１３に接する表面と、その反対側の裏面と、を有する。第２絶縁膜２３は、その表面側に設けられ、コンタクトプラグ２８を介して第２コイル２５に電気的に接続される第２接続端子１２７をさらに有する。
第１絶縁膜１３および第２絶縁膜２３は、それぞれの表面を接触させると共に、接続端子１１７と第２接続端子１２７とを接触させるように接合される。接続端子１１７および第２接続端子１２７は、第１絶縁膜１３と第２絶縁膜２３との間において、接合される。
第１絶縁膜１３の表面に沿った方向（例えば、Ｘ方向）における第１絶縁膜１３の長さは、第２絶縁膜２３の同方向における長さよりも長い。第１接続導体２３３および第２接続導体２３５は、第１絶縁膜１３の第２絶縁膜２３に接しない部分の表面上に設けられる。第１接続導体２３３および第２接続導体２３５は、例えば、銅を含む金属ピラーである。第２絶縁膜２３は、例えば、第１接続導体２３３と第２接続導体２３５との間に設けられる。
第１接続導体２３３は、例えば、コンタクトプラグ１９ｂを介して、第１コイル１５に電気的に接続される。第２接続導体２３５は、例えば、コンタクトプラグ１９ｃ、接続線路１１９、コンタクトプラグ１９ｄ、接続端子１１７、第２接続端子１２７およびコンタクトプラグ２８を介して、第２コイル２５に電気的に接続される。
図１７に示すように、第１絶縁膜１３は、第１基板１００の第１部分１００ａと第１接続導体２３３との間に位置する第１領域と、第１基板１００の第２部分１００ｂと第２接続導体２３５との間に位置する第２領域と、を含む。第１コイル１５は、第１領域と第２領域との間に設けられる。また、第１基板１００の第１部分１００ａと第２部分１００ｂとの間隔ＷＳは、例えば、第１コイル１５のコイル径Ｄ１（図２（ａ）参照）よりも広い。
電子デバイス９Ａは、第１樹脂部材２４３と、第２樹脂部材２４５と、をさらに備える。第１樹脂部材２４３は、第１絶縁膜１３の裏面側に設けられ、第１基板１００を覆う。第１樹脂部材２４３は、第１基板１００の第１部分１００ａと第２部分１００ｂとの間に設けられる部分を含む。第２樹脂部材２４５は、第１絶縁膜１３の表面側において、第２絶縁膜２３を覆うように設けられる。第１接続導体２３３および第２接続導体２３５は、第２樹脂部材２４５中に延在し、それぞれ、第２樹脂部材２４５から露出した端面を有する。
次に、図１８（ａ）～図１９（ｃ）を参照して、第３実施形態に係る電子デバイス９Ａの製造方法を説明する。図１８（ａ）～図１９（ｃ）は、第３実施形態に係る電子デバイスの製造過程を示す模式断面図である。
図１８（ａ）に示すように、第１基板１００上に、第１コイル１５および接続線路１１９を含む第１絶縁膜１３を形成した後、第４インダクタチップＣｉ４を、第１絶縁膜１３上に接合する（図１２（ａ）～（ｃ）参照）。
図１８（ｂ）に示すように、第４インダクタチップＣｉ４の第２基板２０を選択的に除去する。第２基板２０は、例えば、ウェットエッチングにより除去される。
図１８（ｃ）に示すように、第１絶縁膜１３上の第１接続端子１１３および第２接続端子１１５の上に、第１接続導体２３３および第２接続導体２３５をそれぞれ形成する。第１接続導体２３３および第２接続導体２３５は、例えば、メッキ法を用いて形成される。
例えば、第１接続導体２３３および第２接続導体２３５の材料に、第１接続端子１１３および第２接続端子１１５と同じ材料を用いることにより、第１接続導体２３３と第１接続端子１１３とを一体に形成し、第２接続導体２３５と第１接続端子１１５とを一体に形成する。
図１９（ａ）に示すように、第１絶縁膜１３の表面側に、第２絶縁膜２３、第１接続導体２３３および第２接続導体２３５を覆うように第２樹脂部材２４５を設ける。さらに、第２樹脂部材２４５の表面を研削し、第１接続導体２３３および第２接続導体２３５のそれぞれの端面を露出させる。第２樹脂部材２４５は、例えば、エポキシ樹脂である。
図１９（ｂ）に示すように、第１基板１００を、その裏面側において、選択的に除去し、第１絶縁膜１３の一部を露出させる。第１基板１００は、例えば、図示しないエッチングマスクを用いたウェットエッチングにより選択的に除去される。
図１９（ｃ）に示すように、第１絶縁膜１３の裏面側において、第１基板１００を覆うように、第１樹脂部材２４３を形成する。第１樹脂部材２４３は、例えば、エポキシ樹脂である。
図２０は、第３実施形態の変形例に係る電子デバイス９Ｂを示す模式断面図である。電子デバイス９Ｂは、第１基板１００と、第１絶縁膜１３と、第１コイル１５と、第２絶縁膜２３と、第２コイル２５と、第１接続導体２３３と、第２接続導体２３５と、を備える。
第１基板１００は、例えば、シリコン基板である。第１絶縁膜１３は、第１基板１００上に設けられ、第１絶縁膜１３の表面上に、第２絶縁膜２３が接合される。第２絶縁膜２３は、第１コイル１５と第２コイル２５とを磁気結合させるように接合される。第１絶縁膜１３の表面側には、第１接続導体２３３と第２接続導体２３５とが設けられる。この例に示すように、第１基板１００は、第１絶縁膜１３の裏面側に一体に設けられても良い。
実施形態に係る電子デバイス９Ａおよび９Ｂは、例えば、回路基板上にフリップチップ実装され、その低背高化を実現する。
（第４実施形態）
図２１は、第４実施形態に係る電子デバイスを示す模式断面図である。図２１は、第１インダクタチップＣｉ１の断面を表している。
図２１に示すように、第１インダクタチップＣｉ１は、第１基板１０の表面側に設けられた回路部３１０を有しても良い。第１コイル１５は、回路部３１０に電気的に接続される。第１接続端子１７ａは、コンタクトプラグ１９ａを介して回路部３１０に電気的に接続される。
回路部３１０は、例えば、第１接続端子１７ａを介して入力される信号に応じた電流を、第１コイル１５に流す。また、第１コイル１５に流れる電流に応じた信号を、第１接続端子を介して出力するように構成される。
図示しない第２インダクタチップＣｉ２も、第２基板２０の表面側に設けられた回路部を有するように構成されても良い。なお、本実施形態に示す第１インダクタチップＣｉ１は、他の実施形態における第１インダクタチップＣｉ１に適用することもできる。
図２２は、第４実施形態に係る電子デバイス３００を例示する回路図である。電子デバイス３００は、第１インダクタチップＣｉ１および第２インダクタチップＣｉ２を含む（以下、図１参照）。
この例では、第１インダクタチップＣｉ１は、第１コイル１５－１と、別の第１コイル１５－２と、を含む。第２インダクタチップＣｉ２は、第２コイル２５－１と、別の第２コイル２５－２を含む。第１コイル１５－１および第１コイル１５－２は、第１絶縁膜１３の内部に設けられる。第２コイル２５－１および第２コイル２５－２は、第２絶縁膜２３の内部に設けられる。
図２２に示すように、第１コイル１５－１は、第２コイル２５－２と磁気結合するように配置される。第１コイル１５－２は、第２コイル２５－１と磁気結合するように配置される。
電子デバイス３００は、例えば、第１回路３２０と、第２回路３３０と、をさらに含む。第１回路３２０は、差動ドライバ回路３１５、容量Ｃ１および容量Ｃ２を含む。第２回路３３０は、差動受信回路３２５、容量Ｃ３および容量Ｃ４を含む。
第１回路３２０は、例えば、第１基板１０の表面側に設けられる。第１回路３２０は、第１基板１０と第１絶縁膜１３との間に設けられる。第２回路３３０は、例えば、第２基板２０の表面側に設けられる。第２回路３３０は、例えば、第２基板２０と第２絶縁膜２３との間に設けられる。
第１コイル１５－１の一端は、第１の定電位に接続される。第１コイル１５－１の他端は、容量Ｃ１に接続される。第１コイル１５－２の一端は、第２の定電位に接続される。第１コイル１５－２の他端は、容量Ｃ２に接続される。
差動ドライバ回路３１５の一方の出力は、容量Ｃ１に接続される。差動ドライバ回路３１５の他方の出力は、容量Ｃ２に接続される。容量Ｃ１は、差動ドライバ回路３１５と第１コイル１５－１との間に接続される。容量Ｃ２は、差動ドライバ回路３１５と第１コイル１５－２との間に接続される。
第２コイル２５－１の一端は、第３の定電位に接続される。第２コイル２５－１の他端は、容量Ｃ４に接続される。第２コイル２５－２の一端は、第４の定電位に接続される。第２コイル２５－２の他端は、容量Ｃ３に接続される。
第１の電位、第２の電位、第３の電位および第４の電位は各々同一電位であってもよい。また、第１および第２の電位とが同一電位であり、第３および第４の電位とが同一電位であり、第１および第２電位は、第３および第４電位とは別電位であることが望ましい。
差動受信回路３２５の一方の入力は、容量Ｃ３に接続される容量Ｃ３は、差動受信回路３２５の入力と第２コイル２５－２との間に接続される。差動受信回路３２５の他方の入力は、容量Ｃ４に接続される。容量Ｃ４は、差動受信回路３２５の入力と第２コイル２５－１との間に接続される。
次に、電子デバイス３００の動作について説明する。図２２中のＶｉｎは、変調された入力信号を表す。入力信号の変調には、例えば、エッジトリガ方式、または、ON/OFF Keying方式が用いられる。いずれの方法においても、Ｖｉｎは、元の信号を高周波変調した信号である。
差動ドライバ回路３１５は、Ｖｉｎに応じて第１コイル１５－１及び第１コイル１５－２に互いに逆方向の電流ｉ０を流す。第１コイル１５－１及び１５－２は、互いに逆向きの磁界（Ｈ１）を発生する。第１コイル１５－１の巻数が第１コイル１５－２の巻数と同じときは、発生する磁界の大きさが互いに等しくなる。
磁界Ｈ１によって第２コイル２５－１に生じる誘導電圧の方向は、磁界Ｈ１によって第２コイル２５－２に生じる誘導電圧の方向と逆である。第２コイル２５－１および２５－２に電流ｉ１が流れる。また、第２コイル２５－１に生じる誘導電圧の大きさは、第２コイル２５－２に生じる誘導電圧の大きさと同じである。差動受信回路３２５には、正負の電圧が入力される。すなわち、差動受信回路３２５の入力には、第２コイル２５－１及び２５－２において発生した誘導電圧のそれぞれが印加される。そして、入力された誘導電圧の一方が反転され、２倍の復調された信号Ｖｏｕｔが出力される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、３、４Ａ、４Ｂ、５、６Ａ、６Ｂ、７、８Ａ、８Ｂ、９Ａ、９Ｂ、３００…電子デバイス、 １０、１００…第１基板、 １３…第１絶縁膜、 １３ａ、１３ｂ…絶縁膜、 １５…第１コイル、 １５ａ、１５ｂ、１１９…接続線路、 １５ｃ、１５ｄ…接続パッド、 １５ｍ…コイル部、 １７、１７ａ、１７ｂ、１１３…第１接続端子、 １９ａ、１９ｂ、１９ｃ、１９ｄ、２８…コンタクトプラグ、 ２０、１２０…第２基板、 ２３、１２３…第２絶縁膜、 ２５…第２コイル、 ２７、２７ａ、２７ｂ、１１５、１２７…第２接続端子、 ３０、３３、３５、１２５、１４１、１８３、２０１、２３３…第１接続導体、 ３７…接続配線、 ３９、１４５、２０５…第３接続導体、 ４０、４３、４５、１２９、１４３、１８５、２０３、２３５…第２接続導体、 ５０、５０ａ、５０ｂ、５３、１３５、１９３、２２３…第１外部端子、 ５３Ｍ…リード、 ６０、６０ａ、６０ｂ、６３、１３７、１９５、２２５…第２外部端子、 ６５…放熱板、 ７０、７３、７５、１６０、１６５、２４３、２４５…樹脂部材、 ８０…回路基板、 ８１、８３、８５、８７…マウントパッド、 ８１ｉ、８３ｉ、８５ｉ、８７ｉ…配線、 ９１、９３、９５、９７、１２１、１７３…接続部材、 １００ａ…第１部分、 １００ｂ…第２部分、 １０３、１０５、１０６…樹脂シート、 １０７…ボンディング層、 １１７…第３接続端子、 １３０、２２０…誘電体基板、 １３１、１３３…ボンディングパッド、 １５１…入力端子、 １５３…出力端子、 １７０…基材、 ２０７…第４接続導体、 ２１３、２１５、２１７…接続パッド、 ３１０…回路部、 ３２０…第１回路、 ３１５…差動ドライバ回路、 ３３０…第２回路、 ３２５…差動受信回路、 ＣＣ…制御チップ、 Ｃｉ１、Ｃｉ２、Ｃｉ３、 Ｃｉ４…インダクタチップ、 Ｄ１…コイル径、 ＤＬ…ダイシングライン、 ＤＲ…ダイシング領域、 ＥＲ１、ＥＲ２…拡張リング、 ＳＰ１…スペース、 ＰＪ…圧着機構、 ＰＪ１…押圧ピン、 ＰＪ２…押圧部、 ＨＪ…押圧機構

Claims (8)

  1. 第１基板と、
    前記第１基板上に設けられた第１絶縁膜と、
    前記第１絶縁膜中に設けられた第１コイルと、
    前記第１絶縁膜上に設けられ、前記第１絶縁膜の一部に接した第２絶縁膜と、
    前記第２絶縁膜中に、前記第１コイルと磁気結合するように設けられた第２コイルと、
    前記第１コイルに電気的に接続された第１接続導体と、
    前記第２コイルに電気的に接続された第２接続導体と、
    を備え、
    前記第１絶縁膜および前記第２絶縁膜は、前記第１コイルと前記第２コイルとが磁気結合される領域において、相互に接し、
    前記第１接続導体は、前記第１絶縁膜の前記第２絶縁膜に接する表面側において、前記第１コイルにつながった第１端子に接続され、
    前記第２接続導体は、前記第１絶縁膜の前記表面側、もしくは、前記第２絶縁膜の前記第１絶縁膜に接する表面側において、前記第２コイルにつながった第２端子に接続される電子デバイス。
  2. 前記第２絶縁膜上に設けられた第２基板をさらに備え、
    前記第２絶縁膜は、前記第１絶縁膜と前記第２基板との間に位置する部分を含む請求項１記載の電子デバイス。
  3. 前記第１絶縁膜および前記第２絶縁膜を封じた樹脂部材と、
    前記第１接続導体に電気的に接続された第１外部端子と、
    前記第２接続端子に電気的に接続された第２外部端子と、
    をさらに備えた請求項１または２に記載の電子デバイス。
  4. 前記樹脂部材は、前記第１外部端子と前記第２外部端子との間に設けられ、
    前記第１接続導体および前記第２接続導体は、前記樹脂部材中に延在し、
    前記第１接続導体は、前記第１端子と前記第１外部端子とを電気的に接続し、
    前記第２接続導体は、前記第２端子と前記第２外部端子とを電気的に接続する請求項３記載の電子デバイス。
  5. 前記樹脂部材は、前記第１基板から前記第２絶縁膜に向かう方向と交差する表面を有し、
    前記第１外部端子および前記第２外部端子は、前記樹脂部材の前記表面上に設けられ、
    前記第１接続導体および前記第２接続導体は、前記樹脂部材中に延在し、
    前記第１接続導体は、前記第１端子と前記第１外部端子とを電気的に接続し、
    前記第２接続導体は、前記第２端子と前記第２外部端子とを電気的に接続する請求項３記載の電子デバイス。
  6. 前記第１外部端子および前記第２外部端子を含む第３基板をさらに備え、
    前記樹脂部材は、前記第３基板上に設けられ、
    前記第１接続導体および前記第２接続導体は、前記樹脂部材中に延在し、
    前記第１接続導体は、前記第１端子と前記第１外部端子とを電気的に接続し、
    前記第２接続導体は、前記第２端子と前記第２外部端子とを電気的に接続する請求項３記載の電子デバイス。
  7. 前記第２絶縁膜を覆う第１樹脂部材をさらに備え、
    前記第２接続導体は、前記第１絶縁膜の前記表面側において、前記第２コイルにつながった第２端子に接続され、
    前記第１樹脂部材は、前記第１絶縁膜上において、前記第２絶縁膜、前記第１および第２接続導体を覆い、
    前記第１接続導体および前記第２接続導体は、前記第１樹脂部材から露出された端面を有する請求項１記載の電子デバイス。
  8. 前記第１基板を覆う第２樹脂部材をさらに備え、
    前記第１絶縁膜および前記第２絶縁膜は、前記第１樹脂部材と前記第２樹脂部材との間に位置し、
    前記第１基板は、第１部分と、前記第１部分から離間した第２部分と、を含み、
    前記第１絶縁膜は、前記第１基板の第１部分と前記第１接続導体との間に位置する部分と、前記第１基板の第２部分と前記第２接続導体との間に位置する別の部分と、を含み、
    前記第２樹脂部材は、前記第１分部と前記第２部分との間に位置する部分を含み、
    前記第１コイルと前記第２コイルとが磁気結合される領域は、前記第１樹脂部材と前記第２樹脂部材の前記部分との間に設けられる請求項７記載の電子デバイス。
JP2020151324A 2020-09-09 2020-09-09 電子デバイス Active JP7437275B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020151324A JP7437275B2 (ja) 2020-09-09 2020-09-09 電子デバイス
CN202110080747.2A CN114242693A (zh) 2020-09-09 2021-01-21 电子设备
US17/194,031 US11676919B2 (en) 2020-09-09 2021-03-05 Electronic device
US18/310,094 US11935846B2 (en) 2020-09-09 2023-05-01 Electronic device
JP2024015857A JP2024045423A (ja) 2020-09-09 2024-02-05 電子デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020151324A JP7437275B2 (ja) 2020-09-09 2020-09-09 電子デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024015857A Division JP2024045423A (ja) 2020-09-09 2024-02-05 電子デバイス

Publications (2)

Publication Number Publication Date
JP2022045632A true JP2022045632A (ja) 2022-03-22
JP7437275B2 JP7437275B2 (ja) 2024-02-22

Family

ID=80470006

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020151324A Active JP7437275B2 (ja) 2020-09-09 2020-09-09 電子デバイス
JP2024015857A Pending JP2024045423A (ja) 2020-09-09 2024-02-05 電子デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024015857A Pending JP2024045423A (ja) 2020-09-09 2024-02-05 電子デバイス

Country Status (3)

Country Link
US (2) US11676919B2 (ja)
JP (2) JP7437275B2 (ja)
CN (1) CN114242693A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067057A (ja) * 2005-08-30 2007-03-15 Renesas Technology Corp 半導体装置およびその製造方法
JP2007123650A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Works Ltd 半導体装置
JP2019212729A (ja) * 2018-06-04 2019-12-12 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819648A (zh) * 2004-10-13 2010-09-01 凸版资讯股份有限公司 非接触ic标签及其制造方法和制造装置
JP5496541B2 (ja) 2009-04-20 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置
US8970000B2 (en) 2010-01-18 2015-03-03 Infineon Technologies Austria Ag Signal transmission arrangement
US8569861B2 (en) * 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
US8614616B2 (en) 2011-01-18 2013-12-24 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
US20150004902A1 (en) * 2013-06-28 2015-01-01 John M. Pigott Die-to-die inductive communication devices and methods
JP6271221B2 (ja) * 2013-11-08 2018-01-31 ルネサスエレクトロニクス株式会社 半導体装置
US9160423B2 (en) 2013-12-12 2015-10-13 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
US10992346B2 (en) * 2014-03-26 2021-04-27 Nxp Usa, Inc. Systems and devices with common mode noise suppression structures and methods
JP6434763B2 (ja) * 2014-09-29 2018-12-05 ルネサスエレクトロニクス株式会社 半導体装置
US9219028B1 (en) * 2014-12-17 2015-12-22 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
JP2017037911A (ja) * 2015-08-07 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017112327A (ja) * 2015-12-18 2017-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6812140B2 (ja) * 2016-05-30 2021-01-13 株式会社村田製作所 コイル部品
JP6865644B2 (ja) 2017-06-20 2021-04-28 ルネサスエレクトロニクス株式会社 半導体装置
WO2019140441A2 (en) * 2018-01-15 2019-07-18 Kci Licensing, Inc. Wound sensor and diagnostics system for wound therapy applications
JP7038570B2 (ja) 2018-03-02 2022-03-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2018139290A (ja) 2018-03-28 2018-09-06 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067057A (ja) * 2005-08-30 2007-03-15 Renesas Technology Corp 半導体装置およびその製造方法
JP2007123650A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Works Ltd 半導体装置
JP2019212729A (ja) * 2018-06-04 2019-12-12 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP7437275B2 (ja) 2024-02-22
JP2024045423A (ja) 2024-04-02
US20230268294A1 (en) 2023-08-24
CN114242693A (zh) 2022-03-25
US20220077081A1 (en) 2022-03-10
US11676919B2 (en) 2023-06-13
US11935846B2 (en) 2024-03-19

Similar Documents

Publication Publication Date Title
JP5136056B2 (ja) 半導体装置
KR20010069223A (ko) 반도체 장치 및 그 제조 방법
KR20120091691A (ko) 휨 방지용 접합패턴을 갖는 반도체 소자 및 그 제조방법
US20090309688A1 (en) Circuit apparatus and method of manufacturing the same
CN103187396A (zh) 具有无半导体通孔的超薄中介片的半导体封装件
CN104766850B (zh) 用于迹线上接合工艺的凸块焊盘
JP3728847B2 (ja) マルチチップモジュールおよびその製造方法
TW200411886A (en) An assembly method for a passive component
TW471077B (en) Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit board and electronic machine
JP2022045632A (ja) 電子デバイス
US9633927B2 (en) Chip arrangement and method for producing a chip arrangement
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
JP2009105873A (ja) 特定形状を有する集積受動デバイス
CN113539850A (zh) 一种***级封装方法及封装结构
US20230309228A1 (en) Isolator
JP2011018672A (ja) 半導体装置およびその製造方法
JP5315268B2 (ja) 電子装置
JP4356196B2 (ja) 半導体装置組立体
JPH07254632A (ja) 半導体装置及びその製造方法
CN106449420B (zh) 嵌埋式封装结构及其制造方法
WO2011052460A1 (ja) 半導体装置の検査用素子、それを用いた半導体装置の検査用素子基板及びその製造方法
TW202402112A (zh) 印刷電路板與其製作方法
CN117295245A (zh) 印刷电路板与其制作方法
JP2000232118A (ja) ベアｉｃチップおよび半導体装置製造方法
JP2008159786A (ja) 半導体装置及び接着配線部材の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240209

R150 Certificate of patent or registration of utility model

Ref document number: 7437275

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150