CN117295245A - 印刷电路板与其制作方法 - Google Patents
印刷电路板与其制作方法 Download PDFInfo
- Publication number
- CN117295245A CN117295245A CN202210691522.5A CN202210691522A CN117295245A CN 117295245 A CN117295245 A CN 117295245A CN 202210691522 A CN202210691522 A CN 202210691522A CN 117295245 A CN117295245 A CN 117295245A
- Authority
- CN
- China
- Prior art keywords
- wire
- conductive line
- layer
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 238000005530 etching Methods 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims description 51
- 239000003989 dielectric material Substances 0.000 claims description 29
- 239000010949 copper Substances 0.000 claims description 20
- 229910052802 copper Inorganic materials 0.000 claims description 19
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 8
- 238000004381 surface treatment Methods 0.000 claims description 7
- 238000007521 mechanical polishing technique Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 83
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 239000011148 porous material Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 239000012462 polypropylene substrate Substances 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/068—Apparatus for etching printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metallurgy (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及印刷电路板的领域，提供了一种印刷电路板，包含一第一基板、至少一第一导线层、与至少一第二导线层。第一基板具有第一表面与第二表面，第一表面与第二表面沿轴向而呈相对。第一导线层形成于第一基板的第一表面且/或第二表面上，且第一导线层上具有蚀刻而成的至少一第一导线及该第一导线旁由蚀刻而成的至少一第一孔隙。第二导线层形成于第一导线层上，第二导线层上具有蚀刻而成的至少一第二导线及第二导线旁由蚀刻而成的至少一第二孔隙。第一导线与第二导线沿轴向相互接合，以形成一迭合导线。其中，第一导线、第二导线与迭合导线的蚀刻因子皆大于等于4.6。
Description
技术领域
本发明是关于一种印刷电路板与其制作方法，且特别是一种其导线具有较高蚀刻因子的印刷电路板与其制作方法。
背景技术
所谓的厚铜印刷电路板是指其导线是由较一般印刷电路板的导线为厚的印刷电路板，近年来随着电动车等相关产业带动下，应用于高散热、高电流等产品的厚铜印刷电路板的需求也逐渐增加。目前，厚铜印刷电路板一般是采用多次蚀刻方法来制作。但是，由于铜层须经过多次蚀刻，除了产能会因此降低，也会导致蚀刻因子较小。而且，蚀刻因子较小除了会影响到线路设计的布局外，在印刷电路板的内层的导线也容易产生尖端放电，而有短路或绝缘破坏的情况发生。
因此，如何制作出其导线具有较高蚀刻因子的印刷电路板便是本领域具有通常知识者值得去思量地。
发明内容
本发明之目的在于提供一印刷电路板与其制作方法，能使印刷电路板中的导线具有较高的蚀刻因子。
基于上述目的与其他目的，本发明提供一印刷电路板，此印刷电路板包含一第一基板、至少一第一导线层、与至少一第二导线层。第一基板具有一第一表面与一第二表面，该第一表面与该第二表面沿一轴向而呈相对。第一导线层形成于第一基板的第一表面且/或第二表面上，且第一导线层上具有蚀刻而成的至少一第一导线及该第一导线旁由蚀刻所形成的至少一第一孔隙。其中，第一导线的蚀刻因子大于等于2.3。第二导线层形成于第一导线层上，该第二导线层上具有蚀刻而成的至少一第二导线及该第二导线旁由蚀刻所形成的至少一第二孔隙，其中第二导线的蚀刻因子大于等于2.3。其中，第一导线与第二导线沿轴向相互接合，以形成一迭合导线，且该迭合导线的蚀刻因子大于等于4.6。
在上述之印刷电路板中，第一导线与第二导线之间的接合是运用一低温铜对铜接合(Low Temperature Copper Bonding)技术。
在上述之印刷电路板中，第一导线与第二导线之间是借由一导电胶而接合。
在上述之印刷电路板中，第一孔隙与第二孔隙是沿该轴向而相互贯通，且第一孔隙与第二孔隙填充有一介电材料。
在上述之印刷电路板中，第一导线与第二导线之间的接合是包含运用一平坦化技术。而且，平坦化技术例如为化学机械研磨技术。
在上述之印刷电路板中，于第二导线层且/或迭合导线的一外表面上形成一防焊油墨。
在上述之印刷电路板中，第二导线层设置于一第二基板表面上。
基于上述目的与其他目的，本发明再提供一印刷电路板的制作方法，此印刷电路板的制作方法包含以下步骤：
提供一第一基板，该第一基板具有一第一表面与一第二表面，该第一表面与该第二表面沿一轴向而呈相对；
形成至少一第一导线层，在第一基板的第一表面且/或第二表面上。其中，第一导线层上具有蚀刻而成的至少一第一导线，及第一导线旁由蚀刻所形成的至少一第一孔隙，其中该第一导线的蚀刻因子大于等于2.3；
形成至少一第二导线层，在第一导线层上。其中，第二导线层上具有蚀刻而成的至少一第二导线，及第二导线旁由蚀刻所形成的至少一第二孔隙。其中，第二导线的蚀刻因子大于等于2.3；及
形成一迭合导线，该迭合导线为该第一导线与该第二导线沿该轴向接合而成，该迭合导线的蚀刻因子大于等于4.6。
在上述之印刷电路板的制作方法中，第一导线与第二导线之间的接合是运用一低温铜对铜接合技术。
在上述之印刷电路板的制作方法中，第一导线与第二导线之间是借由一导电胶而接合。
在上述之印刷电路板的制作方法中，第一孔隙与第二孔隙沿该轴向而相互贯通，且第一孔隙与第二孔隙填充有一介电材料。
在上述之印刷电路板的制作方法中，第一导线与第二导线之间的接合是运用一低温铜对铜接合技术。
在上述之印刷电路板的制作方法中，第一导线与第二导线之间的接合是包含运用一平坦化技术。而且，平坦化技术例如为化学机械研磨技术。
在上述之印刷电路板的制作方法中，包含于第二导线层且/或该迭合导线之外表面，进行一表面处理(Surface treatment)步骤。
在上述之印刷电路板的制作方法中，第二导线层设置于一第二基板表面上。
综上所述，在对本发明的印刷电路板进行制作时，由于是对各别的导电层进行蚀刻，故可得到导线具有较高蚀刻因子的印刷电路板。
本发明为达到上述及其他目的，其所采取之技术手段、组件及其功效，兹采一较佳实施例配合图示说明如下。
附图说明
图1～图7所绘示为本发明之印刷电路板的制作方法的第一实施例。
图8～图13所绘示为本发明之印刷电路板的制作方法的第二实施例。
图14～图21所绘示为本发明之印刷电路板的制作方法的第三实施例。
图22所绘示为本发明之印刷电路板的第四实施例。
具体实施方式
参照本文阐述的详细内容和附图说明是最好理解本发明。下面参照附图会讨论各种实施例。然而，本领域具有通常知识者将容易理解，这里关于附图给出的详细描述仅仅是为了解释的目的，且不代表真实的组件比例，而本发明所要保护的物和/或方法可超出所描述的实施例。例如，所给出的教导和特定应用的需求可能产生多种可选的和合适的方法来实现在此描述的任何细节的功能。因此，任何本发明所要保护的物和/或方法可延伸超出所描述的以下实施例中的特定实施选择范围。
请参阅图1～图7，图1～图7所绘示为本发明之印刷电路板的制作方法的第一实施例。首先，请参照图1，提供一第一基板1，第一基板1具有一第一表面10与一第二表面12，此第一表面10与此第二表面12沿一轴向Y而呈彼此相对。在此，第一表面10与第二表面12沿轴向Y而呈彼此相对是指：第一表面10与第二表面12是位在轴向Y的不同高度上，且第一表面10所朝向的方向与第二表面12所朝向的方向彼此相反。在本实施例中，第一基板1例如为聚丙烯基板。然而，在其他实施例中，第一基板1也可为聚酰亚胺基板、聚甲基丙烯酸甲酯基板、玻璃基板、陶瓷基板、或绝缘硅基板。
再来，请参阅图2，于第一基板1的第一表面10与第二表面12上分别形成一第一导线层2。在本实施例中，第一导线层2的材质为铜，但在其他实施例中第一导线层2的材质也可为其他导电材质，例如：铝。此外，在其他实施例中，第一导线层2也可仅形成在第一表面10或第二表面12上。
之后，请参阅图3，对第一导线层2进行蚀刻(例如：湿式蚀刻)，以形成多条第一导线20。在蚀刻完成后，于第一导线20旁具有由蚀刻所形成的第一孔隙22，第一孔隙22的孔径或宽度的大小是朝向基板1渐缩并会露出第一基板1的表面(亦即：第一表面10与第二表面12)。在本实施例中，第一导线20的蚀刻因子大于等于2.3；换句话说，第一孔隙22的孔壁的蚀刻因子大于等于2.3。在本发明中，蚀刻因子的定义可为：2*被蚀刻层厚度/(被蚀刻层下方宽度-被蚀刻层上方宽度)。举例来说，第一导线20的蚀刻因子可定义为：2*第一导线20的厚度/(第一导线20的下方宽度-第一导线20的上方宽度)。或者，在本发明中，蚀刻因子也可定义为：被蚀刻层厚度/孔壁侧向蚀刻的宽度。
然后，请参阅图4与图5，提供至少一第二导线层3，并将第二导线层3迭合在已形成多条第一导线20的第一导线层2上。在图4中，箭头所示为迭合的方向。在本实施例中，此第二导线层3为一金属板，此金属板的材质为铜。而且，在本实施例中，在第二导线层3迭合到第一导线层2上前，第二导线层3与第一导线层2的表面皆经过平坦化技术的处理。在本实施例中，平坦化技术为化学机械研磨技术。
再来，请继续参照图5，第一导线层2与第二导线层3的迭合是可以使用一低温铜对铜接合技术。关于低温铜对铜接合技术，可参考以下的文献：
Chien-Min Liu,Han-Wen Lin,Yi-Sa Huang,Yi-Cheng Chu,Chih Chen,Dian-Rong Lyu,Kuan-Neng Chen&King-Ning Tu.(2015).Low-temperature direct copper-to-copper bonding enabled by creep on(111)surfaces of nanotwinned Cu.ScientificReports,5:09734.doi:10.1038/srep09734
在上述文件中，铜对铜接合的最低工作温度是150℃，所需时间为1小时；若温度是250℃，所需时间需要10分。在电路板产业中，工作温度一般是小于200℃。在本实施例中，工作温度为190～200℃。
接着，请参阅图6，对第二导线层3进行蚀刻，以在第二导线层3上形成多个第二导线30。在蚀刻完成后，于第二导线30旁具有由蚀刻所形成的第二孔隙32。在本实施例中，第二孔隙32是贯穿第二导线层3，且第一孔隙22与第二孔隙32是沿着轴向Y而相互贯通，第二孔隙32的孔径或宽度是从上朝向第一孔隙22渐缩。在本实施例中，第二导线30的蚀刻因子大于等于2.3；换句话说，第二孔隙32的孔壁的蚀刻因子大于等于2.3。由于第一导线20与第二导线30的蚀刻因子皆大于等于2.3，故由第一导线20与第二导线30沿轴向Y相互接合而成的迭合导线40，其蚀刻因子也就会大于等于4.6。此外，在本实施例或其他的实施例中，第一孔隙22与第二孔隙32可以是指孔洞(hole)或导线之间的间隙(gap)。
值得一提的是，图4与图6所示的步骤可以重复执行，以制造出蚀刻因子更高的迭合导线40。举例来说，可在第二导线30上再迭合一导电层后，再对该导电层进行蚀刻，以形成蚀刻因子更高的迭合导线40。
之后，请参照图7，于第一孔隙22与第二孔隙32中填充有一介电材料4，此介电材料4例如为树脂、环氧树脂、阻焊层或其他黏合材料，填充介电材料4的好处在于能更好的避免各迭合导线40间的短路或绝缘破坏的情况发生。再来，请继续参照图7。在本实施例中，于介电材料4填充完成后，可在介电材料4与迭合导线40(精确来说是在第二导线层3)之外表面进行一表面处理，此表面处理例如为在介电材料4与迭合导线40之外表面上形成有表面保护层7与防焊油墨8，其中表面保护层7是设置在迭合导线40上，而防焊油墨8是设置在介电材料4上，且防焊油墨8覆盖迭合导线40的部分表面。表面保护层7用以保护迭合导线40，且表面保护层7的材质例如为化镍钯浸金(ENEPIG)、有机保焊剂(organic solderabilitypreservatives,OSP)层或无电镀镍浸金(Electroless Nickel Immersion Gold，ENIG)，但不以此为限。
如此一来，便完成了印刷电路板100的制作，此印刷电路板100的导线(亦即：迭合导线40)具有较高蚀刻因子。在上述印刷电路板100的制作过程中，是对各别的导电层(亦即：第一导线层2与第二导线层3)进行蚀刻，故可得到导线具有较高蚀刻因子的印刷电路板100。
以下，将对本发明之印刷电路板的制作方法的第二实施例进行介绍，请参阅图8～图13。在第二实施例中，与第一实施例相同或相似的组件将标以相同的组件符号。首先，请参照图8，提供一第一基板1，第一基板1具有一第一表面10与一第二表面12，此第一表面10与此第二表面12沿一轴向Y而呈彼此相对。再来，请参阅图9，于第一基板1的第一表面10与第二表面12上分别形成一第一导线层2。之后，请参阅图10，对第一导线层2进行蚀刻，以形成多条第一导线20。在蚀刻完成后，于第一导线20旁具有由蚀刻所形成的第一孔隙22，第一孔隙22会露出第一基板1的表面(亦即：第一表面10与第二表面12)。在本实施例中，第一导线20的蚀刻因子大于等于2.3；换句话说，第一孔隙22的孔壁的蚀刻因子大于等于2.3。之后，将对已形成多条第一导线20的第一导线层2的表面进行平坦化技术的处理。在本实施例中，平坦化技术为化学机械研磨技术。接着，请参阅图11，于第一孔隙22中填充介电材料4a。
再来，请参照图12，提供一第二基板6，且于第二基板6的相对的二个表面上各形成有一第二导线层3。此外，第二导线层3上具有蚀刻而成的多条第二导线30，且于第二导线30旁具有由蚀刻所形成的第二孔隙32，其中第二导线20的蚀刻因子大于等于2.3。此外，在第二孔隙32内则填充有介电材料4b。在本实施例中，第二基板6上的第二导线30、第二孔隙32、与介电材料4b的形成方式，可与第一基板1上的第一导线20、第一孔隙22、与介电材料4a的形成方式相同；因此，第二导线30、第二孔隙32、与介电材料4b的形成方式在此将不再详加介绍。
之后，请继续参照图12，将第二基板6其中一表面上的第二导线30与第一基板1其中一表面上的第一导线20沿着轴向Y相结合。在结合时，第一孔隙22与第二孔隙32的位置会彼此相对应，也就是说在结合后第一孔隙22与第二孔隙32是沿着轴向Y而相互贯通(如图13所示)；此外，第一导线20和第二导线30的位置也会彼此相对应。须注意的是，于结合前，会于第二导线30的表面上施以一平坦化技术，此平坦化技术为化学机械研磨技术。在本实施例中，是使用低温铜对铜接合技术将第二导线30与第一导线20相结合。
再来，请参照图13，第二导线30与第一导线20相结合后会形成迭合导线40。由于第一导线20与第二导线30的蚀刻因子皆大于等于2.3，故由第一导线20与第二导线30沿轴向Y相互接合而成的迭合导线40，其蚀刻因子也就会大于等于4.6。在完成迭合导线40的制作后，可对第二基板6的另外一表面上的第二导线30的外表面与第一基板1的另外一表面上的第一导线20的外表面进行表面处理。在本实施例中，此表面处理的步骤包括加上表面保护层7与防焊油墨8，其中表面保护层7是设置在第一导线20及第二导线30上，以用于保护第一导线20及第二导线30。而防焊油墨8是设置在介电材料4a及介电材料4b上，且防焊油墨8覆盖部分的第一导线20及部分的第二导线30。
如此一来，便完成了印刷电路板200的制作，此印刷电路板200的导线(亦即：迭合导线40)具有较高蚀刻因子。相较于第一实施例，在本实施例中是先对第二导线层3进行蚀刻后再与第一导线层2相结合，但由于仍是对各别的导电层(亦即：第一导线层2与第二导线层3)进行蚀刻，故可得到导线具有较高蚀刻因子的印刷电路板200。
以下，将对本发明之印刷电路板的制作方法的第三实施例进行介绍，请参阅图14～图21。在第三实施例中，与第二实施例相同或相似的组件将标以相同的组件符号。首先，请参照图14，提供一第一基板1，第一基板1具有一第一表面10与一第二表面12，此第一表面10与此第二表面12沿一轴向Y而呈彼此相对。再来，请参阅图15，于第一基板1的第一表面10与第二表面12上分别形成一第一导线层2。之后，请参阅图16，对第一导线层2进行蚀刻，以形成多条第一导线20。在蚀刻完成后，于第一导线20旁具有由蚀刻所形成的第一孔隙22，第一孔隙22会露出第一基板1的表面(亦即：第一表面10与第二表面12)。在本实施例中，第一导线20的蚀刻因子大于等于2.3；换句话说，第一孔隙22的孔壁的蚀刻因子大于等于2.3。接着，请参阅图17，于第一孔隙22中填充介电材料4a。
之后，请参阅图18，将第一表面10上的介电材料4a涂布上一黏着层9。此黏着层9的材质主要为树脂、环氧树脂或其他不具导电性的粘着材料。接着，请参阅图19，将第一表面10上的第一导线20涂布上一导电胶5，此导电胶5例如为导电铜膏(Cupaste)。在本实施例中，导电胶5可用印刷的方式而涂布在第一导线20上。
然后，请参阅图20，提供一第二基板6，且于第二基板6的相对的二个表面上各形成有一第二导线层3。此外，第二导线层3上具有蚀刻而成的多条第二导线30，且于第二导线30旁具有由蚀刻所形成的第二孔隙32，其中第二导线20的蚀刻因子大于等于2.3。此外，在第二孔隙32内则填充有介电材料4b。在本实施例中，第二基板6上的第二导线30、第二孔隙32、与介电材料4b的形成方式，可与第一基板1上的第一导线20、第一孔隙22、与介电材料4a的形成方式相同；因此，第二导线30、第二孔隙32、与介电材料4b的形成方式在此将不再详加介绍。
之后，请继续参照图20，借由黏着层9和导电胶5，将第二基板6其中一表面上的第二导线30与第一基板1其中一表面上的第一导线20沿着轴向X相结合。在结合时，第一孔隙22与第二孔隙32的位置会彼此相对应，且第一导线20和第二导线30的位置也会彼此相对应。而且，第二导线30与第一导线20的结合例如是在一特定温度下进行，以使黏着层9和导电胶5固化。
再来，请参照图21，第二导线30、导电胶5、与第一导线20相结合后会形成迭合导线40。由于第一导线20与第二导线30的蚀刻因子皆大于等于2.3，故由第一导线20与第二导线30沿轴向X相互接合而成的迭合导线40，其蚀刻因子也就会大于等于4.6。在完成迭合导线40的制作后，可对第二基板6的另外一表面上的第二导线30与第一基板1的另外一表面上的第一导线20进行表面处理。在本实施例中，此表面处理的步骤包括加上表面保护层7与防焊油墨8。
如此一来，便完成了印刷电路板300的制作，此印刷电路板300的导线(亦即：迭合导线40)具有较高蚀刻因子。相较于第二实施例，在本实施例中是借由导电胶5来将第二导线层3与第一导线层2相结合，而非使用低温铜对铜接合技术。而且，在本实施例中也可无需使用化学机械研磨等平坦化技术。在本实施例中，由于仍是对各别的导电层(亦即：第一导线层2与第二导线层3)进行蚀刻，故可得到导线具有较高蚀刻因子的印刷电路板300。
在上述的实施例中，于第一基板1的第一表面10与第二表面12皆设置有第一导电层2，但也可只在第一基板1的其中一表面(第一表面10或第二表面12)设置第一导电层2。请参照图22，图22所绘示为本发明之印刷电路板的第四实施例。在本实施例中，印刷电路板400包括一第一基板1、一第一导线层2、与一第二导线层3。其中，第一基板1具有一第一表面10与一第二表面12，而第一表面10与第二表面12沿轴向X而呈相对。第一导线层2形成于该第一基板1的第一表面10上，第一导线层2具有至少一第一导线20(在本实施例为多个)，且第一导线20旁设置有至少一第一孔隙22(在本实施例为多个)，第一孔隙22是经由蚀刻而成。其中，第一导线20的蚀刻因子大于等于2.3。另外，第二导线层3形成于第一导线层2上，第二导线层3具有至少一第二导线30(在本实施例为多个)，且第二导线30设置至少一第二孔隙32(在本实施例为多个)。其中，第二导线30的蚀刻因子大于等于2.3。此外，第一孔隙22与第二孔隙32沿轴向Y而相互贯通，且第一孔隙22与第二孔隙32填充有介电材料4。其中，第一导线20与第二导线30是沿轴向Y相互接合以形成迭合导线40，且此迭合导线40的蚀刻因子大于等于4.6。此外，在介电材料4与迭合导线40之外表面上形成有表面保护层7与防焊油墨8，其中表面保护层7是设置在迭合导线40上，而防焊油墨8是设置在介电材料4上，且防焊油墨8覆盖迭合导线40的部分表面。印刷电路板400的制作方法与印刷电路板100的制作方法(如图1～图7)实质相同，主要的差异在于：印刷电路板400在制作时，无须在第二表面12上制作任何组件，因此印刷电路板400的制作方法在此不再详细介绍。
综上所述，在对本发明的印刷电路板进行制作时，由于是对各别的导电层进行蚀刻，故可得到导线具有较高蚀刻因子的印刷电路板。此外，在上述的实施例中，皆有在第一孔隙22与第二孔隙32填充介电材料4，以增加各迭合导线40间的绝缘性，但本领域具有通常知识者也可选择不在第一孔隙22与第二孔隙32填充介电材料4。
本发明说明如上，然其并非用以限定本发明所主张的专利权利范围。凡本领域的技术人员，在不脱离本专利精神或范围内，所作的更动或润饰，均属于本发明所揭示精神下所完成的等效改变或设计，且应包含在本发明的权利要求内。
Claims (16)
1.一种印刷电路板，其特征在于，包含：
一第一基板，具有一第一表面与一第二表面，该第一表面与该第二表面沿一轴向而呈相对；
至少一第一导线层，形成于该第一基板的该第一表面且/或该第二表面上，该第一导线层上具有蚀刻而成的至少一第一导线，及该第一导线旁由蚀刻所形成的至少一第一孔隙，其中该第一导线的蚀刻因子大于等于2.3；及
至少一第二导线层，形成于第一导线层上，该第二导线层上具有蚀刻而成的至少一第二导线，及该第二导线旁由蚀刻所形成的至少一第二孔隙，其中该第二导线的蚀刻因子大于等于2.3；
其中，该第一导线与该第二导线沿该轴向相互接合，以形成一迭合导线，且该迭合导线的蚀刻因子大于等于4.6。
2.如权利要求1所述的印刷电路板，其特征在于，该第一导线与该第二导线之间的接合，运用一低温铜对铜接合技术。
3.如权利要求1所述的印刷电路板，其特征在于，该第一导线与该第二导线之间，借由一导电胶而接合。
4.如权利要求1所述的印刷电路板，其特征在于，该第一孔隙与该第二孔隙沿该轴向而相互贯通，且该第一孔隙与该第二孔隙填充有一介电材料。
5.如权利要求2所述的印刷电路板，其特征在于，该第一导线与该第二导线之间的接合，包含运用一平坦化技术。
6.如权利要求5所述的印刷电路板，其特征在于，该平坦化技术为化学机械研磨技术。
7.如权利要求1所述的印刷电路板，其特征在于，该第二导线层且/或该迭合导线的一外表面上，形成一防焊油墨。
8.如权利要求1所述的印刷电路板，其特征在于，该第二导线层设置于一第二基板表面上。
9.一种印刷电路板的制作方法，其特征在于，包含：
提供一第一基板，该第一基板具有一第一表面与一第二表面，该第一表面与该第二表面沿一轴向而呈相对；
形成至少一第一导线层，在该第一基板的该第一表面且/或该第二表面上，其中，该第一导线层上具有蚀刻而成的至少一第一导线，及该第一导线旁由蚀刻所形成的至少一第一孔隙，其中该第一导线的蚀刻因子大于等于2.3；
形成至少一第二导线层，在该第一导线层上，其中，该第二导线层上具有蚀刻而成的至少一第二导线，及该第二导线旁由蚀刻所形成的至少一第二孔隙，其中该第二导线的蚀刻因子大于等于2.3；及
形成一迭合导线，该迭合导线为该第一导线与该第二导线沿该轴向接合而成，该迭合导线的蚀刻因子大于等于4.6。
10.如权利要求9所述印刷电路板的制作方法，其特征在于，该第一导线与该第二导线之间的接合，是运用一低温铜对铜接合技术。
11.如权利要求9所述印刷电路板的制作方法，其特征在于，该第一导线与该第二导线之间，借由一导电胶而接合。
12.如权利要求9所述印刷电路板的制作方法，其特征在于，该第一孔隙与该第二孔隙沿该轴向而相互贯通，且该第一孔隙与该第二孔隙填充有一介电材料。
13.如权利要求9所述印刷电路板的制作方法，其特征在于，该第一导线与该第二导线之间的接合，包含运用一平坦化技术。
14.如权利要求13所述印刷电路板的制作方法，其特征在于，该平坦化技术为化学机械研磨技术。
15.如权利要求9所述印刷电路板的制作方法，其特征在于，包含于该第二导线层且/或该迭合导线之外表面，进行一表面处理步骤。
16.如权利要求9所述印刷电路板的制作方法，其特征在于，该第二导线层设置于一第二基板表面上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210691522.5A CN117295245A (zh) | 2022-06-17 | 2022-06-17 | 印刷电路板与其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210691522.5A CN117295245A (zh) | 2022-06-17 | 2022-06-17 | 印刷电路板与其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117295245A true CN117295245A (zh) | 2023-12-26 |
Family
ID=89239562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210691522.5A Pending CN117295245A (zh) | 2022-06-17 | 2022-06-17 | 印刷电路板与其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117295245A (zh) |
-
2022
- 2022-06-17 CN CN202210691522.5A patent/CN117295245A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6156345B2 (ja) | 電子部品及びその製造方法 | |
| US11335645B2 (en) | High-frequency module and manufacturing method thereof | |
| KR100523495B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20190355644A1 (en) | Insulated Gate Bipolar Transistor Module and Manufacturing Method Thereof | |
| US10672554B2 (en) | Inductor component and method for manufacturing the same | |
| CN107068251B (zh) | 绝缘母线、绝缘母线的制造方法及电子设备 | |
| US10418168B2 (en) | Inductor and method for manufacturing the same | |
| JP6140834B2 (ja) | 配線基板および電子装置 | |
| CN108811319A (zh) | 电子部件及其制造方法 | |
| US8963017B2 (en) | Multilayer board | |
| CN111816633B (zh) | 半导体装置及半导体装置的制造方法 | |
| TWI651741B (zh) | 附電容器之半導體裝置 | |
| JP5340544B2 (ja) | 電子装置およびその製造方法 | |
| JP2006100759A (ja) | 回路装置およびその製造方法 | |
| US10163746B2 (en) | Semiconductor package with improved signal stability and method of manufacturing the same | |
| CN117295245A (zh) | 印刷电路板与其制作方法 | |
| TWI827099B (zh) | 印刷電路板與其製作方法 | |
| TWI615075B (zh) | 一種柔性線路板及其製作方法 | |
| US20160255726A1 (en) | Package and method of manufacturing package thereof | |
| JP5956185B2 (ja) | 多数個取り配線基板 | |
| TWI705534B (zh) | 表面黏著式電子組件 | |
| CN106531881B (zh) | 电磁阻抗感测元件及其制作方法 | |
| JP5522225B2 (ja) | 電子装置の製造方法 | |
| US10506717B2 (en) | Inductor component and method of manufacturing inductor component | |
| JP2013182909A (ja) | 電子部品搭載用多数個取り基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |