JP2022024547A - 半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法 - Google Patents

半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2022024547A
JP2022024547A JP2020127200A JP2020127200A JP2022024547A JP 2022024547 A JP2022024547 A JP 2022024547A JP 2020127200 A JP2020127200 A JP 2020127200A JP 2020127200 A JP2020127200 A JP 2020127200A JP 2022024547 A JP2022024547 A JP 2022024547A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
manufacturing
semiconductor
scribe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020127200A
Other languages
English (en)
Inventor
豊治 澤田
Toyoji Sawada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2020127200A priority Critical patent/JP2022024547A/ja
Priority to US17/383,162 priority patent/US11621193B2/en
Publication of JP2022024547A publication Critical patent/JP2022024547A/ja
Priority to US18/176,143 priority patent/US11990373B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

Figure 2022024547000001
【課題】アンダーフィルの剥がれを抑制することができる半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法を提供する。
【解決手段】半導体装置の製造方法において、スクライブ領域４Ｘは、第１の方向に延在する第１の領域１０と、第１の領域の、平面視で第１の方向に直交する第２の方向の両側に位置し、第１の方向に延在する第２の領域２０と、第２の領域に設けられたモニタパッド５と、を有する。半導体装置の製造方法は、複数の半導体チップに個片化する工程の前に、第２の領域にレーザ光を照射してモニタパッド５の少なくとも一部を除去する工程を有する。複数の半導体チップに個片化する工程において、第１の領域にて半導体ウェハを切断する。
【選択図】図４

Description

本開示は、半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法に関する。
半導体装置の製造の際には、半導体ウェハに複数の回路領域を設け、隣り合う回路領域の間にスクライブ領域を設ける。そして、ダイシングブレードを用いてスクライブ領域内で半導体ウェハを切断し、複数の半導体チップに個片化する。
個片化された半導体チップは実装基板にフリップチップ実装され、実装基板と半導体チップとの間にアンダーフィルが設けられる。
特開２０１０－１２９９７０号公報 特開２０１０－２６７７９５号公報 特開２０１１－０３５３０２号公報 特開２０１４－２２３６７７号公報 特開２０１６－１３４４２７号公報
従来の半導体チップを用いて製造した半導体装置においては、半導体チップとアンダーフィルとの間に剥がれが生じることがある。
本開示の目的は、アンダーフィルの剥がれを抑制することができる半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法を提供することにある。
本開示に係る半導体装置の製造方法は、複数の回路領域と、前記複数の回路領域の間に設けられ、平面視で第１の方向に延在し、モニタパッドを備えたスクライブ領域と、を備えた半導体ウェハの前記スクライブ領域にて前記半導体ウェハを切断して、それぞれが前記回路領域を備えた複数の半導体チップに個片化する工程を有し、前記スクライブ領域は、前記第１の方向に延在する第１の領域と、前記第１の領域の、平面視で前記第１の方向に直交する第２の方向の両側に位置し、前記第１の方向に延在する第２の領域と、前記第２の領域に設けられたモニタパッドと、を有し、前記複数の半導体チップに個片化する工程の前に、前記第２の領域にレーザ光を照射して前記モニタパッドの少なくとも一部を除去する工程を有し、前記複数の半導体チップに個片化する工程において、前記第１の領域にて前記半導体ウェハを切断する。
本開示によれば、アンダーフィルの剥がれを抑制することができる。
第１の実施形態で用いられる半導体ウェハを示す図である。 第１の実施形態に係る半導体装置の製造方法を示す模式図（その１）である。 第１の実施形態に係る半導体装置の製造方法を示す模式図（その２）である。 第１の実施形態に係る半導体装置の製造方法を示す模式図（その３）である。 第１の実施形態に係る半導体装置の製造方法を示す模式図（その４）である。 第１の実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 第１の実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 第１の実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 第１の実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 第１の実施形態における個片化後の半導体装置のレイアウトを示す図である。 半導体装置を備えた半導体パッケージを示す断面図である。 第２の実施形態に係る半導体装置の製造方法を示す模式図（その１）である。 第２の実施形態に係る半導体装置の製造方法を示す模式図（その２）である。 第２の実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 第２の実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 第３の実施形態に係る半導体装置の製造方法を示す模式図である。 第３の実施形態に係る半導体装置の製造方法を示す断面図である。 第４の実施形態に係る半導体装置の製造方法を示す断面図である。 第５の実施形態に係る半導体装置の製造方法を示す断面図である。 第６の実施形態に係る半導体装置の製造方法を示す断面図である。 第７の実施形態に係る半導体装置の製造方法を示す断面図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、以下の説明において、基板の表面に平行で互いに直交する２つの方向をＸ方向、Ｙ方向とし、基板の表面に垂直な方向をＺ方向とする。また、Ｘ方向およびＹ方向からなる面を表す際に、平面視と呼ぶことがある。
（第１の実施形態）
まず、第１の実施形態について説明する。第１の実施形態は半導体装置の製造方法に関する。図１は、第１の実施形態で用いられる半導体ウェハを示す図である。
図２～図５は、第１の実施形態に係る半導体装置の製造方法を示す模式図である。
図６～図９は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。
図２～図５は、図１中の一部の領域２を拡大して示す図である。
図６～図９は、それぞれ図２～図５中のVI-VI線～IX-IX線に沿った断面図に相当する。
第１の実施形態に係る半導体装置の製造方法では、複数の回路領域と、モニタパッドを備えたスクライブ領域と、を備えた半導体ウェハを準備し、スクライブ領域にて半導体ウェハを切断して、それぞれが回路領域を備えた複数の半導体チップを形成する。
まず、半導体ウェハの詳細について説明する。図１及び図２に示すように、第１の実施形態で用いられる半導体ウェハ１は、Ｘ方向及びＹ方向に並ぶ複数の回路領域３を有する。Ｘ方向で隣り合う回路領域３の間には、Ｙ方向に延在するスクライブ領域４Ｙが設けられ、Ｙ方向で隣り合う回路領域３の間には、Ｘ方向に延在するスクライブ領域４Ｘが設けられている。回路領域３とスクライブ領域４Ｘ及び４Ｙとの間に耐湿リング６が設けられている。
スクライブ領域４Ｘ及び４Ｙには、モニタパターン（図示せず）が設けられており、モニタパターンに接続されたモニタパッド５がスクライブ領域４Ｘ及び４Ｙの表面に設けられている。例えば、Ｘ方向を行方向、Ｙ方向を列方向とすると、スクライブ領域４Ｘでは、５行、Ｎ列（Ｎは自然数）の行列をなすように複数のモニタパッド５が並び、スクライブ領域４Ｙでは、Ｍ行（Ｍは自然数）、３列の行列をなすように複数のモニタパッド５が並んでいる。
ここで、スクライブ領域４Ｘの構成について説明する。図６に示すように、シリコン基板等の基板１０１上に第１の層間絶縁膜１１１が形成されている。第１の層間絶縁膜１１１中にビア１２１が形成されている。第１の層間絶縁膜１１１は、例えば、酸炭化シリコン（ＳｉＯＣ）、酸窒化シリコン（ＳｉＯＮ）又は酸化シリコン（ＳｉＯ２）等の膜である。ビア１２１は、例えば、タングステン（Ｗ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）又はコバルト（Ｃｏ）等の膜と、この膜の下に形成されたチタン（Ｔｉ）又は窒化チタン（ＴｉＮ）等の下地膜とを含む。
第１の層間絶縁膜１１１上に第２の層間絶縁膜１１２が形成されている。第２の層間絶縁膜１１２中に配線膜１３２が形成されている。第２の層間絶縁膜１１２は、例えば、酸炭化シリコン（ＳｉＯＣ）、酸窒化シリコン（ＳｉＯＮ）又は酸化シリコン（ＳｉＯ２）等の膜である。配線膜１３２は、例えば、銅（Ｃｕ）又はルテニウム（Ｒｕ）等の膜と、この膜の下に形成されたチタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）又は窒化タンタル（ＴａＮ）等の下地膜とを含む。なお、配線膜１３２の材料がルテニウム（Ｒｕ）である場合、下地膜の形成を省略してもよい。
第２の層間絶縁膜１１２上に複数の第３の層間絶縁膜１１３が形成されている。第３の層間絶縁膜１１３中にビア１２３と配線膜１３３とが形成されている。配線膜１３３はビア１２３上に形成され、配線膜１３３及びビア１２３はデュアルダマシン構造を有する。ビア１２３は、当該ビア１２３の直下の配線膜１３２又は１３３に接続されている。第３の層間絶縁膜１１３は、例えば、酸炭化シリコン（ＳｉＯＣ）、酸窒化シリコン（ＳｉＯＮ）又は酸化シリコン（ＳｉＯ２）等の膜である。配線膜１３３及びビア１２３は、例えば、銅（Ｃｕ）又はルテニウム（Ｒｕ）等の膜と、この膜の下に形成されたチタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）又は窒化タンタル（ＴａＮ）等の下地膜とを含む。なお、配線膜１３３の材料がルテニウム（Ｒｕ）である場合、下地膜の形成を省略してもよい。
複数の第３の層間絶縁膜１１３のうちで最上層の第３の層間絶縁膜１１３上に第４の層間絶縁膜１１４が形成されている。第４の層間絶縁膜１１４上に導電膜１３４が形成されている。第４の層間絶縁膜１１４にビアホール１４４が形成されており、導電膜１３４はビアホール１４４を介して配線膜１３３に接続されている。第４の層間絶縁膜１１４及び導電膜１３４上にカバー膜１１６が形成されている。カバー膜１１６には、導電膜１３４の一部を露出する開口部１４６が形成されている。開口部１４６は、Ｘ方向に平行な２辺と、Ｙ方向に平行な２辺とを備えた矩形状の平面形状を有している。第４の層間絶縁膜１１４は、例えば、酸化シリコン（ＳｉＯ２）等の膜である。導電膜１３４は、例えば、アルミニウム（Ａｌ）等の膜である。
図６での図示を省略するが、スクライブ領域４Ｘにモニタパターンが設けられており、導電膜１３４はモニタパターンに接続されている。導電膜１３４の開口部１４６から露出した部分がモニタパッド５であり、モニタパッド５を通じてモニタパターンを用いた特性試験が行われる。
スクライブ領域４Ｘ内では、開口部１４６がＹ方向に５個並び、モニタパッド５もＹ方向に５個並んでいる。スクライブ領域４Ｘ内では、５行のモニタパッド５の群がＹ方向に並んでいる。スクライブ領域４Ｘは、５行の群のうちで最も外側に位置する行と重なる２つの第１の領域１０と、５行の群のうちで中央に位置する行と重なる１つの第２の領域２０とを有する。第１の領域１０及び第２の領域２０はＸ方向に延在する。第１の領域１０の幅は、概ね、後に照射されるレーザ光のスポット径と等しい。第２の領域２０の幅は、概ね、ダイシングブレードの厚さと等しい。なお、第１の領域１０の幅とレーザ光のスポット径とが異なってもよく、第２の領域２０の幅とダイシングブレードの厚さとが異なっていてもよい。
スクライブ領域４Ｙは、第１の領域１０及び第２の領域２０等の各構成要素の向きと、モニタパッド５の配列とが相違していることを除き、スクライブ領域４Ｘと同様の構成を有する。スクライブ領域４Ｙ内では、開口部１４６がＸ方向に３個並び、モニタパッド５もＸ方向に３個並んでいる。スクライブ領域４Ｙ内では、３列行のモニタパッド５の群がＸ方向に並んでいる。スクライブ領域４Ｙは、３行の群のうちで最も外側に位置する列と重なる２つの第１の領域１０と、３行の群のうちで中央に位置する列と重なる１つの第２の領域２０とを有する。第１の領域１０及び第２の領域２０はＹ方向に延在する。第１の領域１０の幅は、概ね、後に照射されるレーザ光のスポット径と等しい。第２の領域２０の幅は、概ね、ダイシングブレードの厚さと等しい。なお、第１の領域１０の幅とレーザ光のスポット径とが異なってもよく、第２の領域２０の幅とダイシングブレードの厚さとが異なっていてもよい。
半導体ウェハ１は、このような構成を備える。
そして、準備された半導体ウェハ１について、モニタパッド５を通じてモニタパターンを用いた特性試験が行われる。
特性試験の後、図３及び図７に示すように、第１の領域１０にレーザ光を照射して第１の領域１０内のモニタパッド５（導電膜１３４）を除去する。レーザ光の照射では、更に、モニタパッド５の下方にて、配線膜１３３と、ビア１２３と、第３の層間絶縁膜１１３と、配線膜１３２と、ビア１２１と、第２の層間絶縁膜１１２と、第１の層間絶縁膜１１１とを除去する。この結果、基板１０１に到達する溝３１が形成される。溝３１から基板１０１の表面が露出する。
次いで、図４及び図８に示すように、第２の領域２０にレーザ光を照射して第２の領域２０内のモニタパッド５（導電膜１３４）と、配線膜１３３と、ビア１２３と、第３の層間絶縁膜１１３と、配線膜１３２と、ビア１２１と、第２の層間絶縁膜１１２と、第１の層間絶縁膜１１１とを除去する。この結果、基板１０１に到達する溝３２が第２の領域２０に形成される。溝３２から基板１０１の表面が露出する。なお、溝３１の形成後に溝３２を形成してもよく、溝３２の形成後に溝３１を形成してもよい。また、溝３１と溝３２とを同じ工程で形成してもよい。
その後、図５及び図９に示すように、ダイシングブレード等を用いて溝３２から露出している基板１０１を切断する。第２の領域２０へのレーザ光の照射と、ダイシングブレード等を用いた基板１０１の切断とにより、スクライブ領域４Ｘ及び４Ｙ内の第２の領域２０にて半導体ウェハ１が切断され、それぞれが回路領域３を備えた複数の半導体装置１００が形成される。すなわち、半導体ウェハ１が複数の半導体装置１００に個片化される。
半導体ウェハ１の切断の際には、第２の領域２０の幅と同程度の厚さを有するダイシングブレードが用いられ、第２の領域２０がダイシングブレードにより削られる。この結果、第２の領域２０が消失し、複数の半導体チップが半導体装置１００として得られる。
ここで、個片化後の半導体装置１００と、半導体装置１００を備えた半導体パッケージとについて説明する。図１０は、第１の実施形態における個片化後の半導体装置のレイアウトを示す図である。図１１は、半導体装置を備えた半導体パッケージを示す断面図である。図１１（ａ）は半導体パッケージの全体を示し、図１１（ｂ）は図１１（ａ）中の一部の領域６１を拡大して示す。
図１０に示すように、半導体装置１００は、回路領域３と、スクライブ領域４Ｘと、スクライブ領域４Ｙとを有する。半導体装置１００は、外周面１００Ａを有しており、平面視で、スクライブ領域４Ｘ及びスクライブ領域４Ｙは、回路領域３と外周面１００Ａとの間に位置する。スクライブ領域４Ｘ及びスクライブ領域４Ｙのいずれにも、第１の領域１０が含まれ、第１の領域１０に溝３１が形成されている。図９に示すように、溝３１には、例えば、ビア１２１、配線膜１３２、ビア１２３、配線膜１３３及び導電膜１３４が露出している。つまり、配線層に含まれる配線の一部と、モニタパッド５の一部とが溝３１に露出している。
図１１に示すように、半導体パッケージ６０は、下面に外部端子６３が設けられた配線基板６２を有し、はんだ等の導電材６４を介して配線基板６２に半導体装置１００がフリップチップ実装されている。そして、配線基板６２と半導体装置１００との間に絶縁膜としてアンダーフィル６５が充填されている。アンダーフィル６５は、溝３１内にも設けられている。アンダーフィル６５は、半導体装置１００の外周面１００Ａを覆っていてもよい。
半導体パッケージ６０において、アンダーフィル６５と基板１０１との間の密着性は、アンダーフィル６５とモニタパッド５との密着性よりも優れている。このため、第１の領域１０においてモニタパッド５の全体が残存している場合と比較して半導体装置１００とアンダーフィル６５との剥がれを抑制することができる。
また、基板１０１の切断（図５及び図９参照）の際に導電膜１３４、配線膜１３３、ビア１２３、第３の層間絶縁膜１１３、配線膜１３２又はビア１２１にクラックが生じるおそれがあるが、クラックが生じたとしても、クラックの伝播が溝３１において止められる。このため、回路領域３をクラックから保護することができる。
なお、第２の領域２０の幅がダイシングブレードの厚さと一致している必要はない。第２の領域２０の全体が消失している必要はなく、ダイシングブレードを用いた基板１０１の切断の後に第２の領域２０の一部が残存していてもよい。この場合、第２の領域２０内のモニタパッド５（導電膜１３４）の一部が残存していてもよい。
ビア１２３がシングルダマシン構造を有していてもよい。この場合、ビア１２３がタングステン（Ｗ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）又はコバルト（Ｃｏ）等の膜と、この膜の下に形成されたチタン（Ｔｉ）又は窒化チタン（ＴｉＮ）等の下地膜とを含んでもよい。
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、主に、スクライブ領域４Ｘの処理の点で第１の実施形態と相違する。図１２～図１３は、第２の実施形態に係る半導体装置の製造方法を示す模式図である。図１４～図１５は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。図１２～図１３は、図１中の一部の領域２を拡大して示す図である。図１４～図１５は、それぞれ図１２～図１３中のXIV-XIV線～XV-XV線に沿った断面図に相当する。
第２の実施形態では、まず、第１の実施形態と同様に、半導体ウェハ１を準備し（図２及び図６）、特性試験を行う。次いで、図１２及び図１４に示すように、第１の領域１０にレーザ光を照射して第１の領域１０内のモニタパッド５（導電膜１３４）を除去する。更に、第１の領域１０と第２の領域２０との間の第３の領域３０にもレーザ光を照射して第３の領域３０内のモニタパッド５（導電膜１３４）も除去する。スクライブ領域４Ｘにおいて、第３の領域３０は、５行のモニタパッド５の群のうちで最も外側に位置する行と中央の行との間の行と重なり、第３の領域３０はＸ方向に延在する。第３の領域３０の幅は、概ね、照射されるレーザ光のスポット径と等しい。レーザ光の照射では、更に、モニタパッド５の下方にて、配線膜１３３と、ビア１２３と、第３の層間絶縁膜１１３と、配線膜１３２と、ビア１２１と、第２の層間絶縁膜１１２と、第１の層間絶縁膜１１１とを除去する。この結果、第１の領域１０において基板１０１に到達する溝３１が形成され、第３の領域３０において基板１０１に到達する溝３３が形成される。溝３１及び３３から基板１０１の表面が露出する。なお、第３の領域３０の幅とレーザ光のスポット径とが異なってもよい。また、溝３１，３２，３３の形成順は限定されず、それぞれ任意の順番で形成されてもよい。
その後、図１３及び図１５に示すように、第１の実施形態と同様に、第２の領域２０にレーザ光を照射して第２の領域２０内のモニタパッド５（導電膜１３４）等を除去し、ダイシングブレード等を用いて溝３２から露出している基板１０１を切断する。第２の領域２０へのレーザ光の照射と、ダイシングブレード等を用いた基板１０１の切断とにより、スクライブ領域４Ｘ及び４Ｙ内の第２の領域２０にて半導体ウェハ１が切断され、それぞれが回路領域３を備えた複数の半導体装置２００が形成される。すなわち、半導体ウェハ１が複数の半導体装置２００に個片化される。
半導体装置２００を用いて半導体パッケージ６０を製造した場合、アンダーフィル６５は溝３１内だけでなく溝３２内にも設けられる。
第２の実施形態によれば、アンダーフィル６５とモニタパッド５との接触面積がより低減されるため、半導体装置２００とアンダーフィル６５との間により優れた密着性が得られ、半導体装置２００とアンダーフィル６５との剥がれを更に抑制することができる。
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、主に、スクライブ領域４Ｘ及び４Ｙの処理の点で第１の実施形態等と相違する。図１６は、第３の実施形態に係る半導体装置の製造方法を示す模式図である。図１７は、第３の実施形態に係る半導体装置の製造方法を示す断面図である。図１６は、図１中の一部の領域２を拡大して示す図である。図１７は、図１６中のXVI-XVI線に沿った断面図に相当する。
第３の実施形態では、まず、第１の実施形態と同様に、半導体ウェハ１を準備し（図２及び図６）、特性試験を行う。次いで、図１６及び図１７に示すように、第１の領域１０と、第２の領域２０と、第１の領域１０と第２の領域２０との間の領域とにレーザ光を照射してこれらの領域内のモニタパッド５（導電膜１３４）と、配線膜１３３と、ビア１２３と、第３の層間絶縁膜１１３と、配線膜１３２と、ビア１２１と、第２の層間絶縁膜１１２と、第１の層間絶縁膜１１１とを除去する。これらの領域において基板１０１の表面が露出する。
その後、第１の実施形態と同様に、ダイシングブレード等を用いて第２の領域２０において基板１０１を切断する。第２の領域２０へのレーザ光の照射と、ダイシングブレード等を用いた基板１０１の切断とにより、スクライブ領域４Ｘ及び４Ｙ内の第２の領域２０にて半導体ウェハ１が切断され、それぞれが回路領域３を備えた複数の半導体装置３００が形成される。すなわち、半導体ウェハ１が複数の半導体装置３００に個片化される。
半導体装置３００を用いて半導体パッケージ６０を製造した場合、露出した基板１０１の表面の全体に接触するようにしてアンダーフィル６５が設けられる。
第３の実施形態によれば、アンダーフィル６５とモニタパッド５との接触面積がより低減されるため、半導体装置３００とアンダーフィル６５との間により優れた密着性が得られ、半導体装置３００とアンダーフィル６５との剥がれを更に抑制することができる。
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、主に、スクライブ領域４Ｘの処理の点で第１の実施形態等と相違する。図１８は、第４の実施形態に係る半導体装置の製造方法を示す断面図である。
第４の実施形態では、図１８に示すように、第１の領域１０にレーザ光を照射する際に、第１の領域１０と重なるモニタパッド５の全体を除去する。モニタパッド５は、例えば、レーザ光の照射位置を調整したり、ビーム径を調整したりすることで、全体を除去することができる。他の構成は第１の実施形態と同様である。第４の実施形態により、複数の半導体装置４００が得られる。
第４の実施形態によれば、アンダーフィル６５とモニタパッド５との接触面積がより低減されるため、半導体装置４００とアンダーフィル６５との間により優れた密着性が得られ、半導体装置４００とアンダーフィル６５との剥がれを更に抑制することができる。
なお、全体を除去したモニタパッド５の下方の配線膜１３３、ビア１２３、配線膜１３２及びビア１２１の全体を除去してもよい。
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、主に、スクライブ領域４Ｘ及び４Ｙの処理の点で第１の実施形態等と相違する。図１９は、第５の実施形態に係る半導体装置の製造方法を示す断面図である。
第５の実施形態では、溝３１を形成する際に、第１の実施形態よりも高いエネルギでレーザ光を照射する。これにより、図１９に示すように、溝３１が基板１０１に入り込む。他の構成は第１の実施形態と同様である。第５の実施形態により、複数の半導体装置５００が得られる。
第５の実施形態によっても第１の実施形態と同様の効果が得られる。
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、主に、スクライブ領域４Ｘ及び４Ｙの処理の点で第２の実施形態等と相違する。図２０は、第６の実施形態に係る半導体装置の製造方法を示す断面図である。
第６の実施形態では、溝３１を形成する際に、第１の実施形態よりも高いエネルギでレーザ光を照射する。また、溝３３を形成する際に、第２の実施形態よりも高いエネルギでレーザ光を照射する。例えば、溝３１を形成する際に、溝３３を形成する際よりも高いエネルギでレーザ光を照射してもよい。これにより、図２０に示すように、溝３１及び３２が基板１０１に入り込む。溝３１は溝３２よりも深く基板１０１に入り込む。他の構成は第２の実施形態と同様である。第６の実施形態により、複数の半導体装置６００が得られる。
第６の実施形態によっても第２の実施形態と同様の効果が得られる。
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、主に、スクライブ領域４Ｘ及び４Ｙの処理の点で第３の実施形態等と相違する。図２１は、第７の実施形態に係る半導体装置の製造方法を示す断面図である。
第７の実施形態では、第３の実施形態よりも高いエネルギで、第１の領域１０と、第２の領域２０と、第１の領域１０と第２の領域２０との間の領域とにレーザ光を照射してこれらの領域内のモニタパッド５（導電膜１３４）と、配線膜１３３と、ビア１２３と、第３の層間絶縁膜１１３と、配線膜１３２と、ビア１２１と、第２の層間絶縁膜１１２と、第１の層間絶縁膜１１１とを除去する。これにより、図２１に示すように、基板１０１の露出した表面が、第１の層間絶縁膜１１１等により覆われた表面よりも後退する。また、本実施形態では、特に第１の領域１０において、エネルギを高くする。これにより、基板１０１の露出した表面に溝３４が形成される。他の構成は第３の実施形態と同様である。第７の実施形態により、複数の半導体装置７００が得られる。
第７の実施形態によっても第３の実施形態と同様の効果が得られる。
なお、いずれの実施形態においても、スクライブ領域４Ｘ及び４Ｙに設けられるモニタパッドの数は特に限定されない。
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
１：半導体ウェハ
３：回路領域
４Ｘ、４Ｙ：スクライブ領域
５：モニタパッド
１００、２００、３００、４００、５００、６００、７００：半導体装置
１０、２０、３０：領域
３１、３２、３３、３４：溝
６０：半導体パッケージ
６２：配線基板
６５：アンダーフィル

Claims (7)

  1. 複数の回路領域と、前記複数の回路領域の間に設けられ、平面視で第１の方向に延在し、モニタパッドを備えたスクライブ領域と、を備えた半導体ウェハの前記スクライブ領域にて前記半導体ウェハを切断して、それぞれが前記回路領域を備えた複数の半導体チップに個片化する工程を有し、
    前記スクライブ領域は、
    前記第１の方向に延在する第１の領域と、
    前記第１の領域の、平面視で前記第１の方向に直交する第２の方向の両側に位置し、前記第１の方向に延在する第２の領域と、
    前記第２の領域に設けられたモニタパッドと、
    を有し、
    前記複数の半導体チップに個片化する工程の前に、前記第２の領域にレーザ光を照射して前記モニタパッドの少なくとも一部を除去する工程を有し、
    前記複数の半導体チップに個片化する工程において、前記第１の領域にて前記半導体ウェハを切断することを特徴とする半導体装置の製造方法。
  2. 前記スクライブ領域はモニタパターンを有する請求項１に記載の半導体装置の製造方法。
  3. 前記スクライブ領域は、
    基板と、
    前記基板と前記モニタパッドとの間に設けられた配線層と、
    を有し、
    前記モニタパッドを除去する工程は、
    前記モニタパッド及び前記配線層に、前記基板に到達する溝を形成する工程を有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記溝を前記基板に入り込むように形成することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記半導体チップは、前記第２の領域を含むことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
  6. 請求項１乃至５のいずれか１項に記載の方法で半導体装置を製造する工程と、
    前記半導体装置を配線基板にフリップチップ実装する工程と、
    前記半導体装置と前記配線基板との間にアンダーフィルを充填する工程と、
    を有することを特徴とする半導体パッケージの製造方法。
  7. 回路領域と、
    前記回路領域の側方に設けられ、平面視で第１の方向に延在するスクライブ領域と、
    を有し、
    前記スクライブ領域は、
    基板と、
    前記基板の上に形成された配線層と、
    前記配線層の上に形成されたモニタパッドと、
    前記モニタパッド及び前記配線層に形成され、前記基板に到達する溝と、
    前記溝内に設けられたアンダーフィルと、
    を有することを特徴とする半導体パッケージ。
JP2020127200A 2020-07-28 2020-07-28 半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法 Pending JP2022024547A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020127200A JP2022024547A (ja) 2020-07-28 2020-07-28 半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法
US17/383,162 US11621193B2 (en) 2020-07-28 2021-07-22 Method for producing semiconductor device, semiconductor package, and method for producing semiconductor package
US18/176,143 US11990373B2 (en) 2020-07-28 2023-02-28 Method for producing semiconductor device, semiconductor package, and method for producing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020127200A JP2022024547A (ja) 2020-07-28 2020-07-28 半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2022024547A true JP2022024547A (ja) 2022-02-09

Family

ID=80003504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020127200A Pending JP2022024547A (ja) 2020-07-28 2020-07-28 半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法

Country Status (2)

Country Link
US (2) US11621193B2 (ja)
JP (1) JP2022024547A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022024547A (ja) * 2020-07-28 2022-02-09 株式会社ソシオネクスト 半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124143A (en) * 1998-01-26 2000-09-26 Lsi Logic Corporation Process monitor circuitry for integrated circuits
JP2000340746A (ja) * 1999-05-26 2000-12-08 Yamaha Corp 半導体装置
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
TWI324829B (en) * 2004-02-06 2010-05-11 Advanced Semiconductor Eng Optical semiconductor package and method for manufacturing the same
US7482675B2 (en) * 2005-06-24 2009-01-27 International Business Machines Corporation Probing pads in kerf area for wafer testing
WO2007055010A1 (ja) 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
JP2008078382A (ja) 2006-09-21 2008-04-03 Toshiba Corp 半導体装置とその製造方法
US7952167B2 (en) * 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
JP5381052B2 (ja) 2008-12-01 2014-01-08 富士通セミコンダクター株式会社 半導体装置及び半導体集積回路チップの製造方法
JP5395446B2 (ja) * 2009-01-22 2014-01-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5299077B2 (ja) 2009-05-14 2013-09-25 住友電気工業株式会社 半導体レーザ素子の製造方法
JP2011035302A (ja) 2009-08-05 2011-02-17 Renesas Electronics Corp 半導体装置の製造方法
JP6037659B2 (ja) 2012-05-25 2016-12-07 株式会社ディスコ ウェーハの分割方法
TWI543833B (zh) 2013-01-28 2016-08-01 先進科技新加坡有限公司 將半導體基板輻射開槽之方法
US8937009B2 (en) * 2013-04-25 2015-01-20 International Business Machines Corporation Far back end of the line metallization method and structures
CN105336711B (zh) * 2014-06-19 2019-03-15 恩智浦美国有限公司 采用低k值介电材料的管芯边缘密封
JP6455166B2 (ja) 2015-01-16 2019-01-23 富士電機株式会社 半導体ウエハおよび半導体チップの製造方法
JP6358240B2 (ja) * 2015-11-19 2018-07-18 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
KR102428328B1 (ko) * 2017-07-26 2022-08-03 삼성전자주식회사 반도체 장치
KR102227858B1 (ko) * 2019-03-28 2021-03-12 매그나칩 반도체 유한회사 반도체 다이 형성 및 패키징 방법
JP2022024547A (ja) * 2020-07-28 2022-02-09 株式会社ソシオネクスト 半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法

Also Published As

Publication number Publication date
US11990373B2 (en) 2024-05-21
US11621193B2 (en) 2023-04-04
US20220037206A1 (en) 2022-02-03
US20230207391A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US8058151B2 (en) Methods of die sawing
US7994613B2 (en) Semiconductor device and method for manufacturing the same
US8558391B2 (en) Semiconductor device and a method of manufacturing the same
US10043768B2 (en) Semiconductor device and method of manufacture thereof
US6951801B2 (en) Metal reduction in wafer scribe area
US20190035750A1 (en) Semiconductor device
US20070102791A1 (en) Structure of multi-layer crack stop ring and wafer having the same
KR100791340B1 (ko) 반도체 장치 및 그 제조 방법
KR20090002644A (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
US7067922B2 (en) Semiconductor device
US8324714B2 (en) Semiconductor device and method for making the same
US7449764B2 (en) Semiconductor device and method of manufacturing the same
US11990373B2 (en) Method for producing semiconductor device, semiconductor package, and method for producing semiconductor package
KR20090123280A (ko) 반도체 칩 패키지의 제조 방법, 반도체 웨이퍼 및 그 절단방법
JP2021077869A (ja) 半導体素子及びこれを備えた半導体パッケージ
KR20090118705A (ko) 웨이퍼 레벨 패키지 및 그 제조방법
JP2006222258A (ja) 半導体ウエハと半導体素子およびその製造方法
JP2005101181A (ja) 半導体装置のおよびその製造方法
KR20240107061A (ko) 반도체 칩 및 반도체 패키지
TWI249197B (en) Scribe line structure
CN118248640A (zh) 半导体封装件
KR100960890B1 (ko) 금속 배선의 검사를 위한 ｐｃｍ 테스트 패턴
KR20070056417A (ko) 반도체 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240419