JP2021522676A - ワイドバンドギャップ半導体エレクトロニクスのための注入ドーパント活性化 - Google Patents

ワイドバンドギャップ半導体エレクトロニクスのための注入ドーパント活性化 Download PDF

Info

Publication number
JP2021522676A
JP2021522676A JP2020558461A JP2020558461A JP2021522676A JP 2021522676 A JP2021522676 A JP 2021522676A JP 2020558461 A JP2020558461 A JP 2020558461A JP 2020558461 A JP2020558461 A JP 2020558461A JP 2021522676 A JP2021522676 A JP 2021522676A
Authority
JP
Japan
Prior art keywords
sample
laser
temperature
predetermined
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020558461A
Other languages
English (en)
Inventor
ボリス， エヌ フェイゲルソン，
ボリス， エヌ フェイゲルソン，
フランシス， ジェイ カブ，
フランシス， ジェイ カブ，
アラン， ジー ジェイコブス，
アラン， ジー ジェイコブス，
Original Assignee
ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー
ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー, ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー filed Critical ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー
Publication of JP2021522676A publication Critical patent/JP2021522676A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/034—Observing the temperature of the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/082—Scanning systems, i.e. devices involving movement of the laser beam relative to the laser head
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/12—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure
    • B23K26/127—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure in an enclosure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

ＩＩＩ族窒化物半導体サンプル内の欠陥を除去し、注入ドーパント不純物を活性化するための改良された対称マルチサイクル急速熱アニーリングプロセス。サンプルがエンクロージャ内に配置され、時間ｔ１にわたって、印加圧力Ｐ１下で温度Ｔ１まで加熱される。サンプルの加熱が保持される間に、サンプルは、印加圧力Ｐ２及び基準温度Ｔ２下で一連の急速レーザ照射を受ける。レーザ照射はそれぞれ、サンプルをその熱力学的安定性限界より高い温度Ｔｍａｘまで加熱する。所定の数の温度パルス又は所定の時間後に、レーザ照射は停止され、サンプルは温度Ｔ３まで引き下げられ、時間ｔ３にわたってＴ３に保持されて、アニーリングが完了する。

Description

関連出願の相互参照
本出願は、２０１８年５月４日に出願された米国仮出願第６２／６６６，７１８号の非仮出願であり、この米国仮出願に基づく、米国特許法第１１９条の下での優先権の利益を主張する。
本開示は、半導体処理に関し、特に、半導体材料をアニールし、その中にあるドーパントを活性化するための、半導体材料のアニーリングに関する。
半導体内の欠陥の熱アニーリングは、固体材料がその平衡状態へと進むように、その材料内に原子を拡散させることによって行われる。
ＧａＮ及び他のＩＩＩ族窒化物並びにそれらの合金は、広範囲の技術的適用例を有する有利な特性を持つ有望な種類の材料である。例えば、０．７ｅＶと６．１ｅＶとの間で調整可能な直接バンドキャップによって、この種類の材料は、太陽光発電、高電力及び光電子工学において利用することに関心がもたれている。ワイドバンドギャップ及び達成可能な移動度が、ＩＩＩ族窒化物を、電力工学の適用例に適したものにし、一方、ＩＩＩ族窒化物の耐放射性が、ＩＩＩ族窒化物を、軍事環境及び宇宙環境において要求される極端な環境に適したものにする。
数多くの有望な特性を有するにもかかわらず、ＩＩＩ族窒化物材料、ＳｉＣ及びダイヤモンドを処理する場合の大きな課題のうちの１つが、高温においてアニールする能力である。高温におけるアニーリングは、注入損傷を修復し、注入ドーパントを活性化し、そして、ＧａＮの場合のように、エッチングによって、又はプラズマ処理若しくは高温への暴露などの他の処理によって引き起こされる損傷を修復するのに、半導体処理において必要なステップである。注入損傷を修復し、注入ドーパントを活性化する能力は、ドーパントプロファイルを正確に制御するのに不可欠である。エリア選択性ドーピング（ｓｅｌｅｃｔｉｖｅ ａｒｅａ ｄｏｐｉｎｇ）においてこの能力が実現への重要なステップ（ｋｅｙ ｅｎａｂｌｉｎｇ ｓｔｅｐ）になる適用例には、注入ガードリング（ｉｍｐｌａｎｔｅｄ ｇｕａｒｄ ｒｉｎｇ）があり、それは、縦型ＧａＮダイオードにおける電界拡散、及び接触抵抗を下げるために接触領域において利用することができるドーパントの注入／活性化のために使用することができる。
ＧａＮのようなＩＩＩ族窒化物半導体、並びにＩｎＮ及びＡｌＮとのその合金内の欠陥をアニールすること、及び基板上の半導体のエピタキシャル成長後に、そして特にドーパントイオンの注入後にドーパント不純物を活性化することは難しい。イオン注入によって引き起こされる欠陥を除去し、その注入後にマグネシウム（Ｍｇ）などのドーパント不純物を活性するのに要求される温度は、１４００℃の範囲にある。ＧａＮは、大気圧下において８５０℃より高い温度で安定せず、Ｇａ及びＮ２に分解する。
ＧａＮアニーリングの問題を部分的に解決する既知の手法がある。１４００℃より高い温度においてアニールするために、ＧａＮが安定した状態を保つように圧力をかけることができるが、これらの圧力は１．０ＧＰａより高い。そのような高いガス圧は、特殊な機器を必要とし、アニーリング手順を工業的に使用する上で非効率的にする。
他の手法では、ＧａＮが高い温度においてＧａＮより安定している材料、例えば、ＡｌＮで覆われる場合には、ＧａＮを８５０℃より高い温度においてアニールすることができる。ＡｌＮキャップは、ＧａＮ上へのＡｌＮスパッタリングによって、又はＡｌＮ ＭＯＣＶＤ成長によって行われる。キャップは、ＧａＮから窒素が漏出するのを抑制し、その後、ＧａＮとＡｌＮとの間の界面において窒素の圧力が高められると、ＡｌＭ膜において小さい亀裂が形成されるか、又はＡｌＮ膜が破壊される。ＡｌＮキャップを使用することにより、ＧａＮから窒素を著しく損失することなく、１０００℃より高い温度において、ＧａＮをアニールできるようになる。
ＧａＮアニーリングを改善できるようにする別の手法は、急速熱アニーリング（ＲＴＡ：ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）である。
８５０℃より高い温度までの急速加熱（秒単位）及び冷却（秒単位）は、その熱力学的安定性（準安定状態）より高い温度においてＧａＮが分解するのを動力学的に防ぐ。例えば、極めて短時間だけＧａＮに高い温度が加えられる場合には、それにより、ＧａＮ内の欠陥を部分的にアニールできるようになり、ＧａＮが分解するのを防ぐことができる。高い温度が加えられるほど、欠陥のより多くの化学種がアニールされる。ＧａＮが分解するのを防ぐために、高い温度が加えられるほど、適用される時間が短くされるべきである。急速加熱中、ＧａＮから離脱する時間があるのは、表面からの窒素だけである。ＲＴＡがキャップと組み合わせられる場合には、著しく分解することなく、ＧａＮを１４００℃まで非常に急速に加熱することができる。ＡｌＮキャップを用いるＲＴＡによれば、注入によって損傷を受けたＧａＮ構造の修復を観測できるようになり、ｎ型不純物の活性化も得られる。
しかしながら、このタイプのアニーリングは、Ｍｇを注入されたＧａＮサンプル内においてｐ型伝導性をもたらしてこなかった。ＧａＮ内のＭｇ活性化が不十分である理由のうちの１つは、ＲＴＡ中にＧａＮが高温に暴露される時間が極めて短いことである。別の理由は、格子へのイオンの注入によって引き起こされるＧａＮ格子への損傷であり、それにより、ドープされたＧａＮが不安定になる。結果として、ＧａＮの非平衡ＲＴＡ中に、Ｍｇが、あまりにも多くの利用可能なＮ格子サイトを占有する場合があり、ｐ型不純物にならなくなる。
ＧａＮ及び他のＩＩＩ族窒化物半導体のための既知のアニーリング手法の不利な点を克服するために、キャップを使用することと、適度のＮ２過圧を加えることと、複数の急速加熱及び冷却温度パルスを加えて、要求された拡散プロセスのための高温における十分に長い時間を累積することとを組み合わせる、マルチサイクル急速熱アニーリング（ＭＲＴＡ）と呼ばれる新たなプロセスが開発された。「Ｄｅｆｅｃｔｓ ａｎｎｅａｌｉｎｇ ａｎｄ ｉｍｐｕｒｉｔｉｅｓ ａｃｔｉｖａｔｉｏｎ ｉｎ ＩＩＩ−ｎｉｔｒｉｄｅ ｃｏｍｐｏｕｎｄ」と題する、Ｆｅｉｇｅｌｓｏｎらに対する米国特許第８，５１８，８０８号を参照されたい。
材料の熱力学的安定性より高い温度における、拡散制御による欠陥アニーリングのためのＭＲＴＡの効率が、ＧａＮ内に注入されたＭｇの電気的活性化によって実証され、Ｍｇ注入ＧａＮにおいて初めてｐ型伝導性が示された。
しかしながら、ＭＲＴＡ後のＧａＮの表面に沿った電気伝導性は均一ではない。そのような不均一性の理由のうちの１つは、ＭＲＴＡプロセス自体の急速加熱及び冷却サイクルによって引き起こされるＧａＮ結晶品質のわずかな劣化である。これらの有害な構造的変化は、急速加熱及び冷却サイクル中に形成され、急冷された欠陥の形成に起因する可能性がある。
ＭＲＴＡを改善するために、対称マルチサイクル急速熱アニーリング（ＳＭＲＴＡ）として知られている、新たな技術が開発された。Ｆｅｉｇｅｌｓｏｎらに対する米国特許第９，５４３，１６８号、「Ｄｅｆｅｃｔｓ ａｎｎｅａｌｉｎｇ ａｎｄ ｉｍｐｕｒｉｔｉｅｓ ａｃｔｉｖａｔｉｏｎ ｉｎ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ａｔ ｔｈｅｒｍｏｄｙｎａｍｉｃａｌｌｙ ｎｏｎ−ｓｔａｂｌｅ ｃｏｎｄｉｔｉｏｎｓ」を参照されたい。ＳＭＲＴＡは、ＩＩＩ族窒化物が依然として安定している時点の温度における定常的アニーリング状態の第１のステップと、その後に、ＩＩＩ族窒化物の熱力学的安定性より高いピーク温度を有する複数の急速加熱温度パルスを使用する準安定状態における過渡的アニーリングの第２のステップと、ＩＩＩ族窒化物が依然として安定している時点の温度における定常的アニーリング状態の第３のステップとを含む。ＳＭＲＴＡは、Ｍｇ注入を用いてＧａＮ ｐ−ｉ−ｎダイオードを作製することを可能にした。
本概要は、詳細な説明において更に記述される概念の選択を簡略化された形で紹介することを意図している。本概要は、特許請求される主題の重要な、又は不可欠な特徴を特定することを意図するものではなく、特許請求される主題の範囲を決定する際に補助するものとして使用されることも意図していない。代わりに、本概要は、本明細書において記述され、特許請求される主題の概説として提示されるにすぎない。
本発明は、ＩＩＩ族窒化物半導体サンプル内の欠陥を除去し、注入ドーパント不純物を活性化するための改良された対称マルチサイクル急速熱アニーリングプロセス（ｅ−ＳＭＲＴＡ）を提供する。
本発明によるｅ−ＳＭＲＴＡプロセスは、印加圧力Ｐ１下での温度Ｔ１における第１の定常的アニーリングを含み、標準的なＳＭＲＴＡと同様に、その温度では、ＩＩＩ族窒化物材料はその印加圧力下で依然として安定している。大部分の実施形態において、ＲＦ誘導加熱がこのステップのための加熱を与えることになるが、必要に応じて、他の加熱方法が使用されてもよい。材料内の欠陥の初期の除去及びドーパント不純物の活性化を与えるために、材料はこの温度Ｔ１において、所定の時間ｔ１にわたってアニールされる。
本発明によるｅ−ＳＭＲＴＡプロセスは、準安定条件における第２の過渡的アニーリングステップも含む。温度Ｔ１における第１の定常状態アニーリングに続くこの第２のアニーリングステップでは、複数の急速加熱／冷却サイクルを生成するために、それぞれがパルス持続時間ｔｐ及びパルス間隔ｔｒを有する複数の急速加熱パルスが材料に加えられる間、材料が第２の定常状態温度Ｔ２及び印加圧力Ｐ２に保持され、各パルスにおいて、レーザによって標的とされる材料のエリアが、温度Ｔｓ、すなわち、半導体が依然として熱力学的に安定している最大温度より高い温度Ｔｍａｘまで急速に加熱され（すなわち、材料が、通常は熱力学的に不安定である温度まで加熱され）、Ｔｓより低い温度まで冷却し、その後、次のパルスで再び急速に加熱される。Ｔ２は、Ｔｓより低い任意の温度とすることができるが、通常はＴｓに近い。
本発明によるｅ−ＳＭＲＴＡ方法におけるサンプルの急速加熱及び冷却は、レーザ照射によってもたらされ、レーザによって生成される熱が表面付近に限定され、材料のバルクの中に急速に放散されるので、非常に急速に加熱及び冷却できるようになる。
レーザ照射は、パルスによるレーザ照射又は走査による持続波（ＣＷ）レーザ照射のいずれかの形をとることができ、加熱は、材料に加えられる複数の加熱パルスを生成するために繰り返される単一のレーザ照射（パルス又は走査によるＣＷ）によってもたらされる。
パルスによるレーザ照射の場合、単一又は多数のパルスにわたって適度に大きいエリアが暴露される場合があり、同じ、又は異なる照射パラメータ（例えば、加熱持続時間、パルスエネルギー、パルス数、及び／又はパルス間隔）を用いて、隣接するエリアが順次に照射されることによって、非常に大きいエリアをつなぎ合わせることができるようになる。パルスによるレーザ照射の場合、加熱持続時間又は熱パルス持続時間は、特定のプロセスパラメータの場合に測定されるような、レーザ照射パルス持続時間のある分数又は倍数である。
走査による持続波レーザ照射の場合、ＣＷレーザが小さいスポットに合焦し、サンプルにわたって走査され、限られた幅でラインを加熱する。同じ、又は隣接するエリア上を次々に通過させることよって、異なるパラメータ（例えば、加熱持続時間、レーザ電力、走査回数、走査重複及び／又は走査間隔）で複数のエリアを照射できるようになる。走査によるＣＷレーザ照射の場合、加熱持続時間又は熱パルス持続時間は、特定のプロセスパラメータの場合に測定されるような、走査方向におけるレーザビーム焦点をレーザ走査速度で割った値（すなわち、滞留時間）のある分数又は倍数である。
最後に、本発明によるｅ−ＳＭＲＴＡプロセスでは、第２のアニーリングステップ後に、材料が、印加圧力Ｐ３下で安定している第３の温度Ｔ３まで引き下げられ、第３の定常的アニーリング状態において所定の時間ｔ３にわたって温度Ｔ３に保持され、材料内の欠陥が更に除去され、ドーパント不純物が更に活性化される。
本発明による、例示的な３段階ｅ−ＳＭＲＴＡアニーリングプロセスの態様の概要を与えるブロック図である。 本発明による、ＩＩＩ族窒化物半導体材料内の注入ドーパント活性化のための方法における例示的なプロセスフローの態様を示すフローチャートである。 本開示の１つ以上の態様による、ＩＩＩ族窒化物サンプルがサンプルに加えられるレーザパルス又は走査から電力を吸収することができる手法の種々の例示的な実施形態を示すブロック図である。 本開示の１つ以上の態様による、ＩＩＩ族窒化物サンプルがサンプルに加えられるレーザパルス又は走査から電力を吸収することができる手法の種々の例示的な実施形態を示すブロック図である。 本開示の１つ以上の態様による、ＩＩＩ族窒化物サンプルがサンプルに加えられるレーザパルス又は走査から電力を吸収することができる手法の種々の例示的な実施形態を示すブロック図である。 本開示の１つ以上の態様による、ＩＩＩ族窒化物サンプルがサンプルに加えられるレーザパルス又は走査から電力を吸収することができる手法の種々の例示的な実施形態を示すブロック図である。 本発明による、ＩＩＩ族窒化物半導体材料内の注入ドーパントを活性化する際に使用するための例示的な装置の態様を示すブロック図である。 本発明による、ＩＩＩ族窒化物半導体材料内の注入ドーパントを活性化する際に使用するための別の例示的な装置の態様を示すブロック図である。 本発明による、ＩＩＩ族窒化物半導体材料内の注入ドーパントを活性化する際に使用するための別の例示的な装置の態様を示すブロック図である。 本発明による、ＩＩＩ族窒化物半導体材料内の注入ドーパントを活性化する際に使用するための別の例示的な装置の態様を示すブロック図である。 本発明による、ＩＩＩ族窒化物半導体材料内の注入ドーパントを活性化する際に使用するための別の例示的な装置の態様を示すブロック図である。
上記で要約された本発明の態様及び特徴は種々の形において具現することができる。以下の説明は、それらの態様及び特徴を実現することができる組み合わせ及び構成を例示として示す。説明される態様、特徴及び／又は実施形態が例にすぎないこと、及び当業者が、本開示の範囲から逸脱することなく、他の態様、特徴及び／又は実施形態を利用することができるか、又は構造的及び機能的変更を加えることができることは理解されたい。
本発明は、そのような半導体内の欠陥をアニールし、不純物を活性化するための方法を提供する。
また、本発明は、半導体内の欠陥をアニールし、注入ドーパントを活性化するための方法も提供する。
本発明は、材料の欠陥アニーリングのために要求される高い温度において熱力学的に不安定になる、ＧａＮ、ＩｎＮ、ＡｌＮ、ＢＮのような半導体材料及びそれらの合金、並びにＳｉＣ及びダイヤモンドをアニールするための方法を提供する。半導体材料内の欠陥のアニーリングは通常、材料の溶融温度Ｔｍの約０．７倍の相同温度を必要とする。この７０％値は絶対ではないが、固体内で原子運動が生じる傾向があり、著しいアニーリングを達成することができる一般的な温度を与える。例えば、ＧａＮは〜２２００℃（〜２４７３Ｋ）において溶融し、一方、ＧａＮ内の欠陥は、約０・７＊２４７３Ｋ＝１７３１Ｋ又は〜１４５８℃においてアニールする。しかしながら、上記で言及されたように、大気圧では、ＧａＮは８５０℃を超える温度において不安定になり、Ｇａ及びＮ２に分解する。本発明は、この不安定性を克服し、アニールできるように材料を準安定にしておくための方法を提供する。
また、本発明は、ドーパントイオン注入後にＩＩＩ族窒化物半導体内の欠陥をアニールし、材料内の注入ドーパント不純物を活性化するための方法も提供する。
また、本発明は、ＩＩＩ族窒化物半導体内の注入により引き起こされた損傷をアニールし、注入ドーパント不純物を活性化するための必要な条件及びパラメータを与えるプロセスも提供する。
また、本発明は、ＩＩＩ族窒化物半導体内の注入により引き起こされた損傷をアニールし、注入ドーパント不純物を活性化するための必要な条件及びパラメータを与える装置の種々の実施形態も提供する。
また、本発明は、ＧａＮ内の注入Ｍｇ及び他のドーパントを活性化するための必要な条件及びアニーリングパラメータを与える装置の種々の実施態様も提供する。
本発明を用いて、材料成長中に、又は成長後のイオン注入によって、又は両方の方法によってドープされたＩＩＩ族窒化物半導体内にｐ型半導体領域を形成することができる。
また、本発明を用いて、材料成長中に、又は成長後のイオン注入によって、又は両方の方法によってドープされたＩＩＩ族窒化物半導体内にｎ型半導体領域を形成することもできる。
また、本発明を用いて、材料成長中に、又は成長後のイオン注入によって、又は両方の方法によってドープされたＩＩＩ族窒化物半導体内の半導体領域内にｐｎ接合を形成することもできる。
本発明を用いて、ＩＩＩ族窒化物半導体から電子デバイス及び光電子デバイスを作製することができ、そのデバイスは、半導体材料内のｐ型領域、ｎ型領域及び／又は両方の型の領域を必要とする。
また、本発明を用いて、ＩＩＩ族窒化物半導体から電子デバイス及び光電子デバイスを作製することができ、そのデバイスは、半導体材料内のｐｎ型半導体領域を必要とする。
本発明のこれらの態様及び他の態様は、以下に説明される熱アニーリングの新たなプロセス及び新たなアニーリング装置によって成し遂げることができる。
本発明によれば、新たな熱アニーリングプロセスは、上記で引用された米国特許第９，５４３，１６８号において記述される既知のＳＭＲＴＡプロセスの要素に加えて、活性化の効率を改善し、例えば、選択エリアにおける注入によってＧａＮをドープし、ＧａＮサンプルのＭｇ注入部分内に均一なｐ型伝導性を生み出すことを可能にする新たなアニーリングプロセスをもたらす更なる要素を含む。
この新たなプロセスは、改良ＳＭＲＴＡ（ｅ−ＳＭＲＴＡ）プロセスと呼ぶことができる。
本発明によるｅ−ＳＭＲＴＡプロセスは、１バールより高い圧力に調整されたガス雰囲気を有するチャンバ又はエンクロージャ内で独立して同時に機能する無線周波数（ＲＦ）及びレーザ加熱を含む、新たなデュアル加熱アニーリングシステムを使用する。
図１のブロック図は、本発明によるｅ−ＳＭＲＴＡアニーリングプロセスの概要を与える。
図１に示され、以下に更に詳細に説明されるように、本発明によるｅ−ＳＭＲＴＡプロセスは、印加圧力Ｐ１下での温度Ｔ１における第１の定常的アニーリングを含み、標準的なＳＭＲＴＡプロセスと同様に、その温度では、ＩＩＩ族窒化物材料はその印加圧力下で依然として安定している。大部分の実施形態において、ＲＦ誘導加熱がこのステップのための加熱を与えることになるが、必要に応じて、他の加熱方法が使用されてもよい。材料内の欠陥の初期の除去及びドーパント不純物の活性化を与えるために、材料はこの温度Ｔ１において、所定の時間ｔ１にわたってアニールされる。
本発明によるｅ−ＳＭＲＴＡプロセスは、準安定条件における第２の過渡的アニーリングステップも含む。温度Ｔ１における第１の定常状態アニーリングに続くこの第２のアニーリングステップでは、複数の急速加熱／冷却サイクルを生成するために、それぞれがパルス持続時間ｔｐ及びパルス間隔ｔｒを有する複数の急速加熱パルスが材料に加えられる間、材料が第２の定常状態温度Ｔ２及び印加圧力Ｐ２に保持され、各パルスにおいて材料が、半導体が熱力学的に安定している温度Ｔｓより高い温度Ｔｍａｘまで急速に加熱され、Ｔｓより低い温度まで冷却し、その後、次の温度パルスの間に再び急速に加熱される。大抵の場合に、急速加熱は単一のレーザパルス又は走査によってもたらされ、プロセスを検討することにより、必要に応じて、いくつかの順次パルス又は走査によって複数の温度パルスがもたらされる。
最後に、本発明によるｅ−ＳＭＲＴＡプロセスでは、第２のアニーリングステップ後に、材料が、印加圧力Ｐ３下で安定している第３の温度Ｔ３まで引き下げられ、第３の定常的アニーリング状態において所定の時間ｔ３にわたって温度Ｔ３に保持され、材料内の欠陥が更に除去され、ドーパント不純物が更に活性化される。
図２に示される例示的なプロセスフローは、本発明による、ＩＩＩ族窒化物半導体内の欠陥をアニールし、注入ドーパント不純物を活性化するためのｅ−ＳＭＲＴＡ方法に関する更なる詳細を提供する。
図２に示されるように、第１のステップ２０１において、処理されるべき１つ以上のサンプルが、チャンバ又は他の適切なエンクロージャの中に装填される。サンプルは、そのエピタキシャル成長中に、若しくはその成長後のイオン注入によって、又はその両方によって、その中に導入される、マグネシウム、ケイ素、炭素、ホウ素、ベリリウム、酸素、アルミニウム、リン又は鉄のようなドーパントを有する、ＧａＮ、ＩｎＮ、ＡｌＮ、ＢＮのようなＩＩＩ族窒化物半導体又はその合金を含むことができる。いくつかの実施形態において、サンプルは、ＧａＮのようなＩＩＩ族窒化物バルク材料、又はＳｉ、ＳｉＣ、ダイヤモンド若しくはサファイアのような他の半導体材料のうちのいずれか１つ以上を含むことができる。いくつかの実施形態において、サンプルは、サファイア、Ｓｉ又はＳｉＣ基板上に堆積されたＧａＮ膜のような、基板上に堆積された膜を含むことができるか、又はＡｌＭ膜上にＡｌＮ膜が堆積され、次に、それがＳｉＣ基板上に堆積されたＧａＮ層上に堆積されるような、基板上に堆積された複数の膜を含むことができる。いくつかの実施形態において、サンプルは、対象膜上に堆積されたレーザビームサセプタ、すなわち、レーザ光を吸収することによって加熱することができる材料、例えば、ＳｉＣ基板上にＧａＮ層が堆積され、その上にＡｌＮ膜が堆積され、その上にタングステン（Ｗ）の層が堆積されたものを含むことができる。
図２のステップ２０２として示されるオプションのステップにおいて、チャンバ内のサンプルが、脱ガスされ、及び／又は純化される。このステップは、容器を減圧し、余分なガスを除去すること、及び／又は容器を加熱し、サンプルを汚染する場合があるか、又は他の態様で後続の処理ステップを妨げる場合がある余分な水分をチャンバの内部から除去することなどの、任意の適切な手順によって成し遂げることができる。
第３のステップ２０３において、チャンバがガスで満たされ、所定のガス圧Ｐ１まで加圧され、ガス及び圧力は、処理されるべき材料によって決定される。
使用することができる典型的なガスは、大抵の場合に、窒素又はアルゴンを含むが、アンモニア、水素、又は調整された量の水蒸気、或いはヘリウム、窒素、ネオン、アルゴン、クリプトン若しくはキセノンなどの他のガス化学種が、必要に応じて、ガスに含まれてもよい。例えば、ＧａＮをアニールするいくつかの実施形態では、約２５バール〜１００バールの圧力の窒素が使用されるが、安定性を保持するか、又は延長するのに異なる基板が異なるガス圧を必要とすることから、その圧力は基板によって決まる。しかしながら、材料の安定性は、少量の他のガスによって影響を受ける可能性がある。例えば、窒素ガス内の少量のアンモニアがＧａＮのＧａ極性面を安定させるが、それはＮ極性面を不安定にし、ＧａＮが窒素を失うので、Ｎ極性ＧａＮを処理するときに、アンモニアは回避されるべきである。一方、ＳｉＣは高温においてケイ素を失い、表面上に炭素（又はグラフェン）を残す傾向があるので、本発明に従ってＳｉＣを処理するとき、ケイ素の発生源を含むガスが好ましい場合がある。
いくつかの実施形態において、チャンバ内のガスは１０気圧（１ＭＰａ）より高い圧力Ｐ１まで加圧されることになるが、必要に応じて、１気圧から１０００気圧（０．１ＭＰａから１００ＭＰａ）の範囲内の圧力が加えられてもよい。他の実施形態では、容器内の圧力は、真空ポンプを用いて、大気圧から低い圧力まで、例えば、１Ｐａから０．１ＭＰａの圧力まで減圧することができる。
容器内のガスが所定の圧力に達すると、本発明によるｅ−ＳＭＲＴＡプロセスの第１のアニーリングステップにおける、図２に示されるステップ２０４において、サンプルの定常的な第１のアニーリングを提供するために、サンプルが、処理されるべき材料が熱力学的に不安定になる温度Ｔｓよりわずかに低い所定の温度Ｔ１まで加熱される。このステップにおける定常加熱は、サンプルにＲＦ加熱を加えることによって成し遂げることができるが、サンプルに長期の定常熱を加えることができる抵抗加熱のような任意の他の適切な手段を使用することもできる。
サンプルが加熱される温度Ｔ１は通常、処理されるべき材料、チャネル内に加えられる圧力、この第１の定常的アニーリングステップにおいて除去されるべき欠陥の程度によって決まることになる。例えば、上記で言及されたように、大気圧において、ＧａＮは、約８５０℃において不安定になり、Ｇａ及びＮ２への分解を受ける。チャンバ内に１気圧より高い圧力を与えることによって、その安定性に悪影響を及ぼすことなく、ＧａＮが８５０℃より高い温度を受けることができるようになる。したがって、ＧａＮアニーリングの場合、チャンバが１気圧の窒素圧下にある場合に、サンプルを約８００℃まで加熱することにより、欠陥がある程度削減されることになり、一方、チャンバ内の窒素圧を４０気圧まで高めることにより、ＧａＮを分解することなく、ＧａＮを１０００℃の温度まで加熱できるようになり、より多くの欠陥を除去できるようになる。
サンプルは所定の時間ｔ１にわたって温度Ｔ１に保持され、ｔ１は１分から１日までに及ぶことができ、処理されるべき材料、この段階において成し遂げられるべき欠陥除去／ドーパント活性化の程度、及び処理条件によって決まる。
この第１のアニーリングステップの目的は、欠陥群の第１の部分を削減すること、及び後続の高温パルス中の材料の安定性を改善することである。そのステップは、非常に高い濃度からのある程度の欠陥削減を実行し、応力も低減し、一般的に、材料を熱力学的に安定した状態に保ちながら、材料品質を最大限に改善する。したがって、この第１のアニールの目的は、材料に高温パルスを加える前に、これらの欠陥の濃度を可能な限り最大限に低減することである。
第１の所定の時間ｔ１にわたるサンプルの定常的アニーリングを与えるために、ＲＦ電力を用いてサンプルがＴ１まで加熱された後に、本発明による第２のｅ−ＳＭＲＴＡアニーリングステップ２０５において、チャンバが第２の所定の圧力Ｐ２（圧力Ｐ１と同じか、又は異なることができる）まで加圧される間に、サンプルが、サンプルの中に誘導される複数のレーザパルス又は走査を受け、周期的な急速加熱及び冷却が与えられ、サンプル内の欠陥が更に除去され、ドーパントが更に活性化される。本発明による高速レーザパルス又は走査を使用することにより、材料が、ナノ秒から何ミリ秒にもわたる範囲内の加熱−冷却サイクル持続時間を受けることができるようになる。
ＲＦ（又は他の）加熱がサンプルをＴ＝Ｔ２の基準温度まで加熱するために保持され、これらのレーザパルス又は走査が適用されている間、基準温度は保持される。したがって、本発明によれば、本発明のｅ−ＳＭＲＴＡ方法の第２のステップにおいて、サンプルを温度Ｔ２から所定の温度Ｔｍａｘまで急速に加熱するために一連のレーザパルス又は走査が加えられる。ただし、Ｔｍａｘは、温度Ｔｓ、すなわち、印加圧力Ｐ２において材料が依然として安定しているしきい値温度より高い。温度Ｔｍａｘがおおよそ材料によって決まることは、当業者は容易に理解されよう。例えば、ＧａＮの場合、Ｔｍａｘは、１３００℃〜１７００℃（おそらく、１４００℃〜１５５０℃など）の範囲にすることができるが、それを超えることもできる。対照的に、ＩｎＮ（及びＩｎＮを含む合金）の場合、ＩｎＮは約５５０℃の温度において分解し始めるので、Ｔｍａｘははるかに低い。ＳｉＣの場合、１４００℃より高い温度においてケイ素損失が生じるが、ＳｉＣは１６００℃、それゆえ、必要である温度より高い温度、大抵の場合に、約１８００℃〜２２００℃において成長する。
温度パルスは、パルス間に所定の休止時間ｔｒを有する所定の速度において加えられ、作用を受けたサンプルの温度がＴ２とＴｍａｘとの間の範囲にある各加熱及び冷却サイクルが、サイクル時間ｔｐにわたって生じる。サンプルが温度Ｔｍａｘまで加熱された後に、サンプルは、その後、パルス間隔ｔｒにわたって温度Ｔ２まで急速に冷却され、その後、次のパルスが加えられると、再び温度Ｔｍａｘまで急速に加熱される。各加熱及び冷却サイクル中に、サンプルは、サンプルがＴｓとＴｍａｘとの間の温度において分解し始めることになる時間ｔｄ未満だけ、Ｔｓより高い温度に暴露されるが、複数のそのような加熱及び冷却サイクルを適用する結果として、サンプルを分解することなく、ｔｄより長い全累積時間ｔｓｕｍにわたって、Ｔｓより高い温度にサンプルを暴露することができる。
各加熱サイクルの持続時間ｔｐは数ナノ秒から数秒に及ぶことができ、処理条件、処理されるべき材料、及び達成されるべき欠陥除去／ドーパント活性化の所望の程度によって決まる。例えば、走査によるレーザシステム（例えば、ＣＯ２レーザシステム）は、〜１０マイクロ秒以上の温度パルスを極めて容易に達成することができ、一方、パルスによるレーザ（例えば、エキシマレーザ）は、数十ナノ秒持続する温度パルスを容易に加えることができる。本発明のｅ−ＳＭＲＴＡ方法においてレーザパルス又は走査を加えるために、ダイオードレーザ、固体レーザ、周波数逓倍レーザ（ｆｒｅｑｕｅｎｃｙ−ｍｕｌｔｉｐｌｅｘｅｄ ｌａｓｅｒ）、色素レーザ、Ｑスイッチレーザ又はチャープレーザなどの任意の適切なレーザを使用できることは、当業者には容易に認識されよう。
上記の米国特許第９，５４３，１６８号に記述される標準的なＳＭＲＴＡプロセスにおいて、ＲＦ加熱ステップによって与えられる最短の加熱及び冷却サイクル持続時間は、数秒程度に制限される。本発明によるｅ−ＳＭＲＴＡプロセスにおいてレーザを用いて、より高速の加熱及び冷却速度を適用することによって、材料を分解することなく、半導体材料にはるかに高い最大ピーク温度を加えることができるようになる。それにより、複数の加熱パルスのそれぞれにおけるピーク温度が高いほど、半導体材料における拡散プロセスに関して与えられる条件が良好になり、結果として、半導体の完全性を保持しながら、注入によって損傷を受けた構造の修復が良好になり、注入ドーパントの活性化が良好になる。
したがって、本発明によれば、容器のＲＦ（又は他の）加熱が、第２のアニーリングステップにおけるサンプルのレーザ加熱と同時に保持される。サンプルのレーザ加熱によって、極めて高速の加熱−冷却サイクルを用いて非常に高いピーク温度において欠陥を除去できるようになり、一方、加えられるＲＦ加熱は、レーザ加熱状態を通して、サンプル全体を必要な基準温度に、すなわち、印加圧力において材料の熱力学的安定性限界以下に保持する。
所定の数の温度パルス、又は所定の時間ｔ２のいずれかにわたって、レーザパルス又は走査が加えられ、パルスの数及び／又は時間は、処理条件、処理されるべき材料、及び／又は除去されるべき欠陥／達成されるべきドーパント活性化の程度によって決定される。各パルス又は走査においてサンプルの中に蓄積されるレーザエネルギーは、光学システムに入力されるレーザ源電力を変更すること、又は減衰光学系によって変調される一定の出力を保持することのいずれかによって変調することができる。
本発明による第２のアニーリングステップ中にレーザ加熱を使用することによって、レーザビームをサンプルにわたってラスター走査することにより、半導体の全エリアのうちの大きいエリアを処理することができる。他の場合には、サンプルの１つ以上のエリアに、同じ、又は異なるレーザ電力においてレーザを選択的に加えることができる。そのような場合には、サンプルの異なるエリアにおいて異なる程度のドーパント活性化を得るために、レーザビームを、電力Ｐｗ１において第１のエリアＡ１に誘導し、第１のエリアにわたってラスター走査して、所定の最大温度Ｔｍａｘ１を得る所定の数の加熱パルスを生じさせることができ、その後、電力Ｐｗ２において別のエリアＡ２に誘導し、最大温度Ｔｍａｘ２までのいくつかの加熱パルスを生じさせることができる。
所定の時間／数の加熱パルスサイクルの終了時に、次のステップ２０６において、レーザはオフに切り替えられるが、ＲＦ加熱は印加圧力Ｐ３下で温度Ｔ３に保持され、第３のアニーリングステップにわたって、温度Ｔ３及びＰ３の一方又は他方は、元の温度Ｔ１又は圧力Ｐ１と同じか、又は異なることができ、第３のアニーリングステップでは、半導体が圧力Ｐ３において依然として安定している温度における定常的アニーリング状態において、材料が所定の時間ｔ３にわたってアニールされる。この第３のアニーリングステップにわたって材料が温度Ｔ３に保持される時間ｔ３は、１分から１日までに及ぶことができ、処理条件、処理されるべき材料、及び／又は除去されるべき欠陥／達成されるべきドーパント活性化の程度によって決まる。最後に、ステップ２０７において、ＲＦ電力が除去され、サンプルが冷却され、容器から取り出される。
したがって、１バールより高い圧力の調整されたガス雰囲気を有するチャンバ内で独立して同時に機能するＲＦ及びレーザ加熱を含む、新たなデュアル加熱アニーリングシステムは、容器内の半導体サンプルを所定の基準温度まで加熱し、複数のナノ秒〜ミリ秒加熱／冷却サイクルを適用して、標準的なＳＭＲＴＡ処理より高い最大ピーク温度を可能にし、その後、処理されたサンプル内の半導体材料の完全性を保持しながら、レーザ加熱サイクルの終了後に上昇した温度を保持することによって、改良された対称マルチサイクル急速熱アニーリングプロセスを提供する。
レーザ電力が吸収される場所及び程度は、レーザパルス又は走査が適用されるサンプルの特性だけでなく、使用されるレーザのタイプ及びその電力にも依存する。結果として、レーザ電力は、基板において、又は基板上に堆積される膜のうちの１つ以上において、又は存在する場合には、レーザサセプタ層において吸収される可能性がある。
図３Ａ〜図３Ｄのブロック図は、異なる特性のサンプルによってレーザ電力が吸収される可能性がある手法を示す。図３Ａのブロック図によって示されるように、導電性ＳｉＣ基板上に堆積されたＧａＮ膜に誘導される１０．６μｍＣＯ２レーザは、ＧａＮ膜を通り抜け、基板によって吸収されるのに対して、図３Ｂに示されるように、バルクＳｉＣ基板上に堆積された同様のＧａＮ膜に誘導される３０８ｎｍＸｅＣｌエキシマレーザは、ＧａＮによって吸収される。対照的に、図３Ｃ及び図３Ｄに示されるように、ＩＩＩ族窒化物層上に堆積された図２Ｃ及び図２Ｄに示される５０ｎｍタングステン（Ｗ）層のようなレーザサセプタ層を有するサンプルの場合、同様のＧａＮ膜に誘導される１０．６μｍＣＯ２レーザ及び３０８ｎｍＸｅＣｌエキシマレーザの両方からのパルス又は走査がＷサセプタ層によって吸収される。全ての場合に、上記のように、各印加レーザパルス又は走査において、レーザからのエネルギーが、ＩＩＩ族窒化物材料の温度を、通常数十ナノ秒から数ミリ秒までの時間ｔｐにわたって、材料が熱力学的に安定している温度Ｔｓより高い温度Ｔｍａｘまで上昇させ、Ｔｓより高い温度において材料が通常安定している時間より長い累積時間にわたってこの高い温度に暴露することによって、その材料がアニールされる。
図４〜図７のブロック図は、上記のデュアルＲＦ／レーザアニーリング方法を用いてサンプル内の欠陥を除去し、ドーパントを活性化するために使用することができる装置の種々の実施形態の態様を示す。
図４は、そのような装置の第１の例示的な実施形態を示す。図４に示されるように、この実施形態において、その装置はチャンバ１を備え、チャンバは、ＲＦコイル２と、ＲＦコイル２の上面上にＲＦサセプタ３とを含み、窒化ホウ素のような不活性材料から形成され、サンプル５を保持するように構成されるサンプルホルダ／るつぼ４を更に含む。図４に示される実施形態において、ＲＦコイル２は平坦なパンケーキタイプＲＦコイルであり、ＲＦサセプタ３及びサンプルホルダ４も平坦であり、ＲＦコイルに対して平行に位置する。しかしながら、サンプルの所望の加熱を得るために、必要に応じて、他の構成及び他の加熱構成要素が使用されてもよいことは当業者には容易に理解されよう。ＲＦサセプタ３は任意の適切な材料から形成することができ、タングステン、モリブデン、ニオブ、鋼、銅などの金属とすることができるか、又はグラファイトのような非金属とすることができる。
第２のアニーリングステップにおいて熱を与えるレーザ源６は、チャンバの外部に位置し、非合焦レーザビーム７を生成し、非合焦レーザビームは、この実施形態では同じくチャンバの外部に位置する合焦光学系８の中に進行する。
レーザ源６は、サンプルの温度を、上記のように、材料が熱力学的に安定している温度Ｔｓより高いＴｍａｘまで上昇させるのに十分な電力をサンプルに与えることができる任意の適切なレーザとすることができる。いくつかの実施形態において、レーザ源６は、約５μｍにおいて放射するＣＯレーザのようなガスレーザとすることができるか、又は９μｍ〜１２μｍの波長、特に１０．６μｍにおいて放射するＣＯ２レーザとすることができる。他の実施形態では、レーザ源６は、ＩＲ範囲、近ＩＲ範囲、可視光範囲又はＵＶ範囲において放射する、例えば、７８０ｎｍ〜８３０ｎｍ、８８０ｎｍ、９１５ｎｍ〜９８０ｎｍ、１０６０ｎｍ、１４００ｎｍ〜１５００ｎｍ、又は他の波長において放射する、ファイバ結合又は自由空間結合いずれかのダイオードレーザとすることができる。更に別の実施形態において、レーザ源６は、Ｎｄ：ＹＡＧレーザのような固体レーザ、周波数逓倍（２逓倍、３逓倍など）レーザ、色素レーザ、又はエキシマ、Ｑスイッチ若しくはチャープレーザのようなパルスレーザとすることができる。
合焦光学系８は、レーザ源６によって放射された非合焦ビーム７を合焦レーザビーム１０に変換する。合焦光学系８は、チャンバ内の固定されたサンプル上の指定された場所にレーザビームを誘導することができる任意の適切なステアラブル合焦レンズ（ｓｔｅｅｒａｂｌｅ ｆｏｃｕｓｉｎｇ ｌｅｎｓ）の形をとることができる。代替的には、合焦光学系は固定されたレンズとすることができ、レーザが異なる場所においてサンプルに達するように、チャンバ内でサンプルが動かされる。
合焦レーザビーム１０は、チャンバの壁内の窓９によってチャンバに入射し、窓は、ダイヤモンド、サファイア、石英、ホウケイ酸ガラス、ＺｎＳｅ、Ｇｅ、Ｓｉ、Ｎ−ＢＫ７光学ガラス、ショットガラス又は他の材料のような任意の適切な材料から形成することができる。
チャンバ内に入ると、合焦レーザビーム１０はサンプル５に達し、サンプルの表面上に１つ以上のレーザ加熱ゾーン１１を形成する。任意の適切なステアリング機構を用いて、ステアラブル合焦光学系８を適切に作動させ、方向を決めることによって、上記のような所定の態様においてサンプルの指定されたエリアを加熱し、アニールするように、合焦レーザビームを誘導することができる。
焦点におけるレーザ強度プロファイルは、２次元のガウス分布（円形）、２次元であるが、異なるＦＷＨＭを有し、長円形に見えるプロファイルを生成するガウス分布、一方向又は両方において（シルクハットのような）平坦な分布、又はその間のいずれかとすることができる。多くの場合に、そのプロファイルは、走査方向において多少狭いＦＷＨＭを有するガウス分布とすることができ、走査方向に直交する方向においてガウス分布又は平坦分布のいずれかとすることができる。
本発明によるレーザアニーリングは、ビームを（インクジェットプリンタと同様に）ラスター走査することによって複数のエリアにわたって成し遂げられ、レーザビームはサンプルにわたって走査され、その後、ある距離だけ走査方向に対して直交する方向に移動し、再び走査される。隣接する走査をつなぎ合わせて、アニールされたエリアより大きいエリアを形成することができる。隣接する走査をつなぎ合わせることは、大きい面積を重ね合わせることによって（ガウス直交ビームプロファイルと同様）、又はほとんど重ね合わせないことによって（平坦強度プロファイルと同様）成し遂げることができる。
更に、本発明によるサンプルのＲＦ及びレーザ加熱は、チャンバに対して、互いに対して、又はサンプルに対して任意の適切な幾何学的配置をとることができる。例えば、図４に示される実施形態において、レーザは上方からサンプル上に誘導され、一方、ＲＦ加熱は下方から行われ、サンプルは水平面に対して平行である。しかしながら、図５〜図７に示されるように、レーザが下方から、又は側方からサンプル上に誘導され、サンプルが水平に向けられるか、又は水平面に対して垂直に向けられる構成のような、他の構成も可能である。多くの場合に、下方から、又は側方からのレーザ加熱はレーザ焦点のガスによる変動（ｇａｓ ｐｅｒｔｕｒｂａｔｉｏｎ）を低減し、より均一なアニールをもたらすことができると考えられるが、必要に応じて、任意の適切な構成を使用してもよい。
図５は、本発明によるＲＦ及びレーザアニーリングを使用する改良ＳＭＲＴＡ方法を達成するために使用することができる装置の代替の実施形態を示す。図４に示される実施形態では、窓９はチャンバの「上側」の壁にあり、合焦レーザビーム１０が、サンプル５の上面に直接達するようにする。図５に示される実施形態では、サンプルは、その表面ではなく縁部がレーザ源の方向にあるように向けられる。合焦レーザビーム１０が窓９を通ってチャンバ１に入射し、制御可能な方向変更ミラー１２によってサンプルの表面に誘導される。図４に示される「上側」レーザ加熱実施形態におけるステアラブルビーム合焦光学系８と同様に、方向変更ミラー１２を制御可能に用いて、表面を加熱し、サンプル５の表面上の１つ以上の所定のエリア上に１つ以上のレーザ加熱ゾーン１１を形成するようにレーザビームを誘導し、上記のようにしてそれらのエリアを選択的に処理することができる。
上記で言及されたように、そのような「側方からの」レーザ加熱を用いて、チャンバ内のガスの運動及び／又は乱流によるレーザ焦点の変動を低減することができる。この実施形態における他の構成要素の全て、すなわち、レーザ源６、非合焦レーザビーム７及びステアラブル合焦光学系８とともに、チャンバ内のＲＦコイル２、ＲＦサセプタ３、サンプルホルダ４及びサンプル５は、図４に関して上記で説明されたのと同じであるが、「側方に配置された」窓９を通して、合焦レーザビーム１０を誘導するように位置する。
レーザビームが側方からチャンバに入射する別の実施形態が図６に示される。この実施形態において、非合焦レーザビーム７が窓９を通ってチャンバに入射し、合焦光学系によって合焦し、合焦ビーム１０をチャンバ内で形成するように、ステアラブル合焦光学系８が、チャンバ１の外部ではなく、内部に配置されることを除いて、全ての構成要素が図５と同様に配置される。その後、制御可能なレーザ方向変更ミラー１２によって、合焦ビーム１０をサンプル５の表面上に制御可能に誘導して、表面を加熱し、サンプル５の表面上に１つ以上のレーザ加熱ゾーン１１を形成し、上記のようにしてそれらのエリアを選択的に処理する。
上記の実施形態において、例えば、処理されるべきサンプルの下方に位置する平坦なパンケーキＲＦコイル及びＲＦサセプタによって、ＲＦ加熱が与えられる。代替の実施形態では、ＲＦ加熱素子は、レーザサセプタの上方にある平坦なパンケーキコイルの形をとることができ、レーザは下方からサンプルに作用する。
その態様が図７及び図８に示される更に別の実施形態では、ＲＦ加熱源はヘリカルＲＦコイルであり、円筒形のＲＦサセプタがチャンバ内のサンプルホルダ及びサンプルを包囲する。
したがって、図７に示されるように、そのような装置の例示的な実施形態は、処理されるべきサンプル５を保持するサンプルホルダ４を包囲するヘリカルＲＦコイル２及び円筒形ＲＦサセプタ３を備え、その全てがチャンバ１内に収容される。チャンバの外部にあるレーザ源６が、ステアラブル合焦光学系８に進行する、上記のような非合焦レーザビーム７を生成し、それらは全てチャンバの「上方に」位置し、合焦光学系が合焦ビーム１０を生成し、合焦ビームがチャンバの上側にある窓９を通ってチャンバに入射し、サンプル５に達し、サンプルの表面上に１つ以上のレーザ加熱ゾーン１１を生成する。
図８に示される実施形態において、ＲＦ加熱構成要素は図７に示される実施形態の場合と同じであるが、レーザは、図５の実施形態と同様に、「側方」からチャンバに入射する。したがって、図８に示されるように、ＲＦ加熱は、サンプルホルダ４及びサンプル５を包囲する円筒形のＲＦ加熱コイル２及びＲＦサセプタ３によって与えられる。レーザ源６によって生成された非合焦レーザビーム７からステアラブルレーザ光学系８によって生成される合焦レーザビーム１０が、チャンバ１の側方にある窓９を通って入射し、その後、制御可能なレーザ方向変更ミラー１２によって、サンプル５上に制御可能に誘導され、１つ以上の所定のエリアに達し、サンプルの表面上に１つ以上のレーザ加熱ゾーン１１を与える。
利点及び新たな特徴
本発明の方法によって提供されるデュアルＲＦ／レーザアニーリングは、従来技術のアニーリング技法より優れた以下の利点を与える。
基準加熱状態と、パルスによる加熱状態とを切り離すことによって、アニーリングのより良好な制御及びより良好な精度を得ることができる。
レーザアニーリングによって特に、同じ複雑度で、バルク加熱方法をはるかに超えて、パラメータに応じて比較的容易に、局所的に非常に高い温度（２０００℃〜３０００℃）に到達できるようになる。
加熱及び冷却の速度を高めることによって、パルスを短くしても、高いピーク温度を加えることができるようになる。
レーザアニーリングの使用によって与えられる短縮されたパルス持続時間によれば、損傷又は分解が生じる時間が短縮されることに起因して、半導体材料が、より高い温度に耐えることができるようになり、すなわち、依然として準安定である間に材料をアニールできるようになる。
また、より高い温度に到達することにより、有害な欠陥複合体をより効率的に分解できるようになる。
半導体サンプルの改良された対称マルチサイクル急速熱アニーリングのための方法及び装置が説明されてきた。特定の実施形態、態様及び特徴が説明及び例示されてきたが、本明細書において説明された発明が、それらの実施形態、態様及び特徴にのみ限定されるのではなく、本明細書において説明され、特許請求される根底にある発明の趣旨及び範囲内にあるありとあらゆる変形例及び代替の実施形態も意図することは当業者には容易に理解されよう。本出願は、本明細書において説明され、特許請求される根底にある発明の趣旨及び範囲内のありとあらゆる変形例を意図しており、全てのそのような変形例及び代替の実施形態は、本開示の範囲及び趣旨の範囲内にあるとみなされる。

Claims (21)

  1. ワイドバンドギャップ半導体材料サンプル内の欠陥を除去し、注入ドーパント不純物を活性化するための方法であって、
    前記サンプルを第１の印加ガス圧Ｐ１下のエンクロージャの中に配置することと、
    第１のアニーリングステップにおいて、前記サンプルを第１の所定の定常温度Ｔ１であって、前記サンプルがそれより高い温度では圧力Ｐ１において熱力学的に不安定である温度Ｔｓより低い温度である第１の所定の定常温度Ｔ１まで加熱し、前記サンプル内の前記欠陥を除去し、前記注入ドーパント不純物を活性化し始めるように、前記サンプルを第１の所定の時間ｔ１にわたってＴ１に保持することと、
    時間ｔ１の満了後に、第２のアニーリングステップにおいて、前記サンプルを第２の印加ガス圧Ｐ２において第２の所定の温度Ｔ２に保持しながら、所定の数の温度パルス又は第２の所定の時間ｔ２のうちの一方にわたって、所定の電力を有する複数のレーザ照射であって、
    前記レーザ照射のそれぞれが、前記レーザが作用する前記サンプルのエリアの温度を、Ｔｓより高い所定の温度Ｔｍａｘまで上昇させ、
    前記サンプル内の前記欠陥を更に除去し、前記注入ドーパント不純物を更に活性化するために、各レーザ照射において、前記作用を受けたエリアの温度は、前記サンプルがＴｓとＴｍａｘとの間の温度において分解し始めることになる時間ｔｄより短い時間ｔｐだけ、Ｔｓより高い、複数のレーザ照射を前記サンプルに当てることと、
    前記所定の数の温度パルス又は前記所定の時間ｔ２の終了時に、前記サンプル内の前記欠陥の除去及び前記注入ドーパント不純物の活性化を完了するために、前記サンプルを、第３の所定の時間ｔ３にわたって、温度Ｔｓより低い第３の所定の定常温度Ｔ３に保持することと
    を含む、方法。
  2. 前記レーザ照射は複数のレーザパルスを含む、請求項１に記載の方法。
  3. 前記レーザ照射は複数のレーザ走査を含む、請求項１に記載の方法。
  4. 前記ワイドバンドギャップ半導体は、ＧａＮ、ＩｎＮ、ＡｌＮ、ＢＮのようなＩＩＩ族窒化物材料又はその合金である、請求項１に記載の方法。
  5. 前記ワイドバンドギャップ半導体はダイヤモンドである、請求項１に記載の方法。
  6. 前記ワイドバンドギャップ半導体はＳｉＣである、請求項１に記載の方法。
  7. Ｔ１、Ｔ２及びＴ３のそれぞれは、５０℃と、前記ワイドバンドギャップ材料サンプルが熱力学的に不安定になる温度との間にある、請求項１に記載の方法。
  8. ｔ１、ｔ２及びｔ３のそれぞれは、１分と１日との間にある、請求項１に記載の方法。
  9. Ｔｍａｘは、前記ワイドバンドギャップ材料サンプルの絶対融点の少なくとも０．７倍である、請求項１に記載の方法。
  10. 前記サンプルは、ＲＦ誘導加熱によって、定常温度Ｔ１、Ｔ２及びＴ３まで加熱される、請求項１に記載の方法。
  11. 前記レーザ照射はＣＯ２レーザによって与えられる、請求項１に記載の方法。
  12. 前記レーザ照射はエキシマレーザによって与えられる、請求項１に記載の方法。
  13. 前記サンプル内に異なる程度の欠陥除去及び／又は異なる注入ドーパント活性化を有する第１のエリア及び第２のエリアを生成するために、第１の所定の複数のレーザ照射を第１の電力Ｐｗ１において前記サンプルの第１の所定のエリアＡ１に加え、第２の複数のレーザ照射を第２の電力Ｐｗ２において前記サンプルの第２の所定のエリアＡ２に加えること、を更に含む、請求項１に記載の方法。
  14. ワイドバンドギャップ半導体材料サンプル内の欠陥を除去し、注入ドーパントを活性化するための装置であって、
    その一方の壁の中に窓を有する圧力チャンバと、
    前記チャンバ内の前記窓に対して所定の向きにおいて、前記ＩＩＩ族窒化物半導体材料サンプルを保持するように構成されるサンプルホルダと、
    前記サンプルの定常加熱を与える手段と、
    前記チャンバの外部に位置し、複数のレーザパルス又は走査を前記サンプル上に加えるように構成されるレーザ源と、
    前記レーザ源から、前記窓を通って、前記サンプルの所定のエリア上に合焦レーザビームとして前記サンプルに作用し、前記サンプルの表面にわたって走査又はラスター走査するビームを誘導するように構成されるステアラブル合焦光学系と
    を備える、装置。
  15. 前記サンプルは、前記窓が前記サンプルの上面の上方に位置するように位置し、前記レーザビームは、前記窓を通って進行し、サンプルの前記上面に直接達する、請求項１４に記載の装置。
  16. 前記ステアラブル合焦光学系は、前記圧力チャンバの外部に位置する、請求項１４に記載の装置。
  17. 前記ステアラブル合焦光学系は、前記圧力チャンバ内に位置する、請求項１４に記載の装置。
  18. 前記サンプルは、前記窓が前記サンプルの上面の側方に位置するように位置し、前記レーザビームは、前記窓を通って前記サンプルの前記上面の前記側方に向かって進行し、前記装置は、前記レーザビームを前記サンプルの前記上面上に誘導するように構成される制御可能な方向変更ミラーを更に備える、請求項１４に記載の装置。
  19. 前記サンプルの定常加熱を与える前記手段は、電圧源に動作可能に接続され、前記レーザが作用する前記表面の反対側にある前記サンプルの表面に隣接して位置する平坦なＲＦコイルである、請求項１４に記載の装置。
  20. 前記サンプルと前記レーザ源との間に位置するレーザサセプタを更に備え、前記レーザサセプタは、前記レーザサセプタが前記レーザサセプタの表面上に作用する前記レーザビームからの光を受けるときに、前記サンプルが加熱されるように構成される、請求項１４に記載の装置。
  21. 前記サンプルの定常加熱を与える前記手段は、前記サンプルホルダを包囲するヘリカルＲＦコイルである、請求項１４に記載の装置。

JP2020558461A 2018-05-04 2019-04-30 ワイドバンドギャップ半導体エレクトロニクスのための注入ドーパント活性化 Pending JP2021522676A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862666718P 2018-05-04 2018-05-04
US62/666,718 2018-05-04
PCT/US2019/029774 WO2019213001A1 (en) 2018-05-04 2019-04-30 Implanted dopant activation for wide bandgap semiconductor electronics

Publications (1)

Publication Number Publication Date
JP2021522676A true JP2021522676A (ja) 2021-08-30

Family

ID=68383899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020558461A Pending JP2021522676A (ja) 2018-05-04 2019-04-30 ワイドバンドギャップ半導体エレクトロニクスのための注入ドーパント活性化

Country Status (4)

Country Link
US (1) US10854457B2 (ja)
EP (1) EP3766095A4 (ja)
JP (1) JP2021522676A (ja)
WO (1) WO2019213001A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7262210B2 (ja) * 2018-11-21 2023-04-21 東京エレクトロン株式会社 凹部の埋め込み方法
US11201058B2 (en) 2019-07-26 2021-12-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy GaN devices with ion implanted ohmic contacts and method of fabricating devices incorporating the same
IT202100026678A1 (it) 2021-10-18 2023-04-18 Consiglio Nazionale Ricerche Procedimento di annealing laser assistito da rivestimento per la fabbricazione di dispositivi a semiconduttore ad ampia banda proibita

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227629A (ja) * 2006-02-23 2007-09-06 Ishikawajima Harima Heavy Ind Co Ltd 化合物半導体の活性化方法及び装置
JP2008072080A (ja) * 2006-08-18 2008-03-27 Kobe Steel Ltd 加熱装置
JP2011522400A (ja) * 2008-05-16 2011-07-28 マトソン テクノロジー カナダ インコーポレイテッド 加工品の破壊を防止する方法および装置
JP2012044046A (ja) * 2010-08-20 2012-03-01 Sumitomo Heavy Ind Ltd レーザアニール装置及びレーザアニール方法
JP2014146757A (ja) * 2013-01-30 2014-08-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法
WO2016079980A1 (ja) * 2014-11-18 2016-05-26 東洋炭素株式会社 ＳｉＣ基板処理方法
JP2016119470A (ja) * 2014-12-17 2016-06-30 ウルトラテック インク 超短期滞留時間でのレーザアニーリングシステム及び方法
WO2016114382A1 (ja) * 2015-01-16 2016-07-21 住友電気工業株式会社 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板
US20160233108A1 (en) * 2015-02-06 2016-08-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Defects Annealing and Impurities Activation in Semiconductors at Thermodynamically Non-Stable Conditions
JP2017041465A (ja) * 2015-08-17 2017-02-23 シンフォニアテクノロジー株式会社 誘導加熱装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW371776B (en) * 1995-10-15 1999-10-11 Semiconductor Energy Lab Co Ltd Laser irradiation apparatus and method
JPH09320961A (ja) * 1996-05-31 1997-12-12 Nec Corp 半導体製造装置及び薄膜トランジスタの製造方法
JP3917698B2 (ja) 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
US20030010775A1 (en) 2001-06-21 2003-01-16 Hyoung June Kim Methods and apparatuses for heat treatment of semiconductor films upon thermally susceptible non-conducting substrates
US20060260545A1 (en) * 2005-05-17 2006-11-23 Kartik Ramaswamy Low temperature absorption layer deposition and high speed optical annealing system
US7588990B2 (en) 2006-08-31 2009-09-15 Applied Materials, Inc. Dynamic surface annealing of implanted dopants with low temperature HDPCVD process for depositing a high extinction coefficient optical absorber layer
US8518808B2 (en) 2010-09-17 2013-08-27 The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in III-nitride compound
CN108701612B (zh) * 2016-02-01 2023-05-16 东京毅力科创株式会社 确定干法蚀刻工艺的后热处理的工艺完成的***和方法
US10062561B2 (en) * 2016-11-01 2018-08-28 Applied Materials, Inc. High-pressure annealing and reducing wet etch rates

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227629A (ja) * 2006-02-23 2007-09-06 Ishikawajima Harima Heavy Ind Co Ltd 化合物半導体の活性化方法及び装置
JP2008072080A (ja) * 2006-08-18 2008-03-27 Kobe Steel Ltd 加熱装置
JP2011522400A (ja) * 2008-05-16 2011-07-28 マトソン テクノロジー カナダ インコーポレイテッド 加工品の破壊を防止する方法および装置
JP2012044046A (ja) * 2010-08-20 2012-03-01 Sumitomo Heavy Ind Ltd レーザアニール装置及びレーザアニール方法
JP2014146757A (ja) * 2013-01-30 2014-08-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法
WO2016079980A1 (ja) * 2014-11-18 2016-05-26 東洋炭素株式会社 ＳｉＣ基板処理方法
JP2016119470A (ja) * 2014-12-17 2016-06-30 ウルトラテック インク 超短期滞留時間でのレーザアニーリングシステム及び方法
WO2016114382A1 (ja) * 2015-01-16 2016-07-21 住友電気工業株式会社 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板
US20160233108A1 (en) * 2015-02-06 2016-08-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Defects Annealing and Impurities Activation in Semiconductors at Thermodynamically Non-Stable Conditions
JP2017041465A (ja) * 2015-08-17 2017-02-23 シンフォニアテクノロジー株式会社 誘導加熱装置

Also Published As

Publication number Publication date
US10854457B2 (en) 2020-12-01
US20190341261A1 (en) 2019-11-07
EP3766095A1 (en) 2021-01-20
EP3766095A4 (en) 2021-12-15
WO2019213001A1 (en) 2019-11-07

Similar Documents

Publication Publication Date Title
US20170221712A1 (en) Laser annealing apparatus and laser annealing method
JP2021522676A (ja) ワイドバンドギャップ半導体エレクトロニクスのための注入ドーパント活性化
US4229232A (en) Method involving pulsed beam processing of metallic and dielectric materials
EP1872397B1 (en) System and method for dual wavelength thermal flux laser annealing
US7943534B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
US8652951B2 (en) Selective epitaxial germanium growth on silicon-trench fill and in situ doping
TW200807563A (en) Method of heat treatment for semiconductor
JP2007227629A (ja) 化合物半導体の活性化方法及び装置
JP5187771B2 (ja) 半導体基板の製造方法およびレーザアニール装置
JP5517832B2 (ja) レーザアニール装置及びレーザアニール方法
JP2012156390A (ja) レーザアニール方法及びレーザアニール装置
JP5534379B2 (ja) レーザアニール方法
US8357592B2 (en) Method and apparatus for manufacturing semiconductor substrate dedicated to semiconductor device, and method and apparatus for manufacturing semiconductor device
CN106663629B (zh) 扫描脉冲退火装置及方法
JP6372881B2 (ja) 不純物導入方法及び半導体素子の製造方法
JP5252505B2 (ja) レーザアニール装置
JP2010283219A (ja) 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法、半導体デバイスの製造装置
JP2012069748A (ja) レーザアニール方法及びレーザアニール装置
JP2024080162A (ja) 不純物導入方法及び不純物導入装置
Gelpey et al. An overview of ms annealing for deep sub-micron activation
US20170148726A1 (en) Semiconductor processing method and semiconductor device
CN115116833A (zh) 一种激光诱导单晶金刚石表面掺杂的装置及方法
Oesterlin et al. Laser annealing of doped semiconductors for ultra-shallow junctions: Systems for thermal processes in the ms range
JP2008306210A (ja) 半導体装置の製造方法
JP2008306211A (ja) 半導体装置の製造方法及びレーザアニーリング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231114