JP2021509226A - トランジスタ、およびメモリ・セルの高さ方向に延びるストリングのアレイ - Google Patents

トランジスタ、およびメモリ・セルの高さ方向に延びるストリングのアレイ Download PDF

Info

Publication number
JP2021509226A
JP2021509226A JP2020536234A JP2020536234A JP2021509226A JP 2021509226 A JP2021509226 A JP 2021509226A JP 2020536234 A JP2020536234 A JP 2020536234A JP 2020536234 A JP2020536234 A JP 2020536234A JP 2021509226 A JP2021509226 A JP 2021509226A
Authority
JP
Japan
Prior art keywords
insulating material
transistor according
hfo
channel
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020536234A
Other languages
English (en)
Other versions
JP7265552B2 (ja
Inventor
デイビッド エイチ ウェルズ
デイビッド エイチ ウェルズ
ルアン シー トラン
ルアン シー トラン
ジエ リー
ジエ リー
アニス エー カンデカール
アニス エー カンデカール
クーナル シュロトリ
クーナル シュロトリ
Original Assignee
マイクロン テクノロジー，インク．
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク．, マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2021509226A publication Critical patent/JP2021509226A/ja
Application granted granted Critical
Publication of JP7265552B2 publication Critical patent/JP7265552B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

トランジスタは、対向した第１および第２の側を有するチャネル材料を含む。ゲートは、チャネル材料の第１の側にあり、ゲート絶縁体は、ゲートとチャネル材料との間にある。第１の絶縁性材料は、対向した第１および第２の側を有し、第１の側が、チャネル材料の第２の側に隣接している。第１の絶縁性材料の組成物とは異なる組成物の第２の絶縁性材料は、第１の絶縁性材料の第２の側に隣接している。第２の絶縁性材料は、（ａ）、（ｂ）、および（ｃ）のうちの少なくとも１つを有し、ただし、（ａ）：第１の材料よりも低い酸素拡散率、（ｂ）：正味の正電荷、および（ｃ）：第１の材料よりも少なくとも２倍大きい剪断強度である。いくつかの実施形態では、メモリ・セルの高さ方向に延びるストリングのアレイは、そのようなトランジスタを備える。方法を含む他の実施形態が開示される。

Description

本明細書に開示された実施形態は、トランジスタ、メモリ・セルの高さ方向に延びるストリングのアレイ、トランジスタのチャネル領域を形成する方法、およびメモリ・アレイを形成するのに使用される方法に関する。
メモリは、集積回路の一種であり、データを記憶するためのコンピュータ・システムに使用される。メモリは、個々のメモリ・セルからなる１つまたは複数のアレイで製造され得る。メモリ・セルは、（ビット線、データ線、またはセンス線とも呼ばれ得る）デジット線、および（ワード線とも呼ばれ得る）アクセス線を用いて、書き込まれたり、読み出されたりすることができる。センス線は、アレイの列に沿ってメモリ・セルを導電的に相互接続することができ、アクセス線は、アレイの行に沿ってメモリ・セルを導電的に相互接続することができる。各メモリ・セルは、センス線とアクセス線の組合せを通じて固有的にアドレス指定することができる。
メモリ・セルは、揮発性、半揮発性、または不揮発性であり得る。不揮発性メモリ・セルは、電力がないときに長期間にわたってデータを記憶することができる。従来から、不揮発性メモリは、少なくとも約１０年の保持時間を有するメモリであることを特徴とする。揮発性メモリは、電力を消費し、したがってデータ記憶を維持するためにリフレッシュ／書き込みが行われる。揮発性メモリは、数ミリ秒以下の保持時間を有し得る。それにもかかわらず、メモリ・セルは、少なくとも２つの異なる選択可能な状態にメモリを保持または記憶するように構成されている。２進法では、これらの状態は、「０」または「１」のどちらかとみなされる。他の進法では、少なくとも一部の個々のメモリ・セルは、３つ以上の情報レベルまたは情報状態を記憶するように構成され得る。
電界効果トランジスタは、メモリ・セルに使用できる電子部品の一種である。これらのトランジスタは、その間に半導電性チャネル領域を有する一対の導電性ソース／ドレイン領域を備える。導電性ゲートが、チャネル領域に隣接し、そこから薄いゲート絶縁体によって隔てられている。ゲートに適している電圧の印加により、電流がチャネル領域を通じてソース／ドレイン領域の一方から他方へ流れることを可能にする。電圧がゲートから取り除かれると、電流は、チャネル領域を通じて流れるのが大きく防がれる。電界効果トランジスタは、ゲート絶縁体と導電性ゲートとの間のゲート構造の一部として、さらなる構造、例えば、可逆的にプログラム可能な電荷貯蔵領域を備えることもできる。
フラッシュ・メモリは、メモリの一種であり、現代のコンピュータおよび装置において多数の用途を有する。例えば、現代のパーソナル・コンピューターは、フラッシュ・メモリ・チップに記憶されたＢＩＯＳを有し得る。別の例として、コンピュータおよび他の装置は、従来のハード・ドライブに取って代わるソリッド・ステート・ドライブにフラッシュ・メモリを利用することがますます一般的になっている。さらに別の例として、フラッシュ・メモリは、それにより製造者が新しい通信プロトコルが標準化されるときにこの新しい通信プロトコルをサポートするとともに、強化された特徴について装置をリモートでアップグレードする能力を与えることができるので、無線電子装置に普及している。
ＮＡＮＤは、集積フラッシュ・メモリの基本アーキテクチャであり得る。ＮＡＮＤセル・ユニットは、メモリ・セルの直列の組合せに直列（この直列の組合せは、一般的にＮＡＮＤストリングと呼ばれる）に結合された少なくとも１つの選択デバイスを備える。ＮＡＮＤアーキテクチャは、可逆的にプログラム可能な垂直トランジスタを個々に備えた垂直にスタックしたメモリ・セルを３次元配置で備えるように構成され得る。
トランジスタは、メモリ回路以外の回路に使用される場合がある。
本発明の一実施形態によるメモリ・セルの高さ方向に延びるストリングのアレイの一部の概略断面図である。 図１の線２−２に沿った断面図である。 図１の線３−３に沿った断面図である。 本発明の一実施形態によるメモリ・セルの高さ方向に延びるストリングのアレイの一部の概略断面図である。 本発明の一実施形態によるトランジスタの概略断面図である。 本発明の一実施形態によるトランジスタの概略断面図である。 本発明の一実施形態によるプロセス中の基板構造の概略断面図である。 図７により示された加工ステップに続く加工ステップにおける図７の構造の図である。 図８により示された加工ステップに続く加工ステップにおける図８の構造の図である。
本発明の実施形態は、不揮発性トランジスタ、半揮発性トランジスタ、および揮発性トランジスタ（例えば、いずれの電荷貯蔵材料も持たない揮発性トランジスタ）を包含する。本発明の実施形態は、メモリ・セルの高さ方向に延びるストリングのアレイ、例えば、ＮＡＮＤメモリ・セルのストリングも包含する。本発明の実施形態は、トランジスタのチャネル領域を形成する方法、およびメモリ・アレイを形成するのに使用される方法も包含する。
やはり個々のトランジスタのメモリ・セルの高さ方向に延びるストリングのアレイに係る第１の例示の実施形態が、図１〜図３を参照して説明される。構造１０は、（すなわち、本明細書では電気的に）導電性／導体／伝導性材料、半導電性／半導体／半伝導性材料、または（すなわち、本明細書では電気的に）絶縁の／絶縁体／絶縁性材料のうちのいずれか１つまたは複数を含み得るベース基板１１を備える。様々な材料が、ベース基板１１の上に高さ方向に形成されている。材料は、図１〜図３に示された材料の高さ方向内側または高さ方向外側に離れていることができる。例えば、集積回路の他の部分的または全体的に製造される構成要素は、ベース基板１１の上方、辺り、または範囲内のどこかに与えられ得る。トランジスタのアレイの範囲内の構成要素を動作させる制御回路および／または他の周辺回路が、製造されてもよく、トランジスタ・アレイまたはサブ・アレイ内で全体的または部分的にであっても、またはなくてもよい。さらに、複数のサブ・アレイは、縦に並んで、または互いに対して他のやり方で独立して製造および動作することもできる。この文献では、「サブ・アレイ」は、アレイとみなすこともできる。
構造１０は、メモリ・セル３０の高さ方向に延びるストリング１４のアレイ１２を備える。ただ１つの単一のストリング１４が示されており、大抵、数百、数千、数万などのそのようなストリングがアレイ１２に含まれている。アレイ１２は、交互する絶縁階層１８とワード線階層２０との垂直スタック１６を備える。例示の階層２０は、導電性材料２２を含む。例には、元素金属（例えば、タングステン、チタン、銅など）、金属材料（例えば、金属窒化物、金属ケイ化物、金属炭化物など）、および導電性ドープされた半導電性材料（例えば、シリコン、ガリウムなど）を含むとともに、それらの混合物が含まれる。例示の階層１８は、絶縁材料２４（例えば、ドープ・二酸化シリコンまたは非ドープ・二酸化シリコン）を含む。アレイ１２は、図１に７つの垂直に交互する階層１８、２０を有するものとして示されているが、より少ないまたは大抵もっと多い（例えば、数ダース、数百などの）ものが形成され得る。したがって、より多くの階層１８および２０が、図示された階層の上方および／または下方にあり得る。階層１８および２０は、任意の適切な垂直厚さとすることができ、互いに対して同じまたは異なる垂直厚さを有することができる。一例として、階層１８および２０は、約１０ナノメートル（ｎｍ）から３００ｎｍの厚さをそれぞれ有することができる。
ワード線階層２０は、個々のメモリ・セル３０の制御ゲート領域２８に対応する示された図１の断面の端子端部２６を有する。メモリ・セル３０のおおよその位置は、図１に括弧で、および図３に破線の輪郭で示されており、図示された例では、メモリ・セル３０は、本質的にリング状または環状である。制御ゲート領域２８は、行方向に個々のワード線階層２０内で複数のストリング１４の複数のメモリ・セル３０を相互接続する（１つのみが、図３に示され、数字で指定されている）個々の制御ゲート線２９の一部であり得る。誘電材料２７（図３；例えば、二酸化シリコンおよび／または窒化シリコン）は、制御ゲート線２９間で横方向にある。代替の既存の構造または未開発の構造が使用されてもよい。例えば、図３に示された制御ゲート線２９を縦方向に真っ二つ（図示せず）に分岐させ、このようにしてそのような分岐した制御ゲート線が別々に制御可能である場合に別々に制御することができる２つのメモリ・セル（図示せず）を作り出すことによって、複数のメモリ・セル（図示せず）が、個々のワード線階層２０内で単一のストリング１４のまわりに形成されてもよい。
個々のメモリ・セル３０は、個々の制御ゲート領域２８に沿って高さ方向に延びる電荷ブロック領域３１と、個々の電荷ブロック領域３１に沿って高さ方向に延びる電荷貯蔵材料３４とを有する。電荷ブロックは、メモリ・セル内で以下の機能を有することができる。プログラム・モードでは、電荷ブロックは、電荷キャリアが電荷貯蔵材料（例えば、フローティング・ゲート材料、電荷トラップ材料など）から制御ゲートに向けて通ることを防ぐことができ、消去モードでは、電荷ブロックにより、電荷キャリアが制御ゲートから電荷貯蔵材料に流れ込むのを防ぐことができる。したがって、電荷ブロックは、個々のメモリ・セルの制御ゲート領域と電荷貯蔵材料との間の電荷移動を阻止するように機能することができる。図示されるような一例の電荷ブロック領域は、絶縁体材料３２（例えば、２５から８０オングストロームの例示の厚さを有する二酸化シリコンおよび／または１つまたは複数の高ｋ材料）を含む。さらなる例として、電荷ブロック領域は、（例えば、絶縁の電荷貯蔵材料３４と導電性材料２２との間に任意の異なる組成材料がない場合に）そのような電荷貯蔵材料が絶縁である電荷貯蔵材料（例えば、材料３４）の横方向（例えば、径方向）外側部分を備えることができる。それにもかかわらず、さらなる一例として、制御ゲートの電荷貯蔵材料と導電性材料の界面は、任意のセパレート組成絶縁体材料３２がない場合に電荷ブロック領域として機能するのに十分であり得る。さらに、絶縁体材料３２との組合せにおける導電性材料２２と材料３２（存在するとき）の界面は、電荷ブロック領域として一緒に機能することができ、代替としてまたはさらに、絶縁の電荷貯蔵材料（例えば、窒化シリコン材料３４）の横方向外側領域として一緒に機能することができる。
それにもかかわらず、一実施形態では、電荷ブロック領域３１は、スタック１６に沿って高さ方向におよびチューブ２３の形態で延びる絶縁体材料３２から形成される。一実施形態では、電荷貯蔵材料３４は、スタック１６に沿って高さ方向におよびチューブ２５の形態で延びる。電荷貯蔵材料３４は、任意の適切な組成物を含むことができ、いくつかの実施形態では、フローティング・ゲート材料（例えば、ドープ・シリコンまたは非ドープ・シリコン）、または電荷トラップ材料（例えば、窒化シリコン、金属ドットなど）を含むことができる。いくつかの実施形態では、電荷貯蔵材料３４は、窒化シリコンを含み得る、窒化シリコンから本質的になり得る、または窒化シリコンからなり得る。一例の厚さは、５０から８０オングストロームである。
個々のメモリ・セル３０は、スタック１６に沿って高さ方向にやはり延びるチャネル材料３６（理想的には、結晶）を含む。一実施形態では、チャネル材料３６は、チューブ２５の形態で同じように延びる。チャネル材料３６は、側面内側３７（例えば、径方向内側）と、側面外側３８（例えば、径方向外側）とを有する。いくつかの実施形態では、側３８および３７は、それぞれ対向した第１および第２の側３８および３７と呼ばれる。例示のチャネル材料３６は、シリコン、ゲルマニウム、およびいわゆるＩＩＩ族／Ｖ族半導体材料（例えば、ＧａＡｓ、ＩｎＰ、ＧａＰ、およびＧａＮ）のうちの１つまたは複数などの非ドープのまたは適切にドープされた結晶半導体材料を含む。
電荷通過材料４０（例えば、ゲート絶縁体）は、横方向（例えば、径方向）のチャネル材料３６と電荷貯蔵材料３４との間にある。一実施形態では、電荷通過材料４０は、スタック１６に沿って高さ方向におよびチューブ３３の形態で延びる。電荷通過材料４０は、例として、２つの絶縁体酸化物（例えば、二酸化シリコン）の間に挟まれた窒素含有材料（例えば、窒化シリコン）を有するバンドギャップ工学的構造であり得る。一例の厚さは、２５から８０オングストロームである。
構造１０は、対向した第１および第２の側４３および４４をそれぞれ有する第１の絶縁性材料４２を備える。一実施形態では、第１の絶縁性材料４２は、スタック１６に沿って高さ方向におよびチューブ３９の形態で延びる。第１の側４３は、（すなわち、第２の側４４よりずっともっと）チャネル材料３６の隣接した側面内側３７である。構造１０は、第１の絶縁性材料４２の組成物とは異なる組成物の第２の絶縁性材料４６を含み、それぞれ対向した第１および第２の側４７および４８を有する。一実施形態では、第２の絶縁性材料４６は、スタック１６に沿って高さ方向におよびチューブ４１の形態で延びる。第２の絶縁性材料４６は、第１の絶縁性材料４２の第２の側４４に隣接している。例示のメモリ・セル・ストリング１４は、径方向中央の固体誘電材料５０（例えば、スピン・オン誘電体、二酸化シリコン、および／または窒化シリコン）を備えるものとして示されている。代替として、およびほんの例として、メモリ・セル・ストリング１４の径方向中央部分は、空所（図示せず）を含むまたは固体材料（図示せず）を持たないことができる。
一実施形態では、第１の絶縁性材料４２は、ＳｉｘＯｙ（それぞれ０よりも大きいｘおよびｙ）、ＳｉｘＯｙＮｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、Ａｌ３Ｏ４、ＺｒＯ２、ＨｆＯ２、Ｐｒ２Ｏ３、およびＴａ２Ｏ５のうちの少なくとも１つを含み、それから本質的になり、またはそれからなり、第２の絶縁性材料４６は、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＮ、ＨｆＯｘＮｙ（それぞれ０よりも大きいｘおよびｙ）、ＨｆＹｘＯｙ（それぞれ０よりも大きいｘおよびｙ）、ＢＮ、ＡｌＮ、ＳｉＣ、ダイヤモンド、ダイヤモンド・ライク・カーボン、ＳｉｘＮｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＨｆｘＮｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＨｆＯｘＮｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＨｆＹｘＯｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＢＮｘＨｙ（それぞれ０よりも大きいｘおよびｙ）、およびＡｌＮｘＨｙ（それぞれ０よりも大きいｘおよびｙ）のうちの少なくとも１つを含む、それから本質的になる、またはそれからなる。一実施形態では、図示されるように、第１の絶縁性材料４２の第１の側４３は、チャネル材料３６の側面内側３７に直に接しており、ＳｉｘＯｙ、ＳｉｘＯｙＮｚ、Ａｌ３Ｏ４、ＺｒＯ２、ＨｆＯ２、Ｐｒ２Ｏ３、およびＴａ２Ｏ５のうちの少なくとも１つは、チャネル材料３６の側面内側３７に直に接している。一実施形態では、図示されるように、第２の絶縁性材料４６は、第１の絶縁性材料４２の第２の側４４に直に接しており、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＮ、ＨｆＯｘＮｙ、ＨｆＹｘＯｙ、ＢＮ、ＡｌＮ、ＳｉＣ、ダイヤモンド、ダイヤモンド・ライク・カーボン、ＳｉｘＮｙＨｚ、ＨｆｘＮｙＨｚ、ＨｆＯｘＮｙＨｚ、ＨｆＹｘＯｙＨｚ、ＢＮｘＨｙ、およびＡｌＮｘＨｙのうちの少なくとも１つは、第１の材料４２のＳｉｘＯｙ、ＳｉｘＯｙＮｚ、Ａｌ３Ｏ４、ＺｒＯ２、ＨｆＯ２、Ｐｒ２Ｏ３、およびＴａ２Ｏ５のうちの少なくとも１つに直に接している。一実施形態では、第１の絶縁性材料４２は、ＳｉｘＯｙ、ＳｉｘＯｙＮｚ、Ａｌ３Ｏ４、ＺｒＯ２、ＨｆＯ２、Ｐｒ２Ｏ３、およびＴａ２Ｏ５のうちの２つ以上を含む。一実施形態では、第２の絶縁性材料４６は、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＮ、ＨｆＯｘＮｙ、ＨｆＹｘＯｙ、ＢＮ、ＡｌＮ、ＳｉＣ、ダイヤモンド、ダイヤモンド・ライク・カーボン、ＳｉｘＮｙＨｚ、ＨｆｘＮｙＨｚ、ＨｆＯｘＮｙＨｚ、ＨｆＹｘＯｙＨｚ、ＢＮｘＨｙ、およびＡｌＮｘＨｙのうちの２つ以上を含む。他の実施形態に関連して本明細書に図示および／または説明されるような任意の他の属性または態様が使用されてもよい。
材料／領域２８、３１、３４、４０、３６、４２、および４６は、本発明の一実施形態によるトランジスタ５５の例示の一実施形態を構成し、そのような実施形態において、トランジスタ５５は、電荷貯蔵材料を含む不揮発性のプログラム可能なトランジスタである。
一実施形態では、材料４２および４６について上記の具体的に述べられた組成材料のいずれを含むかに関係なく、第２の絶縁性材料４６は、（ａ）、（ｂ）、および（ｃ）のうちの少なくとも１つを有し、ただし、（ａ）は、第１の材料４２よりも低い酸素拡散率であり、（ｂ）は、正味の正電荷（すなわち、負電荷がやはり存在し得るとしても正であり、一定の正電荷密度としても知られる全電荷または総電荷）であり、（ｃ）は、第１の材料４２よりも少なくとも２倍大きい剪断強度である。一実施形態では、第２の絶縁性材料４６は、（ａ）：第１の材料４２よりも低い酸素拡散率を有し、そのような一実施形態では、６００℃で５×１０−１１／ｃｍ２以下の酸素拡散率を有し、そのような一実施形態では、第１の材料４２よりも少なくとも２倍低い酸素拡散率を有し、そのような一実施形態では、第１の材料４２よりも少なくとも１０倍低い酸素拡散率を有する。一実施形態では、第２の絶縁性材料４６は、（ｂ）：正味の正電荷を有し、そのような一実施形態では、少なくとも５．０×１０１２／ｃｍ２の正味の正電荷を有する。一実施形態では、第２の絶縁性材料４６は、（ｃ）：第１の材料４２よりも少なくとも２倍大きい剪断強度を有し、そのような一実施形態では、少なくとも２００ＧＰａの剪断強度を有し、そのような一実施形態では、第１の材料４２よりも少なくとも４倍大きい剪断強度を有する。例として、いくつかの可能な第２の絶縁体材料４６の剪断強度は、Ｓｉ３Ｎ４：２５０から３１０ＧＰａ、Ａｌ２Ｏ３：４００ＧＰａ、ＢＮ：４４０ＧＰａ、ＡｌＮ：３５０ＧＰａ、ＳｉＣ：４８０ＧＰａ、ダイヤモンド：１０５０ＧＰａ、およびダイヤモンド・ライク・カーボン：２００ＧＰａである。例示のＳｉＯ２第１の材料は、５０から８０ＧＰａの典型的な剪断強度を有する。
一実施形態では、第２の絶縁性材料４６は、（ａ）、（ｂ）、および（ｃ）のうちの１つのみを有する。一実施形態では、第２の絶縁性材料４６は、（ａ）、（ｂ）、および（ｃ）のうちの２つのみを有する。一実施形態では、第２の絶縁性材料４６は、（ａ）、（ｂ）、および（ｃ）の３つ全部を有する。一実施形態では、チャネル材料３６は、結晶シリコンを含み、第１の絶縁性材料４２は、ＳｉｘＯｙ（それぞれ０よりも大きいｘおよびｙ）を含み、第２の絶縁性材料４６は、Ｓｉ３Ｎ４を含む。他の実施形態に関連して本明細書に図示および／または説明されるような任意の他の属性または態様が使用されてもよい。
図４は、メモリ・アレイ１２ａの別の例示の実施形態を例示する構造１０ａを示す。上述した実施形態と同じ番号が、適切な場所に使用されており、いくらかの構造の違いは、添字「ａ」を用いて示される。例示のメモリ・セル３０ａは、トランジスタ５５ａを個々に備える。例示の電荷ブロック材料３２ａ、電荷貯蔵材料３４ａ、およびゲート絶縁体材料４０ａは、構造１０ａにおける垂直スタック１６に全て沿って延びるのではない。電荷ブロック材料３２ａは、電荷貯蔵材料３４ａを部分的に囲む。他の実施形態に関連して本明細書に図示および／または説明されるような任意の他の属性または態様が使用されてもよい。
トランジスタ５５および５５ａは、例示の高さ方向に延びるトランジスタであり、これは、一実施形態では、垂直または垂直の１０°以内であることが知られている。代替の一例として、トランジスタは、高さ方向に延びるのではなく、例えば、図５に示されるように構造１０ｂの水平トランジスタ５５ｂであってもよい。上述した実施形態の同じ番号は、適切な場所に使用されており、いくらかの構造の違いは、添字「ｂ」を用いて、または異なる番号で示される。トランジスタ５５ｂは、制御ゲート２８ｂ、電荷ブロック領域３２ｂ、電荷貯蔵材料３４ｂ、および絶縁の電荷通過材料４０ｂを含む。一対のソース／ドレイン領域７０および７２は、半導体ベース材料７１内にある。チャネル領域３６ｂは、半導体ベース材料７１内に、およびソース領域７０とドレイン領域７２との間にあり、チャネル領域３６ｂは、電荷通過材料４０ｂの下にある。第１および第２の絶縁性材料４２ｂおよび４６ｂは、図示されるように与えられる。交互構造（例えば、半導体オン絶縁体）が使用され得るが、半導体材料７１はバルク材料として示される。他の実施形態に関連して本明細書に図示および／または説明されるような任意の他の属性または態様が使用されてもよい。
個々に図示および説明されるようなそれぞれの例示のトランジスタ５５、５５ａ、および５５ｂは、例えば制御ゲート、この制御ゲートに隣接した電荷ブロック領域、この電荷ブロック領域に隣接した電荷貯蔵材料、およびチャネル材料と電荷貯蔵材料との間のゲート絶縁体を備えた不揮発性のプログラム可能なトランジスタを含む。本発明の実施形態は、揮発性トランジスタも包含し、例えば、あるものは、いかなる電荷貯蔵材料も持たず、そのようなトランジスタのアレイを含む。一例として、図６は、構造１０ｃの代替の一実施形態の水平トランジスタ５５ｃを示す。上述した実施形態の同じ番号は、適切な場所に使用されており、いくらかの構造の違いは、添字「ｃ」を用いて示される。トランジスタ５５ｃは、ゲート２８ｃ（例えば、行方向［図示せず］に複数のトランジスタ［図示せず］を相互接続するアクセス線［別々に図示せず］）の一部として含み、図１〜図５の構造のいかなる電荷貯蔵材料も持たないものとして示される。もちろん、トランジスタ５５ｃは、水平に向けられる（図示せず）もの以外であってもよい。他の実施形態に関連して本明細書に図示および／または説明されるような任意の他の属性または態様が使用されてもよい。
本発明の一実施形態は、メモリ・アレイ、例えば、図１〜図４のいずれかの実施形態に示されるようなメモリ・アレイを形成するのに使用される方法を含む。例示のそのような方法は、図７〜図９を参照して説明され、それによって図１〜図３の例示の完成構造をもたらす。上述した実施形態からの同じ番号は、先の構造、領域など／その先の材料に使用されたものである。構造の実施形態を参照して本明細書に図示および／または説明されるようないずれかの属性または態様は、方法の実施形態に使用されてもよい。同様に、方法の実施形態を参照して本明細書に図示および／または説明されるようないずれかの属性または態様は、構造の実施形態に使用されてもよい。
図７を参照すると、そのようなものは、異なる組成材料の交互する階層１８および２０を含む垂直スタック１６を備えたアセンブリまたは構造１０を備える図１の構造の前の構造を示す。交互する階層（例えば、１８）の異なる（すなわち、少なくとも１つの）組成材料および対応するものの１つは、絶縁であり、例えば、絶縁材料２４を含む。例として、加工は、いわゆる「ゲート・ファースト」または「ゲート・ラスト」加工によって行われ得る。それにもかかわらず、アセンブリ／構造１０は、少なくとも導電性制御ゲート材料２２と、スタック１６を通じて高さ方向に延びる非結晶チャネル材料３６の中空チューブ３５とを備える。例示のチャネル材料は、上述したもののいずれかを含み、そのようなチャネル材料は、図示および説明したプロセスにおいてこの点で非結晶である。
図８を参照すると、絶縁体材料４２の中空チューブ３９は、これ以上で非結晶チャネル材料３６が結晶になる結晶化温度未満の温度で非結晶チャネル材料３６の中空チューブ３５の径方向内側（例えば、側３７）に隣接して形成されている。この文献では、「非結晶」は、少なくとも９０体積％の非結晶相を必要とし、「結晶」は、少なくとも９０体積％の結晶相を必要とする（すなわち、結晶相が１つであるか複数であるかにかかわらず、少なくとも９０体積％の全結晶度を意味する）。異なる半導体チャネル材料は、これ以上で非結晶から結晶へそのような転移／変換がある異なる結晶化温度を有する。そのようなものは、チャネル材料内の導電性を変更するドーパントの種類および／または量に一部応じ得る。例えば、単なる例として、非結晶元素シリコンは、約５７０℃の結晶化温度を有し、これは、そこに与えられるドーパントの種類および量に応じて約５３０℃まで低下し得る。絶縁体材料４２は、任意の適切な既存または未開発のやり方によって堆積することができる。一例は、５ｍＴｏｒｒから１０ｍＴｏｒｒの圧力、少なくとも１７５℃のチャック温度、および４０から３０００ｓｃｃｍの適切な前駆体の流量における誘導結合プラズマ炉内のＰＥＣＶＤである。
それにもかかわらず、３つ隣接した絶縁体材料４２を有する非結晶チャネル材料３６は、非結晶チャネル材料を結晶チャネル材料に変えるために結晶化温度以上の温度を受ける。方法の実施形態によれば、そのようなものは、第２の絶縁性材料４６（図８に図示せず）のいずれかがある場合にまたは無い場合に生じることも生じないこともあり得る。しかしながら、一実施形態では、絶縁性材料（例えば、第２の絶縁性材料４６）は、非結晶チャネル材料３６の側３７に直に接して形成される。それにもかかわらず、一実施形態では、非結晶チャネル材料は、元素形態のシリコンを含み、第１の絶縁性材料は、ＳｉＯ２を含み、元素形態のシリコンとＳｉＯ２の界面は、結晶化の前後に、１ｅＶあたり１０９から１０１３回のトラップ／ｃｍ２、一実施形態では、１ｅＶあたり１０９から１０１１回のトラップ／ｃｍ２の界面トラップの密度を有する。
図９を参照すると、一実施形態では、第２の絶縁性材料４６の中空チューブ４１は、絶縁体／第１の絶縁性材料４２の中空チューブ３９の径方向内側４４に隣接して形成されている。一実施形態では、第２の絶縁性材料４６の全部は、非結晶チャネル材料３６を結晶チャネル材料３６に変える前に形成される。代替の一実施形態では、第２の絶縁性材料４６の全部は、非結晶チャネル材料３６を結晶チャネル材料３６に変えた後に形成される。別の代替の実施形態では、第２の絶縁性材料４６の少なくとも一部は、非結晶チャネル材料３６を結晶チャネル材料３６に変える最中に形成される。続く処理は、図１に示されるように、例えば、固体誘電材料５０を有する構造の中央を満たすように行われ得る。
本発明による方法は、限定するものではないが水平構造を含む図１〜図３に示されたもの以外の構造を形成するために使用されてもよい。例えば、今説明したこの方法は、そのトランジスタが高さ方向に延びる、水平向きである、または他の向きであろうとなかろうと、トランジスタのチャネル領域を形成するのに使用されてもよい。
一実施形態では、非結晶チャネル材料は、基板の上に形成され、非結晶チャネル材料は、対向した第１および第２の側を有する。絶縁体材料は、これ以上で非結晶チャネル材料が結晶になる結晶化温度未満で（例えば、第２の側が露出されていない場合にはイオン注入を含む、および第２の側が露出されている場合には堆積による）非結晶チャネル材料の第２の側に隣接して形成される。３つ隣接した絶縁体材料を有する非結晶チャネル材料は、非結晶チャネル材料を結晶チャネル材料に変えるために結晶化温度以上の温度を受ける。他の実施形態に関連して本明細書に図示および／または説明されるような任意の他の属性または態様が使用されてもよい。
一実施形態では、第１の絶縁性材料は、これ以上で非結晶チャネル材料が結晶になる結晶化温度未満で非結晶チャネル材料の第２の側に隣接して形成される。第１の絶縁性材料は、対向した第１および第２の側を有する。第１の絶縁性材料の第１の側は、非結晶チャネル材料の第２の側に隣接している。第１のチャネル材料が形成されるものからの異なる組成物の第２のチャネル材料は、第１の絶縁性材料の第２の側に隣接している。３つ隣接した第１の絶縁性材料を有する非結晶チャネル材料は、非結晶チャネル材料を結晶チャネル材料に変えるために結晶化温度以上の温度を受ける。他の実施形態に関連して本明細書に図示および／または説明されるような任意の他の属性または態様が使用されてもよい。
本発明の方法の実施形態は、メモリ・セルの高さ方向に延びるストリングにおけるストリング電流の改善、プログラム可能な電荷貯蔵トランジスタ中を通り抜けるチャネルの改善、その結晶化前の非結晶チャネル材料の後側のパッシベーション、およびそこに直接対する絶縁体材料を用いたチャネルの後側の界面トラップの密度の減少のうちの任意の１つまたは複数という結果になり得る。
この文献では、別段の指定がない限り、「高さ方向」、「より高い」、「上側」、「下側」、「上部」、「頂点」、「底部」、「上方」、「下方」、「下」、「真下」、「上」、および「下方」は、概して垂直方向に対する。「水平」は、主基板面に沿ったおおよその方向（すなわち、１０度以内）を指し、製造中これに対して基板は処理されることになり得、垂直は、それにほぼ直交する方向である。「正確に水平」の言及は、主基板面に沿った方向（すなわち、そこからゼロ度）であり、製造中これに対して基板が処理されることになり得る。さらに、本明細書に使用されるとき「垂直の」および「水平」は、互いに対してほぼ直角の方向であり、３次元空間内の基板の向きに関係ない。さらに、「高さ方向に延びる」および「高さ方向に延びている」は、正確に水平から少なくとも４５°だけ離れるように角度付けられている方向を指す。さらに、電界効果トランジスタに関して「高さ方向に延びる」および「高さ方向に延びている」はトランジスタのチャネル長さの向きに対し、これに沿って電流は、ソース／ドレイン領域間で動作時に流れる。バイポーラ接合トランジスタの場合、「高さ方向に延びる」および「高さ方向に延びている」は、電流がエミッタとコレクタの間で動作時に沿って流れるベース長の向きを指す。
さらに、「ちょうど上」および「ちょうど下」は、２つの積み重ねられた領域／材料／構成要素が互いに対して少なくともいくらか横方向に（すなわち、水平に）重なり合うことを必要とする。また、「ちょうど」が先立っていない「上方」の使用は、他方の上方にある上記の領域／材料／構成要素のある一部が（すなわち、２つの上記の領域／材料／構成要素に何らかの横方向の重なり合いがあるかに関係なく）他方の高さ方向外向きにあることをただ要求する。類似的に、「ちょうど」が先立っていない「下に」の使用は、他方の下にある上記の領域／材料／構成要素のある一部が（すなわち、２つの上記の領域／材料／構成要素に何らかの横方向の重なり合いがあるかに関係なく）他方の高さ方向に内側にあることをただ要求する。
本明細書に示された材料、領域、および構造のいずれかは、均一であっても、または均一でなくてもよく、それもかかわらず、そのようなものが上にある任意の材料の上で連続的または断続的であり得る。さらに、特に定めがない限り、各材料は、任意の適切な技法または未開発の技法を用いて形成されてもよく、原子層の堆積、化学蒸着の堆積、物理蒸着の堆積、エピタキシャル成長、拡散ドーピング、およびイオン注入が例である。
さらに、「厚さ」はそれだけで（先行する方向の形容詞なし）は、異なる組成物の直接隣接した材料のまたは直接隣接した領域の最も近い表面から直角を成す所与の材料または領域を通じた平均直線距離として定義される。さらに、本明細書に説明された様々な材料または領域は、ほぼ一定の厚さまたは不定の厚さであり得る。不定の厚さの場合、厚さは、特段示されない限り、平均の厚さを指し、そのような材料または領域は、厚さが不定であるので、ある最小の厚さおよびある最大の厚さを有する。本明細書に使用されるとき、「異なる組成物」は、例えば、そのような材料または領域が均一でない場合、互いに直に接して得る２つの上記の材料また領域が、化学的および／または物理的に異なることをただ必要とする。２つの上記の材料または領域が、互いに直に接していない場合、「異なる組成物」は、そのような材料または領域が均一でない場合、互いに最も近い２つの上記の材料または領域のそれらの一部が、化学的および／または物理的に異なることをただ必要とする。この文献では、材料、領域、または構造は、上記の材料、領域、または構造の互いに対しての物理的タッチによる接触が少なくともいくらかあるときに、別のもの「に直に接している」。対照的に、「の上に」、「上に」、「隣接して」、「沿って」、および「直に」が先立っていない「接して」は、介在する材料、領域、または構造により、結果的に上記の材料、領域、または構造の互いに対する物理的タッチによる接触にならない構成だけでなく、「〜に直に接している」を包含する。
本明細書中、領域／材料／構成要素は、通常の動作において、電流が一方から他方へ連続的に流れることができる場合、互いに対して「電気的に結合」され、原子内部で起こる正電荷および／または負電荷が十分に生成されるときにそのようなものの移動によって主にそうなる。別の電子部品は、領域／材料／構成要素の間にあってもよく、および領域／材料／構成要素に電気的に結合されてもよい。対照的に、領域／材料／構成要素が「直接電気的に結合される」と呼ばれるとき、介在する電子部品は、直接電気的に結合された領域／材料／構成要素間に無い（例えば、ダイオード、トランジスタ、抵抗器、変換器、スイッチ、ヒューズなどは無い）。
さらに、「金属材料」は、元素金属、２つ以上の元素金属の混合物または合金、および任意の導電性金属化合物のいずれか１つまたは組合せである。
結論
いくつかの実施形態では、トランジスタは、対向した第１および第２の側を有するチャネル材料を含む。ゲートは、チャネル材料の第１の側にあり、ゲート絶縁体は、ゲートとチャネル材料との間にある。第１の絶縁性材料は、対向した第１および第２の側を有し、第１の側が、チャネル材料の第２の側に隣接している。第１の絶縁性材料の組成物とは異なる組成物の第２の絶縁性材料は、第１の絶縁性材料の第２の側に隣接している。第２の絶縁性材料は、（ａ）、（ｂ）、および（ｃ）のうちの少なくとも１つを有し、ただし、（ａ）：第１の材料よりも低い酸素拡散率、（ｂ）：正味の正電荷、および（ｃ）：第１の材料よりも少なくとも２倍大きい剪断強度である。いくつかの実施形態では、メモリ・セルの高さ方向に延びるストリングのアレイは、そのようなトランジスタを備える。
いくつかの実施形態では、トランジスタは、対向した第１および第２の側を有するチャネル材料を備える。ゲートは、チャネル材料の第１の側にあり、ゲート絶縁体は、ゲートとチャネル材料との間にある。第１の絶縁性材料は、対向した第１および第２の側を有し、第１の側が、チャネル材料の第２の側に隣接している。第１の絶縁性材料は、ＳｉｘＯｙ（それぞれ０よりも大きいｘおよびｙ）、ＳｉｘＯｙＮｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、Ａｌ３Ｏ４、ＺｒＯ２、ＨｆＯ２、Ｐｒ２Ｏ３、およびＴａ２Ｏ５のうちの少なくとも１つを含む。第１の絶縁性材料の組成物とは異なる組成物の第２の絶縁性材料は、第１の絶縁性材料の第２の側に隣接している。第２の絶縁性材料は、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＮ、ＨｆＯｘＮｙ（それぞれ０よりも大きいｘおよびｙ）、ＨｆＹｘＯｙ（それぞれ０よりも大きいｘおよびｙ）、ＢＮ、ＡｌＮ、ＳｉＣ、ダイヤモンド、ダイヤモンド・ライク・カーボン、ＳｉｘＮｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＨｆｘＮｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＨｆＯｘＮｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＨｆＹｘＯｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＢＮｘＨｙ（それぞれ０よりも大きいｘおよびｙ）、およびＡｌＮｘＨｙ（それぞれ０よりも大きいｘおよびｙ）のうちの少なくとも１つを含む。いくつかの実施形態では、メモリ・セルの高さ方向に延びるストリングのアレイは、そのようなトランジスタを備える。
いくつかの実施形態では、トランジスタのチャネル領域を形成する方法は、基板の上に非結晶チャネル材料を形成するステップを含む。非結晶チャネル材料は、対向した第１および第２の側を有する。絶縁体材料は、これ以上で非結晶チャネル材料が結晶になる結晶化温度未満で非結晶チャネル材料の第２の側に隣接して形成される。３つ隣接した絶縁体材料を有する非結晶チャネル材料は、非結晶チャネル材料を結晶チャネル材料に変えるために結晶化温度以上の温度を受ける。
いくつかの実施形態では、トランジスタのチャネル領域を形成する方法は、基板の上に非結晶チャネル材料を形成するステップを含む。非結晶チャネル材料は、対向した第１および第２の側を有する。第１の絶縁性材料は、これ以上で非結晶チャネル材料が結晶になる結晶化温度未満で非結晶チャネル材料の第２の側に隣接して形成される。第１の絶縁性材料は、対向した第１および第２の側を有する。第１の絶縁性材料の第１の側は、非結晶チャネル材料の第２の側に隣接している。第１の絶縁性材料の組成物とは異なる組成物の第２の絶縁性材料は、第１の絶縁性材料の第２の側に隣接して形成される。３つ隣接した第１の絶縁性材料を有する非結晶チャネル材料は、非結晶チャネル材料を結晶チャネル材料に変えるために結晶化温度以上の温度を受ける。
いくつかの実施形態では、メモリ・アレイを形成するのに使用される方法は、異なる組成材料の交互する階層を備える垂直スタックを含むアセンブリを形成するステップを含む。交互する階層の異なる組成材料および対応するものの一方は、絶縁である。アセンブリは、スタックを通じて高さ方向に延びる非結晶チャネル材料の中空チューブを備える。絶縁体材料の中空チューブは、これ以上で非結晶チャネル材料が結晶になる結晶化温度未満で非結晶チャネル材料の中空チューブの径方向内側に隣接して形成される。３つ隣接した絶縁体材料を有する非結晶チャネル材料は、非結晶チャネル材料を結晶チャネル材料に変えるために結晶化温度以上の温度を受ける。
いくつかの実施形態では、メモリ・アレイを形成するのに使用される方法は、異なる組成材料の交互する階層を備える垂直スタックを含むアセンブリを形成するステップを含む。交互する階層の異なる組成材料および対応するものの一方は、絶縁である。アセンブリは、スタックを通じて高さ方向に延びる非結晶チャネル材料の中空チューブを備える。第１の絶縁性材料の中空チューブは、これ以上で非結晶チャネル材料が結晶になる結晶化温度未満で非結晶チャネル材料の中空チューブの径方向内側に隣接して形成される。第２の絶縁性材料の中空チューブは、第１の絶縁性材料の中空チューブの径方向内側に隣接して形成される。３つ隣接した第１の絶縁性材料を有する非結晶チャネル材料は、非結晶チャネル材料を結晶チャネル材料に変えるために結晶化温度以上の温度を受ける。

Claims (36)

  1. 対向した第１および第２の側を有するチャネル材料と、
    前記チャネル材料の前記第１の側に隣接したゲートであって、ゲート絶縁体が前記ゲートと前記チャネル材料との間にある、ゲートと、
    対向した第１および第２の側を有する第１の絶縁性材料であって、前記第１の側が前記チャネル材料の前記第２の側に隣接している、第１の絶縁性材料と、
    前記第１の絶縁性材料の組成物とは異なる組成物の第２の絶縁性材料であって、前記第１の絶縁性材料の前記第２の側に隣接し、（ａ）、（ｂ）、および（ｃ）のうちの少なくとも１つを有する第２の絶縁性材料と
    を備えるトランジスタであって、
    （ａ）：前記第１の材料よりも低い酸素拡散率、
    （ｂ）：正味の正電荷、
    （ｃ）：前記第１の材料よりも少なくとも２倍大きい剪断強度
    である、トランジスタ。
  2. 前記第１の絶縁性材料は、前記チャネル材料の前記第２の側に直に接している、請求項１に記載のトランジスタ。
  3. 前記第２の絶縁性材料は、前記第１の絶縁性材料の前記第２の側に直に接している、請求項１に記載のトランジスタ。
  4. 前記第２の絶縁性材料は、（ａ）：前記第１の材料よりも低い酸素拡散率を有する、請求項１に記載のトランジスタ。
  5. 前記第２の絶縁性材料は、６００℃で５×１０−１１／ｃｍ２以下の酸素拡散率を有する、請求項４に記載のトランジスタ。
  6. 前記第２の絶縁性材料は、前記第１の材料よりも少なくとも２倍低い酸素拡散率を有する、請求項４に記載のトランジスタ。
  7. 前記第２の絶縁性材料は、前記第１の材料よりも少なくとも１０倍低い酸素拡散率を有する、請求項６に記載のトランジスタ。
  8. 前記第２の絶縁性材料は、（ｂ）：正味の正電荷を有する、請求項１に記載のトランジスタ。
  9. 前記第２の絶縁性材料は、少なくとも５．０×１０１２／ｃｍ２の正味の正電荷を有する、請求項８に記載のトランジスタ。
  10. 前記第２の絶縁性材料は、（ｃ）：前記第１の材料よりも少なくとも２倍大きい剪断強度を有する、請求項１に記載のトランジスタ。
  11. 前記第２の絶縁性材料は、少なくとも２００ＧＰａの剪断強度を有する、請求項１０に記載のトランジスタ。
  12. 前記第２の絶縁性材料は、前記第１の材料よりも少なくとも４倍大きい剪断強度を有する、請求項１０に記載のトランジスタ。
  13. 前記第２の絶縁性材料は、前記（ａ）、（ｂ）、および（ｃ）のうちの１つのみを有する、請求項１に記載のトランジスタ。
  14. 前記第２の絶縁性材料は、前記（ａ）、（ｂ）、および（ｃ）のうちの２つのみを有する、請求項１に記載のトランジスタ。
  15. 前記第２の絶縁性材料は、前記（ａ）、（ｂ）、および（ｃ）の３つ全部を有する、請求項１に記載のトランジスタ。
  16. 前記トランジスタは、水平である、請求項１に記載のトランジスタ。
  17. 前記トランジスタは、高さ方向に延びる、請求項１に記載のトランジスタ。
  18. 前記トランジスタは、垂直または垂直の１０°以内である、請求項１７に記載のトランジスタ。
  19. 前記チャネル材料は結晶シリコンを含み、前記第１の絶縁性材料はＳｉｘＯｙ（それぞれ０よりも大きいｘおよびｙ）を含み、前記第２の絶縁性材料はＳｉ３Ｎ４を含む、請求項１に記載のトランジスタ。
  20. 前記ゲートは、制御ゲートであり、前記トランジスタは、
    前記制御ゲートに隣接した電荷ブロック領域と、
    前記電荷ブロック領域に隣接した電荷貯蔵材料と、
    前記チャネル材料と前記電荷貯蔵材料との間にある前記ゲート絶縁体と
    を備える、請求項１に記載のトランジスタ。
  21. 揮発性である、請求項１に記載のトランジスタ。
  22. いかなる電荷貯蔵材料も持たない、請求項２１に記載のトランジスタ。
  23. 請求項１に記載のトランジスタのアレイ。
  24. 対向した第１および第２の側を有するチャネル材料と、
    前記チャネル材料の前記第１の側に隣接したゲートであって、ゲート絶縁体が前記ゲートと前記チャネル材料との間にある、ゲートと、
    対向した第１および第２の側を有する第１の絶縁性材料であって、前記第１の側が前記チャネル材料の前記第２の側に隣接し、ＳｉｘＯｙ（それぞれ０よりも大きいｘおよびｙ）、ＳｉｘＯｙＮｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、Ａｌ３Ｏ４、ＺｒＯ２、ＨｆＯ２、Ｐｒ２Ｏ３、およびＴａ２Ｏ５のうちの少なくとも１つを含む、第１の絶縁性材料と、
    前記第１の絶縁性材料の組成物とは異なる組成物の第２の絶縁性材料であって、前記第１の絶縁性材料の前記第２の側に隣接し、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＮ、ＨｆＯｘＮｙ（それぞれ０よりも大きいｘおよびｙ）、ＨｆＹｘＯｙ（それぞれ０よりも大きいｘおよびｙ）、ＢＮ、ＡｌＮ、ＳｉＣ、ダイヤモンド、ダイヤモンド・ライク・カーボン、ＳｉｘＮｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＨｆｘＮｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＨｆＯｘＮｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＨｆＹｘＯｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＢＮｘＨｙ（それぞれ０よりも大きいｘおよびｙ）、およびＡｌＮｘＨｙ（それぞれ０よりも大きいｘおよびｙ）のうちの少なくとも１つを含む、第２の絶縁性材料と
    を備えるトランジスタ。
  25. 前記第１の絶縁性材料の前記第１の側は、前記チャネル材料の前記第２の側に直に接しており、ＳｉｘＯｙ、ＳｉｘＯｙＮｚ、Ａｌ３Ｏ４、ＺｒＯ２、ＨｆＯ２、Ｐｒ２Ｏ３、およびＴａ２Ｏ５のうちの前記少なくとも１つは、前記チャネル材料の前記第２の側に直に接している、請求項２４に記載のトランジスタ。
  26. 前記第１の絶縁性材料は、ＳｉｘＯｙ、ＳｉｘＯｙＮｚ、Ａｌ３Ｏ４、ＺｒＯ２、ＨｆＯ２、Ｐｒ２Ｏ３、およびＴａ２Ｏ５のうちの前記少なくとも１つから本質的になる、請求項２５に記載のトランジスタ。
  27. 前記第２の絶縁性材料は、前記第１の絶縁性材料の前記第２の側に直に接しており、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＮ、ＨｆＯｘＮｙ、ＨｆＹｘＯｙ、ＢＮ、ＡｌＮ、ＳｉＣ、ダイヤモンド、ダイヤモンド・ライク・カーボン、ＳｉｘＮｙＨｚ、ＨｆｘＮｙＨｚ、ＨｆＯｘＮｙＨｚ、ＨｆＹｘＯｙＨｚ、ＢＮｘＨｙ、およびＡｌＮｘＨｙのうちの前記少なくとも１つは、前記第１の絶縁性材料のＳｉｘＯｙ、ＳｉｘＯｙＮｚ、Ａｌ３Ｏ４、ＺｒＯ２、ＨｆＯ２、Ｐｒ２Ｏ３、およびＴａ２Ｏ５のうちの前記少なくとも１つに直に接している、請求項２４に記載のトランジスタ。
  28. 前記第２の絶縁性材料は、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＮ、ＨｆＯｘＮｙ、ＨｆＹｘＯｙ、ＢＮ、ＡｌＮ、ＳｉＣ、ダイヤモンド、ダイヤモンド・ライク・カーボン、ＳｉｘＮｙＨｚ、ＨｆｘＮｙＨｚ、ＨｆＯｘＮｙＨｚ、ＨｆＹｘＯｙＨｚ、ＢＮｘＨｙ、およびＡｌＮｘＨｙのうちの前記少なくとも１つから本質的になる、請求項２７に記載のトランジスタ。
  29. 前記第１の絶縁性材料は、ＳｉｘＯｙ、ＳｉｘＯｙＮｚ、Ａｌ３Ｏ４、ＺｒＯ２、ＨｆＯ２、Ｐｒ２Ｏ３、およびＴａ２Ｏ５のうちの２つ以上を含む、請求項２４に記載のトランジスタ。
  30. 前記第２の絶縁性材料は、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＮ、ＨｆＯｘＮｙ、ＨｆＹｘＯｙ、ＢＮ、ＡｌＮ、ＳｉＣ、ダイヤモンド、ダイヤモンド・ライク・カーボン、ＳｉｘＮｙＨｚ、ＨｆｘＮｙＨｚ、ＨｆＯｘＮｙＨｚ、ＨｆＹｘＯｙＨｚ、ＢＮｘＨｙ、およびＡｌＮｘＨｙのうちの２つ以上を含む、請求項２４に記載のトランジスタ。
  31. 交互する絶縁階層とワード線階層との垂直スタックであって、前記ワード線階層は、個々のメモリ・セルの制御ゲート領域に対応する端子端部を有する、垂直スタックと、
    個々の前記制御ゲート領域に沿って高さ方向に延びる前記個々のメモリ・セルの電荷ブロック領域と、
    前記電荷ブロック領域の個々に沿って高さ方向に延びる前記個々のメモリ・セルの電荷貯蔵材料と、
    前記スタックに沿って高さ方向に延び、側面内側を有するチャネル材料と、
    前記チャネル材料と前記電荷貯蔵材料との間で横方向にある絶縁の電荷通過材料と、
    対向した第１および第２の側を有する第１の絶縁性材料であって、前記第１の側が前記チャネル材料の前記側面内側に隣接している、第１の絶縁性材料と、
    前記第１の絶縁性材料の組成物とは異なる組成物の第２の絶縁性材料であって、前記第１の絶縁性材料の前記第２の側に隣接し、（ａ）、（ｂ）、および（ｃ）のうちの少なくとも１つを有する第２の絶縁性材料と
    を備える、メモリ・セルの高さ方向に延びるストリングのアレイであって、
    （ａ）：前記第１の材料よりも低い酸素拡散率、
    （ｂ）：正味の正電荷、
    （ｃ）：前記第１の材料よりも少なくとも２倍大きい剪断強度
    である、アレイ。
  32. 前記第１の絶縁性材料は、前記チャネル材料の前記側面内側に直に接している、請求項３１に記載のアレイ。
  33. 前記第２の絶縁性材料は、前記第１の絶縁性材料の前記第２の側に直に接している、請求項３１に記載のアレイ。
  34. メモリ・セルの高さ方向に延びるストリングのアレイであって、
    交互する絶縁階層とワード線階層との垂直スタックであって、前記ワード線階層は、個々のメモリ・セルの制御ゲート領域に対応する端子端部を有する、垂直スタックと、
    個々の前記制御ゲート領域に沿って高さ方向に延びる前記個々のメモリ・セルの電荷ブロック領域と、
    前記電荷ブロック領域の個々に沿って高さ方向に延びる前記個々のメモリ・セルの電荷貯蔵材料と、
    前記スタックに沿って高さ方向に延び、側面内側を有するチャネル材料と、
    前記チャネル材料と前記電荷貯蔵材料との間で横方向にある絶縁の電荷通過材料と、
    対向した第１および第２の側を有する第１の絶縁性材料であって、前記第１の側が前記チャネル材料の前記側面内側に隣接し、ＳｉｘＯｙ（それぞれ０よりも大きいｘおよびｙ）、ＳｉｘＯｙＮｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、Ａｌ３Ｏ４、ＺｒＯ２、ＨｆＯ２、Ｐｒ２Ｏ３、およびＴａ２Ｏ５のうちの少なくとも１つを含む、第１の絶縁性材料と、
    前記第１の絶縁性材料の組成物とは異なる組成物の第２の絶縁性材料であって、前記第１の絶縁性材料の前記第２の側に隣接し、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＮ、ＨｆＯｘＮｙ（それぞれ０よりも大きいｘおよびｙ）、ＨｆＹｘＯｙ（それぞれ０よりも大きいｘおよびｙ）、ＢＮ、ＡｌＮ、ＳｉＣ、ダイヤモンド、ダイヤモンド・ライク・カーボン、ＳｉｘＮｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＨｆｘＮｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＨｆＯｘＮｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＨｆＹｘＯｙＨｚ（それぞれ０よりも大きいｘ、ｙ、およびｚ）、ＢＮｘＨｙ（それぞれ０よりも大きいｘおよびｙ）、およびＡｌＮｘＨｙ（それぞれ０よりも大きいｘおよびｙ）のうちの少なくとも１つを含む、第２の絶縁性材料と
    を備える、アレイ。
  35. 前記第１の絶縁性材料の前記第１の側は、前記チャネル材料の前記側面内側に直に接しており、ＳｉｘＯｙ、ＳｉｘＯｙＮｚ、Ａｌ３Ｏ４、ＺｒＯ２、ＨｆＯ２、Ｐｒ２Ｏ３、およびＴａ２Ｏ５のうちの前記少なくとも１つは、前記チャネル材料の前記側面内側に直に接している、請求項３４に記載のアレイ。
  36. 前記第２の絶縁性材料は、前記第１の絶縁性材料の前記第２の側に直に接しており、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＮ、ＨｆＯｘＮｙ、ＨｆＹｘＯｙ、ＢＮ、ＡｌＮ、ＳｉＣ、ダイヤモンド、ダイヤモンド・ライク・カーボン、ＳｉｘＮｙＨｚ、ＨｆｘＮｙＨｚ、ＨｆＯｘＮｙＨｚ、ＨｆＹｘＯｙＨｚ、ＢＮｘＨｙ、およびＡｌＮｘＨｙのうちの前記少なくとも１つは、前記第１の絶縁性材料のＳｉｘＯｙ、ＳｉｘＯｙＮｚ、Ａｌ３Ｏ４、ＺｒＯ２、ＨｆＯ２、Ｐｒ２Ｏ３、およびＴａ２Ｏ５のうちの前記少なくとも１つに直に接している、請求項３４に記載のアレイ。
JP2020536234A 2017-12-27 2018-12-13 トランジスタ、およびメモリ・セルの高さ方向に延びるストリングのアレイ Active JP7265552B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762610847P 2017-12-27 2017-12-27
US62/610,847 2017-12-27
PCT/US2018/065462 WO2019133277A1 (en) 2017-12-27 2018-12-13 Transistors and arrays of elevationally-extending strings of memory cells

Publications (2)

Publication Number Publication Date
JP2021509226A true JP2021509226A (ja) 2021-03-18
JP7265552B2 JP7265552B2 (ja) 2023-04-26

Family

ID=66541129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020536234A Active JP7265552B2 (ja) 2017-12-27 2018-12-13 トランジスタ、およびメモリ・セルの高さ方向に延びるストリングのアレイ

Country Status (5)

Country Link
US (2) US10297611B1 (ja)
JP (1) JP7265552B2 (ja)
KR (1) KR102419542B1 (ja)
CN (1) CN111512440B (ja)
WO (1) WO2019133277A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446681B2 (en) 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
KR102550588B1 (ko) * 2018-02-12 2023-07-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US11329064B2 (en) * 2020-06-16 2022-05-10 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11411118B2 (en) 2020-09-10 2022-08-09 Micron Technology, Inc. Integrated assemblies
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63174348A (ja) * 1987-01-14 1988-07-18 Agency Of Ind Science & Technol 積層構造半導体装置
JPH02110930A (ja) * 1988-10-19 1990-04-24 Matsushita Electric Works Ltd 半導体装置
JPH04109623A (ja) * 1990-08-29 1992-04-10 Nec Corp ｐｎ接合を有する半導体装置
JPH0574627A (ja) * 1991-09-11 1993-03-26 Toshiba Corp 低温構造体
JP2013222785A (ja) * 2012-04-16 2013-10-28 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2015053336A (ja) * 2013-09-05 2015-03-19 株式会社東芝 半導体装置およびその製造方法
JP2016225614A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065222A (en) 1987-11-11 1991-11-12 Seiko Instruments Inc. Semiconductor device having two-layered passivation film
US5990516A (en) 1994-09-13 1999-11-23 Kabushiki Kaisha Toshiba MOSFET with a thin gate insulating film
US6767655B2 (en) 2000-08-21 2004-07-27 Matsushita Electric Industrial Co., Ltd. Magneto-resistive element
JP3940560B2 (ja) 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2004039736A (ja) 2002-07-01 2004-02-05 Shinko Electric Ind Co Ltd 半導体チップの搭載装置および搭載方法
KR100598098B1 (ko) 2004-02-06 2006-07-07 삼성전자주식회사 매몰 절연 영역을 갖는 모오스 전계 효과 트랜지스터 및그 제조 방법
KR100634262B1 (ko) 2005-03-05 2006-10-13 삼성전자주식회사 복합 유전막을 갖는 반도체 장치의 제조 방법
JP2007005721A (ja) 2005-06-27 2007-01-11 Toshiba Corp 半導体装置およびその製造方法
FR2888399B1 (fr) 2005-07-05 2008-03-14 Commissariat Energie Atomique Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d'obtention d'une telle couche
KR100731752B1 (ko) 2005-09-07 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터
DE102006001493B4 (de) 2006-01-11 2007-10-18 Austriamicrosystems Ag MEMS-Sensor und Verfahren zur Herstellung
US20070218663A1 (en) 2006-03-20 2007-09-20 Texas Instruments Inc. Semiconductor device incorporating fluorine into gate dielectric
US20080150003A1 (en) * 2006-12-20 2008-06-26 Jian Chen Electron blocking layers for electronic devices
US7642616B2 (en) 2007-05-17 2010-01-05 Micron Technology, Inc. Tunnel and gate oxide comprising nitrogen for use with a semiconductor device and a process for forming the device
KR101281682B1 (ko) * 2007-08-29 2013-07-03 삼성전자주식회사 알루미늄 산화물층 형성방법 및 이를 이용한 전하 트랩형메모리 소자의 제조 방법
US7883931B2 (en) * 2008-02-06 2011-02-08 Micron Technology, Inc. Methods of forming memory cells, and methods of forming programmed memory cells
US7668010B2 (en) 2008-02-27 2010-02-23 Macronix International Co., Ltd. Flash memory having insulating liners between source/drain lines and channels
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US7968406B2 (en) 2009-01-09 2011-06-28 Micron Technology, Inc. Memory cells, methods of forming dielectric materials, and methods of forming memory cells
JP2011014824A (ja) 2009-07-06 2011-01-20 Elpida Memory Inc 半導体装置の製造方法
US9705028B2 (en) 2010-02-26 2017-07-11 Micron Technology, Inc. Light emitting diodes with N-polarity and associated methods of manufacturing
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
KR101160185B1 (ko) * 2010-04-26 2012-06-26 서울대학교산학협력단 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
US8928061B2 (en) * 2010-06-30 2015-01-06 SanDisk Technologies, Inc. Three dimensional NAND device with silicide containing floating gates
KR101744758B1 (ko) 2010-08-31 2017-06-09 삼성전자 주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102130009B (zh) 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
US8681555B2 (en) 2011-01-14 2014-03-25 Micron Technology, Inc. Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same
US8441855B2 (en) 2011-01-14 2013-05-14 Micron Technology, Inc. Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same
US20120286349A1 (en) 2011-05-13 2012-11-15 Globalfoundries Singapore Pte Ltd Non-Volatile Memory Device With Additional Conductive Storage Layer
KR101743661B1 (ko) 2011-06-01 2017-06-07 삼성전자 주식회사 서로 다른 두께의 게이트 절연막을 갖는 모스펫 소자 형성 방법
KR101608494B1 (ko) 2011-12-19 2016-04-01 인텔 코포레이션 전력 관리 및 무선 주파수 회로를 집적한 시스템 온 칩(soc) 구조용 iii족-n 트랜지스터
CN104011867B (zh) 2011-12-23 2016-12-07 英特尔公司 用于栅极凹进晶体管的iii-n材料结构
KR101916223B1 (ko) 2012-04-13 2018-11-07 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102144992B1 (ko) 2012-11-30 2020-08-18 삼성전자주식회사 반도체 물질과 이를 포함하는 트랜지스터 및 트랜지스터를 포함하는 전자소자
EP2738815B1 (en) 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
US9230987B2 (en) * 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US9318315B2 (en) 2013-07-15 2016-04-19 Globalfoundries Inc. Complex circuit element and capacitor utilizing CMOS compatible antiferroelectric high-k materials
CN103500763B (zh) 2013-10-15 2017-03-15 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
US20150194478A1 (en) 2014-01-03 2015-07-09 Micron Technology, Inc. Capacitors and Methods of Forming Capacitors
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9070481B1 (en) 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements
KR102244219B1 (ko) * 2014-09-29 2021-04-27 삼성전자주식회사 메모리 장치 및 그 제조 방법
US9230984B1 (en) 2014-09-30 2016-01-05 Sandisk Technologies Inc Three dimensional memory device having comb-shaped source electrode and methods of making thereof
US9449981B2 (en) 2014-10-21 2016-09-20 Sandisk Technologies Llc Three dimensional NAND string memory devices and methods of fabrication thereof
US9825051B2 (en) 2014-10-22 2017-11-21 Sandisk Technologies Llc Three dimensional NAND device containing fluorine doped layer and method of making thereof
US9385232B2 (en) 2014-10-23 2016-07-05 Globalfoundries Inc. FD devices in advanced semiconductor techniques
TWI695383B (zh) 2014-12-25 2020-06-01 日商半導體能源研究所股份有限公司 移位暫存器、半導體裝置及電子裝置
KR20160087479A (ko) * 2015-01-13 2016-07-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9478558B2 (en) * 2015-01-20 2016-10-25 Sandisk Technologies Llc Semiconductor structure with concave blocking dielectric sidewall and method of making thereof by isotropically etching the blocking dielectric layer
US9613975B2 (en) 2015-03-31 2017-04-04 Sandisk Technologies Llc Bridge line structure for bit line connection in a three-dimensional semiconductor device
WO2016189414A1 (en) 2015-05-22 2016-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10249498B2 (en) 2015-06-19 2019-04-02 Tokyo Electron Limited Method for using heated substrates for process chemistry control
KR102251815B1 (ko) 2015-07-02 2021-05-13 삼성전자주식회사 메모리 장치 및 메모리 시스템
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
KR20170006978A (ko) 2015-07-10 2017-01-18 에스케이하이닉스 주식회사 반도체 장치의 제조방법
US9754961B2 (en) 2015-09-11 2017-09-05 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9876025B2 (en) * 2015-10-19 2018-01-23 Sandisk Technologies Llc Methods for manufacturing ultrathin semiconductor channel three-dimensional memory devices
US9837504B2 (en) 2015-10-28 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of modifying capping layer in semiconductor structure
TWI611607B (zh) 2015-12-15 2018-01-11 旺宏電子股份有限公司 三維記憶體元件
US9741737B1 (en) * 2016-04-15 2017-08-22 Micron Technology, Inc. Integrated structures comprising vertical channel material and having conductively-doped semiconductor material directly against lower sidewalls of the channel material
KR20170127785A (ko) * 2016-05-12 2017-11-22 에스케이하이닉스 주식회사 메모리 장치의 제조 방법
KR102629466B1 (ko) 2016-09-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US10014311B2 (en) 2016-10-17 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells, methods of forming polysilicon, elevationally-extending strings of memory cells individually comprising a programmable charge storage transistor, and electronic components comprising polysilicon
KR102552461B1 (ko) * 2016-11-01 2023-07-06 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US10020363B2 (en) * 2016-11-03 2018-07-10 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
US10607850B2 (en) 2016-12-30 2020-03-31 American Air Liquide, Inc. Iodine-containing compounds for etching semiconductor structures
US10128265B2 (en) * 2017-01-18 2018-11-13 Micron Technology, Inc. Memory cells, integrated structures and memory arrays
US10446681B2 (en) * 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
US10192878B1 (en) * 2017-09-14 2019-01-29 Sandisk Technologies Llc Three-dimensional memory device with self-aligned multi-level drain select gate electrodes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63174348A (ja) * 1987-01-14 1988-07-18 Agency Of Ind Science & Technol 積層構造半導体装置
JPH02110930A (ja) * 1988-10-19 1990-04-24 Matsushita Electric Works Ltd 半導体装置
JPH04109623A (ja) * 1990-08-29 1992-04-10 Nec Corp ｐｎ接合を有する半導体装置
JPH0574627A (ja) * 1991-09-11 1993-03-26 Toshiba Corp 低温構造体
JP2013222785A (ja) * 2012-04-16 2013-10-28 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2015053336A (ja) * 2013-09-05 2015-03-19 株式会社東芝 半導体装置およびその製造方法
JP2016225614A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR102419542B1 (ko) 2022-07-11
CN111512440A (zh) 2020-08-07
CN111512440B (zh) 2023-11-03
KR20200094223A (ko) 2020-08-06
US20190267394A1 (en) 2019-08-29
US10297611B1 (en) 2019-05-21
JP7265552B2 (ja) 2023-04-26
US11011538B2 (en) 2021-05-18
WO2019133277A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
US10847538B2 (en) Methods of forming an array of elevationally-extending strings of memory cells
US10388665B1 (en) Methods of forming an array of elevationally-extending strings of memory cells having a stack comprising vertically-alternating insulative tiers and wordline tiers and horizontally-elongated trenches in the stack
US11075215B2 (en) Memory arrays and methods used in forming a memory array
US11031417B2 (en) Methods used in forming an array of elevationally-extending transistors
JP2021509226A (ja) トランジスタ、およびメモリ・セルの高さ方向に延びるストリングのアレイ
JP7113923B2 (ja) トランジスタのチャネル領域を形成する方法、及びメモリアレイを形成する際に使用される方法
US11037797B2 (en) Arrays of elevationally-extending strings of memory cells and methods used in forming an array of elevationally-extending strings of memory cells
TWI738211B (zh) 記憶體陣列及用以形成記憶體陣列之方法
US11056497B2 (en) Memory arrays and methods used in forming a memory array
US11856766B2 (en) Memory cell having programmable material comprising at least two regions comprising SiNx
US11538919B2 (en) Transistors and arrays of elevationally-extending strings of memory cells
US20220271127A1 (en) Transistors And Arrays Of Elevationally-Extending Strings Of Memory Cells

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200817

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230414

R150 Certificate of patent or registration of utility model

Ref document number: 7265552

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150