JP2021180472A - 整合回路、電力増幅回路 - Google Patents
整合回路、電力増幅回路 Download PDFInfo
- Publication number
- JP2021180472A JP2021180472A JP2020206817A JP2020206817A JP2021180472A JP 2021180472 A JP2021180472 A JP 2021180472A JP 2020206817 A JP2020206817 A JP 2020206817A JP 2020206817 A JP2020206817 A JP 2020206817A JP 2021180472 A JP2021180472 A JP 2021180472A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- power amplifier
- circuit
- capacitor
- matching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【課題】 電力増幅回路の効率を向上させることを目的とする。【解決手段】 電力増幅器から増幅信号が入力される入力端子と、出力端子と、一端が前記入力端子に接続され、他端が前記出力端子に接続される第1インダクタと、前記第1インダクタと並列に接続される第1キャパシタと、一端が前記入力端子に接続され、他端が接地に接続される第2インダクタと、前記第2インダクタと並列に接続される第1直列共振回路と、を備える。【選択図】図1
Description
本開示は、整合回路、電力増幅回路に関する。
携帯電話などの移動通信端末では、基地局へ送信するRF(Radio Frequency)信号を増幅する電力増幅回路を用いている。電力増幅回路は、その効率を向上させるために整合回路を備える。
特許文献1に記載の整合回路は、第1端子と第2端子を有する第1メタルトレースを備える。第1メタルトレースは、第1端子が電圧源に接続され、第2端子がパワーアンプ出力に接続されている。また、特許文献1に記載の整合回路は、第3端子と第4端子を有する第2メタルトレースを備える。第2メタルトレースの第3端子は、第1メタルトレースの第2端子に接続されている。第2のメタルトレースの第4端子は、出力端子に接続される。そして、第1メタルトレースには、キャパシタが並列に接続されている。
しかしながら、特許文献1に記載の整合回路では、パワーアンプの出力における2倍高調波インピーダンスが制御できないため、電力増幅回路の効率が低下する虞があった。
そこで、本開示は、電力増幅回路の効率を向上させることを目的とする。
本発明の一側面に係る整合回路は、電力増幅器から増幅信号が入力される入力端子と、出力端子と、一端が前記入力端子に接続され、他端が前記出力端子に接続される第1インダクタと、前記第1インダクタと並列に接続される第1キャパシタと、一端が前記入力端子に接続され、他端が接地に接続される第2インダクタと、前記第2インダクタと並列に接続される第1直列共振回路と、を備える。
本発明の一側面に係る整合回路は、第1電力増幅器と第2電力増幅器との間に設けられる整合回路であって、前記第1電力増幅器から増幅信号が入力される入力端子と、出力端子と、一端が前記入力端子に接続され、他端が前記出力端子に接続される第10インダクタと、前記第10インダクタと並列に接続される第6キャパシタと、一端が前記出力端子に接続され、他端が接地に接続される第11インダクタと、を備える。
本開示によれば、電力増幅回路の効率を向上させる整合回路を提供することができる。
以下、各図を参照しながら本開示の各実施形態について説明する。ここで、同一符号の回路素子は、同一の回路素子を示すものとし、重複する説明を省略する。
===第1実施形態に係る電力増幅回路100の構成===
図1は、第1実施形態に係る電力増幅回路100の構成の概要を示す図である。電力増幅回路100は、例えば、携帯電話等の移動体通信機に搭載され、入力信号RFinの電力を基地局に送信するために必要なレベルまで増幅し、これを出力信号RFoutとして出力する。入力信号RFinは、例えばRFIC(Radio Frequency Integrated Circuit)等により所定の通信方式に応じて変調された無線周波数(RF:Radio Frequency)信号である。入力信号RFinの通信規格は、例えば2G(第2世代移動通信システム)、3G(第3世代移動通信システム)、4G(第4世代移動通信システム)、5G(第5世代移動通信システム)、LTE(Long Term Evolution)−FDD(Frequency Division Duplex)、LTE−TDD(Time Division Duplex)、LTE−Advanced、又はLTE−Advanced Pro等を含み、周波数は、例えば数百MHz〜数十GHz程度である。なお、入力信号RFinの通信規格及び周波数はこれらに限られない。
図1は、第1実施形態に係る電力増幅回路100の構成の概要を示す図である。電力増幅回路100は、例えば、携帯電話等の移動体通信機に搭載され、入力信号RFinの電力を基地局に送信するために必要なレベルまで増幅し、これを出力信号RFoutとして出力する。入力信号RFinは、例えばRFIC(Radio Frequency Integrated Circuit)等により所定の通信方式に応じて変調された無線周波数(RF:Radio Frequency)信号である。入力信号RFinの通信規格は、例えば2G(第2世代移動通信システム)、3G(第3世代移動通信システム)、4G(第4世代移動通信システム)、5G(第5世代移動通信システム)、LTE(Long Term Evolution)−FDD(Frequency Division Duplex)、LTE−TDD(Time Division Duplex)、LTE−Advanced、又はLTE−Advanced Pro等を含み、周波数は、例えば数百MHz〜数十GHz程度である。なお、入力信号RFinの通信規格及び周波数はこれらに限られない。
電力増幅回路100は、例えば電力増幅器110および整合回路120を備える。
電力増幅器110は、それぞれ、入力されるRF信号を増幅して出力する。電力増幅器110は、整合回路(不図示)を通じて入力端子から入力される入力信号RFinを増幅して、RF信号RF1(増幅信号)を出力する。電力増幅器110は、それぞれ、例えばヘテロ接合バイポーラトランジスタ(Heterojunction Bipolar Transistor)などのトランジスタにより構成される。なお、電力増幅器110は、HBTの代わりに電界効果トランジスタ(Metal−oxide−semiconductor Field−Effect Transistor)で構成されてもよい。この場合、コレクタ、ベース、エミッタを、それぞれ、ドレイン、ゲート、ソースに読み替えればよい。なお、以下では、特に記載のない限り、トランジスタがHBTにより構成される場合を例として説明する。
整合回路120は、電力増幅回路100のインピーダンスと負荷のインピーダンスを整合させる。また、整合回路120は、例えば、偶数次高調波において負荷インピーダンスをゼロに近づけ、奇数次高調波において負荷インピーダンスを無限大に近づける。すなわち、整合回路120によって、電力増幅回路100は、F級として動作する。以下、整合回路120について詳細に説明する。
==整合回路120の構成==
図1に示すように、整合回路120は、電力増幅器110から、入力信号RFinが増幅されたRF信号が入力される入力端子121と、出力信号RFoutが出力される出力端子122とを備える。
図1に示すように、整合回路120は、電力増幅器110から、入力信号RFinが増幅されたRF信号が入力される入力端子121と、出力信号RFoutが出力される出力端子122とを備える。
整合回路120は、例えば第3次高調波の負荷インピーダンスを無限大に近づけるために、一端が入力端子121に接続され、他端が出力端子122に接続されるインダクタ123と、インダクタ123と並列に接続されるキャパシタ124とを備える。本発明における無限大とは、例えば、基本周波数における負荷インピーダンスに対して、約3倍以上となるインピーダンスと定義する。
また、整合回路120は、例えば、一端が入力端子121に接続され、他端が所定の電位127に接続されるインダクタ125と、インダクタ125と並列に接続される共振回路126とを備える。ここで、インダクタ125は、例えば、インダクタ123と磁界結合するように配置されていることが望ましい。これにより、整合回路120は、基本周波数における負荷インピーダンスを調整できる。
共振回路126は、例えば、直列共振回路であり、第2次高調波の負荷インピーダンスをゼロに近づける。本発明におけるゼロとは、例えば、基本周波数における負荷インピーダンスに対して、約3分の1となるインピーダンスと定義する。
ここで、インダクタ125の他端に接続される所定の電位127は、電力増幅器110に供給される電源とは異なるものであることが望ましく、例えばグランドである。
なお、インダクタ125の他端に接続される所定の電位127は、電力増幅器110に供給される電源であることを妨げない。この場合、電力増幅器110は、当該電源によって、RF信号の包絡線に応じて制御された可変電源電圧Vccを、電力増幅回路100に供給する。
以下、所定の電位を「グランド」として説明する。
==整合回路120の作用==
図2A、図2B、図3を参照しつつ、整合回路120の作用について説明する。図2Aは、整合回路の概要を示す図である。図2Bは、整合回路120の等価回路を示す図である。図3は、整合回路120の基本周波数におけるスミスチャートである。
図2A、図2B、図3を参照しつつ、整合回路120の作用について説明する。図2Aは、整合回路の概要を示す図である。図2Bは、整合回路120の等価回路を示す図である。図3は、整合回路120の基本周波数におけるスミスチャートである。
図2Aに示す整合回路120は、図2Bに示すような等価回路で表現できる。この等価回路に基づいて、整合回路120の基本周波数における、整合回路120のインピーダンスの動作について説明する。
図3では、一例として、出力端子122に50ohmの負荷インピーダンスが接続され、入力端子121から出力端子122を見た負荷インピーダンスが20ohmとなることにつき示す。
図3に示すように、負荷インピーダンスは、出力端子122からスタートしてキャパシタ124で容量性に移行された後、インダクタ1231によって実部付近に移行される。そして、負荷インピーダンスは、1:nの理想的なバランの作用によって、1/n2のインピーダンスに移行される。その後、インダクタ1251によって誘導性に移行され、さらに、インダクタ1252によって誘導性に移行される。そして、負荷インピーダンスは、共振回路126によって実部付近に戻される。
共振回路126は、インダクタとキャパシタとで構成される直接共振回路であり、第2次高調波の負荷インピーダンスをゼロに近づける。
また、インダクタ123とキャパシタ124とで形成される回路は、入力端子121から出力端子122を見た第3次高調波の負荷インピーダンスを無限大に近づける。
これにより、電力増幅回路100は、基本波周波数に影響を与えることなく、F級動作に近づけることにとなるため、電力効率を向上できる。
===第2実施形態に係る電力増幅回路200===
図4は、第2実施形態に係る電力増幅回路200の構成の一例を示す図である。なお、第2実施形態に係る電力増幅回路200は、上述の第1実施形態に係る電力増幅回路100と共通の事柄についての記述を省略し、異なる点についてのみ説明する。また、同様の構成による同様の作用効果につき、逐次言及しない。これらについては、以降の実施形態に係る電力増幅回路300、400、500、600、700、800、900おいても同様とする。
図4は、第2実施形態に係る電力増幅回路200の構成の一例を示す図である。なお、第2実施形態に係る電力増幅回路200は、上述の第1実施形態に係る電力増幅回路100と共通の事柄についての記述を省略し、異なる点についてのみ説明する。また、同様の構成による同様の作用効果につき、逐次言及しない。これらについては、以降の実施形態に係る電力増幅回路300、400、500、600、700、800、900おいても同様とする。
図4に示すように、電力増幅回路200の整合回路220は、整合回路120と比較して、共振回路126に替えて、第1共振回路226a、スイッチ226b、および第2共振回路226cを設けたものである。
第1共振回路226aは、例えば、直列共振回路であり、基本周波数に対する第2次高調波の負荷インピーダンスをゼロに近づける。
スイッチ226bは、第1共振回路226aと直列に接続される。
第2共振回路226cは、第1共振回路226aおよびスイッチ226bと並列に接続される。第2共振回路226cは、例えば、直列共振回路であり、基本周波数とは異なる周波数に対する第2次高調波の負荷インピーダンスをゼロに近づける。
整合回路220は、スイッチ226bがオフのとき、所定の周波数帯域において、入力端子221から出力端子222を見たときの第2次高調波の負荷インピーダンスをゼロに近づける。一方、整合回路220は、スイッチ226bがオンすると、所定の周波数帯域とは異なる周波数帯域において、入力端子221から出力端子222を見たときの第2次高調波の負荷インピーダンスをゼロに近づける。
これにより、整合回路220は、電力増幅回路200を広帯域化できる。
==第3実施形態に係る電力増幅回路300==
図5は、第3実施形態に係る電力増幅回路300の構成の一例を示す図である。
図5は、第3実施形態に係る電力増幅回路300の構成の一例を示す図である。
図5に示すように、電力増幅回路300の整合回路320は、整合回路120と比較して、共振回路326a、当該共振回路326aと並列に接続される、キャパシタ326b、インダクタ326cおよびスイッチ326dを設けたものである。
共振回路326aは、例えば、直列共振回路であり、2倍高調波の負荷インピーダンスをゼロに近づける。
キャパシタ326b、インダクタ326c、およびスイッチ326dは、直列に接続される。
インダクタ326cは、インダクタ323またはインダクタ325の少なくともいずれかと磁界結合するように配置されることが望ましい。この場合、スイッチ326dがオンすると、インダクタ326cに電流が流れ、磁界結合するインダクタ323またはインダクタ325のインダクタンス値が増減する。これにより、整合回路320は、基本周波数において、入力端子321から出力端子322を見たときの負荷インピーダンスを調整できる。さらに言うと、スイッチ326dのオンオフで負荷インピーダンスが動き、第2次高調波の負荷インピーダンスが生じた場合において、磁界結合による調整が可能となる。
==第4実施形態に係る電力増幅回路400==
図6は、第4実施形態に係る電力増幅回路400の構成の一例を示す図である。
図6は、第4実施形態に係る電力増幅回路400の構成の一例を示す図である。
図6に示すように、電力増幅回路400の整合回路420は、整合回路320と比較して、共振回路326aがキャパシタ426a、インダクタ426b、およびスイッチ426cで構成されている。
インダクタ426bは、インダクタ423またはインダクタ425の少なくともいずれかと磁界結合するように配置されることが望ましい。この場合、スイッチ426cがオンすると、インダクタ426bに電流が流れ、磁界結合するインダクタ423またはインダクタ425のインダクタンス値が増減する。
これにより、スイッチ426cをオンオフすることで、基本周波数における入力端子421から出力端子422を見たときの負荷インピーダンスの値を選択的に調整できる。すなわち、インダクタ423またはインダクタ425の少なくともいずれかと磁界結合するインダクタ426bによって、第2次高調波の負荷インピーダンスをゼロに近づけるとともに、基本周波数のインピーダンスも同時に調整できる。
==第5実施形態に係る電力増幅回路500==
==第5実施形態に係る電力増幅回路500==
図7は、第5実施形態に係る電力増幅回路500の構成の一例を示す図である。
図7に示すように、電力増幅回路500の整合回路520は、整合回路120と比較して、共振回路126に替えて、キャパシタ526a、インダクタ526b,526dおよびスイッチ526cで構成されているものである。
キャパシタ526aは、一端が整合回路520の入力端子521に接続される。
インダクタ526bは、一端がキャパシタ526aの他端に接続され、他端がスイッチ526cに接続される。
スイッチ526cは、一端がインダクタ526bの他端に接続され、他端がグランド527に接続される。
インダクタ526dは、一端がキャパシタ526aの他端に接続され、他端がグランド527に接続される。すなわち、インダクタ526dは、インダクタ526bおよびスイッチ526cと並列に接続されている。
整合回路520は、スイッチ526cがオフのとき、所定の周波数帯域において、入力端子521から出力端子522を見たときの第2次高調波の負荷インピーダンスをゼロに近づける。一方、整合回路520は、スイッチ522cがオンすると、所定の周波数帯域とは異なる周波数帯域において、入力端子521から出力端子522を見たときの第2次高調波の負荷インピーダンスをゼロに近づける。
これにより、整合回路520は、電力増幅回路500を広帯域化できる。
==第6実施形態に係る電力増幅回路600==
図8は、第6実施形態に係る電力増幅回路600の構成の一例を示す図である。
図8は、第6実施形態に係る電力増幅回路600の構成の一例を示す図である。
図8に示すように、電力増幅回路600の整合回路620は、整合回路520の共振回路526と比較して、キャパシタ526aをインダクタ626aに替えて、インダクタ526b,526dをキャパシタ626b,626dに替えたものである。
これにより、第5実施形態に係る電力増幅回路500と同様に、整合回路620は、電力増幅回路600を広帯域化できる。
==第7実施形態に係る電力増幅回路700==
図9は、第7実施形態に係る電力増幅回路700の構成の一例を示す図である。
図9は、第7実施形態に係る電力増幅回路700の構成の一例を示す図である。
図9に示すように、電力増幅回路700は、電力増幅回路100、200、300、400、500、600と比較して、電力増幅器710のエミッタとコレクタとを、インダクタ711aとキャパシタ711bとで構成される直列共振回路711で接続したものである。電力増幅器710のエミッタと直列共振回路711とは、共通のグランド713に接続されている。ここで、直列共振回路711は、例えば、電力増幅器710とともに半導体基板730上に形成されている。
各素子の接続関係の一例について具体的に説明する。インダクタ711aの一端は、電力増幅器710のコレクタと接続され、インダクタ711aの他端は、キャパシタ711bの一端と接続される。キャパシタ711bの他端は、電力増幅器710のエミッタと接続される。電力増幅器710のエミッタとキャパシタ711bの他端とは、グランド713に接続される。
また、図9においては、一例として、整合回路720の共振回路となるキャパシタ726a、インダクタ726b、スイッチ726cが直列に接続して構成されていることとするが、これに限定されず、例えば図1,図4〜図8に示す共振回路126、226、326、426、526、626であってもよい。
第7実施形態に係る電力増幅回路700では、直列共振回路711によって、スイッチ726cがオフのとき、所定の周波数帯域において、入力端子721から出力端子722を見たときの第2次高調波の負荷インピーダンスをゼロに近づける。一方、電力増幅回路700では、スイッチ726cがオンすると、所定の周波数帯域とは異なる周波数帯域において、入力端子721から出力端子722を見たときの第2次高調波の負荷インピーダンスをゼロに近づける。すなわち、電力増幅回路700では、二つの周波数帯域において負荷インピーダンスをゼロに近づけることができる。
そして、直列共振回路711が電力増幅器710のエミッタとともにグランド713に接続されることで、電力増幅回路700の動作周波数が高い場合においても、キャパシタ711bの容量を大きくできる。これは、直列共振回路711が電力増幅器710のエミッタとともにグランド713に接続されることで、グランド727とグランド713との間に生じる寄生インダクタの影響を排除できるためである。
動作周波数が高い場合の課題について、具体的に、図7に示す電力増幅回路500を例に挙げて説明する。図7に示すように、共振回路526のグランド527と、電力増幅器510のエミッタに接続されるグランド513との間に、基板上の配線の引き回しによって寄生インダクタが接続される。このため、電力増幅回路500の動作周波数が高い場合、当該寄生インダクタによって、キャパシタ526aを小さくしなければならない。これにより、第2次高調波のインピーダンスを低くできる周波数の帯域が狭くなる。
==第8実施形態に係る電力増幅回路800==
図10は、第8実施形態に係る電力増幅回路800の構成の一例を示す図である。
図10は、第8実施形態に係る電力増幅回路800の構成の一例を示す図である。
図10に示すように、電力増幅回路800は、図9に示す電力増幅回路700と比較して、直列共振回路811のインダクタ811aと、共振回路826のインダクタ826aとが磁界結合するように構成されている。
第8実施形態に係る電力増幅回路800では、共振回路826のスイッチ826cをオンオフすることで、インダクタ811aのインダクタンス値を増減できる。これにより、基板830上のインダクタ811aとキャパシタ811bとの直列共振回路811の共振周波数を調整できる。
==第9実施形態に係る電力増幅回路900==
図11は、第9実施形態に係る電力増幅回路900の構成の一例を示す図である。
図11は、第9実施形態に係る電力増幅回路900の構成の一例を示す図である。
図11に示すように、電力増幅回路900は、図1に示す電力増幅回路100と比較して、電力増幅器910への給電用の直流給電端子941を備える。
具体的には、直流給電端子941は、高周波成分を除去するためのシャントキャパシタ942を通じて接地944に接続される。直流給電端子941は、インダクタ943を通じて、直流カット用のキャパシタ928の一端と接続される。キャパシタ928の一端は入力端子921と接続される。また、キャパシタ928は、第1実施形態のインダクタ123およびインダクタ125に対応するインダクタ923およびインダクタ925と直列に接続される。なお、第9実施形態に係る電力増幅回路900においては、共振回路926に接続される所定の電位927はグランドである。
ここで、図11では、第9実施形態に係る電力増幅回路900における共振回路926が、図1に対応する共振回路126と同様の構成であるように示したが、これに限定されない。例えば、共振回路926は、図4〜図8に示す共振回路426、526、626,726、826であってもよく、各共振回路426、526、626、726、826が奏する効果も同様とする。
==第10実施形態に係る電力増幅回路1000==
図12を参照して、第10実施形態に係る電力増幅回路1000の構成について説明する。図12は、第10実施形態に係る電力増幅回路1000の構成の一例を示す図である。
図12を参照して、第10実施形態に係る電力増幅回路1000の構成について説明する。図12は、第10実施形態に係る電力増幅回路1000の構成の一例を示す図である。
図12に示すように、電力増幅回路1000は、図1に示す電力増幅回路100と比較して、ドライバ段の電力増幅器(以下、「ドライバアンプ1010」という)と出力段の電力増幅器(以下、「出力アンプ1011」という)とを含み、ドライバアンプ1010と出力アンプ1011との間に、整合回路1020を備える。また、整合回路1020は、電力増幅回路100の整合回路120と比較して、例えば第2次高調波における負荷インピーダンスを無限大に近づけるように構成されている。電力増幅回路1000は、例えば、ドライバアンプ1010と整合回路1020との間にキャパシタ1030を備える。キャパシタ1030は、例えば直流成分をカットする。また、キャパシタ1030は、例えばドライバアンプ1010の負荷インピーダンスの基本波成分を調整する。
図12に示すように、整合回路1020は、ドライバアンプ1010から、入力信号RFinが増幅されたRF信号が入力される入力端子1021と、出力アンプ1011に出力信号RFoutが出力される出力端子1022とを備える。整合回路1020は、例えば、一端が入力端子1021に接続され、他端が出力端子1022に接続されるインダクタ1023と、インダクタ1023と並列に接続されるキャパシタ1024とを備える。整合回路1020は、インダクタ1023およびキャパシタ1024によって、例えば第2次高調波の負荷インピーダンスを無限大に近づけるように構成されている。本実施例では、インダクタ1023およびキャパシタ1024で2次高調波の負荷インピーダンスを無限大にしているが、第n次(n:2以上の自然数)高調波の負荷インピーダンスを無限大にしても良い。
また、整合回路1020は、例えば、一端が出力端子1022に接続され、他端が接地1026に接続されるインダクタ1025を備える。ここで、インダクタ1025は、例えば、インダクタ1023と磁界結合するように配置されていることが望ましい。これにより、整合回路1020は、例えば、基本波の周波数帯における負荷インピーダンスを調整できる。
次に、図13を参照して、ドライバアンプ1010から見た基本波の周波数帯および第2次高調波の周波数帯における負荷インピーダンスの概要について説明する。図13は、ドライバアンプ1010から見た周波数の変化に対する負荷インピーダンスの一例を示すスミスチャートである。図13では、太い破線において基本波の周波数帯における負荷インピーダンスの動きを示し、太い実線において第2次高調波の周波数帯における負荷インピーダンスの動きを示す。
図13では、基本波の周波数帯のスミスチャート上の領域R1において、広帯域化が図られていることを示している。また、図13では、第2次高調波の周波数帯のスミスチャート上の領域R2において、負荷インピーダンスが無限大に近づくことを示している。ここで、領域R2における負荷インピーダンスが無限大に近づくといことは、例えば、領域R1における負荷インピーダンスに対して、2倍以上の負荷インピーダンスを示すことである。このように、第10実施形態に係る電力増幅回路1000は、インダクタ1023およびインダクタ1025で形成されるバランによって、基本波の周波数帯で負荷インピーダンスを広帯域化できる。また、第10実施形態に係る電力増幅回路1000は、インダクタ1023およびキャパシタ1024で形成される並列共振回路によって、第2次高調波の周波数帯で負荷インピーダンスを無限大に近づける。これにより、電力増幅回路1000はその効率を向上できる。
==整合回路10200の作用==
次に、図14、図15を参照しつつ、基本波の周波数帯において負荷インピーダンスを広帯域化する整合回路1020の作用について詳細に説明する。図14は、第10実施形態に係る整合回路1020の等価回路を示す図である。図15は、第10実施形態に係る整合回路1020の基本波の周波数帯における負荷インピーダンスの動きの一例を示すスミスチャートである。
次に、図14、図15を参照しつつ、基本波の周波数帯において負荷インピーダンスを広帯域化する整合回路1020の作用について詳細に説明する。図14は、第10実施形態に係る整合回路1020の等価回路を示す図である。図15は、第10実施形態に係る整合回路1020の基本波の周波数帯における負荷インピーダンスの動きの一例を示すスミスチャートである。
図12に示す整合回路1020は、図14に示すような等価回路で表現できる。図14において、便宜上、インダクタ1023のインダクタンスを“L1”とし、インダクタ1025のインダクタンスを“L2”とし、インダクタ1023とインダクタ1025との結合係数を“k”とし、出力アンプ1011のベースバラスト容量を“Cbb”とし、キャパシタ1024のキャパシタンスを“C2”とし、キャパシタ1030のキャパシタンスを“C1”として説明する。そして、図14では、例えば、整合回路1020において、インダクタ1025のインダクタンス値が小さく、出力端子1022から出力アンプ1011を見たインピーダンス、及び出力端子1022からインダクタ1023側を見たインピーダンスよりも、出力端子1022からインダクタ1025を見た時のインピーダンスが十分小さい場合の等価回路が示されるものとする。この等価回路に基づいて、図15を参照して、基本波の周波数帯における、ドライバアンプ1010から見た負荷インピーダンスの動作について説明する。
図15では、基本波における周波数が低い順に、周波数f1、周波数f2、周波数f3、周波数f4、周波数f5とする。なお、図15では、便宜上、“C1”及び“C2”による負荷インピーダンスの動きを省略し、又、1:nのバランの作用を無視する。
まず、周波数f1における負荷インピーダンスの動きについて説明する。図15に示すように、負荷インピーダンスは、点Oからスタートして“Cbb”の容量性で点f11に移行されて、直列の(1−k)・L1の誘導性で点f12に戻されて、並列のk・L1の容量性で点f13に移行されて、直列の(1−k)・L2の誘導性で点f14に移行される。同様に、周波数f2〜f5のそれぞれの負荷インピーダンスは、点Oからスタートして、点f21から点f24に、点f31から点f34に、点f41から点f44に、点f51から点f54に移行される。図15では、点f14〜点f54を順に結ぶと、負荷インピーダンスがスミスチャート上で集まることが示される。このように、図15に示すように点f14〜点f54を順に結ぶことによりスミスチャート上に巻きができることで、f24〜f54が示す周波数において負荷インピーダンスが一定になる。パワーアンプは、その出力負荷インピーダンスの周波数依存が少ない場合、広帯域なパワー特性を示すことから、図15に示すように負荷インピーダンスが一定になることで、広帯域なパワーアンプの動作が実現できる。すなわち、図15では、電力増幅回路1000において、基本波の周波数帯でドライバアンプ1010から見た負荷インピーダンスが広帯域化される。
<<第1変形例>>
図16を参照して、第10実施形態に係る電力増幅回路1000の第1変形例の構成について説明する。図16は、第10実施形態に係る電力増幅回路1000の第1変形例の構成の一例を示す図である。図16に示すように、第1変形例に係る電力増幅回路1000aの整合回路1020aは、図12に示す電力増幅回路1000の整合回路1020と比較して、インダクタ1023と並列に接続される、複数のキャパシタで構成されるキャパシタ1024aを備える。それぞれのキャパシタ1024aには、直列にスイッチ1024bが接続される。これにより、インダクタ1023と、キャパシタ1024aとで形成される並列共振回路の共振周波数を調整できる。
図16を参照して、第10実施形態に係る電力増幅回路1000の第1変形例の構成について説明する。図16は、第10実施形態に係る電力増幅回路1000の第1変形例の構成の一例を示す図である。図16に示すように、第1変形例に係る電力増幅回路1000aの整合回路1020aは、図12に示す電力増幅回路1000の整合回路1020と比較して、インダクタ1023と並列に接続される、複数のキャパシタで構成されるキャパシタ1024aを備える。それぞれのキャパシタ1024aには、直列にスイッチ1024bが接続される。これにより、インダクタ1023と、キャパシタ1024aとで形成される並列共振回路の共振周波数を調整できる。
<<第2変形例>>
図17を参照して、第10実施形態に係る電力増幅回路1000の第2変形例の構成について説明する。図17は、第10実施形態に係る電力増幅回路1000の第2変形例の構成の一例を示す図である。図17に示すように、第2変形例に係る電力増幅回路1000bの整合回路1020bは、図12に示す電力増幅回路1000の整合回路1020と比較して、一端がドライバアンプ1010のコレクタ(出力端子)に接続され、他端が接地1028に接続される共振回路1027を備える。共振回路1027は、例えば、キャパシタとインダクタとで形成される直列共振回路であり、例えば第3次高調波の負荷インピーダンスをゼロに近づける。これにより、電力増幅回路1000bの効率を向上できる。なお、実施例では、第3次高調波に対応しているが、第n次高調波に設定してもよい。
図17を参照して、第10実施形態に係る電力増幅回路1000の第2変形例の構成について説明する。図17は、第10実施形態に係る電力増幅回路1000の第2変形例の構成の一例を示す図である。図17に示すように、第2変形例に係る電力増幅回路1000bの整合回路1020bは、図12に示す電力増幅回路1000の整合回路1020と比較して、一端がドライバアンプ1010のコレクタ(出力端子)に接続され、他端が接地1028に接続される共振回路1027を備える。共振回路1027は、例えば、キャパシタとインダクタとで形成される直列共振回路であり、例えば第3次高調波の負荷インピーダンスをゼロに近づける。これにより、電力増幅回路1000bの効率を向上できる。なお、実施例では、第3次高調波に対応しているが、第n次高調波に設定してもよい。
===まとめ===
本開示の例示的な実施形態に係る電力増幅回路100の整合回路120は、電力増幅器110から増幅信号が入力される入力端子121と、出力端子122と、一端が入力端子121に接続され、他端が出力端子122に接続されるインダクタ123(第1インダクタ)と、インダクタ123(第1インダクタ)と並列に接続されるキャパシタ124(第1キャパシタ)と、一端が入力端子121に接続され、他端が所定の電位127(接地)に接続されるインダクタ125(第2インダクタ)と、インダクタ125(第2インダクタ)と並列に接続される共振回路126(第1直列共振回路)と、を備える。これにより、整合回路120は、電力増幅回路100の効率を向上させることができる。
本開示の例示的な実施形態に係る電力増幅回路100の整合回路120は、電力増幅器110から増幅信号が入力される入力端子121と、出力端子122と、一端が入力端子121に接続され、他端が出力端子122に接続されるインダクタ123(第1インダクタ)と、インダクタ123(第1インダクタ)と並列に接続されるキャパシタ124(第1キャパシタ)と、一端が入力端子121に接続され、他端が所定の電位127(接地)に接続されるインダクタ125(第2インダクタ)と、インダクタ125(第2インダクタ)と並列に接続される共振回路126(第1直列共振回路)と、を備える。これにより、整合回路120は、電力増幅回路100の効率を向上させることができる。
また、電力増幅回路100の整合回路120は、インダクタ125(第2インダクタ)の他端に接続される所定の電位127(接地)は、電力増幅器110に供給される電源とは異なる。これにより、整合回路120は、電力増幅回路100の効率を向上させることができる。
また、電力増幅回路100の整合回路120は、インダクタ125(第2インダクタ)の他端に接続される所定の電位127(接地)は、電力増幅器110に供給される電源である。これにより、整合回路920は、電力増幅回路900の効率を向上させることができる。
また、電力増幅回路200の整合回路220の共振回路226(第1直列共振回路)は、第1共振回路226a(第2直列共振回路)と、第1共振回路226a(第2直列共振回路)と直列に接続されるスイッチ226b(第1スイッチ)と、第1共振回路226a(第2直列共振回路)およびスイッチ226b(第1スイッチ)と並列に接続される第2共振回路226c(第3直列共振回路)と、を有する。これにより、整合回路220は、電力増幅回路200を広帯域化できる。
また、電力増幅回路300の整合回路320の共振回路(第1共振回路226aに対応する共振回路)(第2直列共振回路)は、キャパシタ326b(第1キャパシタ)と、キャパシタ326b(第1キャパシタ)と直列に接続されるインダクタ326c(第3インダクタ)と、を有する。これにより、整合回路320は、基本周波数において、入力端子321から出力端子322を見たときの負荷インピーダンスを調整できるため、電力増幅回路300の効率を向上させることができる。
また、電力増幅回路400の整合回路420の共振回路(図5の第2共振回路226cに対応する共振回路)(第3直列共振回路)は、キャパシタ426a(第2キャパシタ)と、キャパシタ426a(第2キャパシタ)と直列に接続されるスイッチ426c(第2スイッチ)と、スイッチ426c(第2スイッチ)と直列に接続されるインダクタ426b(第4インダクタ)と、を有する。これにより、スイッチ426cをオンオフすることで、基本周波数における入力端子421から出力端子422を見たときの負荷インピーダンスの値を選択的に調整できるため、電力増幅回路400の効率を向上させることができる。
また、電力増幅回路500の整合回路520の共振回路526(第1直列共振回路)は、キャパシタ526a(第3キャパシタ)と、キャパシタ526a(第3キャパシタ)と直列に接続されるインダクタ526b(第5インダクタ)と、インダクタ526b(第5インダクタ)と直列に接続されるスイッチ526c(第3スイッチ)と、インダクタ526b(第5インダクタ)およびスイッチ526c(第3スイッチ)と並列に接続されるインダクタ526d(第6インダクタ)と、を有する。これにより、整合回路520は、電力増幅回路500を広帯域化できる。
また、電力増幅回路600の整合回路620の共振回路626(第1直列共振回路)は、インダクタ626a(第7インダクタ)と、インダクタ626a(第7インダクタ)と直列に接続されるキャパシタ626b(第4キャパシタ)と、キャパシタ626b(第4キャパシタ)と直列に接続されるスイッチ626c(第4スイッチ)と、キャパシタ626b(第4キャパシタ)およびスイッチ626c(第4スイッチ)と並列に接続されるキャパシタ626d(第5キャパシタ)と、を有する。これにより、整合回路620は、電力増幅回路600を広帯域化できる。
また、電力増幅回路700は、整合回路720と、電力増幅器710と、一端が電力増幅器710の出力端子722に接続され、他端がグランド713(接地)に接続される直列共振回路711(第4直列共振回路)と、を備える。これにより、電力増幅回路700の動作周波数が高い場合においても、直列共振回路711のキャパシタ711bの容量を大きくできる。
また、電力増幅回路800は、直列共振回路811(第4直列共振回路)が、インダクタ811a(第8インダクタ)と、インダクタ811a(第8インダクタ)と直列に接続されるキャパシタ811b(第5キャパシタ)と、を有し、共振回路826(第1直列共振回路)が、インダクタ811a(第8インダクタ)と磁界結合するインダクタ826a(第9インダクタ)を有する。これにより、電力増幅器810が配置される基板830上のインダクタ811aとキャパシタ811bとの直列共振回路811の共振周波数を調整できる。
また、整合回路1020は、ドライバアンプ1010(第1電力増幅器)と出力アンプ10110(第2電力増幅器)との間に設けられる整合回路1020であって、ドライバアンプ1010(第1電力増幅器)から増幅信号が入力される入力端子1021と、出力端子1022と、一端が入力端子1021に接続され、他端が出力端子1022に接続されるインダクタ1023(第10インダクタ)と、インダクタ1023(第10インダクタ)と並列に接続されるキャパシタ1024(第6キャパシタ)と、一端が出力端子1022に接続され、他端が接地1026に接続されるインダクタ1025(第11インダクタ)と、を備える。これにより、基本波の周波数帯で負荷インピーダンスを広帯域化できるとともに、第2次高調波の周波数帯で負荷インピーダンスを無限大に近づけることができるため、電力増幅回路1000の効率を向上できる。
また、整合回路1020aにおいて、キャパシタ1024a(第6キャパシタ)は、複数のキャパシタを含み、キャパシタ1024a(第6キャパシタ)における複数のキャパシタそれぞれに直列に接続されるスイッチ1024b(第5スイッチ)をさらに備える。これにより、インダクタ1023と、キャパシタ1024aとで形成される並列共振回路の共振周波数を調整できる。
また、整合回路1020bにおいて、一端がドライバアンプ1010(第1電力増幅器)の出力端子に接続され、他端が接地1028に接続される共振回路1027(第5直列共振回路)をさらに備える。これにより、第3次高調波の負荷インピーダンスをゼロに近づけることができるため、電力増幅回路1000bの効率を向上できる。
また、電力増幅回路1000は、整合回路1020と、ドライバアンプ1010(第1電力増幅器)と、出力アンプ1011(第2電力増幅器)と、整合回路1020とドライバアンプ1010(第1電力増幅器)との間に設けられるキャパシタ1030(第7キャパシタ)と、を備える。これにより、基本波の周波数帯で負荷インピーダンスを広帯域化できるとともに、第2次高調波の周波数帯で負荷インピーダンスを無限大に近づけることができる。
以上説明した実施形態は、本開示の理解を容易にするためのものであり、本開示を限定して解釈するためのものではない。本開示は、その趣旨を逸脱することなく、変更又は改良され得るとともに、本開示にはその等価物も含まれる。すなわち、実施形態に当業者が適宜設計変更を加えたものも、本開示の特徴を備えている限り、本開示の範囲に包含される。実施形態が備える素子及びその配置などは、例示したものに限定されるわけではなく適宜変更することができる。
100〜1000…電力増幅回路、110〜1011…電力増幅器、120〜1020…整合回路。
Claims (16)
- 電力増幅器から増幅信号が入力される入力端子と、
出力端子と、
一端が前記入力端子に接続され、他端が前記出力端子に接続される第1インダクタと、
前記第1インダクタと並列に接続される第1キャパシタと、
一端が前記入力端子に接続され、他端が接地に接続される第2インダクタと、
前記第2インダクタと並列に接続される第1直列共振回路と、
を備える整合回路。 - 前記第2インダクタの前記他端に接続される前記接地は、前記電力増幅器に供給される電源とは異なる、
請求項1に記載の整合回路。 - 前記第2インダクタの前記他端に接続される前記接地は、前記電力増幅器に供給される電源である、
請求項1に記載の整合回路。 - 前記第1直列共振回路は、
第2直列共振回路と、
前記第2直列共振回路と直列に接続される第1スイッチと、
前記第2直列共振回路および前記第1スイッチと並列に接続される第3直列共振回路と、
を有する請求項1乃至3のいずれか一項に記載の整合回路。 - 前記第2直列共振回路は、
第1キャパシタと、
前記第1キャパシタと直列に接続される第3インダクタと、
を有する、
請求項4に記載の整合回路。 - 前記第3直列共振回路は、
第2キャパシタと、
前記第2キャパシタと直列に接続される第2スイッチと、
前記第2スイッチと直列に接続される第4インダクタと、
を有する請求項4又は5に記載の整合回路。 - 前記第1直列共振回路は、
第3キャパシタと、
前記第3キャパシタと直列に接続される第5インダクタと、
前記第5インダクタと直列に接続される第3スイッチと、
前記第5インダクタおよび前記第3スイッチと並列に接続される第6インダクタと、
を有する請求項1乃至3のいずれか一項に記載の整合回路。 - 前記第1直列共振回路は、
第7インダクタと、
前記第7インダクタと直列に接続される第4キャパシタと、
前記第4キャパシタと直列に接続される第4スイッチと、
前記第4キャパシタおよび前記第4スイッチと並列に接続される第5キャパシタと、
を有する請求項1乃至3のいずれか一項に記載の整合回路。 - 前記第1インダクタと前記第2インダクタとは電磁界結合する、
請求項1から請求項8のいずれか一項に記載の整合回路。 - 請求項1乃至請求項9のいずれか一項に記載の整合回路と、
前記電力増幅器と、
一端が前記電力増幅器の出力端子に接続され、他端が接地に接続される第4直列共振回路と、
を備える電力増幅回路。 - 前記第4直列共振回路は、
第8インダクタと、
前記第8インダクタと直列に接続される第5キャパシタと、
を有し、
前記第1直列共振回路は、前記第8インダクタと磁界結合する第9インダクタを有する、
請求項10に記載の電力増幅回路。 - 第1電力増幅器と第2電力増幅器との間に設けられる整合回路であって、
前記第1電力増幅器から増幅信号が入力される入力端子と、
出力端子と、
一端が前記入力端子に接続され、他端が前記出力端子に接続される第10インダクタと、
前記第10インダクタと並列に接続される第6キャパシタと、
一端が前記出力端子に接続され、他端が接地に接続される第11インダクタと、
を備える整合回路。 - 前記第6キャパシタは、複数のキャパシタを含み、
前記第6キャパシタにおける複数のキャパシタそれぞれに直列に接続される第5スイッチをさらに備える、
請求項12に記載の整合回路。 - 一端が前記第1電力増幅器の出力端子に接続され、他端が接地に接続される第5直列共振回路をさらに備える、
請求項12または請求項13に記載の整合回路。 - 前記第10インダクタと前記第11インダクタとは電磁界結合する、
請求項12から請求項14のいずれか一項に記載の整合回路。 - 請求項12から請求項15のいずれか一項に記載の整合回路と、
前記第1電力増幅器と、
前記第2電力増幅器と、
前記整合回路と前記第1電力増幅器との間に設けられる第7キャパシタと、
を備える電力増幅回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110477778.1A CN113659945A (zh) | 2020-05-12 | 2021-04-29 | 匹配电路以及功率放大电路 |
US17/315,911 US20210359649A1 (en) | 2020-05-12 | 2021-05-10 | Matching circuit and power amplifier circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020083552 | 2020-05-12 | ||
JP2020083552 | 2020-05-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021180472A true JP2021180472A (ja) | 2021-11-18 |
Family
ID=78510586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020206817A Pending JP2021180472A (ja) | 2020-05-12 | 2020-12-14 | 整合回路、電力増幅回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20210359649A1 (ja) |
JP (1) | JP2021180472A (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6075510B2 (ja) * | 2014-05-19 | 2017-02-08 | 株式会社村田製作所 | アンテナ整合回路、アンテナ整合モジュール、アンテナ装置および無線通信装置 |
US9503025B2 (en) * | 2014-07-11 | 2016-11-22 | Skyworks Solutions, Inc. | Power amplifier with termination circuit and resonant circuit |
JP2020010143A (ja) * | 2018-07-05 | 2020-01-16 | 株式会社村田製作所 | 電力増幅回路 |
US20200076396A1 (en) * | 2018-08-29 | 2020-03-05 | Mediatek Singapore Pte. Ltd. | Matching network circuit and tuning method thereof |
JP2020072447A (ja) * | 2018-11-02 | 2020-05-07 | 株式会社村田製作所 | 電力増幅回路 |
-
2020
- 2020-12-14 JP JP2020206817A patent/JP2021180472A/ja active Pending
-
2021
- 2021-05-10 US US17/315,911 patent/US20210359649A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20210359649A1 (en) | 2021-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10601382B2 (en) | Power amplifier circuit | |
Park et al. | A 1.9-GHz CMOS power amplifier using three-port asymmetric transmission line transformer for a polar transmitter | |
US11658622B2 (en) | Power amplifier circuit | |
US10355653B2 (en) | Power amplifier circuit | |
CN113225023B (zh) | 功率放大电路 | |
CN210405231U (zh) | 功率放大电路 | |
US10826446B2 (en) | Power amplifier | |
Do et al. | A 60 GHz SiGe-HBT power amplifier with 20% PAE at 15 dBm output power | |
CN114389551A (zh) | 功率放大电路 | |
Kaymaksüt et al. | A 2.4 GHz fully integrated Doherty power amplifier using series combining transformer | |
KR20150076571A (ko) | 무선 송수신기용 선형 전력증폭기 | |
JP2021180472A (ja) | 整合回路、電力増幅回路 | |
JP2019201290A (ja) | 電力増幅器 | |
CN112214061B (zh) | 偏置电路 | |
US20070146078A1 (en) | Selective amplifier | |
CN113659945A (zh) | 匹配电路以及功率放大电路 | |
JP2021090168A (ja) | 電力増幅回路 | |
Khan et al. | A parallel circuit differential class-E power amplifier using series capacitance | |
JP6581477B2 (ja) | 増幅器 | |
US11251820B2 (en) | Circuit for processing radio frequency signal | |
Im et al. | A 1.9‐GHz silicon‐on‐insulator CMOS stacked‐FET power amplifier with uniformly distributed voltage stresses | |
US20240235490A1 (en) | Power amplifier circuit | |
US20240250643A1 (en) | Doherty amplifier | |
US20210126601A1 (en) | Power amplifier and electronic device | |
US20230141220A1 (en) | Power amplifier circuit |