CN210405231U - 功率放大电路 - Google Patents

功率放大电路 Download PDF

Info

Publication number
CN210405231U
CN210405231U CN201921759941.8U CN201921759941U CN210405231U CN 210405231 U CN210405231 U CN 210405231U CN 201921759941 U CN201921759941 U CN 201921759941U CN 210405231 U CN210405231 U CN 210405231U
Authority
CN
China
Prior art keywords
amplifier
circuit
terminal
transistor
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921759941.8U
Other languages
English (en)
Inventor
浪江寿典
佐俣充则
田中聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN210405231U publication Critical patent/CN210405231U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本实用新型提供一种在具备多个放大器的结构中高效率地放大功率的功率放大电路。功率放大电路具备：第一放大器，其对第一信号进行放大；以及第二放大器，其设置在比第一放大器靠后的后级，对与第一放大器的输出信号对应的第二信号进行放大，第一放大器进行逆F级动作，第二放大器进行F级动作。

Description

功率放大电路
技术领域
本实用新型涉及一种功率放大电路。
背景技术
在搭载于移动电话等移动通信设备的功率放大电路中，要求使发送信号的功率高效率地增大。作为这样的实现高效率的方法，已知的是，通过减少对功率进行放大的晶体管中的电压波形与电流波形的时间上的叠加来抑制消耗功率，即F级动作。例如，在下述专利文献1中，公开了一种高频放大电路，其中，通过在晶体管的集电极与出力端之间、以及发射极与接地之间中的至少一者处设置的LC并联谐振器，来控制发送信号的二次谐波，由此使晶体管进行F级动作。
在先技术文献
专利文献
专利文献1：日本特开2006-5643号公报
另一方面，在功率放大电路中，为了满足对发送信号要求的功率水平，有时使用了多个晶体管串联连接的、跨越多阶段地对发送信号的功率进行放大的结构。从这一点来看，在上述专利文献1中，设想了一级的晶体管，然而针对在多个晶体管串联连接的结构中高效率地使功率放大的方法，并未充分地研究。
实用新型的内容
本实用新型是鉴于上述情况而做出的，其目的在于，提供一种在具备多个放大器的结构中高效率地放大功率的功率放大电路。
为了实现上述目的，本实用新型的一个侧面所涉及的功率放大电路具备：第一放大器，其对第一信号进行放大；以及第二放大器，其设置在比第一放大器靠后的后级，对与第一放大器的输出信号对应的第二信号进行放大，第一放大器进行逆F级动作，第二放大器进行F级动作。
根据本实用新型，能够提供一种在具备多个放大器的结构中高效率地放大功率的功率放大电路。
附图说明
图1是表示本实用新型的第一实施方式的功率放大电路的结构例的图。
图2A是表示当使晶体管进行了F级动作时晶体管的集电极电压Vc(实线)和集电极电流Ic(虚线)的波形图形的图。
图2B是表示当使晶体管进行了逆F级动作时晶体管的集电极电压Vc(实线)和集电极电流Ic(虚线)的波形图形的图。
图3是表示本实用新型的第一实施方式的功率放大电路的电路结构的图。
图4是表示功率放大电路10A以及比较例中的前级晶体管的集电极电压和集电极电流的波形的模拟结果的图表。
图5A是表示功率放大电路10A以及比较例中的前级晶体管的增益的模拟结果的图表。
图5B是表示功率放大电路10A以及比较例中的前级晶体管的功率附加利用系数的模拟结果的图表。
图6A是表示从功率放大电路10A以及比较例中的前级晶体管观察到的匹配电路41A一侧的反射特性(S参数S11)的史密斯圆图。
图6B是表示功率放大电路10A以及比较例中的前级晶体管的通过特性(S参数S21)的模拟结果的图表。
图7是表示当使构成并联谐振电路的电容器C7与电感器L4的常数发生了变化时前级晶体管的通过特性(S参数S21)的模拟结果的图表。
图8是表示本实用新型的第一实施方式的变形例的功率放大电路的电路结构的图。
图9是表示本实用新型的第一实施方式的另一个变形例的功率放大电路的电路结构的图。
图10是表示本实用新型的第二实施方式的功率放大电路的电路结构的图。
图11A是表示当在半导体芯片上形成包含于并联谐振电路的电感器L4时的结构例的俯视图。
图11B是表示当在半导体芯片上形成包含于并联谐振电路的电感器L4时的结构例的俯视图。
-符号说明-
10、10A～10D...功率放大电路；20、21...放大器；30～32...偏置电路；40～42、41A...匹配电路；50、50A、51、51A...谐波控制电路；60...调整电路；100...半导体芯片；110...布线；111A、111B...第一部分；112A、112B...第二部分；113A、113B...第三部分；Q1～Q3...晶体管；C1～C9...电容器；L1～L7...电感器。
具体实施方式
以下，一边参照附图一边详细说明本实用新型的实施方式。此外，针对相同的要素赋予相同的符号，并省略重复说明。
图1是表示本实用新型的第一实施方式的功率放大电路的结构例的图。功率放大电路10搭载于例如移动电话等移动通信设备，用于对发送给基站的无线电频率(RF：Radio-Frequency，射频)信号的功率进行放大。功率放大电路10例如使2G(第二代移动通信***)、3G(第三代移动通信***)、4G(***移动通信***)、5G(第五代移动通信***)、LTE(LongTerm Evolution，长期演变)-FDD(Frequency Division Duplex，频分双工)、LTE-TDD(TimeDivision Duplex，时分双工)、LTE-Advanced、以及LTE-Advanced Pro等通信标准的发发送号放大。RF信号的频率例如是几百MHz～几十GHz左右。此外，功率放大电路10所放大的信号的通信标准和频率并不受这些的限制。
如图1所示，功率放大电路10例如具备：放大器20、21；偏置电路30、31；匹配电路40～42；谐波控制电路50、51；以及电容器C1、C2。
放大器20、21分别将输入的RF信号的功率放大并输出。初级(激励级)的放大器20(第一放大器)将从输入端子起经由匹配电路40而输入的RF信号RF1(第一信号)放大，输出RF信号RF2。后级(动力(power)级)的放大器21(第二放大器)将经由匹配电路41而输入的RF信号RF2(第二信号)放大，输出RF信号RF3。这样，功率放大电路10遍及两个阶段地将发送信号的功率放大。放大器20、21分别由例如异质结双极晶体管(HBT：Heterojunction BipolarTransistor)等双极晶体管构成。此外，对于放大器20、21，还可以代替HBT，而由MOSFET(Metal-oxide-semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)等场效应晶体管构成。这种情况下，可以将以下描述的集电极、基极、发射极分别换读为漏极、栅极、源极。
偏置电路30、31分别向放大器20、21供给偏置电流或偏置电压。偏置电路30、31通过调整偏置电流或偏置电压，来控制放大器20、21的增益。
电容器C1、C2分别设置在放大器20、21的输入侧。电容器C1、C2切断RF信号中包含的直流成分，并使交流成分通过。
匹配电路40(MN：匹配网络)使设置在前级的电路(未图示)与放大器20的阻抗相匹配。匹配电路41使放大器20与放大器21的阻抗相匹配。匹配电路42使放大器21与设置在后级的电路(未图示)的阻抗相匹配。匹配电路40～42例如由电容器和电感器等构成。此外，通过由其他结构要素兼备匹配电路40～42中某一个或全部的功能，功率放大电路10也可以不具备匹配电路40～42中的某一个或全部。
谐波控制电路50、51是在将功率放大电路10所放大的发送信号设为基波的情况下，对该基波的整数倍的谐波进行控制的电路。具体地，谐波控制电路50在前级的放大器20的输出端与后级的放大器21的输入端之间串联连接。谐波控制电路50具有将在前级的放大器20的输出信号中包含的偶次谐波(例如二次谐波2f0)开路的频率特性。谐波控制电路51在后级的放大器21的输出端与接地端子之间串联连接。谐波控制电路51具有将在后级的放大器21的输出信号中包含的偶次谐波(例如二次谐波2f0)与接地电位短路的频率特性。通过这样的谐波控制，控制前级的放大器20以便进行逆F级动作(Class Inverse F)，控制后级的放大器21以便进行F级动作(Class F)。
图2A是表示当使晶体管进行了F级动作时晶体管的集电极电压Vc(实线)和集电极电流Ic(虚线)的波形图形的图。图2B是表示当使晶体管进行了逆F级动作时晶体管的集电极电压Vc(实线)和集电极电流Ic(虚线)的波形图形的图。
通过控制成将输出信号中的基波的偶次谐波(例如，二次谐波等)与接地电位短路，并将奇次谐波(例如，三次谐波等)开路，来实现F级动作。由此，在F级动作中，如图2A所示那样，调整相位，以使得集电极电压Vc的波形接近于矩形波，集电极电流Ic的波形接近于半波整流波，因而集电极电压Vc的波形与集电极电流Ic的波形的峰不重叠。另一方面，通过控制成将输出信号中的基波的偶次谐波(例如，二次谐波等)开路，并将奇次谐波(例如，三次谐波等)与接地电位短路，来实现逆F级动作。由此，在逆F级动作中，如图2B所示那样，调整相位，以使得集电极电压Vc的波形接近于半波整流波，集电极电流Ic的波形接近于矩形波，因而集电极电压Vc的波形与集电极电流Ic的波形的峰不重叠。通过这样的相位调整，在F级动作和逆F级动作中，任何的集电极电压Vc与集电极电流Ic的波形发生重叠的时间变短，因而放大器的消耗功率(＝集电极电流Ic×集电极电压Vc)理想地成为0W。因此，通过F级动作和逆F级动作，改善了功率放大电路的功率附加利用系数。
此外，对于F级动作，由于电流波形是半波整流波，因此会因晶体管的寄生电阻成分导致对功率放大的特性产生影响，但是，由于电压波形是矩形波，因此存在能够对超过晶体管的耐压的风险进行抑制的优点。另一方面，对于逆F级动作，由于电压波形是半波整流波，因此存在超过晶体管的耐压的风险，但是，由于电流波形是矩形波，因此存在因寄生电阻成分而对功率放大的特性的影响小的优点。
此外，即使代替对偶次谐波和奇次谐波这二者进行控制的结构，而是如以下所示的各个实施方式那样，对这些中的任意一者进行控制的结构，也能够使放大器进行F级动作或者逆F级动作。接下来，说明控制谐波的具体的结构。
图3是表示本实用新型的第一实施方式的功率放大电路的电路结构的图。
如图3所示，功率放大电路10A示出了图1所示的功率放大电路10中的放大器20、21、谐波控制电路50、51、以及匹配电路41的具体的结构例。此外，在功率放大电路10A中省略了偏置电路30、31以及匹配电路40、42的图示。
放大器20由晶体管Q1构成。对于晶体管Q1，电源电压Vcc(第一电源电压)经由电感器L1和电感器L4而被供给到集电极，发射极连接到接地，RF信号RF1经由电容器C1而被供给到基极。晶体管Q1从集电极输出对RF信号RF1进行放大而得的RF信号RF2。
放大器21由晶体管Q2构成。对于晶体管Q2，电源电压Vcc经由电感器L2而被供给到集电极，发射极连接到接地，RF信号RF2经由谐波控制电路50A和匹配电路41A而被供给到基极。晶体管Q2从集电极输出对RF信号RF2进行放大而得的RF信号RF3。
此外，在图3中，分别通过一个电路标号示出了晶体管Q1、Q2，但是，这些晶体管Q1、Q2也可以是由多个单位晶体管并联连接而得的结构。本说明书中，所谓“单位晶体管”是指发挥作为晶体管的功能的最小限的结构。
对于电感器L1，一端被供给电源电压Vcc，另一端连接到晶体管Q1的集电极。对于电感器L2，一端被供给电源电压Vcc，另一端连接到晶体管Q2的集电极。对于电容器C3和电容器C4，一端被供给电源电压Vcc，另一端连接到接地。电感器L1、L2以及电容器C3、C4是为了抑制RF信号向电源电路(未图示)侧的漏出而被设置的。
匹配电路41A具备电容器C5、C6以及电感器L3。电容器C5和电容器C6彼此串联连接。对于电感器L3，一端连接到电容器C5与电容器C6的连接点，另一端连接到接地。即，匹配电路41A通过所谓的C-L-C的T型电路而构成。此外，匹配电路41不限于该T型电路，还可以例如由π型电路构成。此外，电容器C5及电容器C6也可以具有与图1中的电容器C2相当的功能。
谐波控制电路50A例如串联连接在晶体管Q1的集电极(出力端)与匹配电路41A的入力端(即，电容器C5的一端)之间。谐波控制电路50A通过包含彼此并联连接的电容器C7(第一电容器)和电感器L4(第一电感器)的并联谐振电路而构成。并联谐振电路具有：在其谐振频率，与其他频率相比，阻抗显著变高的频率特性。本实施方式的谐波控制电路50A通过将其谐振频率设定成包含在二次谐波的频带中或者附近，来将二次谐波开路。此外，本说明书中，所谓“开路(open)”不限于阻抗是严格地无限大的情况，设为包含相对于其他频率，该频率的阻抗显著变高的状态。
在谐波控制电路50A中，电容器C7连同电感器L4一起构成了并联谐振电路。电容器C7的电容值小于例如为了切断直流成分而设置的电容器C5的电容值。此外，电感器L4在连同电容器C7一起构成并联谐振电路的同时，使前级的放大器与后级的放大器的阻抗相匹配。电感器L4的电感值小于例如为了切断信号而设置的电感器L1的电感值。电感器L4可以通过在与例如形成晶体管Q1、Q2等的半导体芯片相同的半导体芯片中以预定图案围绕的布线而形成。
在本实施方式中，电源电压Vcc被供给到电感器L4中的晶体管Q2一侧的一端(即，电感器L4与电容器C5的连接点)。由于与电源电压Vcc的供给线路相比更靠近放大器20一侧(即，输入侧)地配置并联谐振电路，因此，在构成并联谐振电路的电容器C7和电感器L4的常数的设计中，不必考虑电源电压Vcc一侧的阻抗。因此，相比于将电源电压Vcc供给到电感器L4的晶体管Q1一侧的一端的结构，电容器C7和电感器L4的设计变得容易。此外，在将电源电压Vcc经由电感器L4而供给到晶体管Q1的结构中，会在电感器L4中流过比较多的电流。然而，与后级的放大器相比，前级的放大器中该电流小，因此，与在后级中采用本结构的情况相比，在电感器L4中流过大电流的影响小。
谐波控制电路51A例如串联连接在晶体管Q2的集电极(出力端)与接地端子之间。谐波控制电路51A由包含彼此串联连接的电容器C8和电感器L5的串联谐振电路而构成。串联谐振电路具有：在其谐振频率，与其他频率相比，阻抗显著变低的频率特性。本实施方式的谐波控制电路51A通过将其谐振频率设定成包含在二次谐波的频带中或者附近，来将二次谐波与接地电位短路。此外，本说明书中，所谓“短路”不限于阻抗是严格为零的情况，设为包含相对于其他频率，该频率的阻抗显著变低的状态。
通过这样的结构，在初级的放大器20(晶体管Q1)中控制成，通过将二次谐波开路来进行逆F级动作，在后级的放大器21(晶体管Q2)中控制成，通过将二次谐波与接地电位短路来进行F级动作。由此，在具备多个放大器的结构中，能够高效率地对功率进行放大。
此外，在本实施方式中，示出了具备两级放大器的结构，但是放大器的级数不限于此，也可以是三级以上。当功率放大电路具备三级以上的放大器时，可以控制成使这些放大器中的任意的放大器进行逆F级动作，并控制成使比该放大器靠后级设置的任意放大器进行F级动作。
图4是表示功率放大电路10A以及比较例中的前级晶体管的集电极电压和集电极电流的波形的模拟结果的图表。比较例是指，在图3所示的功率放大电路10A中不具备电容器C7(即，未构成并联谐振电路)的情况。
图4中的纵轴表示集电极电压Vc(V)及集电极电流Ic(A)；横轴表示时间(psec)。此外，本模拟是将基波的频率设为3.5GHz的情况下的结果。
如图4所示，与比较例相比，在功率放大电路10A中，当集电极电压Vc高时集电极电流Ic会变得更小，当集电极电流Ic小时集电极电压Vc升高。因此，可以说，根据功率放大电路10A，通过使集电极电压Vc与集电极电流Ic的波形发生重叠的区域缩小，功率损耗被降低，因此，与比较例相比，提高了效率。
图5A是表示功率放大电路10A以及比较例中的前级晶体管的增益的模拟结果的图表。图5B是表示功率放大电路10A以及比较例中的前级晶体管的功率附加利用系数的模拟结果的图表。图5A中的纵轴表示增益(DB)，横轴表示输出功率Pout(DBM)。图5B中的纵轴表示功率附加利用系数(％)，横轴表示输出功率Pout(DBM)。此外，本模拟是将基波的频率设为3.5GHz的情况下的结果。
如图5A所示，相比于比较例，在功率放大电路10A中，伴随着输出功率的增大的增益下降被抑制，增益的线性不断提高。此外，如图5B所示，相比于比较例，伴随着输出功率的增大的功率附加利用系数不断提高。
图6A是表示从功率放大电路10A以及比较例中的前级晶体管观察到的匹配电路41A一侧的反射特性(S参数S11)的史密斯圆图。即，示出了从晶体管Q1观察的、包含谐波控制电路50A时与不包含谐波控制电路50A时的输出侧的反射特性。图6A中的f0表示功率放大电路10A和比较例中的基波的频率，两个2f0分别表示功率放大电路10A和比较例中的二次谐波的频率。
图6B是表示功率放大电路10A以及比较例中的前级晶体管的通过特性(S参数S21)的模拟结果的图表。图6B中的纵轴表示前级晶体管的S参数S21(DB)，横轴表示频率(GHz)。图6A和图6B所示的模拟是在将信号频率变化成100MHz～15GHz的情况下的结果。
可知，如图6A所示，当设想基波的频率例如为3.5GHz时，在二次谐波的频率即7.0GHz附近，相比于比较例，在功率放大电路10A中阻抗变得更高，接近于开路。此外，可知，如图6B所示，在功率放大电路10A中，二次谐波的频率附近的信号大幅度衰减，另一方面，基波的衰减量与比较例相比基本上没有变化。即，可以说，根据功率放大电路10A，能够对基波的损耗进行抑制，并且能够使二次谐波选择性地衰减。
图7是表示当使构成并联谐振电路的电容器C7与电感器L4的常数发生了变化时前级晶体管的通过特性(S参数S21)的模拟结果的图表。在本模拟中表示了，将电容器的电容值C和电感器的电感值L的组合分别设为C＝0.2pF且L＝2.2nH、C＝0.35pF且L＝1.2nH、C＝1.0pF且L＝0.35nH的情况下的通过特性。图7中的纵轴表示前级晶体管的S参数S21(DB)，横轴表示频率(GHz)。
如图7所示，电容器C7的电容值越大则二次谐波的衰减量越多，与之相伴的基波的衰减量也变多。因此，优选地，对于电容器C7的电容值与电感器L4的电感值的组合，按照基波的损耗量、功率利用系数的要求级别、以及各匹配电路的匹配条件等来适当地设计。
图8是表示本实用新型的第一实施方式的变形例的功率放大电路的电路结构的图。此外，在本变形例以下的内容中，省略了与第一实施方式共通的事项的记述，仅说明差别点。特别地，关于基于相同结构的相同作用效果，不再按照每个实施方式逐个言及。
如该图所示，功率放大电路10B与功率放大电路10A相比，前级放大器的被供给电源电压的位置是不同的。具体地，在功率放大电路10B中，电感器L1的另一端连接到晶体管Q1与谐波控制电路50A的连接点。这样，电源电压Vcc可以不经由并联谐振电路地被供给到晶体管Q1。这种情况下，相比于上述的功率放大电路10A，能够避免因并联谐振电路中包含的电感器L4的电阻成分导致的电压下降的发生。
图9是表示本实用新型的第一实施方式的另一个变形例的功率放大电路的电路结构的图。
如该图所示，对于功率放大电路10C，与上述的功率放大电路10A相比电路结构是相同的，但是在并联谐振电路中包含的电感器L4的形成方法是不同的。本实施方式的电感器L4被形成在形成晶体管Q1、Q2等的半导体芯片的外部。具体地，例如，电感器L4可以通过电感元件构成，通过将安装了半导体芯片的基板与半导体芯片电连接的接合线或凸块(bump)而构成，或者通过在该基板上形成的布线而构成。这样，电感器L4的形成方法不受特别的限制。
在将电感器L4设置于半导体芯片的外部的结构中，与通过布线设置于半导体芯片中的结构相比，易于扩大电感器L4的布线宽度，因此能够提高并联谐振电路的Q值。因此，根据这样的结构，与将电感器L4设置于半导体芯片内的结构相比，能够抑制基波的损耗。
此外，在功率放大电路10C中，也可以与上述的功率放大电路10B同样地，将电源电压Vcc不经由电感器L4地供给到晶体管Q1。
图10是表示本实用新型的第二实施方式的功率放大电路的电路结构的图。
如该图所示，对于功率放大电路10D，后级的放大器21的结构与上述各实施方式是不同的。具体地，与功率放大电路10A相比，功率放大电路10D具备：晶体管Q3、偏置电路32、调整电路60、电容器C9、以及电感器L6、L7。此外，在图10中省略了与图3中的电容器C3、C4相当的电容器的图示。
与上述各实施方式同样地，对于晶体管Q2(下级晶体管)，电源电压Vcc(第二电源电压)经由电感器L2而被供给到集电极(第一端子)，发射极(第二端子)连接到接地，RF信号RF2(第二信号)经由电容器C2而被供给到基极(第三端子)。
对于晶体管Q3(上级晶体管)，电源电压Vcc(第三电源电压)经由电感器L6而被供给到集电极(第一端子)，发射极(第二端子)经由电感器L7连接到接地，从偏置电路32输出的偏置电流或偏置电压经由调整电路60而被供给到基极(第三端子)。此外，晶体管Q3的发射极经由电容器C9而连接到晶体管Q2的集电极。由此，晶体管Q3从集电极输出将RF信号RF2放大后的信号。
电容器C9(第二电容器)连接在上级晶体管Q3的发射极与下级晶体管Q2的集电极之间。电容器C9具有在直流下将上级晶体管Q3与下级晶体管Q2分离、在交流下将上级晶体管Q3与下级晶体管Q2连接的功能。
对于电感器L7(第二电感器)，一端连接到上级晶体管Q3的发射极，另一端接地。电感器L7具有在直流下使上级晶体管Q3的发射极连接到接地的功能。
偏置电路32生成偏置电流或偏置电压，并经由调整电路60而供给到上级晶体管Q3的基极。
调整电路60设置在偏置电路32与上级晶体管Q3的基极之间。调整电路60通过调整从晶体管Q3的基极端子预计到的阻抗，来阻止被供给到晶体管Q3的基极的电压(驱动电压)的振幅动作被偏置电路32限制这一情况。即，为了使上级晶体管Q3导通，需要该晶体管Q3的基极/发射极间的电压为预定电压以上。换言之，晶体管Q3的基极电压需要随着该晶体管Q3的发射极电压的变动而变动。从这一点来看，调整电路60具有在交流下使晶体管Q3的基极电压变动的功能。此外，调整电路60还可以构成为包含例如串联连接的电感器和电容器。
关于如上述那样连接晶体管Q2、Q3、电容器C9以及电感器L7的效果，设电源电压Vcc均为3V来进行说明。
对于下级晶体管Q2的集电极电压，由于在直流下供给电源电压Vcc(DC3V)，因而在DC3V±AC3V的范围内变动。此外，对于上级晶体管Q3的发射极电压，由于在直流下接地，在交流下与下级晶体管Q2的集电极连接，因而在DC0V±AC3V的范围内变动。对于晶体管Q3的集电极电压，由于在直流下供给电源电压Vcc(DC3V)，在交流下与晶体管Q3的发射极的信号振幅进行合计，因而在DC3V±AC6V的范围内变动。因此，尽管上级晶体管Q3的集电极/发射极间的信号振幅与下级晶体管Q2的集电极/发射极间的信号振幅相同，但是上级晶体管Q3的集电极的信号振幅是集电极/发射极间的信号振幅的两倍。
当设信号的输出功率为P、集电极电压为V、且放大器的负载阻抗为R时，P＝V2/R的关系成立。此时，电压振幅变为两倍，为了使输出功率变为两倍可以使负载阻抗变为两倍。因此，与上述各实施方式相比，根据功率放大电路10D，能够使负载阻抗翻倍而不会使电源电压Vcc升高，即，能够增大信号的最大输出功率。
此外，纵向连接的晶体管的数量不限于两个，也可以是三个以上。此外，谐波控制电路51的一端并不限于连接到上级晶体管Q3的集电极的结构，可以连接到从下级晶体管Q2的集电极起经由电容器C9和晶体管Q3而到达匹配电路42的信号路径中的任意部位。
图11A和图11B是表示当在半导体芯片上形成包含于并联谐振电路的电感器L4时的结构例的俯视图。具体地，图11A和图11B表示对形成电感器L4的半导体芯片100的主面进行俯视的情况下的俯视图。在半导体芯片100的主面的俯视图中，通过将布线110围绕成螺旋状，来构成电感成分。具体地，半导体芯片100具有包含第一层和第二层的多个层。布线110包含：在半导体芯片100中的第一层形成的第一部分111A、111B，在第二层形成的第二部分112A、112B，以及跨越第一层和第二层地形成的第三部分113A、113B。在半导体芯片100的俯视图中，布线110的第三部分未交叉，布线110的第一部分111A、111B与第二部分112A、112B发生交叉，由此，布线110的两个端部从形成了电感器L4的区域被引出到外部。
这里，优选地，在布线110中，如图11B所示，第一部分111B和第二部分112B中的例如层厚度薄的一方(本实施方式中是第一部分111B)的线宽大于布线未交叉的第三部分113B的线宽。由此，相比于第一部分111A和第二部分112A的线宽与第三部分113A的线宽基本相等的结构(参照图11A)，能够使在该交叉的部分中流动的电流的容许量增加。因此，针对例如比较多的电流流过的电感器L4，优选地应用该结构。此外，由于第一部分111B的线宽较宽，因而能够使布线中包含的电阻成分降低。因此，在对电感器L4应用了该结构的情况下，能够抑制电压下降的程度。
以上，说明了本实用新型的例示性的实施方式。功率放大电路10、10A～10D具备：对RF信号RF1进行放大的放大器20；以及设置在比放大器20靠后的后级的、将与放大器20的输出信号对应的RF信号RF2进行放大的放大器21，放大器20进行逆F级动作，放大器21进行F级动作。由此，在具备多个放大器的结构中，能够高效率地对功率进行放大。
此外，功率放大电路10A～10D进一步具备：串联连接在放大器20的输出端与放大器21的输入端之间的并联谐振电路；以及串联连接在放大器21的输出端与接地端子之间的串联谐振电路，并联谐振电路将在放大器20的输出信号中包含的基波的偶次谐波开路，串联谐振电路使在放大器21的输出信号中包含的基波的偶次谐波与接地电位短路。由此，能够使放大器20进行逆F级动作，并使放大器21进行F级动作。
此外，在功率放大电路10A、10C、10D中，并联谐振电路包括彼此并联连接的电容器C7和电感器L4，电源电压从电感器L4的放大器21一侧的一端起经由该电感器L4而被供给到放大器20。由于与电源电路相比更靠近放大器20一侧地配置并联谐振电路，因此，在并联谐振电路的电容器C7和电感器L4的常数的设计中，不必考虑电源电压Vcc一侧的阻抗，该设计变得容易。
此外，在功率放大电路10A、10B、10D中，通过在具有多个层的芯片或基板上形成的布线110，来形成电感器L4，布线110具有：在多个层中的第一层形成的第一部分111B；以及在多个层中的第二层形成的、在芯片或基板的俯视图中与第一部分111B交叉的第二部分112B，第一部分111B和第二部分112B中的至少一者的线宽大于布线110未交叉的第三部分113B的线宽。由此，相比于第一部分和第二部分的线宽与第三部分的线宽基本相等的结构，能够使在该交叉的部分中流动的电流的容许量增加。并且，能够使布线中包含的电阻成分降低。
此外，在功率放大电路10D中，放大器21包括：晶体管Q2，其具有被供给电源电压Vcc的第一端子、被供给接地电位的第二端子、以及被供给RF信号RF2的第三端子；电容器C9；晶体管Q3，其具有被供给电源电压Vcc并且输出使RF信号RF2放大而得的信号的第一端子、经由电容器C9与晶体管Q2的第一端子连接的第二端子、以及被供给驱动电压的第三端子；将晶体管Q3的第二端子连接到接地的电感器L7；以及对驱动电压进行调整的调整电路60。由此，相比于功率放大电路10A～10C，根据功率放大电路10D，能够使信号的最大输出功率增大而不会使电源电压Vcc上升。
以上说明的各实施方式是为了使本实用新型容易理解而做的说明，不用于限定性地解释本实用新型。本实用新型能够不脱离其主旨地进行变更或改进，并且，本实用新型中还包含其等效物。即，本领域技术人员对各实施方式追加适当设计变更而得的方案，只要具备本实用新型的特征则包含在本实用新型的范围内。例如，各实施方式所具备的各要素以及其配置、材料、条件、形状、尺寸等，不应受限于例示的内容，而能够进行适当变更。此外，各实施方式所具备的各要素在技术上可能的范围内能够进行组合，将它们组合而得的方案只要具备本实用新型的特征则包含在本实用新型的范围内。

Claims (5)

1.一种功率放大电路，其特征在于，
该功率放大电路具备：
第一放大器，其对第一信号进行放大；以及
第二放大器，其设置在比所述第一放大器靠后的后级，对与所述第一放大器的输出信号对应的第二信号进行放大，
所述第一放大器进行逆F级动作，所述第二放大器进行F级动作。
2.根据权利要求1所述的功率放大电路，其特征在于，
所述功率放大电路进一步具备：
并联谐振电路，其串联连接在所述第一放大器的输出端与所述第二放大器的输入端之间；以及
串联谐振电路，其串联连接在所述第二放大器的输出端与接地端子之间，
所述并联谐振电路将所述第一放大器的输出信号中包含的基波的偶次谐波开路，
所述串联谐振电路使所述第二放大器的输出信号中包含的基波的偶次谐波与接地电位短路。
3.根据权利要求2所述的功率放大电路，其特征在于，
所述并联谐振电路包括彼此并联连接的第一电容器和第一电感器，
第一电源电压从所述第一电感器的所述第二放大器一侧的一端起经由该第一电感器而被供给到所述第一放大器。
4.根据权利要求3所述的功率放大电路，其特征在于，
所述第一电感器通过在具有多个层的芯片或基板上形成的布线来形成，
所述布线具有：在所述多个层中的第一层形成的第一部分；以及在所述多个层中的第二层形成且在所述芯片或所述基板的俯视情况下与所述第一部分交叉的第二部分，
所述第一部分和所述第二部分中的至少一者的线宽大于所述布线未交叉的部分的线宽。
5.根据权利要求1至4中任一项所述的功率放大电路，其特征在于，
所述第二放大器包括：
下级晶体管，其具有被供给第二电源电压的第一端子、被供给接地电位的第二端子、以及被供给所述第二信号的第三端子；
第二电容器；
上级晶体管，其具有被供给第三电源电压并且输出使所述第二信号放大而得的信号的第一端子、经由所述第二电容器而与所述下级晶体管的所述第一端子连接的第二端子、以及被供给驱动电压的第三端子；
第二电感器，其将所述上级晶体管的所述第二端子连接到接地；以及
调整电路，其对所述驱动电压进行调整。
CN201921759941.8U 2018-11-02 2019-10-18 功率放大电路 Active CN210405231U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018207343A JP2020072447A (ja) 2018-11-02 2018-11-02 電力増幅回路
JP2018-207343 2018-11-02

Publications (1)

Publication Number Publication Date
CN210405231U true CN210405231U (zh) 2020-04-24

Family

ID=70342444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921759941.8U Active CN210405231U (zh) 2018-11-02 2019-10-18 功率放大电路

Country Status (4)

Country Link
US (2) US11381204B2 (zh)
JP (1) JP2020072447A (zh)
KR (1) KR102415532B1 (zh)
CN (1) CN210405231U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113572439A (zh) * 2020-04-28 2021-10-29 株式会社村田制作所 功率放大电路
CN113659945A (zh) * 2020-05-12 2021-11-16 株式会社村田制作所 匹配电路以及功率放大电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021180472A (ja) * 2020-05-12 2021-11-18 株式会社村田製作所 整合回路、電力増幅回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7092691B2 (en) * 2001-03-09 2006-08-15 California Insitute Of Technology Switchless multi-resonant, multi-band power amplifier
JP2006005643A (ja) 2004-06-17 2006-01-05 Sharp Corp 高周波増幅回路および半導体集積回路
CN101379696B (zh) * 2006-02-10 2011-08-03 Nxp股份有限公司 功率放大器
EP2124329A4 (en) 2006-11-30 2011-01-12 Mitsubishi Electric Corp HIGH FREQUENCY AMPLIFICATION
TWI478492B (zh) * 2012-01-17 2015-03-21 Richwave Technology Corp 匹配電路系統
US9503025B2 (en) * 2014-07-11 2016-11-22 Skyworks Solutions, Inc. Power amplifier with termination circuit and resonant circuit
US9882587B2 (en) 2015-03-31 2018-01-30 Skyworks Solutions, Inc. Multi-band power amplifier
JP2018085689A (ja) 2016-11-25 2018-05-31 株式会社村田製作所 電力増幅回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113572439A (zh) * 2020-04-28 2021-10-29 株式会社村田制作所 功率放大电路
CN113572439B (zh) * 2020-04-28 2024-02-09 株式会社村田制作所 功率放大电路
CN113659945A (zh) * 2020-05-12 2021-11-16 株式会社村田制作所 匹配电路以及功率放大电路

Also Published As

Publication number Publication date
US11381204B2 (en) 2022-07-05
US20220311385A1 (en) 2022-09-29
KR20200050866A (ko) 2020-05-12
US20200144965A1 (en) 2020-05-07
JP2020072447A (ja) 2020-05-07
US11824499B2 (en) 2023-11-21
KR102415532B1 (ko) 2022-07-01

Similar Documents

Publication Publication Date Title
US10171047B2 (en) Power amplifier with stabilising network
US20200228071A1 (en) Band-Reconfigurable and Load-Adaptive Power Amplifier
US8717102B2 (en) RF device with compensatory resonator matching topology
US7511575B2 (en) High-frequency power amplifier
CN210405231U (zh) 功率放大电路
TWI654831B (zh) 通訊模組
JP2008035487A (ja) Ｒｆ電力増幅器
US11658622B2 (en) Power amplifier circuit
CN108933574B (zh) 功率放大电路
WO2006016299A1 (en) Integrated f-class amplifier with output parasitic capacitance compensation
CN109428559B (zh) 半导体装置
CN113225023B (zh) 功率放大电路
CN109428561B (zh) 功率放大电路
CN114389551A (zh) 功率放大电路
US11309842B2 (en) Power amplifier circuit
JP2020129712A (ja) 電力増幅回路
US20210359649A1 (en) Matching circuit and power amplifier circuit
CN217985011U (zh) 功率放大电路
US20230092413A1 (en) Radiofrequency amplifier
KR20200115084A (ko) 전력 증폭 회로

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant