JP2021141737A - スイッチング電源装置 - Google Patents

Abstract

【課題】パルス信号を生成する信号生成部がハードウェア回路から構成される場合でも、制御部においてパルス信号のデューティ等を把握できるようにする。【解決手段】ＤＣ−ＤＣコンバータ１０１は、スイッチング素子Ｑを有するスイッチング回路１と、スイッチング素子Ｑをオン・オフさせるためのＰＷＭ信号を生成するＰＷＭ信号生成部４と、ＰＷＭ信号の生成に必要な指令値を演算し、当該指令値をＰＷＭ信号生成部４へ出力する指令値演算部３とを備えている。ＰＷＭ信号生成部４は、ハードウェア回路から構成される。指令値演算部３は、ソフトウェア処理によって指令値Ｘを演算する。マイクロコンピュータから構成される制御部２は、指令値演算部３とＰＷＭ信号生成部４とインプットキャプチャ回路５とを内蔵している。ＰＷＭ信号生成部４から出力されるＰＷＭ信号は、スイッチング素子Ｑに与えられるとともに、インプットキャプチャ回路５にも入力される。【選択図】図１

Description

本発明は、電源と負荷との間に設けられるＤＣ−ＤＣコンバータなどのスイッチング電源装置に関し、特に、スイッチング素子を駆動するためのパルス信号を生成する信号生成部が、ハードウェア回路で構成されているスイッチング電源装置に関する。

ＤＣ−ＤＣコンバータにおいては、スイッチング素子を駆動するパルス信号として、一般にＰＷＭ（Pulse Width Modulation）信号が用いられる。ＰＷＭ信号のデューティを制御する方式には、大別して電圧モード制御と電流モード制御の２つがある。電圧モード制御は、ＤＣ−ＤＣコンバータの出力電圧を検出し、検出した電圧値に基づいてＰＷＭ信号のデューティを制御する方式である。一方、電流モード制御は、出力電圧のほかにスイッチング回路に流れる電流を検出し、検出した電圧値と電流値とに基づいてＰＷＭ信号のデューティを制御する方式である。いずれの方式においても、電圧や電流の検出結果がＰＷＭ信号生成部へフィードバックされ、目標とするデューティを持ったＰＷＭ信号が生成される。特許文献１には、電流モード制御方式のＤＣ−ＤＣコンバータが記載されている。

電流モード制御には、さらに平均電流モード制御、固定オンオフ時間制御、ピーク電流モード制御などの方式がある。このうち、ピーク電流モード制御は、スイッチング回路に流れる電流のピークを検出し、このピーク値に基づいてＰＷＭ信号のデューティを制御するもので、検出される電流ピークは出力電圧に応じて変化する。このピーク電流モード制御方式は、負荷の変動に対する応答が高速で、広い負荷範囲で安定して動作する利点を有していることから、種々の用途に広く用いられている。特許文献２には、ピーク電流モード制御方式のＤＣ−ＤＣコンバータが記載されている。

ところで、このようなピーク電流モード制御で動作するＤＣ−ＤＣコンバータでは、制御部を構成するマイクロコンピュータが、ソフトウェアの実装部分（以下、「ソフトウェア実装部」という。）と、ハードウェアの実装部分（以下、「ハードウェア実装部」という。）とから構成される。ソフトウェア実装部は、出力電圧を基準電圧と比較して両者の偏差を演算し、この偏差に基づいてＰＷＭ信号のデューティ決定に必要な指令値を演算し出力するブロックであり、これらの処理はソフトウェアプログラムに従って実行される。一方、ハードウェア実装部は、スイッチング回路に流れる電流と上記指令値とが入力されるコンパレータや、このコンパレータの出力に基づいて所定のデューティを持ったＰＷＭ信号を生成し出力するフリップフロップ回路などを含み、ハードウェア回路としてマイクロコンピュータに組み込まれる。

このように、ピーク電流モード制御方式のＤＣ−ＤＣコンバータにおいて、ソフトウェア実装部から分離してハードウェア実装部が設けられるのは、次のような理由による。スイッチング素子の高速動作に対応するためには、スイッチング回路に流れる電流のピーク検出からＰＷＭ信号のデューティ決定までの一連の処理を高速に行う必要がある。しかるに、この処理をソフトウェアで行うと、ハードウェアで行う場合に比べてはるかに時間を要するため、ＰＷＭ信号の生成をソフトウェア実装部で担うことは、現実的に困難だからである。なお、平均電流モード制御方式では、電流のピークを検出せず処理が簡単なので、ソフトウェア実装部だけで対応可能であり、ハードウェア実装部をあえて設ける必要はない。

ピーク電流モード制御方式のＤＣ−ＤＣコンバータでは、上述したように、ＰＷＭ信号を生成するハードウェア実装部がソフトウェア実装部から分離しており、ＰＷＭ信号のデューティを最終的に決定するのはハードウェア実装部であることから、ソフトウェア実装部では、ハードウェア実装部で生成されたＰＷＭ信号のデューティを把握することができない。したがって、マイクロコンピュータ自身は、デューティを用いた各種の演算を行うことができず、たとえば、入力電流とデューティに基づいて出力電流や入力電圧などを推定するための演算を行うことが不可能となる。そのため、出力電流や入力電圧などを直接検出するセンサが別途必要となる。

また、マイクロコンピュータがソフトウェア実装部でＰＷＭ信号のデューティを決定できる場合は、自身でデューティの上限値を定めることができるが、ピーク電流モード制御方式の場合はそうではないので、ハードウェア実装部から出力されるＰＷＭ信号のデューティが過大になる可能性がある。このため、デューティを制限する回路を別途設ける必要がある。

特開２００４−２８２８４２号公報 特開２００３−２４４９５３号公報

本発明は、パルス信号を生成する信号生成部がハードウェア回路から構成される場合でも、制御部においてパルス信号のデューティなどを把握することが可能なスイッチング電源装置を提供することを課題としている。

本発明に係るスイッチング電源装置は、電源と負荷との間に設けられ、入力電圧を所定の直流電圧に変換して負荷へ供給する装置であって、スイッチング素子のオン・オフ動作により電源の直流電圧をスイッチングするスイッチング回路と、スイッチング素子をオン・オフさせるためのパルス信号を生成する信号生成部と、パルス信号の生成に必要な指令値を演算し、当該指令値を信号生成部へ出力する指令値演算部と、信号生成部と指令値演算部のうち、少なくとも指令値演算部が内蔵されているとともに、インプットキャプチャ回路が内蔵されている制御部とを備えている。信号生成部は、ハードウェア回路から構成されており、指令値演算部は、ソフトウェア処理によって指令値を演算する。信号生成部から出力されるパルス信号は、スイッチング素子に与えられるとともに、インプットキャプチャ回路にも入力される。

このような構成によると、パルス信号を生成する信号生成部がハードウェア回路から構成される一方、指令値演算部ではソフトウェア処理によって指令値が演算される。また、信号生成部から出力されるパルス信号が、スイッチング素子に与えられるとともに、制御部に備わるインプットキャプチャ回路にも入力される。このため、信号生成部がハードウェア回路であっても、制御部は、内蔵されているインプットキャプチャ回路のカウンタ値を参照することによって、パルス信号のデューティなどの値を容易に取得することができる。その結果、制御部では、たとえばデューティの値を用いて所定の演算を行うことにより、出力電流や入力電圧などを推定することが可能となる。また、制御部で常にパルス信号のデューティを把握できるので、制御部の監視の下で、パルス信号生成部から出力されるパルス信号のデューティが過大になるのを抑制することができる。

本発明において、スイッチング回路は、スイッチング素子のオン・オフ動作に応じて電流が流れるインダクタをさらに有し、信号生成部は、指令値演算部から与えられる指令値に基づいて得られる閾値信号と、インダクタに流れるインダクタ電流とを比較して、インダクタ電流のピークを検出し、検出されたピーク値に応じたオン時間幅を持つパルス信号を生成してもよい。

本発明において、制御部は、インプットキャプチャ回路のカウント値を参照して、パルス信号のオン時間幅、パルス信号のオフ時間幅、およびパルス信号の周期の少なくとも１つを取得してもよい。

本発明において、パルス信号はＰＷＭ信号であり、制御部は、インプットキャプチャ回路のカウント値を参照して、ＰＷＭ信号のデューティを取得してもよい。

本発明において、信号生成部を構成するハードウェア回路は、制御部に内蔵されていてもよいし、制御部の外部に設けられていてもよい。

本発明において、信号生成部から出力されるパルス信号をインプットキャプチャ回路へ入力することに代えて、当該パルス信号をローパスフィルタを介して制御部のＡ／Ｄ変換ポートに入力してもよい。

本発明において、制御部を、ハードウェア回路からなる第１制御部と、マイクロコンピュータからなる第２制御部とで構成し、第１制御部には信号生成部と指令値演算部を内蔵し、第２制御部にはインプットキャプチャ回路を内蔵し、第１制御部の信号生成部から出力されるパルス信号を、第２制御部のインプットキャプチャ回路に入力してもよい。

本発明によれば、パルス信号を生成する信号生成部がハードウェア回路から構成される場合でも、制御部においてパルス信号のデューティなどを把握することが可能となる。

本発明の第１実施形態のＤＣ−ＤＣコンバータの回路図である。 インプットキャプチャ回路の動作を説明するための模式図である。 図１の回路における各部の波形を示した図である。 本発明の第２実施形態のＤＣ−ＤＣコンバータの回路図である。 本発明の第３実施形態のＤＣ−ＤＣコンバータの回路図である。 本発明の第４実施形態のＤＣ−ＤＣコンバータの回路図である。 本発明の第５実施形態のＤＣ−ＤＣコンバータの回路図である。

以下、本発明の実施形態につき、図面を参照しながら説明する。各図を通して、同一の部分または対応する部分には同一符号を付してある。以下では、スイッチング電源装置として、ＤＣ−ＤＣコンバータを例に挙げる。

＜第１実施形態＞
図１は、第１実施形態のＤＣ−ＤＣコンバータ１０１の回路図を示している。ＤＣ−ＤＣコンバータ１０１は、直流電源１０と負荷２０との間に接続される。直流電源１０は、たとえば車両に搭載されているバッテリであり、負荷２０は、たとえば車両に装備されたオーディオ装置、空調装置、照明装置などの電装品である。ＤＣ−ＤＣコンバータ１０１には、スイッチング回路１、制御部２、および電圧検出抵抗Ｒ１、Ｒ２が備わっている。

スイッチング回路１は、直流電源１０の直流電圧（入力電圧Ｖin）をスイッチングして降圧する降圧チョッパ回路であり、スイッチング素子Ｑ、ダイオードＤ、インダクタＬ、およびコンデンサＣを備えた公知の回路から構成されている。スイッチング素子Ｑは、本例ではＦＥＴからなり、後述する制御部２から出力されるＰＷＭ信号によって、オン・オフのスイッチング動作を行う。ダイオードＤは、スイッチング素子Ｑのオフ期間に導通して、当該素子Ｑのオン期間にインダクタＬに蓄積された電気エネルギーを環流させる環流ダイオードである。コンデンサＣは、ダイオードＤおよびインダクタＬを環流する電流を平滑するコンデンサである。

制御部２は、マイクロコンピュータから構成されており、スイッチング回路１の動作を制御する。制御部２には、指令値演算部３と、ＰＷＭ信号生成部４と、インプットキャプチャ回路５とが内蔵されている。指令値演算部３は、ここではハードウェア回路で表されているが、実際にはソフトウェアで演算処理を行うブロック、すなわち前述したソフトウェア実装部である。以下、指令値演算部３については、便宜上ハードウェア回路として説明する。ＰＷＭ信号生成部４は、前述したハードウェア実装部であり、純粋なハードウェア回路から構成されている。また、インプットキャプチャ回路５も同様に、ハードウェア回路から構成されている。なお、制御部２のソフトウェア実装部には、指令値演算部３だけでなく、その他の演算処理を行う部分も含まれる。ＰＷＭ信号生成部４は、本発明における「信号生成部」の一例である。

指令値演算部３は、誤差増幅器３１と、補償器３２とを有している。誤差増幅器３１の反転入力端子（−端子）は、制御部２のポートＰ１（Ａ／Ｄ変換ポート）に接続されており、非反転入力端子（＋端子）には、基準電圧Ｖrefが入力される。ポートＰ１は、電圧検出抵抗Ｒ１、Ｒ２の接続点に接続されており、この接続点の電圧ＶｐがポートＰ１に入力される。電圧Ｖｐは、出力電圧Ｖoutに比例した値となる。誤差増幅器３１は、電圧Ｖｐを基準電圧Ｖrefと比較し、両者の差分（偏差）を増幅して出力する。補償器３２は、誤差増幅器３１の出力に対してＰＩ（比例積分）演算などを行うことで、応答性や安定性を改善する。補償器３２の出力Ｘは、インダクタＬに流れる電流Ｉ_Ｌに対する指令値となる。

ＰＷＭ信号生成部４は、コンパレータ４１と、ＲＳフリップフロップ４２と、ドライバ４３と、スロープ補償回路４４とを有している。コンパレータ４１は、アナログのコンパレータである。コンパレータ４１の非反転入力端子（＋端子）には、指令値演算部３からの指令値Ｘが入力される。また、コンパレータ４１の一方の反転入力端子（上側の−端子）は、制御部２のポートＰ２（アナログコンパレータポート）に接続されており、他方の反転入力端子（下側の−端子）は、スロープ補償回路４４に接続されている。ポートＰ２には、スイッチング回路１からインダクタ電流Ｉ_Ｌが入力される。スロープ補償回路４４は、ＤＣ−ＤＣコンバータ１０１の出力電圧Ｖoutが乱れた場合に、ＰＷＭ信号のデューティがばらばらの値になるのを抑制するために設けられている。スロープ補償回路４４の出力は、のこぎり波の信号である。

ＲＳフリップフロップ４２は、コンパレータ４１の出力に基づいて、所定のデューティを持ったＰＷＭ信号を生成する。ＲＳフリップフロップ４２のリセット端子Ｒには、コンパレータ４１の出力が入力される。ＲＳフリップフロップ４２のセット端子Ｓには、図示しないクロック回路で生成されたクロック信号が入力される。ＲＳフリップフロップ４２の一方の出力端子は、ドライバ４３の入力端子に接続されている。ドライバ４３の出力端子は、制御部２のポートＰ３（ＰＷＭ出力ポート）に接続されている。ＲＳフリップフロップ４２で生成されたＰＷＭ信号は、ドライバ４３とポートＰ３を介して、スイッチング回路１のスイッチング素子Ｑのゲートへ与えられるとともに、ポートＰ４（インプットキャプチャポート）を介して、制御部２に内蔵されているインプットキャプチャ回路５にも入力される。

インプットキャプチャ回路５は、制御部２を構成するマイクロコンピュータにもともと内蔵されている回路である。インプットキャプチャは、入力されたパルス信号の立上がり、立下がり、またはそれらの両方のタイミングで、その時のカウンタの値をレジスタ（Capture Compare Register：CCR）に取り込んで保持する機能であり、レジスタのカウンタ値を参照することによって、パルス信号の周期やデューティなどを取得することができる。

図２は、インプットキャプチャ回路５の動作を模式的に表した図である。図２（ａ）は、ポートＰ４からインプットキャプチャ回路５に入力されるＰＷＭ信号の波形である。ＰＷＭ信号の周期Ｔは一定であるが、スイッチング素子Ｑのオン期間に対応するオン時間幅ｔ１、ｔ３、ｔ５と、スイッチング素子Ｑのオフ期間に対応するオフ時間幅ｔ２、ｔ４、ｔ６は、ＰＷＭ信号のデューティに応じて変化する。

インプットキャプチャ回路５では、図２（ｂ）に示すように、ＰＷＭ信号が立ち上がった時点から、カウンタによるオン時間幅の計数が開始され、ＰＷＭ信号が立ち下がった時点で計数が停止される。また、図２（ｃ）に示すように、ＰＷＭ信号が立ち下がった時点から、カウンタによるオフ時間幅の計数が開始され、ＰＷＭ信号が立ち上がった時点で計数が停止される。したがって、制御部２では、カウンタの計数値から、オン時間幅とオフ時間幅を知ることができ、また、オン時間幅とオフ時間幅から周期Ｔを知ることができ、さらに、オン時間幅と周期Ｔからデューティを知ることができる。なお、制御部２は、ここで挙げたオン時間幅、オフ時間幅、および周期の全てを取得してもよいし、いずれか１つまたは２つを取得してもよい。また、これらに加えて、デューティを取得してもよい。

図３は、図１のＤＣ−ＤＣコンバータ１０１における各部の波形を示した図である。図３の（ａ）は、入力電圧Ｖinと出力電圧Ｖoutを示している。入力電圧Ｖinは略一定であるが、出力電圧Ｖoutにはスイッチング素子Ｑのオン・オフによる変動がみられる。図３の（ｂ）における実線は、インダクタＬに流れる電流、すなわちインダクタ電流Ｉ_Ｌの波形を示している。インダクタ電流Ｉ_Ｌは、スイッチング素子Ｑのオン・オフに応じた三角波となる。また、破線で示したのこぎり波は、指令値演算部３から出力される指令値Ｘと、スロープ補償回路４４の出力とを加算または減算（本例では減算）した信号であり、これがピーク電流モード制御においてインダクタ電流Ｉ_Ｌのピークを検出するための閾値信号Ｙとなる。

詳しくは、ポートＰ２から制御部２へ入力するインダクタ電流Ｉ_Ｌは、コンパレータ４１で上記の閾値信号Ｙと比較され、インダクタ電流Ｉ_Ｌが閾値信号Ｙと等しくなるまで、コンパレータ４１はＲＳフリップフロップ４２への信号出力を継続する。この間、ＰＷＭ信号はＨ（High）レベルとなって、スイッチング素子Ｑがオン状態となる（図３（ｃ）参照）。そして、インダクタ電流Ｉ_Ｌが閾値信号Ｙと等しくなると、コンパレータ４１は信号出力を停止する。これによってＰＷＭ信号はＬ（Low）レベルとなり、スイッチング素子Ｑがオフする結果、インダクタ電流Ｉ_Ｌは減少して閾値信号Ｙを下回る。その後、閾値信号Ｙが立ち上がると、コンパレータ４１は信号出力を開始し、スイッチング素子Ｑが再びオンとなって、以後同様の動作が繰り返される。

このようにして、インダクタ電流Ｉ_Ｌを閾値信号Ｙと比較することで、インダクタ電流Ｉ_Ｌのピーク（三角波の頂点）が検出される。そして、図３の（ｂ）と（ｃ）に一点鎖線で示したように、インダクタ電流Ｉ_Ｌのピーク値が大きいほど、ＰＷＭ信号のオン時間幅は短くなる。逆に、インダクタ電流Ｉ_Ｌのピーク値が小さいほど、ＰＷＭ信号のオン時間幅は長くなる。したがって、ＰＷＭ信号のデューティも、インダクタ電流Ｉ_Ｌのピーク値が大きいほど小さくなり、ピーク値が小さいほど大きくなる。すなわち、ピーク電流モード制御では、ＰＷＭ信号のデューティが、インダクタ電流Ｉ_Ｌのピーク値に応じて可変される。

図３の（ｄ）は、インプットキャプチャ回路５におけるカウンタの計数値の時間的変化を示している。実線はオン時間幅の計数値を示し、破線はオフ時間幅の計数値を示している。本例では、各周期ごとにカウンタをリセットするようにしている。したがって、各周期ごとの累積計数値Ｋ１、Ｋ２が、それぞれ当該周期におけるオン時間幅とオフ時間幅になる。

上述した第１実施形態のＤＣ−ＤＣコンバータ１０１によれば、ＰＷＭ信号生成部４がハードウェア回路から構成される一方、指令値演算部３ではソフトウェア処理によって指令値が演算される。また、ＰＷＭ信号生成部４から出力されるＰＷＭ信号が、スイッチング素子Ｑに与えられるとともに、制御部２に備わるインプットキャプチャ回路５にも入力される。このため、ＰＷＭ信号生成部４がハードウェア回路であっても、制御部２は、内蔵されているインプットキャプチャ回路５のカウンタ値を参照することによって、ＰＷＭ信号のオン時間幅、オフ時間幅、周期、デューティなどの値を容易に取得することができる。その結果、たとえば、デューティの値を用いて所定の演算を行うことにより、出力電流や入力電圧などを推定することが可能となる。また、制御部２で常にＰＷＭ信号のデューティを把握できるので、制御部２の監視の下で、ＰＷＭ信号生成部４から出力されるパルス信号のデューティが過大になるのを抑制することができる。

＜第２実施形態＞
図４は、第２実施形態のＤＣ−ＤＣコンバータ１０２の回路図を示している。第２実施形態が第１実施形態と異なる点は、制御部２のポートＰ３から出力されるＰＷＭ信号が、ローパスフィルタ６を介して制御部２のポートＰ５（Ａ／Ｄ変換ポート）に入力されるように構成されていることである。なお、図４では、制御部２に内蔵されているインプットキャプチャ回路の図示を省略してある。その他の構成については、図１と同じであるので、図４の各部の詳細な説明は省略する。

ローパスフィルタ６は、コンデンサと抵抗を含むＣＲフィルタ回路などから構成される。ポートＰ３から出力されたＰＷＭ信号は、ローパスフィルタ６において平滑化され、アナログ信号となる。デューティの大きいＰＷＭ信号ほど、ローパスフィルタ６から出力されるアナログ信号のレベルが高くなる。ローパスフィルタ６の出力は、ポートＰ５から制御部２へ取り込まれて内部でＡ／Ｄ変換され、制御部２は、デジタル変換値に基づきソフトウェア演算を行って、ＰＷＭ信号のデューティを取得する。

このような第２実施形態のＤＣ−ＤＣコンバータ１０２によっても、制御部２でＰＷＭ信号のデューティを把握できるため、第１実施形態と同様の効果が得られる。ただ、第２実施形態では、第１実施形態のＤＣ−ＤＣコンバータ１０１と比較して、ローパスフィルタ６による遅延が大きくなるが、遅延が問題とならない用途であれば、支障なく使用が可能である。

＜第３実施形態＞
図５は、第３実施形態のＤＣ−ＤＣコンバータ１０３の回路図を示している。第３実施形態が第１実施形態と異なる点は、制御部が、第１制御部７と第２制御部８に分かれていることである。第１制御部７はアナログＩＣから構成され、図１と同じ指令値演算部３とＰＷＭ信号生成部４とを有している。ただし、この第１制御部７に含まれる回路は、すべてハードウェア回路である。第２制御部８はマイクロコンピュータから構成されており、図１と同じインプットキャプチャ回路５を有している。インプットキャプチャ回路５には、ポートＰ６（インプットキャプチャポート）を介して、第１制御部７からＰＷＭ信号が入力される。なお、第２制御部８にはソフトウェア実装部も内蔵されているが、図示は省略してある。その他の構成については、図１と同じであるので、図５の各部の詳細な説明は省略する。

このような第３実施形態のＤＣ−ＤＣコンバータ１０３によっても、第２制御部８でＰＷＭ信号のデューティを把握できるため、第１実施形態と同様の効果が得られる。また、第３実施形態によれば、第１実施形態のＤＣ−ＤＣコンバータ１０１のように、マイクロコンピュータ（制御部２）にＰＷＭ信号生成部４を構成するハードウェア回路を内蔵する必要がないので、第２制御部８として汎用のマイクロコンピュータを用いることができる利点がある。

＜第４実施形態＞
図６は、第４実施形態のＤＣ−ＤＣコンバータ１０４の回路図を示している。第４実施形態が第１実施形態と異なる点は、ＰＷＭ信号生成部４を構成するハードウェア回路が、制御部２の外部に設けられていることである。ソフトウェア処理を行う指令値演算部３は、第１実施形態と同様に制御部２に内蔵されており、また、インプットキャプチャ回路５も制御部２に内蔵されている。その他の構成については、図１と同じであるので、図６の各部の詳細な説明は省略する。

このような第４実施形態のＤＣ−ＤＣコンバータ１０４によっても、制御部２でＰＷＭ信号のデューティを把握できるため、第１実施形態と同様の効果が得られる。また、第４実施形態によれば、第３実施形態と同様に、制御部２にＰＷＭ信号生成部４のハードウェア回路を内蔵する必要がないので、制御部２として汎用のマイクロコンピュータを用いることができる利点がある。

＜第５実施形態＞
図７は、第５実施形態のＤＣ−ＤＣコンバータ１０５の回路図を示している。第５実施形態が第１〜第４実施形態と異なる点は、スイッチング回路１１が降圧チョッパ回路ではなく、昇圧チョッパ回路となっていることである。スイッチング回路１１は、スイッチング素子Ｑ’、インダクタＬ’、ダイオードＤ’、コンデンサＣ１、およびコンデンサＣ２を備えた公知の回路から構成されている。スイッチング素子Ｑ’はＦＥＴからなる。スイッチング素子Ｑ’と、インダクタＬ’と、ダイオードＤ’の接続関係は、図１のスイッチング素子Ｑと、インダクタＬと、ダイオードＤの接続関係と異なっている。その他の構成については、図１と同じであるので、図７の各部の詳細な説明は省略する。

このような第５実施形態のＤＣ−ＤＣコンバータ１０５によっても、制御部２でＰＷＭ信号のデューティを把握できるため、第１実施形態と同様の効果が得られる。

＜その他の実施形態＞
本発明では、上述した実施形態以外にも、以下のような種々の実施形態を採用することができる。

前記の各実施形態では、スイッチング素子Ｑ、Ｑ’を駆動する信号としてＰＷＭ信号を例に挙げたが、本発明は、スイッチング素子の駆動信号がＰＷＭ信号以外のパルス信号である場合にも適用することができる。

図７の第５実施形態においては、図１の第１実施形態における降圧チョッパ回路からなるスイッチング回路１を、昇圧チョッパ回路からなるスイッチング回路１１に置き換えた例を挙げたが、図４〜図６の第２〜第４実施形態において、降圧チョッパ回路からなるスイッチング回路１を、図７の昇圧チョッパ回路からなるスイッチング回路１１に置き換えてもよい。さらに、スイッチング回路１、１１は、昇降圧チョッパ回路や、絶縁型の回路（たとえばフライバック回路）などから構成することもできる。

前記の各実施形態では、指令値演算部３から出力される指令値Ｘとスロープ補償回路４４の出力との加減算を、ハードウェア実装部であるＰＷＭ信号生成部４で行う例を挙げたが、この演算をソフトウェア実装部である指令値演算部３で行ってもよい。この場合、指令値演算部３は、ソフトウェアによる演算を行い、その演算結果をＤ／Ａ変換して出力する。コンパレータ４１は、この出力とインダクタ電流Ｉ_Ｌとの比較を行う。

前記の各実施形態では、スイッチング素子Ｑ、Ｑ’としてＦＥＴを用いたが、ＦＥＴの替わりに、トランジスタやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などのスイッチング素子を用いてもよい。

前記の各実施形態では、電源として直流電源１０を例に挙げたが、本発明はこれに限定されない。たとえば、交流電源を電源とし、この交流電源とＤＣ−ＤＣコンバータとの間に、交流電圧を全波整流する整流回路を設けてもよい。また、前記の各実施形態では、負荷２０として車両の電装品を例に挙げたが、負荷の種類はこれに限定されない。

前記の各実施形態では、車両に搭載されるＤＣ−ＤＣコンバータを例に挙げたが、本発明は、車両以外の用途に用いられるＤＣ−ＤＣコンバータにも適用することができる。さらに、本発明は、ＤＣ−ＤＣコンバータに限らず、ＡＣ−ＤＣコンバータや、ＤＣ−ＡＣコンバータなどのスイッチング電源装置にも適用が可能である。

１、１１ スイッチング回路
２ 制御部
３ 指令値演算部
４ ＰＷＭ信号生成部（信号生成部）
５ インプットキャプチャ回路
６ ローパスフィルタ
７ 第１制御部
８ 第２制御部
１０ 直流電源（電源）
２０ 負荷
１０１〜１０５ ＤＣ−ＤＣコンバータ（スイッチング電源装置）
Ｌ、Ｌ’ インダクタ
Ｑ、Ｑ’ スイッチング素子
Ｐ５ Ａ／Ｄ変換ポート

Claims (8)

1. 電源と負荷との間に設けられ、入力電圧を所定の電圧に変換して負荷へ供給するスイッチング電源装置であって、
   スイッチング素子を有し、当該スイッチング素子のオン・オフ動作により前記電源の直流電圧をスイッチングするスイッチング回路と、
   前記スイッチング素子をオン・オフさせるためのパルス信号を生成する信号生成部と、
   前記パルス信号の生成に必要な指令値を演算し、当該指令値を前記信号生成部へ出力する指令値演算部と、
   前記信号生成部と前記指令値演算部のうち、少なくとも指令値演算部が内蔵されているとともに、インプットキャプチャ回路が内蔵されている制御部と、を備え、
   前記信号生成部は、ハードウェア回路から構成されており、
   前記指令値演算部は、ソフトウェア処理によって前記指令値を演算し、
   前記信号生成部から出力される前記パルス信号が、前記スイッチング素子に与えられるとともに、前記インプットキャプチャ回路にも入力されるように構成されている、ことを特徴とするスイッチング電源装置。
2. 請求項１に記載のスイッチング電源装置において、
   前記スイッチング回路は、前記スイッチング素子のオン・オフ動作に応じて電流が流れるインダクタをさらに有し、
   前記信号生成部は、前記指令値演算部から与えられる前記指令値に基づいて得られる閾値信号と、前記インダクタに流れるインダクタ電流とを比較して、前記インダクタ電流のピークを検出し、検出されたピーク値に応じたオン時間幅を持つパルス信号を生成することを特徴とするスイッチング電源装置。
3. 請求項１または請求項２に記載のスイッチング電源装置において、
   前記制御部は、前記インプットキャプチャ回路のカウント値を参照して、前記パルス信号のオン時間幅、前記パルス信号のオフ時間幅、および前記パルス信号の周期、の少なくとも１つを取得することを特徴とするスイッチング電源装置。
4. 請求項１ないし請求項３のいずれかに記載のスイッチング電源装置において、
   前記パルス信号はＰＷＭ信号であり、
   前記制御部は、前記インプットキャプチャ回路のカウント値を参照して、前記ＰＷＭ信号のデューティを取得する、ことを特徴とするスイッチング電源装置。
5. 請求項１ないし請求項４のいずれかに記載のスイッチング電源装置において、
   前記信号生成部を構成するハードウェア回路は、前記制御部に内蔵されている、ことを特徴とするスイッチング電源装置。
6. 請求項１ないし請求項４のいずれかに記載のスイッチング電源装置において、
   前記信号生成部を構成するハードウェア回路は、前記制御部の外部に設けられている、ことを特徴とするスイッチング電源装置。
7. 直流電源と負荷との間に設けられ、前記電源の直流電圧を所定の直流電圧に変換して負荷へ供給するスイッチング電源装置であって、
   スイッチング素子を有し、当該スイッチング素子のオン・オフ動作により前記電源の直流電圧をスイッチングするスイッチング回路と、
   前記スイッチング素子をオン・オフさせるためのパルス信号を生成する信号生成部と、
   前記パルス信号の生成に必要な指令値を演算し、当該指令値を前記信号生成部へ出力する指令値演算部と、
   前記信号生成部と前記指令値演算部のうち、少なくとも指令値演算部が内蔵されている制御部と、を備え、
   前記信号生成部は、ハードウェア回路から構成されており、
   前記指令値演算部は、ソフトウェア処理によって前記指令値を演算し、
   前記信号生成部から出力される前記パルス信号が、前記スイッチング素子に与えられるとともに、ローパスフィルタを介して前記制御部のＡ／Ｄ変換ポートにも入力されるように構成されている、ことを特徴とするスイッチング電源装置。
8. 直流電源と負荷との間に設けられ、前記電源の直流電圧を所定の直流電圧に変換して負荷へ供給するスイッチング電源装置であって、
   スイッチング素子を有し、当該スイッチング素子のオン・オフ動作により前記電源の直流電圧をスイッチングするスイッチング回路と、
   前記スイッチング素子をオン・オフさせるためのパルス信号を生成する信号生成部と、
   前記パルス信号の生成に必要な指令値を演算し、当該指令値を前記信号生成部へ出力する指令値演算部と、
   前記信号生成部および前記指令値演算部が内蔵されている第１制御部と、
   インプットキャプチャ回路が内蔵されている第２制御部と、を備え、
   前記第１制御部は、ハードウェア回路から構成されており、
   前記第２制御部は、マイクロコンピュータから構成されており、
   前記第１制御部の前記信号生成部から出力される前記パルス信号が、前記スイッチング素子に与えられるとともに、前記第２制御部の前記インプットキャプチャ回路にも入力されるように構成されている、ことを特徴とするスイッチング電源装置。

Images