JP2021097129A - インダクタ内蔵基板 - Google Patents
インダクタ内蔵基板 Download PDFInfo
- Publication number
- JP2021097129A JP2021097129A JP2019227175A JP2019227175A JP2021097129A JP 2021097129 A JP2021097129 A JP 2021097129A JP 2019227175 A JP2019227175 A JP 2019227175A JP 2019227175 A JP2019227175 A JP 2019227175A JP 2021097129 A JP2021097129 A JP 2021097129A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- conductor
- inductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 68
- 239000004020 conductor Substances 0.000 claims abstract description 101
- 229920005989 resin Polymers 0.000 claims abstract description 47
- 239000011347 resin Substances 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 abstract description 52
- 239000011295 pitch Substances 0.000 abstract 1
- 239000011162 core material Substances 0.000 description 24
- 239000000463 material Substances 0.000 description 19
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 16
- 239000000945 filler Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 5
- 239000000696 magnetic material Substances 0.000 description 5
- 230000002378 acidificating effect Effects 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000006249 magnetic particle Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000005553 drilling Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000010954 inorganic particle Substances 0.000 description 1
- LIKBJVNGSGBSGK-UHFFFAOYSA-N iron(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Fe+3].[Fe+3] LIKBJVNGSGBSGK-UHFFFAOYSA-N 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
- H01F17/06—Fixed inductances of the signal type with magnetic core with core substantially closed in itself, e.g. toroid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
- H01F41/24—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates from liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4864—Cleaning, e.g. removing of solder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
- H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
- H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
- H01F1/12—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials
- H01F1/14—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys
- H01F1/20—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys in the form of particles, e.g. powder
- H01F1/22—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys in the form of particles, e.g. powder pressed, sintered, or bound together
- H01F1/24—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys in the form of particles, e.g. powder pressed, sintered, or bound together the particles being insulated
- H01F1/26—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys in the form of particles, e.g. powder pressed, sintered, or bound together the particles being insulated by macromolecular organic substances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
- H01F17/06—Fixed inductances of the signal type with magnetic core with core substantially closed in itself, e.g. toroid
- H01F2017/065—Core mounted around conductor to absorb noise, e.g. EMI filter
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/24—Magnetic cores
- H01F27/255—Magnetic cores made from particles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
【課題】 小型でインダクタンスの大きなインダクタ内蔵基板の提供【解決手段】 第2スルーホール導体36Bは、最大直径bdと小径の第2貫通孔18b内に第1電解めっき膜34が充填されて成る。第2スルーホール導体36Bは小径化される。このため、磁性体樹脂18内の第2スルーホール導体36Bを狭ピッチで配置することが可能となり、インダクタ内蔵基板のインダクタンスを大きくすることができる。【選択図】 図1
Description
本発明は、インダクタを内蔵するインダクタ内蔵基板に関する。
特許文献1は、配線基板に内蔵されるインダクタ部品の製造方法を開示している。特許文献1では、樹脂層内に磁性体を収容し、樹脂層内にスルーホール導体を設け、スルーホール導体と磁性体とが接触しないようにしている。
特許文献1では、樹脂層にスルーホール導体を配置するため、インダクタ部品の大きさに対して磁性体の割合が低くなり、インダクタンスを大きくすることが難しいと考えられる。
本発明の目的は、小型でインダクタンスの大きいインダクタ内蔵基板を提供することである。
本発明に係るインダクタ内蔵基板は、開口と第1貫通孔が形成されたコア基板と、前記開口内に充填され、第2貫通孔を有する磁性体樹脂と、前記第1貫通孔に形成された金属膜から成る第1スルーホール導体と、前記第2貫通孔に形成された金属膜から成る第2スルーホール導体と、を有する。そして、前記第2スルーホール導体は、前記第2貫通孔に前記金属膜が充填されてなる。
本発明のインダクタ内蔵基板は、磁性体樹脂の第2貫通孔に直接めっき膜からなる第2スルーホール導体を形成するため、インダクタ部品の磁性体樹脂の体積を大きくし、インダクタンスを大きくすることができる。第2スルーホール導体は、金属膜が充填されてなり、小径化される。このため、磁性体樹脂内の第2スルーホール導体を狭ピッチで配置することが可能となり、インダクタンスを大きくすることができる。
[第1実施形態]
図1(A)は、第1実施形態のインダクタを内蔵するインダクタ内蔵基板10の断面図を示す。インダクタ内蔵基板10は、第1面Fと第1面Fと反対側の第2面Sを有する絶縁性基材20と、絶縁性基材20の第1面F上の第1導体層(導体回路)58Fと、絶縁性基材20の第2面S上の第2導体層58Sと、第1導体層58Fと第2導体層58Sを接続しているスルーホール導体36とで形成されているコア基板30を有する。コア基板30は第1面Fと第1面Fと反対側の第2面Sを有する。コア基板30の第1面Fと絶縁性基材20の第1面Fは同じ面であり、コア基板30の第2面Sと絶縁性基材20の第2面Sは同じ面である。絶縁性基材20は、エポキシなどの樹脂と補強用のガラスクロス等の芯材14で形成されている。絶縁性基材20は、さらに、シリカ等の無機粒子を有しても良い。
図1(A)は、第1実施形態のインダクタを内蔵するインダクタ内蔵基板10の断面図を示す。インダクタ内蔵基板10は、第1面Fと第1面Fと反対側の第2面Sを有する絶縁性基材20と、絶縁性基材20の第1面F上の第1導体層(導体回路)58Fと、絶縁性基材20の第2面S上の第2導体層58Sと、第1導体層58Fと第2導体層58Sを接続しているスルーホール導体36とで形成されているコア基板30を有する。コア基板30は第1面Fと第1面Fと反対側の第2面Sを有する。コア基板30の第1面Fと絶縁性基材20の第1面Fは同じ面であり、コア基板30の第2面Sと絶縁性基材20の第2面Sは同じ面である。絶縁性基材20は、エポキシなどの樹脂と補強用のガラスクロス等の芯材14で形成されている。絶縁性基材20は、さらに、シリカ等の無機粒子を有しても良い。
インダクタ内蔵基板10は、さらに、コア基板30の第1面F上に上側のビルドアップ層450Fを有する。上側のビルドアップ層450Fはコア基板30の第1面F上に形成されている絶縁層450Aと絶縁層450A上の導体層458Aと絶縁層450Aを貫通し第1導体層58Fと導体層458Aを接続しているビア導体460Aとを有する。上側のビルドアップ層450Fはさらに絶縁層450Aと導体層458A上の絶縁層450Cと絶縁層450C上の導体層458Cと絶縁層450Cを貫通し導体層458Aやビア導体460Aと導体層458Cとを接続するビア導体460Cを有する。
インダクタ内蔵基板10は、さらに、コア基板30の第2面S上に下側のビルドアップ層450Sを有する。下側のビルドアップ層450Sはコア基板30の第2面S上に形成されている絶縁層450Bと絶縁層450B上の導体層458Bと絶縁層450Bを貫通し第2導体層58Sと導体層458Bを接続しているビア導体460Bとを有する。下側のビルドアップ層450Sはさらに絶縁層450Bと導体層458B上の絶縁層450Dと絶縁層450D上の導体層458Dと絶縁層450Dを貫通し導体層458Bやビア導体460Bと導体層458Dとを接続するビア導体460Dを有する。
第1実施形態のインダクタ内蔵基板は、さらに、上側のビルドアップ層450F上に開口471Fを有するソルダーレジスト層470Fと下側のビルドアップ層450S上に開口471Sを有するソルダーレジスト層470Sを有する。
ソルダーレジスト層470F、470Sの開口471F、471Sにより露出している導体層458C、458Dやビア導体460C、460Dの上面はパッドとして機能する。パッド上に、Ni/AuやNi/Pd/Au、Pd/Au、OSPから成る保護膜472が形成されている。その保護膜上に半田バンプ476F、476Sが形成されている。上側のビルドアップ層450F上に形成されている半田バンプ476Fを介して図示しないICチップがインダクタ内蔵基板10に搭載される。下側のビルドアップ層450S上に形成されている半田バンプ476Sを介してインダクタ内蔵基板10は図示しないマザーボードに搭載される。
図1(C)は図1(A)中のコア基板30の一部を拡大して示す。コア基板30では、第1導体層58Fと第2導体層58Sとを接続するスルーホール導体36は、コア基板30を貫通する第1貫通孔20aに形成された第1スルーホール導体36Aと、コア基板30の開口20b内に充填された磁性体樹脂18の第2貫通孔18bに形成された第2スルーホール導体36Bとから成る。第2貫通孔18bは、図1(A)中に示されるようにコア基板の第1面F側の開口18boから第2面Sに向けて径が縮小する第1テーパ部18bfと、第2面S側の開口18bpから第1面Fに向けて径が縮小する第2テーパ部18bsを有する。第1テーパ部18bfと第2テーパ部18bsとは、第2貫通孔18b内の最小径部で接続している。第1面F側の開口18boの直径dbと、第2面S側の開口18bpの直径dbとは等しい。開口18boの直径dbと開口18bpの直径dbとが、第2貫通孔18bの最大直径である。第1貫通孔20aの直径daは、第2貫通孔18bの最大直径dbよりも大きい。第1テーパ部18bf内と第2テーパ部18bs内に第1電解めっき膜34が充填されて成る第2スルーホール導体36Bは、裁頭円錐形状を突き合わせた鼓型の形状を有する。円筒状の第1貫通孔20b内に形成される円筒状の第1スルーホール導体36A内には樹脂充填剤16が充填され、スルーホールランド58FRは蓋めっきから成る。スルーホールランド58FRは、第1スルーホール導体36Aに形成された第1スルーホールランド58FRAと第2スルーホール導体36Bに形成された第2スルーホールランド58FRBとから成る。
図1(B)は、第1スルーホール導体36Aに形成された第1スルーホールランド58FRAと第2スルーホール導体36Bに形成された第2スルーホールランド58FRBとの平面図である。第1スルーホールランド58FRAは、第1スルーホール導体36Aと同心円状に形成され、第2スルーホールランド58FRBは、第2スルーホール導体36Bと同心円状に形成されている。第1スルーホールランド58FRAの直径Daと第2スルーホールランド58FRBの直径Dbとはほぼ等しい。第1スルーホールランド58FRAと第2スルーホールランド58FRBとは第1導体層(回路パターン)58Fにより接続されている。第2スルーホールランド58FRBの直径Dbは、磁性体樹脂18の充填された開口20bの直径DBよりも小径に形成されている。即ち、第2スルーホールランド58FRBは、磁性体樹脂18上から絶縁性基材20まで広がることが無い。
磁性体樹脂18は、酸化鉄フィラー(磁性体粒子)とエポキシ等の樹脂を含む。磁性体粒子として、酸化鉄(III)等の酸化鉄フィラーが挙げられる。磁性体樹脂中の酸化鉄フィラーの含有量は60重量%〜90重量%であることが好ましい。酸化鉄フィラーの粒子径は均一で無い方が、重量%を高め、透磁率及び伝熱性を高くできるため望ましい。
図1(C)に示されるように、コア基板30を貫通する第1貫通孔20aに形成された第1スルーホール導体36Aは、第1貫通孔20aに接触する。第1スルーホール導体36Aは、第1貫通孔20a上の第1無電解めっき膜32と、該第1無電解めっき膜32上の第1電解めっき膜34とから成る。磁性体樹脂18を貫通する第2貫通孔18bに形成された第2スルーホール導体36Bは、第2貫通孔18bに接触する。第2スルーホール導体36Bは、第2貫通孔18b上の第1無電解めっき膜32と、該第1無電解めっき膜32上の第1電解めっき膜34とから成る。
第1スルーホールランド58FRA及び絶縁性基材20上の第1導体層58Fは、最下層の銅箔22と、該銅箔22上の第1無電解めっき膜32と、第1無電解めっき膜32上の第1電解めっき膜34と、該第1電解めっき膜34上の第2無電解めっき膜35と、該第2無電解めっき膜35上の第2電解めっき膜37とから成る。第2スルーホールランド58FRB及び磁性体樹脂18上の第1導体層58Fは、最下層の第1無電解めっき膜32と、第1無電解めっき膜32上の第1電解めっき膜34と、該第1電解めっき膜34上の第2無電解めっき膜35と、該第2無電解めっき膜35上の第2電解めっき膜37とから成る。
第1実施形態のコア基板30は、図1(A)中に示される磁性体樹脂18に形成された第2スルーホール導体36Bを介して接続される第1導体層58F(接続パターン58FL)、第2導体層58S(接続パターン58SL)とは、ヘリカル状(コア基板の表裏面に対して平行方向の軸線上に沿って螺旋状)に配置され、第2スルーホール導体36Bと共にインダクタ59を形成する。
第1実施形態のインダクタ内蔵基板10は、コア基板30の表面に第1導体層58Fと第2導体層58Sとが形成され、第1導体層58Fと第2導体層58Sとを接続する第2スルーホール導体36Bは、磁性体樹脂18を貫通する第2貫通孔18bに直接形成されている。このため、インダクタ内蔵基板10中の磁性体の割合が大きくなり、インダクタンスを大きくすることができる。
第1実施形態のインダクタ内蔵基板10で、第2スルーホール導体36Bは、小径(最大直径db)の第2貫通孔18b内に第1電解めっき膜34が充填されて成る。第2スルーホール導体36Bは小径化される。このため、磁性体樹脂18内の第2スルーホール導体36Bを狭ピッチ(例えば、隣り合う第2スルーホール導体36B間の最小間隔を250ミクロン以上、かつ、350ミクロン以下)で配置することが可能となり、インダクタ内蔵基板のインダクタンスを大きくすることができる。第2スルーホール導体36Bは、第2貫通孔18b内に熱伝導率の高い銅製の第1電解めっき膜34が充填されて成るため放熱性が高く、インダクタ内蔵基板の信頼性を高くすることができる。第2スルーホール導体36Bは、第2貫通孔18b内に伝導性の高い銅製の第1電解めっき膜34が充填されて成るため抵抗値が低く、インダクタ59のQ値を改善することができる。
[第1実施形態のインダクタ内蔵基板の製造方法]
図2〜図4に第1実施形態のインダクタ内蔵基板の製造方法が示される。
絶縁性基材20の両面に銅箔22の積層された銅張り積層板から成る基板20zが準備される(図2(A))。絶縁性基材20に磁性体樹脂充填用の開口20bが形成される(図2(B))。開口20b内に60重量%〜90重量%の酸化鉄フィラー(磁性体粒子)とエポキシ樹脂からなる樹脂ペーストが真空印刷される。樹脂ペーストが、樹脂ペーストの粘度が常温の2倍以下となる温度で仮硬化(半硬化)され仮硬化磁性体樹脂18βが形成され、絶縁性基材20の表面が研磨される(図2(C))。
図2〜図4に第1実施形態のインダクタ内蔵基板の製造方法が示される。
絶縁性基材20の両面に銅箔22の積層された銅張り積層板から成る基板20zが準備される(図2(A))。絶縁性基材20に磁性体樹脂充填用の開口20bが形成される(図2(B))。開口20b内に60重量%〜90重量%の酸化鉄フィラー(磁性体粒子)とエポキシ樹脂からなる樹脂ペーストが真空印刷される。樹脂ペーストが、樹脂ペーストの粘度が常温の2倍以下となる温度で仮硬化(半硬化)され仮硬化磁性体樹脂18βが形成され、絶縁性基材20の表面が研磨される(図2(C))。
機械ドリルで絶縁性基材20に円筒形状の第1貫通孔20aが形成される(図2(D))。レーザで仮硬化磁性体樹脂18βに第2貫通孔18bが形成される(図3(A))。レーザを第1面F側と第2面S側から照射することで、コア基板の第1面F側の開口18boから第2面Sに向けて径が縮小する第1テーパ部18bfと、第2面S側の開口18bpから第1面Fに向けて径が縮小する第2テーパ部18bsとが形成される。この第1実施形態では、樹脂ペーストが60重量%〜90重量%の酸化鉄フィラーを含むため、本硬化後の孔開けは容易ではないが、本硬化前に形成するため、貫通孔を容易に形成することができる。仮硬化状態の仮硬化磁性体樹脂を加熱して含まれる樹脂を架橋させ、本硬化状態にして磁性体樹脂18が形成される(図3(B))。ここでは、150℃〜190℃で1時間加熱する。高圧水洗により、第1貫通孔20a内、第2貫通孔18b内の孔開け時の加工スミヤ(残渣)が取り除かれる。デスミアが酸性薬剤で行われた場合、酸性薬剤は樹脂を膨潤・剥離する過程で磁性体樹脂18に含まれる酸化鉄フィラーを脱落させる恐れがあるため、ここでは高圧水洗が行われる。その後、O2プラズマ等のドライデスミア処理で、第1貫通孔20a内、第2貫通孔18b内の加工スミヤが更に除かれる。ここでは、高圧水洗及びドライデスミア処理で、加工スミヤが取り除かれたが、酸化鉄フィラーを変質させない例えばアルカリ薬液等で第1貫通孔20a内、第2貫通孔18b内のスミヤを除去することも可能である。
また、第1貫通孔20aの形成と酸性薬剤によるデスミアをおこなった後、第2貫通孔18bの形成と酸性薬剤を用いない高圧水洗等によるデスミアをおこなってもよい。
また、第1貫通孔20aの形成と酸性薬剤によるデスミアをおこなった後、第2貫通孔18bの形成と酸性薬剤を用いない高圧水洗等によるデスミアをおこなってもよい。
第1実施形態の製造方法では、絶縁性基材20の第1貫通孔20a、磁性体樹脂18の第2貫通孔18b内のスミヤ除去処理が同時に行われるため、磁性体樹脂保護の為にシールド層を設ける必要が無く、インダクタ内蔵基板の製造が容易である。
絶縁性基材20、磁性体樹脂18の表面上、第1貫通孔20a、第2貫通孔18bの表面に、無電解めっき処理で第1無電解めっき膜32と、電解めっき処理で第1電解めっき膜34が形成される。第1無電解めっき膜32と第1電解めっき膜34とで、第1貫通孔20aに第1スルーホール導体36Aが、第2貫通孔18bに第2スルーホール導体36Bが形成される(図3(C))。
第1貫通孔20aに形成された第1スルーホール導体36A内に樹脂充填剤16が充填され、絶縁性基材20の表面が研磨される(図3(D))。第1電解めっき膜34上、及び、樹脂充填剤16の露出面に無電解めっきにより第2無電解めっき膜35が形成され、第2無電解めっき膜35上に第2電解めっき膜37が形成される(図4(A))。第2電解めっき膜37上に所定パターンのエッチングレジスト54が形成される(図4(B))。
エッチングレジスト54から露出する第2電解めっき膜37、第2無電解めっき膜35、第1電解めっき膜34、第1無電解めっき膜32、銅箔22が除去された後、エッチングレジストが除去され、第1導体層58F、第2導体層58Sが形成され、コア基板30が完成する(図4(C))。絶縁性基材20上の第1導体層58F、第2導体層58S、第1スルーホール導体36Aの第1面F側の第1スルーホールランド58FRA及び第2面S側の第1スルーホールランド58SRAは、最下層の銅箔22と、該銅箔22上の第1無電解めっき膜32と、第1無電解めっき膜32上の第1電解めっき膜34と、該第1電解めっき膜34上の第2無電解めっき膜35と、該第2無電解めっき膜35上の第2電解めっき膜37とから成る。磁性体樹脂18上の第1導体層58F、第2導体層58S、第2スルーホール導体36Bの第1面F側の第2スルーホールランド58FRB及び第2面S側の第2スルーホールランド58SRBは、第1無電解めっき膜32と、第1無電解めっき膜32上の第1電解めっき膜34と、該第1電解めっき膜34上の第2無電解めっき膜35と、該第2無電解めっき膜35上の第2電解めっき膜37とから成る。
コア基板30上に公知の製造方法により、上側のビルドアップ層450F、下側のビルドアップ層450S、ソルダーレジスト層470F、470S、半田バンプ476F、476Sが形成される(図1(A))。
第1実施形態のインダクタ内蔵基板の製造方法では、磁性体樹脂18の第2貫通孔18bに第1無電解めっき膜32、第1電解めっき膜34からなる第2スルーホール導体36Bを形成するため、インダクタ内蔵基板10の磁性体樹脂18の体積を大きくし、インダクタンスを大きくすることができる。第1実施形態のインダクタ内蔵基板の製造方法では絶縁性基材20の第1貫通孔20a、磁性体樹脂18の第2貫通孔18b内のスミヤ除去処理が同時に行われるため、磁性体樹脂保護の為にシールド層を設ける必要が無く、インダクタ内蔵基板の製造が容易である。
[第2実施形態]
図5は第2実施形態のインダクタ内蔵基板の断面図である。
第2実施形態のインダクタ内蔵基板10では、第1スルーホール導体36Aが第1貫通孔20bに第1電解めっき膜34が充填されて成り、第2スルーホール導体36Bが第2貫通孔18bに第1電解めっき膜34が充填されて成る。第2実施形態では、全てのスルーホール導体がめっき充填により構成されるため、伝熱性が高く、信頼性が高い。
図5は第2実施形態のインダクタ内蔵基板の断面図である。
第2実施形態のインダクタ内蔵基板10では、第1スルーホール導体36Aが第1貫通孔20bに第1電解めっき膜34が充填されて成り、第2スルーホール導体36Bが第2貫通孔18bに第1電解めっき膜34が充填されて成る。第2実施形態では、全てのスルーホール導体がめっき充填により構成されるため、伝熱性が高く、信頼性が高い。
図6は第2スルーホール導体の平面図である。
第1実施形態のインダクタ内蔵基板、第2実施形態のインダクタ内蔵基板では、第2スルーホール導体36Bが千鳥格子状に配置されている。このため、第2スルーホール導体36Bを狭ピッチで配置することが可能となり、インダクタ内蔵基板のインダクタンスを大きくすることができる。
第1実施形態のインダクタ内蔵基板、第2実施形態のインダクタ内蔵基板では、第2スルーホール導体36Bが千鳥格子状に配置されている。このため、第2スルーホール導体36Bを狭ピッチで配置することが可能となり、インダクタ内蔵基板のインダクタンスを大きくすることができる。
10 インダクタ内蔵基板
16 樹脂充填剤
18 磁性体樹脂
18b 第2貫通孔
20 絶縁性基材
20a 第1貫通孔
20b 開口
30 コア基板
36A 第1スルーホール導体
36B 第2スルーホール導体
16 樹脂充填剤
18 磁性体樹脂
18b 第2貫通孔
20 絶縁性基材
20a 第1貫通孔
20b 開口
30 コア基板
36A 第1スルーホール導体
36B 第2スルーホール導体
Claims (6)
- 開口と第1貫通孔が形成されたコア基板と、
前記開口内に充填され、第2貫通孔を有する磁性体樹脂と、
前記第1貫通孔に形成された金属膜から成る第1スルーホール導体と、
前記第2貫通孔に形成された金属膜から成る第2スルーホール導体と、を有するインダクタ内蔵基板であって、
前記第2スルーホール導体は、前記第2貫通孔に前記金属膜が充填されてなる。 - 請求項1のインダクタ内蔵基板であって、
前記コア基板は、第1面と前記第1面の反対側の第2面とを有し、
前記第2貫通孔は、前記第1面側の開口から前記第2面に向けて径が縮小する第1テーパ部を有すると共に、前記第2面側の開口から前記第1面に向けて径が縮小する第2テーパ部を有する。 - 請求項1又は請求項2のインダクタ内蔵基板であって、
前記第1スルーホール導体は、円筒形状を有し、前記円筒形状内に樹脂が充填されている。 - 請求項3のインダクタ内蔵基板であって、
前記第2貫通孔の最大径は、前記第1貫通孔の最大径より小さい。 - 請求項1〜請求項4のいずれか1のインダクタ内蔵基板であって、
前記複数の第2貫通孔は千鳥格子状に配置されている。 - 請求項1〜請求項5のいずれか1のインダクタ内蔵基板であって、
第2スルーホール導体間の最小間隔が250ミクロン以上、かつ、350ミクロン以下である。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019227175A JP2021097129A (ja) | 2019-12-17 | 2019-12-17 | インダクタ内蔵基板 |
US17/106,225 US20210183562A1 (en) | 2019-12-17 | 2020-11-30 | Inductor built-in substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019227175A JP2021097129A (ja) | 2019-12-17 | 2019-12-17 | インダクタ内蔵基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021097129A true JP2021097129A (ja) | 2021-06-24 |
Family
ID=76320654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019227175A Pending JP2021097129A (ja) | 2019-12-17 | 2019-12-17 | インダクタ内蔵基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20210183562A1 (ja) |
JP (1) | JP2021097129A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021086856A (ja) * | 2019-11-25 | 2021-06-03 | イビデン株式会社 | インダクタ内蔵基板、インダクタ内蔵基板の製造方法 |
US20220093534A1 (en) * | 2020-09-23 | 2022-03-24 | Intel Corporation | Electronic substrates having embedded inductors |
US20230009751A1 (en) * | 2021-07-06 | 2023-01-12 | Shinko Electric Industries Co., Ltd. | Wiring board and wiring board manufacturing method |
US20230207493A1 (en) * | 2021-12-23 | 2023-06-29 | Intel Corporation | Inductor with integrated magnetics |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7843302B2 (en) * | 2006-05-08 | 2010-11-30 | Ibiden Co., Ltd. | Inductor and electric power supply using it |
US9287034B2 (en) * | 2012-02-27 | 2016-03-15 | Ibiden Co., Ltd. | Printed wiring board, inductor component, and method for manufacturing inductor component |
JP2014032978A (ja) * | 2012-07-31 | 2014-02-20 | Ibiden Co Ltd | インダクタ部品、インダクタ部品の製造方法及び配線板 |
KR101420525B1 (ko) * | 2012-11-23 | 2014-07-16 | 삼성전기주식회사 | 적층형 인덕터 및 이의 제조방법 |
JP2014116465A (ja) * | 2012-12-10 | 2014-06-26 | Ibiden Co Ltd | インダクタ部品、その製造方法及びプリント配線板 |
JP6287149B2 (ja) * | 2013-12-10 | 2018-03-07 | イビデン株式会社 | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 |
JP2015135870A (ja) * | 2014-01-16 | 2015-07-27 | 富士通株式会社 | インダクタ装置及びインダクタ装置の製造方法 |
JP2015138935A (ja) * | 2014-01-24 | 2015-07-30 | イビデン株式会社 | プリント配線板 |
US10170232B2 (en) * | 2015-11-03 | 2019-01-01 | Qualcomm Incorporated | Toroid inductor with reduced electromagnetic field leakage |
KR101900880B1 (ko) * | 2015-11-24 | 2018-09-21 | 주식회사 모다이노칩 | 파워 인덕터 |
JP2017157792A (ja) * | 2016-03-04 | 2017-09-07 | イビデン株式会社 | 電子部品内蔵基板及びその製造方法 |
JP2017220502A (ja) * | 2016-06-06 | 2017-12-14 | イビデン株式会社 | インダクタ部品、インダクタ部品の製造方法 |
JP2018198275A (ja) * | 2017-05-24 | 2018-12-13 | イビデン株式会社 | コイル内蔵基板及びその製造方法 |
US11189409B2 (en) * | 2017-12-28 | 2021-11-30 | Intel Corporation | Electronic substrates having embedded dielectric magnetic material to form inductors |
US11011461B2 (en) * | 2018-02-12 | 2021-05-18 | Qualcomm Incorporated | Perpendicular inductors integrated in a substrate |
US11246218B2 (en) * | 2018-03-02 | 2022-02-08 | Intel Corporation | Core layer with fully encapsulated co-axial magnetic material around PTH in IC package substrate |
US20190272936A1 (en) * | 2018-03-05 | 2019-09-05 | Intel Corporation | Fully embedded magnetic-core in core layer for custom inductor in ic substrate |
TWI675441B (zh) * | 2018-05-14 | 2019-10-21 | 欣興電子股份有限公司 | 封裝載板結構及其製造方法 |
US20200091053A1 (en) * | 2018-09-14 | 2020-03-19 | Intel Corporation | Integrated circuit package supports having inductors with magnetic material |
US11574993B2 (en) * | 2019-02-08 | 2023-02-07 | Intel Corporation | Package architecture with tunable magnetic properties for embedded devices |
US11735535B2 (en) * | 2019-10-08 | 2023-08-22 | Intel Corporation | Coaxial magnetic inductors with pre-fabricated ferrite cores |
-
2019
- 2019-12-17 JP JP2019227175A patent/JP2021097129A/ja active Pending
-
2020
- 2020-11-30 US US17/106,225 patent/US20210183562A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20210183562A1 (en) | 2021-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021086856A (ja) | インダクタ内蔵基板、インダクタ内蔵基板の製造方法 | |
JP2021097129A (ja) | インダクタ内蔵基板 | |
JP2019220504A (ja) | インダクタ内蔵基板およびその製造方法 | |
US8541695B2 (en) | Wiring board and method for manufacturing the same | |
JP2020178005A (ja) | インダクタ内蔵基板 | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US20150156883A1 (en) | Printed circuit board and manufacturing method thereof | |
US20210195748A1 (en) | Inductor built-in substrate | |
US11521786B2 (en) | Inductor built-in substrate | |
JP2012129501A (ja) | プリント配線板 | |
US11291118B2 (en) | Inductor built-in substrate | |
JP2015060981A (ja) | プリント配線板 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
JP2020178004A (ja) | インダクタ内蔵基板 | |
JP2019129278A (ja) | インダクタ部品の製造方法、インダクタ部品、部品内蔵配線基板 | |
JP2021097130A (ja) | インダクタ内蔵基板、インダクタ内蔵基板の製造方法 | |
JP2020178007A (ja) | インダクタ内蔵基板の製造方法 | |
JP2020178095A (ja) | インダクタ内蔵基板およびその製造方法 | |
JP2021097128A (ja) | インダクタ内蔵基板 | |
JP2020178097A (ja) | インダクタ内蔵基板の製造方法 | |
JP7368693B2 (ja) | インダクタ内蔵基板 | |
JP2021150435A (ja) | インダクタ内蔵基板 | |
JP2021150436A (ja) | インダクタ内蔵基板 | |
JP2021027224A (ja) | プリント配線板の製造方法 | |
JP2022108350A (ja) | インダクタ内蔵基板の製造方法 |