JP2021097129A - インダクタ内蔵基板 - Google Patents

インダクタ内蔵基板 Download PDF

Info

Publication number
JP2021097129A
JP2021097129A JP2019227175A JP2019227175A JP2021097129A JP 2021097129 A JP2021097129 A JP 2021097129A JP 2019227175 A JP2019227175 A JP 2019227175A JP 2019227175 A JP2019227175 A JP 2019227175A JP 2021097129 A JP2021097129 A JP 2021097129A
Authority
JP
Japan
Prior art keywords
hole
substrate
conductor
inductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019227175A
Other languages
English (en)
Inventor
川合　悟
Satoru Kawai
悟 川合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2019227175A priority Critical patent/JP2021097129A/ja
Priority to US17/106,225 priority patent/US20210183562A1/en
Publication of JP2021097129A publication Critical patent/JP2021097129A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/24—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates from liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/12—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials
    • H01F1/14—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys
    • H01F1/20—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys in the form of particles, e.g. powder
    • H01F1/22—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys in the form of particles, e.g. powder pressed, sintered, or bound together
    • H01F1/24—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys in the form of particles, e.g. powder pressed, sintered, or bound together the particles being insulated
    • H01F1/26—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys in the form of particles, e.g. powder pressed, sintered, or bound together the particles being insulated by macromolecular organic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H01F2017/065—Core mounted around conductor to absorb noise, e.g. EMI filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H01F27/255—Magnetic cores made from particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】 小型でインダクタンスの大きなインダクタ内蔵基板の提供【解決手段】 第２スルーホール導体３６Ｂは、最大直径ｂｄと小径の第２貫通孔１８ｂ内に第１電解めっき膜３４が充填されて成る。第２スルーホール導体３６Ｂは小径化される。このため、磁性体樹脂１８内の第２スルーホール導体３６Ｂを狭ピッチで配置することが可能となり、インダクタ内蔵基板のインダクタンスを大きくすることができる。【選択図】 図１

Description

本発明は、インダクタを内蔵するインダクタ内蔵基板に関する。
特許文献１は、配線基板に内蔵されるインダクタ部品の製造方法を開示している。特許文献１では、樹脂層内に磁性体を収容し、樹脂層内にスルーホール導体を設け、スルーホール導体と磁性体とが接触しないようにしている。
特開２０１６−１９７６２４
特許文献１では、樹脂層にスルーホール導体を配置するため、インダクタ部品の大きさに対して磁性体の割合が低くなり、インダクタンスを大きくすることが難しいと考えられる。
本発明の目的は、小型でインダクタンスの大きいインダクタ内蔵基板を提供することである。
本発明に係るインダクタ内蔵基板は、開口と第１貫通孔が形成されたコア基板と、前記開口内に充填され、第２貫通孔を有する磁性体樹脂と、前記第１貫通孔に形成された金属膜から成る第１スルーホール導体と、前記第２貫通孔に形成された金属膜から成る第２スルーホール導体と、を有する。そして、前記第２スルーホール導体は、前記第２貫通孔に前記金属膜が充填されてなる。
本発明のインダクタ内蔵基板は、磁性体樹脂の第２貫通孔に直接めっき膜からなる第２スルーホール導体を形成するため、インダクタ部品の磁性体樹脂の体積を大きくし、インダクタンスを大きくすることができる。第２スルーホール導体は、金属膜が充填されてなり、小径化される。このため、磁性体樹脂内の第２スルーホール導体を狭ピッチで配置することが可能となり、インダクタンスを大きくすることができる。
図１（Ａ）は第１実施形態のインダクタ内蔵基板の断面図であり、図１（Ｂ）はスルーホールランドの平面図であり、図１（Ｃ）はインダクタ内蔵基板のコア基板の拡大図である。 第１実施形態に係るインダクタ内蔵基板の製造方法を示す工程図。 第１実施形態に係るインダクタ内蔵基板の製造方法を示す工程図。 第１実施形態に係るインダクタ内蔵基板の製造方法を示す工程図。 第２実施形態のインダクタ内蔵基板の断面図。 第２スルーホール導体の平面図。
[第１実施形態]
図１（Ａ）は、第１実施形態のインダクタを内蔵するインダクタ内蔵基板１０の断面図を示す。インダクタ内蔵基板１０は、第１面Ｆと第１面Ｆと反対側の第２面Ｓを有する絶縁性基材２０と、絶縁性基材２０の第１面Ｆ上の第１導体層（導体回路）５８Ｆと、絶縁性基材２０の第２面Ｓ上の第２導体層５８Ｓと、第１導体層５８Ｆと第２導体層５８Ｓを接続しているスルーホール導体３６とで形成されているコア基板３０を有する。コア基板３０は第１面Ｆと第１面Ｆと反対側の第２面Ｓを有する。コア基板３０の第１面Ｆと絶縁性基材２０の第１面Ｆは同じ面であり、コア基板３０の第２面Ｓと絶縁性基材２０の第２面Ｓは同じ面である。絶縁性基材２０は、エポキシなどの樹脂と補強用のガラスクロス等の芯材１４で形成されている。絶縁性基材２０は、さらに、シリカ等の無機粒子を有しても良い。
インダクタ内蔵基板１０は、さらに、コア基板３０の第１面Ｆ上に上側のビルドアップ層４５０Ｆを有する。上側のビルドアップ層４５０Ｆはコア基板３０の第１面Ｆ上に形成されている絶縁層４５０Ａと絶縁層４５０Ａ上の導体層４５８Ａと絶縁層４５０Ａを貫通し第１導体層５８Ｆと導体層４５８Ａを接続しているビア導体４６０Ａとを有する。上側のビルドアップ層４５０Ｆはさらに絶縁層４５０Ａと導体層４５８Ａ上の絶縁層４５０Ｃと絶縁層４５０Ｃ上の導体層４５８Ｃと絶縁層４５０Ｃを貫通し導体層４５８Ａやビア導体４６０Ａと導体層４５８Ｃとを接続するビア導体４６０Ｃを有する。
インダクタ内蔵基板１０は、さらに、コア基板３０の第２面Ｓ上に下側のビルドアップ層４５０Ｓを有する。下側のビルドアップ層４５０Ｓはコア基板３０の第２面Ｓ上に形成されている絶縁層４５０Ｂと絶縁層４５０Ｂ上の導体層４５８Ｂと絶縁層４５０Ｂを貫通し第２導体層５８Ｓと導体層４５８Ｂを接続しているビア導体４６０Ｂとを有する。下側のビルドアップ層４５０Ｓはさらに絶縁層４５０Ｂと導体層４５８Ｂ上の絶縁層４５０Ｄと絶縁層４５０Ｄ上の導体層４５８Ｄと絶縁層４５０Ｄを貫通し導体層４５８Ｂやビア導体４６０Ｂと導体層４５８Ｄとを接続するビア導体４６０Ｄを有する。
第１実施形態のインダクタ内蔵基板は、さらに、上側のビルドアップ層４５０Ｆ上に開口４７１Ｆを有するソルダーレジスト層４７０Ｆと下側のビルドアップ層４５０Ｓ上に開口４７１Ｓを有するソルダーレジスト層４７０Ｓを有する。
ソルダーレジスト層４７０Ｆ、４７０Ｓの開口４７１Ｆ、４７１Ｓにより露出している導体層４５８Ｃ、４５８Ｄやビア導体４６０Ｃ、４６０Ｄの上面はパッドとして機能する。パッド上に、Ｎｉ／ＡｕやＮｉ／Ｐｄ／Ａｕ、Ｐｄ／Ａｕ、ＯＳＰから成る保護膜４７２が形成されている。その保護膜上に半田バンプ４７６Ｆ、４７６Ｓが形成されている。上側のビルドアップ層４５０Ｆ上に形成されている半田バンプ４７６Ｆを介して図示しないＩＣチップがインダクタ内蔵基板１０に搭載される。下側のビルドアップ層４５０Ｓ上に形成されている半田バンプ４７６Ｓを介してインダクタ内蔵基板１０は図示しないマザーボードに搭載される。
図１（Ｃ）は図１（Ａ）中のコア基板３０の一部を拡大して示す。コア基板３０では、第１導体層５８Ｆと第２導体層５８Ｓとを接続するスルーホール導体３６は、コア基板３０を貫通する第１貫通孔２０ａに形成された第１スルーホール導体３６Ａと、コア基板３０の開口２０ｂ内に充填された磁性体樹脂１８の第２貫通孔１８ｂに形成された第２スルーホール導体３６Ｂとから成る。第２貫通孔１８ｂは、図１（Ａ）中に示されるようにコア基板の第１面Ｆ側の開口１８ｂｏから第２面Ｓに向けて径が縮小する第１テーパ部１８ｂｆと、第２面Ｓ側の開口１８ｂｐから第１面Ｆに向けて径が縮小する第２テーパ部１８ｂｓを有する。第１テーパ部１８ｂｆと第２テーパ部１８ｂｓとは、第２貫通孔１８ｂ内の最小径部で接続している。第１面Ｆ側の開口１８ｂｏの直径ｄｂと、第２面Ｓ側の開口１８ｂｐの直径ｄｂとは等しい。開口１８ｂｏの直径ｄｂと開口１８ｂｐの直径ｄｂとが、第２貫通孔１８ｂの最大直径である。第１貫通孔２０ａの直径ｄａは、第２貫通孔１８ｂの最大直径ｄｂよりも大きい。第１テーパ部１８ｂｆ内と第２テーパ部１８ｂｓ内に第１電解めっき膜３４が充填されて成る第２スルーホール導体３６Ｂは、裁頭円錐形状を突き合わせた鼓型の形状を有する。円筒状の第１貫通孔２０ｂ内に形成される円筒状の第１スルーホール導体３６Ａ内には樹脂充填剤１６が充填され、スルーホールランド５８ＦＲは蓋めっきから成る。スルーホールランド５８ＦＲは、第１スルーホール導体３６Ａに形成された第１スルーホールランド５８ＦＲＡと第２スルーホール導体３６Ｂに形成された第２スルーホールランド５８ＦＲＢとから成る。
図１（Ｂ）は、第１スルーホール導体３６Ａに形成された第１スルーホールランド５８ＦＲＡと第２スルーホール導体３６Ｂに形成された第２スルーホールランド５８ＦＲＢとの平面図である。第１スルーホールランド５８ＦＲＡは、第１スルーホール導体３６Ａと同心円状に形成され、第２スルーホールランド５８ＦＲＢは、第２スルーホール導体３６Ｂと同心円状に形成されている。第１スルーホールランド５８ＦＲＡの直径Ｄａと第２スルーホールランド５８ＦＲＢの直径Ｄｂとはほぼ等しい。第１スルーホールランド５８ＦＲＡと第２スルーホールランド５８ＦＲＢとは第１導体層（回路パターン）５８Ｆにより接続されている。第２スルーホールランド５８ＦＲＢの直径Ｄｂは、磁性体樹脂１８の充填された開口２０ｂの直径ＤＢよりも小径に形成されている。即ち、第２スルーホールランド５８ＦＲＢは、磁性体樹脂１８上から絶縁性基材２０まで広がることが無い。
磁性体樹脂１８は、酸化鉄フィラー（磁性体粒子）とエポキシ等の樹脂を含む。磁性体粒子として、酸化鉄（III）等の酸化鉄フィラーが挙げられる。磁性体樹脂中の酸化鉄フィラーの含有量は６０重量％〜９０重量％であることが好ましい。酸化鉄フィラーの粒子径は均一で無い方が、重量％を高め、透磁率及び伝熱性を高くできるため望ましい。
図１（Ｃ）に示されるように、コア基板３０を貫通する第１貫通孔２０ａに形成された第１スルーホール導体３６Ａは、第１貫通孔２０ａに接触する。第１スルーホール導体３６Ａは、第１貫通孔２０ａ上の第１無電解めっき膜３２と、該第１無電解めっき膜３２上の第１電解めっき膜３４とから成る。磁性体樹脂１８を貫通する第２貫通孔１８ｂに形成された第２スルーホール導体３６Ｂは、第２貫通孔１８ｂに接触する。第２スルーホール導体３６Ｂは、第２貫通孔１８ｂ上の第１無電解めっき膜３２と、該第１無電解めっき膜３２上の第１電解めっき膜３４とから成る。
第１スルーホールランド５８ＦＲＡ及び絶縁性基材２０上の第１導体層５８Ｆは、最下層の銅箔２２と、該銅箔２２上の第１無電解めっき膜３２と、第１無電解めっき膜３２上の第１電解めっき膜３４と、該第１電解めっき膜３４上の第２無電解めっき膜３５と、該第２無電解めっき膜３５上の第２電解めっき膜３７とから成る。第２スルーホールランド５８ＦＲＢ及び磁性体樹脂１８上の第１導体層５８Ｆは、最下層の第１無電解めっき膜３２と、第１無電解めっき膜３２上の第１電解めっき膜３４と、該第１電解めっき膜３４上の第２無電解めっき膜３５と、該第２無電解めっき膜３５上の第２電解めっき膜３７とから成る。
第１実施形態のコア基板３０は、図１（Ａ）中に示される磁性体樹脂１８に形成された第２スルーホール導体３６Ｂを介して接続される第１導体層５８Ｆ（接続パターン５８ＦＬ）、第２導体層５８Ｓ（接続パターン５８ＳＬ）とは、ヘリカル状（コア基板の表裏面に対して平行方向の軸線上に沿って螺旋状）に配置され、第２スルーホール導体３６Ｂと共にインダクタ５９を形成する。
第１実施形態のインダクタ内蔵基板１０は、コア基板３０の表面に第１導体層５８Ｆと第２導体層５８Ｓとが形成され、第１導体層５８Ｆと第２導体層５８Ｓとを接続する第２スルーホール導体３６Ｂは、磁性体樹脂１８を貫通する第２貫通孔１８ｂに直接形成されている。このため、インダクタ内蔵基板１０中の磁性体の割合が大きくなり、インダクタンスを大きくすることができる。
第１実施形態のインダクタ内蔵基板１０で、第２スルーホール導体３６Ｂは、小径（最大直径ｄｂ）の第２貫通孔１８ｂ内に第１電解めっき膜３４が充填されて成る。第２スルーホール導体３６Ｂは小径化される。このため、磁性体樹脂１８内の第２スルーホール導体３６Ｂを狭ピッチ（例えば、隣り合う第２スルーホール導体３６Ｂ間の最小間隔を２５０ミクロン以上、かつ、３５０ミクロン以下）で配置することが可能となり、インダクタ内蔵基板のインダクタンスを大きくすることができる。第２スルーホール導体３６Ｂは、第２貫通孔１８ｂ内に熱伝導率の高い銅製の第１電解めっき膜３４が充填されて成るため放熱性が高く、インダクタ内蔵基板の信頼性を高くすることができる。第２スルーホール導体３６Ｂは、第２貫通孔１８ｂ内に伝導性の高い銅製の第１電解めっき膜３４が充填されて成るため抵抗値が低く、インダクタ５９のＱ値を改善することができる。
[第１実施形態のインダクタ内蔵基板の製造方法]
図２〜図４に第１実施形態のインダクタ内蔵基板の製造方法が示される。
絶縁性基材２０の両面に銅箔２２の積層された銅張り積層板から成る基板２０ｚが準備される（図２（Ａ））。絶縁性基材２０に磁性体樹脂充填用の開口２０ｂが形成される（図２（Ｂ））。開口２０ｂ内に６０重量％〜９０重量％の酸化鉄フィラー（磁性体粒子）とエポキシ樹脂からなる樹脂ペーストが真空印刷される。樹脂ペーストが、樹脂ペーストの粘度が常温の２倍以下となる温度で仮硬化（半硬化）され仮硬化磁性体樹脂１８βが形成され、絶縁性基材２０の表面が研磨される（図２（Ｃ））。
機械ドリルで絶縁性基材２０に円筒形状の第１貫通孔２０ａが形成される（図２（Ｄ））。レーザで仮硬化磁性体樹脂１８βに第２貫通孔１８ｂが形成される（図３（Ａ））。レーザを第１面Ｆ側と第２面Ｓ側から照射することで、コア基板の第１面Ｆ側の開口１８ｂｏから第２面Ｓに向けて径が縮小する第１テーパ部１８ｂｆと、第２面Ｓ側の開口１８ｂｐから第１面Ｆに向けて径が縮小する第２テーパ部１８ｂｓとが形成される。この第１実施形態では、樹脂ペーストが６０重量％〜９０重量％の酸化鉄フィラーを含むため、本硬化後の孔開けは容易ではないが、本硬化前に形成するため、貫通孔を容易に形成することができる。仮硬化状態の仮硬化磁性体樹脂を加熱して含まれる樹脂を架橋させ、本硬化状態にして磁性体樹脂１８が形成される（図３（Ｂ））。ここでは、１５０℃〜１９０℃で１時間加熱する。高圧水洗により、第１貫通孔２０ａ内、第２貫通孔１８ｂ内の孔開け時の加工スミヤ（残渣）が取り除かれる。デスミアが酸性薬剤で行われた場合、酸性薬剤は樹脂を膨潤・剥離する過程で磁性体樹脂１８に含まれる酸化鉄フィラーを脱落させる恐れがあるため、ここでは高圧水洗が行われる。その後、Ｏ2プラズマ等のドライデスミア処理で、第１貫通孔２０ａ内、第２貫通孔１８ｂ内の加工スミヤが更に除かれる。ここでは、高圧水洗及びドライデスミア処理で、加工スミヤが取り除かれたが、酸化鉄フィラーを変質させない例えばアルカリ薬液等で第１貫通孔２０ａ内、第２貫通孔１８ｂ内のスミヤを除去することも可能である。
また、第１貫通孔２０ａの形成と酸性薬剤によるデスミアをおこなった後、第２貫通孔１８ｂの形成と酸性薬剤を用いない高圧水洗等によるデスミアをおこなってもよい。
第１実施形態の製造方法では、絶縁性基材２０の第１貫通孔２０ａ、磁性体樹脂１８の第２貫通孔１８ｂ内のスミヤ除去処理が同時に行われるため、磁性体樹脂保護の為にシールド層を設ける必要が無く、インダクタ内蔵基板の製造が容易である。
絶縁性基材２０、磁性体樹脂１８の表面上、第１貫通孔２０ａ、第２貫通孔１８ｂの表面に、無電解めっき処理で第１無電解めっき膜３２と、電解めっき処理で第１電解めっき膜３４が形成される。第１無電解めっき膜３２と第１電解めっき膜３４とで、第１貫通孔２０ａに第１スルーホール導体３６Ａが、第２貫通孔１８ｂに第２スルーホール導体３６Ｂが形成される（図３（Ｃ））。
第１貫通孔２０ａに形成された第１スルーホール導体３６Ａ内に樹脂充填剤１６が充填され、絶縁性基材２０の表面が研磨される（図３（Ｄ））。第１電解めっき膜３４上、及び、樹脂充填剤１６の露出面に無電解めっきにより第２無電解めっき膜３５が形成され、第２無電解めっき膜３５上に第２電解めっき膜３７が形成される（図４（Ａ））。第２電解めっき膜３７上に所定パターンのエッチングレジスト５４が形成される（図４（Ｂ））。
エッチングレジスト５４から露出する第２電解めっき膜３７、第２無電解めっき膜３５、第１電解めっき膜３４、第１無電解めっき膜３２、銅箔２２が除去された後、エッチングレジストが除去され、第１導体層５８Ｆ、第２導体層５８Ｓが形成され、コア基板３０が完成する（図４（Ｃ））。絶縁性基材２０上の第１導体層５８Ｆ、第２導体層５８Ｓ、第１スルーホール導体３６Ａの第１面Ｆ側の第１スルーホールランド５８ＦＲＡ及び第２面Ｓ側の第１スルーホールランド５８ＳＲＡは、最下層の銅箔２２と、該銅箔２２上の第１無電解めっき膜３２と、第１無電解めっき膜３２上の第１電解めっき膜３４と、該第１電解めっき膜３４上の第２無電解めっき膜３５と、該第２無電解めっき膜３５上の第２電解めっき膜３７とから成る。磁性体樹脂１８上の第１導体層５８Ｆ、第２導体層５８Ｓ、第２スルーホール導体３６Ｂの第１面Ｆ側の第２スルーホールランド５８ＦＲＢ及び第２面Ｓ側の第２スルーホールランド５８ＳＲＢは、第１無電解めっき膜３２と、第１無電解めっき膜３２上の第１電解めっき膜３４と、該第１電解めっき膜３４上の第２無電解めっき膜３５と、該第２無電解めっき膜３５上の第２電解めっき膜３７とから成る。
コア基板３０上に公知の製造方法により、上側のビルドアップ層４５０Ｆ、下側のビルドアップ層４５０Ｓ、ソルダーレジスト層４７０Ｆ、４７０Ｓ、半田バンプ４７６Ｆ、４７６Ｓが形成される（図１（Ａ））。
第１実施形態のインダクタ内蔵基板の製造方法では、磁性体樹脂１８の第２貫通孔１８ｂに第１無電解めっき膜３２、第１電解めっき膜３４からなる第２スルーホール導体３６Ｂを形成するため、インダクタ内蔵基板１０の磁性体樹脂１８の体積を大きくし、インダクタンスを大きくすることができる。第１実施形態のインダクタ内蔵基板の製造方法では絶縁性基材２０の第１貫通孔２０ａ、磁性体樹脂１８の第２貫通孔１８ｂ内のスミヤ除去処理が同時に行われるため、磁性体樹脂保護の為にシールド層を設ける必要が無く、インダクタ内蔵基板の製造が容易である。
[第２実施形態]
図５は第２実施形態のインダクタ内蔵基板の断面図である。
第２実施形態のインダクタ内蔵基板１０では、第１スルーホール導体３６Ａが第１貫通孔２０ｂに第１電解めっき膜３４が充填されて成り、第２スルーホール導体３６Ｂが第２貫通孔１８ｂに第１電解めっき膜３４が充填されて成る。第２実施形態では、全てのスルーホール導体がめっき充填により構成されるため、伝熱性が高く、信頼性が高い。
図６は第２スルーホール導体の平面図である。
第１実施形態のインダクタ内蔵基板、第２実施形態のインダクタ内蔵基板では、第２スルーホール導体３６Ｂが千鳥格子状に配置されている。このため、第２スルーホール導体３６Ｂを狭ピッチで配置することが可能となり、インダクタ内蔵基板のインダクタンスを大きくすることができる。
１０ インダクタ内蔵基板
１６ 樹脂充填剤
１８ 磁性体樹脂
１８ｂ 第２貫通孔
２０ 絶縁性基材
２０ａ 第１貫通孔
２０ｂ 開口
３０ コア基板
３６Ａ 第１スルーホール導体
３６Ｂ 第２スルーホール導体

Claims (6)

  1. 開口と第１貫通孔が形成されたコア基板と、
    前記開口内に充填され、第２貫通孔を有する磁性体樹脂と、
    前記第１貫通孔に形成された金属膜から成る第１スルーホール導体と、
    前記第２貫通孔に形成された金属膜から成る第２スルーホール導体と、を有するインダクタ内蔵基板であって、
    前記第２スルーホール導体は、前記第２貫通孔に前記金属膜が充填されてなる。
  2. 請求項１のインダクタ内蔵基板であって、
    前記コア基板は、第１面と前記第１面の反対側の第２面とを有し、
    前記第２貫通孔は、前記第１面側の開口から前記第２面に向けて径が縮小する第１テーパ部を有すると共に、前記第２面側の開口から前記第１面に向けて径が縮小する第２テーパ部を有する。
  3. 請求項１又は請求項２のインダクタ内蔵基板であって、
    前記第１スルーホール導体は、円筒形状を有し、前記円筒形状内に樹脂が充填されている。
  4. 請求項３のインダクタ内蔵基板であって、
    前記第２貫通孔の最大径は、前記第１貫通孔の最大径より小さい。
  5. 請求項１〜請求項４のいずれか１のインダクタ内蔵基板であって、
    前記複数の第２貫通孔は千鳥格子状に配置されている。
  6. 請求項１〜請求項５のいずれか１のインダクタ内蔵基板であって、
    第２スルーホール導体間の最小間隔が２５０ミクロン以上、かつ、３５０ミクロン以下である。
JP2019227175A 2019-12-17 2019-12-17 インダクタ内蔵基板 Pending JP2021097129A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019227175A JP2021097129A (ja) 2019-12-17 2019-12-17 インダクタ内蔵基板
US17/106,225 US20210183562A1 (en) 2019-12-17 2020-11-30 Inductor built-in substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019227175A JP2021097129A (ja) 2019-12-17 2019-12-17 インダクタ内蔵基板

Publications (1)

Publication Number Publication Date
JP2021097129A true JP2021097129A (ja) 2021-06-24

Family

ID=76320654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019227175A Pending JP2021097129A (ja) 2019-12-17 2019-12-17 インダクタ内蔵基板

Country Status (2)

Country Link
US (1) US20210183562A1 (ja)
JP (1) JP2021097129A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021086856A (ja) * 2019-11-25 2021-06-03 イビデン株式会社 インダクタ内蔵基板、インダクタ内蔵基板の製造方法
US20220093534A1 (en) * 2020-09-23 2022-03-24 Intel Corporation Electronic substrates having embedded inductors
US20230009751A1 (en) * 2021-07-06 2023-01-12 Shinko Electric Industries Co., Ltd. Wiring board and wiring board manufacturing method
US20230207493A1 (en) * 2021-12-23 2023-06-29 Intel Corporation Inductor with integrated magnetics

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
US9287034B2 (en) * 2012-02-27 2016-03-15 Ibiden Co., Ltd. Printed wiring board, inductor component, and method for manufacturing inductor component
JP2014032978A (ja) * 2012-07-31 2014-02-20 Ibiden Co Ltd インダクタ部品、インダクタ部品の製造方法及び配線板
KR101420525B1 (ko) * 2012-11-23 2014-07-16 삼성전기주식회사 적층형 인덕터 및 이의 제조방법
JP2014116465A (ja) * 2012-12-10 2014-06-26 Ibiden Co Ltd インダクタ部品、その製造方法及びプリント配線板
JP6287149B2 (ja) * 2013-12-10 2018-03-07 イビデン株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP2015135870A (ja) * 2014-01-16 2015-07-27 富士通株式会社 インダクタ装置及びインダクタ装置の製造方法
JP2015138935A (ja) * 2014-01-24 2015-07-30 イビデン株式会社 プリント配線板
US10170232B2 (en) * 2015-11-03 2019-01-01 Qualcomm Incorporated Toroid inductor with reduced electromagnetic field leakage
KR101900880B1 (ko) * 2015-11-24 2018-09-21 주식회사 모다이노칩 파워 인덕터
JP2017157792A (ja) * 2016-03-04 2017-09-07 イビデン株式会社 電子部品内蔵基板及びその製造方法
JP2017220502A (ja) * 2016-06-06 2017-12-14 イビデン株式会社 インダクタ部品、インダクタ部品の製造方法
JP2018198275A (ja) * 2017-05-24 2018-12-13 イビデン株式会社 コイル内蔵基板及びその製造方法
US11189409B2 (en) * 2017-12-28 2021-11-30 Intel Corporation Electronic substrates having embedded dielectric magnetic material to form inductors
US11011461B2 (en) * 2018-02-12 2021-05-18 Qualcomm Incorporated Perpendicular inductors integrated in a substrate
US11246218B2 (en) * 2018-03-02 2022-02-08 Intel Corporation Core layer with fully encapsulated co-axial magnetic material around PTH in IC package substrate
US20190272936A1 (en) * 2018-03-05 2019-09-05 Intel Corporation Fully embedded magnetic-core in core layer for custom inductor in ic substrate
TWI675441B (zh) * 2018-05-14 2019-10-21 欣興電子股份有限公司 封裝載板結構及其製造方法
US20200091053A1 (en) * 2018-09-14 2020-03-19 Intel Corporation Integrated circuit package supports having inductors with magnetic material
US11574993B2 (en) * 2019-02-08 2023-02-07 Intel Corporation Package architecture with tunable magnetic properties for embedded devices
US11735535B2 (en) * 2019-10-08 2023-08-22 Intel Corporation Coaxial magnetic inductors with pre-fabricated ferrite cores

Also Published As

Publication number Publication date
US20210183562A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
JP2021086856A (ja) インダクタ内蔵基板、インダクタ内蔵基板の製造方法
JP2021097129A (ja) インダクタ内蔵基板
JP2019220504A (ja) インダクタ内蔵基板およびその製造方法
US8541695B2 (en) Wiring board and method for manufacturing the same
JP2020178005A (ja) インダクタ内蔵基板
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
US20210195748A1 (en) Inductor built-in substrate
US11521786B2 (en) Inductor built-in substrate
JP2012129501A (ja) プリント配線板
US11291118B2 (en) Inductor built-in substrate
JP2015060981A (ja) プリント配線板
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2020178004A (ja) インダクタ内蔵基板
JP2019129278A (ja) インダクタ部品の製造方法、インダクタ部品、部品内蔵配線基板
JP2021097130A (ja) インダクタ内蔵基板、インダクタ内蔵基板の製造方法
JP2020178007A (ja) インダクタ内蔵基板の製造方法
JP2020178095A (ja) インダクタ内蔵基板およびその製造方法
JP2021097128A (ja) インダクタ内蔵基板
JP2020178097A (ja) インダクタ内蔵基板の製造方法
JP7368693B2 (ja) インダクタ内蔵基板
JP2021150435A (ja) インダクタ内蔵基板
JP2021150436A (ja) インダクタ内蔵基板
JP2021027224A (ja) プリント配線板の製造方法
JP2022108350A (ja) インダクタ内蔵基板の製造方法