JP2021086583A - 情報処理装置、制御装置および制御装置の制御方法 - Google Patents

Abstract

【課題】 従来のブリッジ装置では記憶装置ごとに別の処理を行うことが出来ない。その結果、１つの記憶装置のみで実行すれば良いコマンド、例えば、記憶媒体に対するリード命令が２つの記憶媒体で発生してしまい、ミラーリングシステムとして不必要なリード処理が発生してしまい、パフォーマンスを低下させてしまう可能性がある。【解決手段】 受信手段が受信した要求に基づいて、要求群を保持する第１保持手段と、受信手段が受信した要求に基づいて、要求群を保持する第２保持手段と、第１保持手段に保持された要求群を第１記憶手段に送信する第１送信手段と、第２保持手段に保持された要求群を第２記憶手段に送信する第２送信手段と、を有し、前記第１送信手段によって送信される要求群と前記第２送信手段によって送信される要求群は、異なる要求群であることを特徴とする。【選択図】 図９

Description

本発明は、情報処理装置、制御装置および制御装置の制御方法に関する。

近年、ＰＣなどの情報処理装置では、不揮発性メモリを利用したソリッドステートドライブ（ＳＳＤ）を用いることでハードディスドライブ（ＨＤＤ）を用いるよりも高速なデータ転送を可能としている。一方で、これら記憶装置に用いられるインタフェースであるＳｅｒｉａｌ ＡＴＡ（ＳＡＴＡ）は、転送時のデータ・エンコーディングに要する処理時間が増えてレイテンシが大きくなるため、ＳＳＤ本来の転送パフォーマンスを発揮できていなかった。

そこで、さらに近年では汎用バスのＰＣＩ−Ｅｘｐｒｅｓｓ（ＰＣＩｅ）に直接接続でき、ＳＳＤの高速性を活かす新たなプロトコルであるＮｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）プロトコルに対応したＳＳＤが登場し始めている。

また、ＨＤＤやＳＳＤなどの記憶媒体の故障に対するデータ保護の仕組みとして、２つの記憶装置を用いてデータを二重化して保存するミラーリング技術が存在する。ミラーリングはブリッジ装置を用いて、ホストからのデータを同時に２つの記憶装置に記録するため、データや記憶装置自体が破損しても他方からのデータコピーで復旧が可能である。

特許文献１は、ホストコンピュータで実行されるアプリケーションから第１命令群をＮＶＭｅ−Ｏｆ（またはＮＶＭｅ）プロトコルを用いて第１インタフェースで受信する。その後、第１命令群に基づいて第２命令群を生成し、記憶装置に第２命令群をＮＶＭｅプロトコルを用いて第２インタフェースで送信するブリッジ装置である。

特開２０１９−０７５１０４号公報

特許文献１に記載のブリッジ装置は、ホストコンピュータからの命令群を受信して、受信内容から記憶装置に送信する命令群を生成することを行っている。

しかし、このブリッジ装置の構成では受信した１つの命令群から送信する１つの命令群を生成する構成であるので、ミラーリングシステムのような１入力２出力のブリッジ装置に対応させると、２つの記憶装置に対して同一の命令が実行されこととなる。そのため、記憶装置ごとに別の処理を行うことが出来ない。その結果、１つの記憶装置のみで実行すれば良いコマンド、例えば、記憶媒体に対するリード命令が２つの記憶媒体で発生してしまい、ミラーリングシステムとして不必要なリード処理が発生してしまい、パフォーマンスを低下させてしまう可能性がある。

本特許は上記の問題点を解決するためになされたものであって、記憶装置に対しての命令をブリッジ装置にて記憶装置ごとに生成することで、記憶装置ごとに別々の命令を実行できるミラーリングシステムを提供することを目的としている。

本発明は、不揮発性の第１記憶手段および不揮発性の第２記憶手段を有する情報処理装置であって、コントローラユニットから要求を受信する受信手段と、前記受信手段が受信した要求に基づいて、要求群を保持する第１保持手段と、前記受信手段が受信した要求に基づいて、要求群を保持する第２保持手段と、前記第１保持手段に保持された要求群を前記第１記憶手段に送信する第１送信手段と、前記第２保持手段に保持された要求群を前記第２記憶手段に送信する第２送信手段と、を有し、前記第１送信手段によって送信される要求群と前記第２送信手段によって送信される要求群は、異なる要求群であることを特徴とする。

本発明によって、ＮＶＭｅで記憶装置ごとに別々の命令を実行することが出来、ミラーリングが可能となる。

情報処理装置のミラーリングシステムの構成を示すブロック図 ＣＵの詳細ブロック図 ブリッジ装置の詳細ブロック図 第１記憶装置及び第２記憶装置の詳細ブロック図 ミラーリングシステムの動作説明図 ＮＶＭｅコマンドを格納するコマンド処理を示すフローチャート ＮＶＭｅコマンドのフォーマットに関する説明図 第２記憶装置が処理可能なコマンドリスト ＮＶＭｅコマンドが格納された後のコマンド処理を示すフローチャート 記憶装置名称とコマンド通知の関係を示すコマンド処理リスト ＮＶＭｅコマンドを格納するコマンド処理を示すフローチャート タイミングの同期をとるコマンド種と、そのコマンド種の格納先に関する同期コマンドリスト ＮＶＭｅコマンドが格納された後のコマンド処理を示すフローチャート

添付図面を参照して本発明の実施例を詳しく説明する。なお、以下の実施例は特許請求の範囲に係る発明を限定するものではなく、また実施例で説明されている特徴の組み合わせのすべてが本発明の解決手段に必須のものとは限らない。

（実施例１）
図１は、本実施例に関わる情報処理装置のミラーリングシステムの構成を示すブロック図である。

本実施例の情報処理装置１００は、ミラーリングシステム１を有する。

ミラーリングシステム１は、コントローラユニット１０１と、ブリッジ装置１０２と、第１記憶装置１０３と第２記憶装置１０４を有する。

コントローラユニット１０１（以下、ＣＵと称する）は、ブリッジ装置１０２と接続されており、情報処理装置の制御コントローラとしての機能を有している。

ブリッジ装置１０２は、ＣＵ１０１と第１記憶装置１０３及び第２記憶装置１０４と接続されており、ＣＵ１０１から第１記憶装置１０３に記憶されるデータを二重化して、第２記憶装置１０４に記憶するミラーリングの機能を有する。

第１記憶装置１０３は、ブリッジ装置１０２と接続されており、ＣＵ１０１で扱うシステムソフトウェアやユーザデータ及びアプリケーションデータ等を格納する。第２記憶装置１０４は、ブリッジ装置１０２と接続されており、第１記憶装置１０３のデータを二重化したバックアップデータを格納する。第１記憶装置１０３と第２記憶装置１０４は、不揮発性の半導体記憶装置であり、例えばＳＳＤである。

図２は、ＣＵ１０１の詳細ブロック図である。

情報処理装置のコントローラユニットのハードウェア構成を示すブロック図である。本実施例では、情報処理装置１００の例として画像形成装置を示す。画像形成装置は例えばスキャン機能やプリント機能等、複数の機能が一体化された、いわゆるＭＦＰ（多機能型周辺装置）として実現される。情報処理装置１００は、装置全体を制御するコントローラユニット１０１、操作部２１６、スキャナ２１２、プリンタ２１４を含む。

操作部２１６は、ユーザからのジョブ実行等の指示の入力を受け付けるためのテンキーや各種ハードキー等を含み、また、ユーザへ装置情報やジョブ進捗情報等、または、情報処理装置１００が実行可能な機能の設定画面を表示する表示パネルを含む。スキャナ２１２は、セットされた原稿上の画像を光学的に読み取る画像入力デバイスである。プリンタ２１４は、画像データに基づいて、印刷用紙等の記録媒体に画像を印刷する画像出力デバイスである。

操作部２１６は、コントローラユニット１０１に含まれる操作部インタフェース（Ｉ／Ｆ）２１５に接続される。スキャナ２１２、プリンタ２１４はそれぞれ、コントローラユニット１００に含まれるスキャナ処理部２１１、プリンタ処理部２１３に接続される。このような構成により、操作部２１６、スキャナ２１２、プリンタ２１４はそれぞれ、コントローラユニット１０１から制御されて動作する。

ブリッジ装置１０２、第１記憶装置１０３と第２記憶装置１０４は、後述の図３および図４で詳細を説明する。

コントローラユニット１０１は、コントローラユニット１０１の各ブロックを統括的に制御するＣＰＵ２０１を含む。ＣＰＵ２０１は、システムバス１１７を介して、ＭＥＭ２０４、ＲＯＭ２０３、操作部Ｉ／Ｆ２１５、ネットワークＩ／Ｆ２０７、ファクスＩ／Ｆ２１７、画像処理部２０９、デバイスＩ／Ｆ２１０、Ｉ／Ｆ１１５と接続される。ＣＰＵ２０１は、ＲＯＭ２０３に記憶された制御プログラム等に基づいて接続される各種デバイスとのアクセスを統括的に制御するとともに、ＣＵ１０１で実行される各種処理についても統括的に制御する。

ＰＣＩｅ−ＩＦ２０２は、ＰＣＩ−Ｅｘｐｒｅｓｓ規格のインタフェースであり、ＣＰＵ２０１からの要求に応じてブリッジ装置１０２をＥｎｄｐｏｉｎｔとして、ブリッジ装置１０２との送受信するデータのやり取りと行う。

ＲＯＭ２０３は、不揮発性メモリであり、ブリッジ装置１０２のブートプログラムや制御プログラム等が格納される。

ＭＥＭ２０４は、汎用的な揮発性のＲＡＭ（ＤＲＡＭ等のメモリ）であり、一時的にデータが格納され、ＣＰＵ２０１のワークメモリとして働く。

ＭＥＭ２０４には、Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）プロトコルで使用するＳｕｂｍｉｓｓｉｏｎ Ｑｕｅｕｅ（ＳＱと称する）２０５及びＣｏｍｐｌｅｔｉｏｎ Ｑｕｅｕｅ（ＣＱと称する）２０６が構成される。

ＳＱ２０５は、ＭＥＭ２０４上に生成されるリングバッファのキューであり、ＮＶＭｅのコマンドをやり取りするためにＣＰＵ１０１で生成したＮＶＭｅコマンド（要求）が順々に格納される。

ＣＱ２０６は、ＭＥＭ２０４上に生成されるリングバッファのキューであり、Ｅｎｄｐｏｉｎｔであるブリッジ装置１０２からのコマンド処理完了通知が順々に格納される。

操作部Ｉ／Ｆ２１５は、操作部２１６との間で情報の入出力を行うためのインタフェースである。操作部Ｉ／Ｆ２１５は、ＣＰＵ２０１からの指示により、表示用データを操作部２１６へ出力し、また、ユーザが操作部２１６上で入力した情報を、ＣＰＵ２０１へ伝送する。

ネットワークＩ／Ｆ２０７は、有線や無線媒体のＬＡＮと接続され、情報処理装置１００とＬＡＮで接続された機器との間の情報の入出力を可能にする。ネットワークＩ／Ｆ２０７は、入力された情報を一時的に記憶するメモリに保持する。ネットワークＩ／Ｆ１０７は、ＬＡＮに対応した構成を有し、例えば、無線距離が数十ｃｍ程度の近距離無線通信（ＮｅａｒＦｉｅｌｄＣｏｍｍｕｎｉｃａｔｉｏｎ）に対応した構成を有する場合もある。その場合には、携帯無線端末との間で相互に通信が行われる。

ファックスＩ／Ｆ２１７は、回線と接続され、情報処理装置１００と回線で接続された機器との間の情報の入出力を可能にする。ファックスＩ／Ｆ２０７は、入力された情報を一時的に記憶するメモリに保持する。

画像処理部２０９は、汎用的な画像処理を実行する。例えば、ＬＡＮを介して外部から取得した画像データに対して、拡大／縮小、回転、変換等の処理を実行する。また、画像処理部２０９は、ＬＡＮを介して受信したＰＤＬコードをビットマップ画像へ展開する処理を実行する。また、画像処理部２０９は、プリンタ処理部２１３を介してプリンタ２１４で出力する場合に、第１記憶装置１０３に圧縮・符号化されて記憶されている画像データをプリンタ処理部２１３で処理可能な形式にするための処理を実行する。

デバイスＩ／Ｆ２１０は、スキャナ処理部２１１およびプリンタ処理部２１３を介してスキャナ２１２やプリンタ２１４に接続され、画像データの同期系／非同期系の変換や、設定値、調整値等を伝送する。また、デバイスＩ／Ｆ２１０は、スキャナ２１２やプリンタ２１４での状態情報をＣＰＵ２０１へ伝送する。その状態情報は、例えば、スキャナ２１２やプリンタ２１４で発生したジャムなどのエラー情報を含む。

スキャナ処理部２１１は、スキャナ２１２で読み取られて入力した読取データに対して、補正、加工、像域分離、変倍、２値化処理などのスキャン機能に対応した各種処理を行う。

スキャナ２１２は、不図示の自動連続原稿給送装置と圧板読取装置を含み、原稿ガラス台に設置された原稿の読取りや、複数枚の原稿の両面読取りなども実行可能である。また、不図示の給送装置カバーの開閉、不図示の原稿カバーの開閉、原稿の有無、原稿サイズ検知等を行うセンサがスキャナ２１２に設けられている。それらのセンサの検知信号やスキャナ２１２の状態情報は、スキャナ処理部２１１とデバイスＩ／Ｆ２１０を介してＣＰＵ２０１へ送信され、ＣＰＵ２０１は、スキャナ２１２でのエラー発生やエラー解除等の状態を認識する。

プリンタ処理部２１３は、プリント出力する画像データに対して、プリンタ２１４の出力特性に対応した出力補正、解像度変換、画像の印刷位置の調整などのプリント機能に対応した処理を行う。プリンタ２１４は、印刷用紙を収納するための１つ以上の不図示の給紙カセットと、トナーを収納するための１つ以上の不図示のトナートレイと、給紙カセットから紙を１枚ずつ逐次給紙可能な不図示の給紙ユニットとを含む。且つ、プリンタ２１４は、給紙した紙にトナーを印字するための不図示のマーキングユニットと、マーキングユニットにより印字されたトナーを熱と圧力により定着させるための不図示の定着ユニットを含む。各給紙カセットの開閉状況や用紙残量、トナートレイの開閉状況、不図示の給紙ユニットカバーの開閉、トナーの有無、給紙中の紙の位置などを検知するセンサがプリンタ２１４に設けられている。センサからの検知信号やプリンタ２１４の状態情報は、プリンタ処理部２１３とデバイスＩ／Ｆ２１０を介してＣＰＵ２０１へ送信され、ＣＰＵ２０１は、プリンタ２１４でのエラー発生やエラー解除等の状態を認識する。

図３は、ブリッジ装置１０２の詳細ブロック図である。

ブリッジ装置１０２は、サブＣＰＵ３０１と、ＰＣＩｅ−ＩＦ３０２、３０３、３０４とＲＯＭ３０５、ＭＥＭ３０６を有する。また、ブリッジ装置１０２は、ＰＣＩｅ−ＩＦ３０２を介してＣＵ１０１と接続され、ＰＣＩ−ＩＦ３０３及び３０４を介して第１記憶装置１０３及び第２記憶装置１０４に接続される。

サブＣＰＵ３０１は、ＲＯＭ３０５に記憶された制御プログラム等に基づいて接続されるＣＵ１０１と第１記憶媒体１０３及び第２記憶媒体１０４とのアクセスを制御する。さらにサブＣＰＵ３０１は、ＣＵ１０１から受信したコマンド群（要求群）を元に各記憶装置用のコマンド群（要求群）を生成する。

ＰＣＩｅ−ＩＦ（Ｄｅｖｉｃｅ）３０２は、ＣＵ１０１をＲｏｏｔＣｏｍｐｌｅｘとして、ＣＵ１０１との送受信するデータのやり取りを行う。ＰＣＩｅ−ＩＦ（Ｈｏｓｔ１）３０３は、第１記憶装置１０３をＥｎｄｐｏｉｎｔとして、記憶装置との送受信するデータのやり取りを行う。ＰＣＩｅ−ＩＦ（Ｈｏｓｔ２）３０４は、第２記憶装置１０４をＥｎｄｐｏｉｎｔとして、記憶装置との送受信するデータのやり取りを行う。

ＲＯＭ３０５は、不揮発性メモリであり、ブリッジ装置１０２のブートプログラムや制御プログラム等が格納される。

ＭＥＭ３０６は、汎用的な揮発性のＲＡＭ（ＤＲＡＭ等のメモリ）であり、一時的にデータが格納され、ＣＰＵ２０１のワークメモリとして働く。また、ＭＥＭ３０６には、ＮＶＭｅプロトコルで使用するＳＱとＣＱが２組ずつ構成される（ＳＱ３０７、３０９とＣＱ３０８、３１０）。

ＳＱ３０７は、ＭＥＭ３０６上に生成されるリングバッファのキューであり、ＮＶＭｅのコマンドをやり取りするためにブリッジ装置１０２で生成したＮＶＭｅコマンドを順々に格納していく。

ＣＱ３０８は、ＭＥＭ３０６上に生成されるリングバッファのキューであり、Ｅｎｄｐｏｉｎｔである記憶装置からのコマンド完了通知を順々に格納する。

ＳＱ３０９及びＣＱ３１０はＳＱ３０７及びＣＱ３０８と各々同様である。

図４は、第１記憶装置１０３及び第２記憶装置１０４の詳細ブロック図である。

第１記憶装置１０３は、ＳＳＤコントローラ４０１と、ＰＣＩｅ−ＩＦ４０２と、ＤＲＡＭ４０３と、ＮＡＮＤ ＦＬＡＳＨ４０４を有する。また、第１記憶装置１０３は、ＰＣＩｅ−ＩＦ４０２を介して、ブリッジ回路１０２に接続される。また、第２記憶装置１４は、第１記憶装置１０３と同等の構成であるため第２記憶装置１０４の構成要件である４０５〜４０８の説明を省略する。

ＳＳＤコントローラ４０１は、記憶装置内で実行されるファームウェアを処理するプロセッサや、ＤＲＡＭ４０３を制御するＤＲＡＭコントローラや、ＮＡＮＤ ＦＬＡＳＨ４０４を制御するＮＡＮＤ ＦＬＡＳＨコントローラが搭載されている。

ＰＣＩｅ−ＩＦ４０２は、ブリッジ装置１０２をＲｏｏｔＣｏｍｐｌｅｘとして、ブリッジ装置１０２との送受信するデータのやり取りを行う。

ＤＲＡＭ４０３は、キャッシュ用のメモリであり、ＮＡＮＤ ＦＬＡＳＨ４０４に対してデータを書き込む前に、そのデータを一時的に保持する。

ＮＡＮＤ ＦＬＡＳＨ４０４は、実際にデータを記録するデバイスであり、データの読み書きが行われる。ここで言うデータとは、例えばシステムソフトウェアプログラム、履歴データ、画像データ、テーブルなどである。

なお、第１記憶装置１０３と第２記憶装置１０４には、データの書き込み時には同じデータが両方の記憶装置に記憶されるが、データの読み出し時には、片方の記憶装置から読み出せばよい。以下の説明では、第１記憶装置１０３をマスターの記憶装置、第２記憶装置１０４をスレーブの記憶装置として扱い、マスターの記憶装置からデータの読み出し処理を行う構成とする。

図５のミラーリングシステムの動作説明図を用いて、ミラーリングシステム１の動作を詳細に説明する。

まずＣＵ１０１のＭＥＭ２０４の構成について説明する。ＳＱ２０５は、キューの先頭要素としてＨｅａｄポインタ５０１、キューの末尾要素としてＴａｉｌポインタ５０２を用いてコマンドを管理する。ＣＱ２０６は、キューの先頭要素としてＨｅａｄポインタ５０３、キューの末尾要素はＴａｉｌポインタ５０４を用いてコマンド応答を管理する。なお、ＳＱ２０５及びＣＱ２０６には、Ｈｅａｄポインタ５０１（５０３）とＴａｉｌポインタ５０２（５０４）に挟まれたキューにコマンドが格納される。つまり、ＨｅａｄポインタとＴａｉｌポインタが同じ位置にある場合、キューは空であることを示す。

次にブリッジ装置１０２の構成について説明する。

ＳＱＴＤ（Ｓｕｂｍｉｓｓｉｏｎ Ｑｕｅｕｅ Ｔａｉｌ Ｄｏｏｒｂｅｌｌ）５１３は、ＣＵ１０１から受け付けたＳＱ２０５のＴａｉｌポインタ５０２の位置情報を記憶し、記憶した位置情報をサブＣＰＵ３０１に通知するレジスタである。ＣＱＨＤ（Ｃｏｍｐｌｅｔｉｏｎ Ｑｕｅｕｅ Ｈｅａｄ Ｄｏｏｒｂｅｌｌ）５１４は、ＣＱ２０６のＨｅａｄポインタ５０３の位置情報を更新して通知するためのレジスタである。これにより、ＣＵ１０１内のＣＰＵ２０１がブリッジ装置１０２からのコマンド処理完了通知を受けてＣＱ２０６に格納された情報の内容を確認し終えたことを伝える。なお、ＳＱＴＤ５１３とＣＱＨＤ５１４は、図３に示すＰＣＩｅＩＦ３０２に含まれてもよいし、ブリッジ装置１０２の内部にＳＱＴＤ５１３とＣＱＨＤ５１４を構成するレジスタとして有してもよい。

ＭＥＭ３０６のＳＱ３０７は、ＣＵ１０１のＳＱ２０５からＴａｉｌポインタ５０２の情報を受け付けて、ＳＱ２０５に格納されたコマンドを取得し格納する。そして、ＳＱ３０７は、受け付けた情報をキューの先頭要素としてＨｅａｄポインタ５０５、キューの末尾要素としてＴａｉｌポインタ５０６として管理する。

コマンド格納後、ＳＱ３０７は、第１記憶装置１０３のＳＱＴＤ５１５にＴａｉｌポインタ５０６の情報を通知する。

また、ＣＱ３０８は、キューの先頭要素としてＨｅａｄポインタ５０７、キューの末尾要素はＴａｉｌポインタ５０８を用いて管理される。そして、ＣＱ３０８は、第１記憶装置１０３からのコマンド処理完了通知を格納する。そして、ＣＱ３０８に格納されたコマンド処理完了通知をブリッジ装置１０２にて処理し終えると、ＣＱ３０８のＨｅａｄポインタ５０７の位置情報を更新してＣＱＨＤ５１５に通知する。

ＭＥＭ３０６のＳＱ３０９は、ＣＵ１０１のＳＱ２０５からＴａｉｌポインタ５０２の情報を受け付けて、ＳＱ２０５に格納されたコマンドを取得し格納する。そして、ＳＱ３０９は、受け付けた情報をキューの先頭要素としてＨｅａｄポインタ５０９、キューの末尾要素としてＴａｉｌポインタ５１０として管理する。

コマンド格納後、ＳＱ３０９は、第２記憶装置１０４のＳＱＴＤ５１７にＴａｉｌポインタ５１０の情報を通知する。

また、ＣＱ３１０は、キューの先頭要素としてＨｅａｄポインタ５１１、キューの末尾要素はＴａｉｌポインタ５１２を用いて管理される。そして、ＣＱ３１０は、第２記憶装置１０４からのコマンド終了完了通知を格納する。そして、ＣＱ３１０に格納されたコマンド処理完了通知をブリッジ装置１０２にて修理し終えると、ＣＱ３１０のＨｅａｄポインタ５１１の位置情報を更新してＣＱＨＤ５１７に通知する。

さらに、第１記憶装置１０３からのコマンド処理完了通知と第２記憶装置１０４からのコマンド処理完了通知をブリッジ装置１０２が共に処理し終えたら、そのコマンド処理完了通知をＣＱ２０６に通知し格納する。

次に第１記憶装置１０３の構成について説明する。

ＳＱＴＤ５１５とＣＱＨＤ５１６は、第１記憶装置１０３内のレジスタである。ＳＱＴＤ５１５は、ＭＥＭ３０６のＳＱ３０７からＴａｉｌポインタ５０６の情報を受け付ける。

ＳＳＤコントローラ４０１は、受け付けたＴａｉｌポインタ５０６の情報を用いて、ＳＱ３０７のＨｅａｄポインタ５０５からＴａｉｌポインタ５０６まで、コマンドを取得して、それらコマンド処理を順に実行する。ＳＳＤコントローラ４０１は、コマンド処理を実行すると、コマンド処理結果を応答としてＣＱ３０８に送信し、格納される。

そして、ＣＱＨＤ５１６は、ＣＱ３０８内に格納されたコマンド処理結果応答をブリッジ装置１０２で結果内容を確認し終えると、ＣＱ３０８のＨｅａｄポインタ５０７の位置情報を更新してＣＱＨＤ５１６へ通知される。

次に第２記憶装置１０４の構成について説明する。

ＳＱＴＤ５１７とＣＱＨＤ５１８は、第２記憶装置１０４内のレジスタである。ＳＱＴＤ５１７は、ＭＥＭ３０６のＳＱ３０９からＴａｉｌポインタ５１０の情報を受け付ける。

ＳＳＤコントローラ４０５は、受け付けたＴａｉｌポインタ５１０の情報を用いて、ＳＱ３０９のＨｅａｄポインタ５０９からＴａｉｌポインタ５１０まで、コマンドを取得し、それらコマンド処理を順に実行する。ＳＳＤコントローラ４０５は、コマンド処理を実行すると、コマンド処理結果を応答としてＣＱ３１０に送信し、格納される。

そして、ＣＱ３１０内に格納されたコマンド処理結果応答をブリッジ装置１０２で結果内容を確認し終えると、ＣＱ３１０のＨｅａｄポインタ５１１の位置情報を更新してＣＱＨＤ５１８へ通知される。 図５に示すミラーリングシステム１でのコマンドの授受について具体例を用いて説明する。

ＣＵ１０１のＣＰＵ２０１は、第１記憶装置１０３に対してＮＶＭｅプロトコルによるＩＯアクセスを行うために、ＮＶＭｅコマンドを作成する。

なお、ＣＰＵ２０１が、ＩＯアクセスを行う状況は、例えば、スキャナ２１２が原稿を読み込むことで生成したデータを第１記憶装置１０３に記憶させる場合や、記憶したデータを読み出して印刷処理を実行する場合がある。また、例えば、ネットワークＩＦを介してＰＤＬデータを受け付けて第１記憶装置１０３にデータを記憶させ、記憶させたデータの読み出し、印刷処理を実行する場合である。さらに、例えば、ファックスＩＦを介してファクシミリデータを受け付けて第１記憶装置１０３にデータを記憶させ、記憶させたデータの読み出し、印刷処理を実行する場合である。これらのような場合には、データを記憶装置に書き込む、またはデータを記憶装置から読み出す必要があるためＣＰＵ２０１が、第１記憶装置１０３に対してＮＶＭｅプロトコルによるＩＯアクセスを実行する。なお、本実施形態において、これらの例に限定はされない。

ＣＰＵ２０１はＮＶＭｅコマンドを作成すると、ＭＥＭ２０４上のＳＱ２０５に順々に格納する。ＮＶＭｅコマンドを格納する度にＳＱ２０５のＴａｉｌポインタ５０２を更新し、ＳＱ２０５内に格納されているＮＶＭｅコマンドの末尾位置情報を更新する。

Ｔａｉｌポインタ５０２が更新されると、ＣＵ１０１は新たにＮＶＭｅコマンドが格納されたことをブリッジ装置１０２に通知する。そのため、通知を受け取ったブリッジ装置１０２内のＳＱＴＤ５１３は、ＳＱ２０５の最終Ｔａｉｌポイント５０２の値を書き込む。

ブリッジ装置１０２は、ＣＵ１０１上で新たにＮＶＭｅコマンドが格納されたことをＳＱＴＤ５１３の値が更新されたことにより判断する。

ブリッジ装置１０２は、ＳＱＴＤ５１３の値が更新されると、ＳＱ２０５内のＨｅａｄポインタ５０１位置からＴａｉｌポインタ５０２位置まで、順に各々のポインタの位置に配されたＮＶＭｅコマンドを引き出す。具体的には、ＮＶＭｅコマンドの読み出しを行うコマンドを送ることで、ＣＵ１０１にＮＶＭｅコマンドを送信させる。

引き出したＮＶＭｅコマンドは、ブリッジ装置１０２内のＭＥＭ３０６のＳＱ３０７（Ｈｏｓｔ１）とＳＱ３０９（Ｈｏｓｔ２）に格納される。

以下、ブリッジ装置１０２内のＳＱ３０７及びＳＱ１０９にＮＶＭｅコマンドを格納するコマンド処理を図６のフローチャートを用いて詳細に説明する。

ブリッジ装置１０２のＳＱＴＤ５１３がＣＵ１０１からＳＱ２０５のＴａｉｌポインタ５０２の位置情報通知（以下、Ｄｏｏｒｂｅｌｌ通知と称する）を受け付けることにより、位置情報が更新される。

位置情報の更新後、ブリッジ装置１０２はＮＶＭｅコマンドの取得を開始し、ブリッジ装置１０２内のＳＱ３０７及びＳＱ３０９に新たなＮＶＭｅコマンドを格納する。図６は、これら流れを示したフローチャートである。

図６は、サブＣＰＵ３０１によって実行され、ブリッジ装置１０２のＳＱＴＤ５１３がＣＵ１０１のＳＱ２０５のＤｏｏｒｂｅｌｌ通知を受け付けることにより開始する。

Ｓ６０１においてサブＣＰＵ３０１は、ＳＱＤＴ５１３の値が更新されたかを確認する。これによって、ＣＵ１０１のＳＱ２０５に新たなＮＶＭｅコマンドが格納されたかどうかを確認する。

ＳＱＤＴ５１３の値が更新していればＳ６０２に進み、更新がなければＳ６０１にとどまる。

Ｓ６０２においてサブＣＰＵ３０１は、ＣＵ１０１上に準備されたＮＶＭｅコマンドをＳＱ２０５からリードすることで１コマンドを引き出し、Ｓ６０３に進む。

Ｓ６０３、サブＣＰＵ３０１が引き出したコマンドのコマンド種（Ｗｒｉｔｅ、Ｒｅａｄ等）を確認し、Ｓ６０４に進む。

コマンド種の確認は、ＮＶＭｅコマンド７００内の情報を確認することで行う。図７を用いて具体的に、ＮＶＭｅコマンドのフォーマット７００およびフォーマット７００に含まれる情報を説明する。ＮＶＭｅコマンド７００は、Ｃｏｍｍａｎｄ Ｉｎｄｅｎｔｉｆｅｒ（以下、ＣＩＤと称する）７０１と、Ｏｐｅｃｏｄｅ７０２（以下、ＯＰＣと称する）とＰＲＰ Ｅｎｔｒｙ７０３のフィールドを有する。

ＣＩＤ７０１は、コマンドに付加されるユニークな番号である。ＯＰＣ７０２は、コマンドの種類を示す識別子であり、ＷｒｉｔｅやＲｅａｄなどの識別子である。ＲＰＲ Ｅｎｔｒｙ７０３は、転送元のアドレス又は転送先のアドレスを示す情報が格納される。

図６の説明に戻る。Ｓ６０４において、サブＣＰＵ３０１が引き出したＮＶＭｅコマンドを第１記憶装置１０３側のＳＱ３０７に書き込み、Ｓ６０５に進む。

Ｓ６０５において、サブＣＰＵ３０１が引き出したコマンドを第２記憶装置１０４側のＳＱ３０９に書き込むか否かを判断する。ここでは、図８に示す第２記憶装置１０４が処理可能なコマンドリスト８００とＳ６０３で確認したコマンド種を比較する。Ｓ６０５において、サブＣＰＵ３０１が、リスト内のコマンド種８０１に該当していると判断すればＳ６０６に進み、該当していなければＳ６０７に進む。

なお、図８のコマンドリスト８００では、例として第２記憶装置１０４がＷｒｉｔｅコマンドを処理可能としている。そのため、例では、Ｓ６０３で確認したコマンド種がＷｒｉｔｅであれば、Ｓ６０６に進み、それ以外であればＳ６０７に進む。

ここでは、コマンドリスト８００をＷｒｉｔｅのみとしているのは、ミラーリングシステム１において、データの読み出しを行うのは、マスターの記憶装置（第１記憶装置１０３）のみでよいからである。このような構成にすることで、スレーブ（第２記憶装置１０４）から余分にデータを読み出す処理を省略することが出来る。

Ｓ６０６は、サブＣＰＵ２０１が引き出したコマンドを第２記憶装置１０４側のＳＱ３０９に書き込み、Ｓ６０７に進む。

Ｓ６０７は、ブリッジ装置１０２がＣＵ１０１上のＳＱ２０５に準備されたＮＶＭｅコマンドをすべて引き出し切ったかを判断する。コマンドを引き出した際の参照したＳＱ２０５のポインタとＳＱＤＴ５１３の値を確認し、同一値であればＳＱ２０５に格納された最終コマンドを引き出したと判断できる。すべてのコマンドを引き出した場合終了となり、まだコマンドが残っている場合はＳ６０２に戻り、再度コマンドの引き出しを行う。

なお、図８のコマンドリスト８００を処理可能なコマンドを含むリストとしたが、処理不能な所定のコマンドを含むコマンドリストとしてもよい。その場合には、コマンドリスト８００に記載されるコマンドは、Ｗｒｉｔｅコマンドの代わりにＲｅａｄコマンドとなる。また、処理不能なコマンドリストとした場合には、ステップＳ６０５におけるＹＥＳ、ＮＯが逆になる。

なお、ステップＳ６０２において、１コマンドずつ複数回に分けて引き出す構成を示したが、すべてのコマンドを１度に引き出して処理を行ってもよいし、複数のコマンドを複数回に分けて引き出す構成でもよい。

図９のフローチャートを用いて、ブリッジ装置１０２のＳＱ３０７及びＳＱ３０９にＮＶＭｅコマンドが格納された後のコマンド処理を説明する。

Ｓ９０１においてサブＣＰＵ３０１は、ブリッジ装置１０２内のＳＱ（Ｈｏｓｔ１）３０７に、新たなＮＶＭｅコマンドが格納されたかどうかの確認を行う。

具体的にはサブＣＰＵ３０１が、ＳＱ（Ｈｏｓｔ１）３０７のＨｅａｄポインタ５０５とＴａｉｌポインタ５０６の差を確認する。差がある場合には、新たにＮＶＭｅコマンドを格納されたことになり、Ｓ９０２に進む。差がない場合には、新たなＮＶＭｅコマンドが格納されていないことになり、Ｓ９０４に進む。

Ｓ９０２においてサブＣＰＵ３０１は、ブリッジ装置１０２内のＳＱ（Ｈｏｓｔ１）３０７に新たなＮＶＭｅコマンドが格納されたことを第１記憶装置１０３に通知する。サブＣＰＵ３０１は、Ｄｏｏｒｂｅｌｌ通知を使い、ＳＱ（Ｈｏｓｔ１）３０７のＴａｉｌポインタ５０６の位置情報を第１記憶装置１０３のＳＱＴＤ５１５に書き込む。また、サブＣＰＵ３０１は、第１記憶装置１０３にＮＶＭｅコマンド処理依頼をしたことを記憶するために図１０に示すコマンド処理リスト１０００の第１記憶装置通知フラグ１００３をＯＮ（１とする）にする。

ここで、コマンド処理リスト１０００の説明をする。図１０に示すコマンド処理リストは、各記憶装置を示す記憶装置名称１００１とコマンド通知の関係を示す１００２で構成される。

例えば、第２記憶装置に対してコマンド処理の通知を行っている場合、コマンド通知フラグの値１００４はＯＮ（１）となり、コマンド処理通知を行っていない場合、コマンド通知フラグの値１００４はＯＦＦ（０）となる。

Ｓ９０９において、第１記憶装置１０３のＳＱＴＤ５１５の値が更新したことで、第１記憶装置１０３のＳＳＤコントローラ４０１は、ＳＱ３０７からＮＶＭｅコマンドの引き出しを行う。このとき、サブＣＰＵ３０１は、第１記憶装置１０３からコマンドの送信要求を受け、ＳＱ３０７に保持されたＮＶＭｅコマンドを送信する（送信処理）。このときサブＣＰＵ３０１は、複数のコマンドを１度に送信してもよいし、コマンドを１つずつ送信してもよい。そして、ＳＳＤコントローラ４０１は、引き出されたコマンドの内容に則って処理を行う。ＳＳＤコントローラ４０１は、コマンド処理が終わるごとに、ブリッジ装置１０２内の第１記憶装置１０３側のＣＱ（Ｈｏｓｔ１）３０８にコマンド処理完了の書き込みを行う。そして、第１記憶装置１０３は、全コマンドの処理が完了するとブリッジ装置１０２に割り込みによる通知を行う。

Ｓ９０３においてサブＣＰＵ３０１は、第１記憶装置１０３でのＮＶＭｅコマンド処理が完了したかどうかの判断を行っている。なお、コマンド処理リスト１０００の第１記憶装置通知フラグ１００３がＯＦＦ（０とする）であればＳ９０３の処理はスキップしてＳ９０４に進む。サブＣＰＵ３０１は、第１記憶装置１０３からのＮＶＭｅコマンド処理完了割り込みが発行されているかどうかを確認する。割り込みで完了割り込みが発行されていればコマンド処理リストの第１記憶装置通知フラグをＯＦＦにしてＳ９０４に進み、完了割り込みが発行されていなければＳ９０３にとどまり、第１記憶装置１０３でのコマンド処理の完了を待つ。

Ｓ９０４においてサブＣＰＵ３０１は、ブリッジ装置１０２内のＳＱ（Ｈｏｓｔ２）３０９に、新たなＮＶＭｅコマンドが格納されたかどうかの確認を行う。サブＣＰＵ３０１は、ＳＱ（Ｈｏｓｔ２）３０９のＨｅａｄポインタ５０９とＴａｉｌポインタ５１０の差を確認し、差があれば新たにＮＶＭｅコマンドを格納されたことになる。新たなＮＶＭｅコマンドが格納されていればＳ９０５に進み、新たなＮＶＭｅコマンドが格納されていなければＳ９０７に進む。

Ｓ９０５においてサブＣＰＵ３０１は、ブリッジ装置１０２内のＳＱ（Ｈｏｓｔ２）３０９に新たなＮＶＭｅコマンドが格納されたことを第２記憶装置１０４に通知する。サブＣＰＵ３０１は、Ｄｏｏｒｂｅｌｌ通知を使い、ＳＱ（Ｈｏｓｔ２）３０９のＴａｉｌポインタ５１０の位置情報を第２記憶装置１０４のＳＱＴＤ５１７に書き込む。また、サブＣＰＵ３０１は、第２記憶装置１０４にＮＶＭｅコマンド処理依頼をしたことを記憶するために図１０に示すコマンド処理リスト１０００の第２記憶装置通知フラグ１００４をＯＮ（１とする）にする。

Ｓ９１０において、第２記憶装置１０４のＳＱＴＤ５１７の値が更新したことで、第２記憶装置１０４のＳＳＤコントローラ４０５により、ＳＱ３０９からＮＶＭｅコマンドの引き出しが行われる。このとき、サブＣＰＵ３０１は、第２記憶装置１０４からコマンドの送信要求を受け、ＳＱ３０９に保持されたＮＶＭｅコマンドを送信（送信処理）する。このとき、サブＣＰＵ３０１は、複数のコマンドを１度に送信してもよいし、コマンドを１つずつ送信してもよい。

そして、ＳＳＤコントローラ４０５は、引き出したコマンドの内容に則って処理を行い、コマンド処理が終わるごとに、ブリッジ装置１０２内の第２記憶装置１０４側のＣＱ（Ｈｏｓｔ２）３１０にコマンド処理完了の書き込みを行う。そして、第１記憶装置１０４は、全コマンドの処理が完了するとブリッジ装置１０２に割り込みによる通知を行う。

Ｓ９０６においてサブＣＰＵ３０１は、第２記憶装置１０４でのＮＶＭｅコマンド処理が完了したかどうかの判断を行っている。なお、コマンド処理リスト１０００の第２記憶装置通知フラグ１００４がＯＦＦ（０とする）であればＳ９０６の処理はスキップしてＳ９０７に進む。

サブＣＰＵ３０１は、第２記憶装置１０４からのＮＶＭｅコマンド処理完了割り込みが発行されているかどうかを確認する。割り込みで完了割り込みが発行されていればコマンド処理リストの第２記憶装置通知フラグをＯＦＦにしてＳ９０７に進み、完了割り込みが発行されていなければＳ９０６にとどまり、第２記憶装置１０４でのコマンド処理の完了を待つ。

Ｓ９０７においてサブＣＰＵ３０１は、第１記憶装置１０３でのコマンド処理完了情報をＣＵ１０１に格納するために、ブリッジ装置１０２のＣＱ（Ｈｏｓｔ１）３０８に格納されたコマンド処理完了情報をＣＵ１０１のＣＱ２０６に順々に書き込む。

Ｓ９０８においてサブＣＰＵ３０１は、第１記憶装置１０３に対するコマンド処理が完了して、その完了通知をすべてＣＵ１０１のＣＱ２０６に書き込み終えたことをＣＵ１０１に通知する。サブＣＰＵ３０１は、割り込みを使用してＣＵ１０１に終了したコマンド処理のコマンド完了情報がＣＱ２０６にすべて書き終えたことを通知する。

本実施例では、ブリッジ装置１０２を介してＣＵ１０１上のコマンド群を、第１記憶装置１０３と第２記憶装置１０４で使用する新たなコマンド群として生成して各記憶装置に通知するミラーリングシステムを説明した。そして本実施例のミラーリングシステムでは、第１記憶装置に対するコマンド群と第２記憶装置に対するコマンド群とを、記憶装置に応じたコマンド群にすることが可能である。具体的には、第２記憶装置処理コマンドリスト８００を使用することで、ＣＵ１０１上で準備したコマンド群の各種コマンドを第１記憶装置１０３と第２記憶装置１０４の両記憶装置で処理するか、第１記憶装置１０３のみで処理するかを設定することが可能である。

以上の構成によれば、記憶装置に対しての命令をブリッジ装置にて記憶装置ごとに生成することで、記憶装置ごとに別々の命令を実行できるミラーリングシステムを提供することが可能である。例えば、Ｒｅａｄコマンド等の読み取りコマンドをミラーリングシステムのマスター側である第１記憶装置１０３のみで行わせることが可能となる。

（実施例２）
実施例１では、ブリッジ装置１０２で新たに生成したコマンド群を各記憶装置のＳＳＤコントローラで引き出し、記憶装置ごとのタイミングで各コマンドを処理していく構成のミラーリングシステムの説明をした。

実施例２では、第１記憶装置１０３と第２記憶装置１０４のコマンド処理タイミングの同期をとるために、ブリッジ装置１０２でコマンド群を生成後、特定のコマンド種でコマンド群を分割し、記憶装置に分割した単位でコマンド群を通知する方法を説明する。

実施例２においてＣＵ１０１が、ＮＶＭｅコマンドを準備した後、ブリッジ装置１０２に通知してブリッジ装置１０２でコマンドを引き出すフローを説明する。本実施例では、図１１を用いて実施例１の図６との差分を説明する。同様のステップには、同様の番号を付して説明を省略する。

Ｓ６０４において、サブＣＰＵ３０１は、引き出したＮＶＭｅコマンドを第１記憶装置１０３側のＳＱ３０７に書き込む。そして、Ｓ１１０５に進む。Ｓ１１０５においてサブＣＰＵ３０１は、コマンドが同期リスト１２００のコマンド種１２０１に該当しているかを判断する。

ここで、同期コマンドリスト１２００の説明をする。図１２に示す同期リスト１２００は、タイミングの同期をとるコマンド種１２０１と、そのコマンド種のコマンドがキューのどこに格納されているかを示した同期コマンドリスト１２０２で構成される。

コマンド種１２０１は、第１記憶媒体１０３と第２記憶装置１０４のタイミングの同期を行うコマンドの種類を示している。この例では、Ｒｅａｄコマンドでタイミングの同期をとる方法を示しているが、コマンド種は１種類に限らず複数種でも構わない。

同期ポイント１２０２は、タイミング同期をとるコマンドがキューのどの位置に格納されているかをキューのコマンド位置情報としてリストの上から順々に記録している。

図１１の説明に戻る。Ｓ１１０５においてサブＣＰＵ３０１が、リスト内のコマンド種１２０１に該当していると判断すればＳ１１０６に進み、該当していなければＳ６０７に進む。Ｓ１１０６においてサブＣＰＵ３０１は、同期ポイント１２０２にコマンドを書き込んだキューの位置を記録する処理を行う。Ｓ１１０６を終えるとＳ６０６に移行する。Ｓ６０５からＳ６０７の説明は、図６で行ったため省略する。

図１３のフローチャートを用いて、ブリッジ装置１０２のＳＱ３０７及びＳＱ３０９にコマンドが格納された後のコマンド処理を説明する。なお、実施例１の図９と同様の構成については同様の番号を付して説明を省略する。

Ｓ１３０１においてサブＣＰＵ３０１は、現在のＳＱ３０７のＴａｉｌポインタ５０６の位置情報とＳＱ３０９のＴａｉｌポインタ５１０の位置情報をＭＥＭ３０６上に現ＳＱ−Ｔａｉｌ情報（不図示）として保管する。

Ｓ１３０２においてサブＣＰＵ３０１は、コマンド群内にタイミング同期をとるコマンドがあるかどうかを判断する。サブＣＰＵ３０１は、ＳＱ３０７に格納されたＮＶＭｅコマンド内にタイミング同期をとるＮＶＭｅコマンドが含まれているかどうか同期コマンドリスト１２００を参照して確認する。Ｓ１３０２において、コマンドのタイミングをとるコマンドが含まれていなければＳ１３１２に進む。

Ｓ１３１２においてサブＣＰＵ３０１は、ブリッジ装置のＳＱ３０７にコマンドを格納した際の元のＴａｉｌポインタの位置情報に現在のＴａｉｌポインタ５０６を書き戻す。

Ｓ１３１３においてサブＣＰＵ３０１は、ブリッジ装置のＳＱ３０９にコマンドを格納した際の元のＴａｉｌポインタの位置情報に現在のＴａｉｌポインタ５１０を書き戻す。Ｓ１３１３を終えるとＳ９０５に遷移する。

Ｓ１３０２に戻る。Ｓ１３０２において、コマンドのタイミングをとるコマンドが含まれていればＳ１３０３に進む。

Ｓ１３０３においてサブＣＰＵ３０１は、同期コマンドリスト１２００に格納されているタイミングをとるコマンドの情報を基にＳＱ３０７のＴａｉｌポインタ５０６の位置情報を書き換える。

Ｓ１３０４においてサブＣＰＵ３０１は、Ｓ１３０３にて書き換えたＴａｉｌポインタ５０６の位置情報から処理するコマンド数を判断し、ＳＱ３０９のＴａｉｌポインタ５１０の位置情報を書き換える。Ｓ１３０４を終えるとＳ９０５に移行する。

Ｓ１３０３及びＳ１３０４の構成によればＳＱ３０７とＳＱ３０９のＴａｉｌポインタの位置情報を書き換えるにより、書き換えたＴａｉｌポインタまでのコマンド群を１つの単位として、各記憶装置とコマンドの授受を行うことが可能となる。

Ｓ１３１１において、ＳＱ３０７に格納されたＮＶＭｅコマンドがすべて第１記憶装置１０３で処理されたかどうかを判断する。具体的には、サブＣＰＵ３０１は、ＳＱ３０７のＴａｉｌポインタ５０６が、Ｓ１３０１にて保管した元のＴａｉｌポインタ位置情報と一致しているかどうかを確認する。サブＣＰＵ３０１が、２つの位置情報を確認して一致していないと判断した場合には、Ｓ１３０２に戻る。サブＣＰＵ３０１が、２つの位置情報を確認して一致していると判断した場合には、Ｓ９０７に移行する。なお、２つの位置情報を確認して一致している状態とは、すべてのコマンドが処理し終えて状態である。

２つの位置情報を確認して一致していない場合には引き続きコマンド処理を続けるためにＳ１３０２に戻り、２つの位置情報が一致している場合にはＳ９０７に進む。ＣＵ１０１に対してのコマンド完了処理を行う。

本実施例の構成によれば、処理するコマンド群を特定のコマンド種で分割し、分割したコマンド群のコマンド処理が終え各記憶装置から割り込み通知を受け付けることで、ブリッジ装置１０２がタイミング同期をとることが可能となる。

以上の構成によれば、記憶装置に対しての命令をブリッジ装置にて記憶装置ごとに生成することで、記憶装置ごとに別々の命令を実行できるミラーリングシステムを提供することが可能である。例えば、Ｒｅａｄコマンド等の読み取りコマンドをミラーリングシステムのマスター側である第１記憶装置１０３のみで行わせることが可能となる。

（その他の実施形態）
以上、本発明の様々な例と実施形態を示して説明したが、本発明の趣旨と範囲は、本明細書内の特定の説明に限定されるものではない。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１０１ ＣＵ
１０２ ブリッジ装置
１０３ 第１記憶装置
１０４ 第２記憶装置

Claims (20)

1. 不揮発性の第１記憶手段および不揮発性の第２記憶手段を有する情報処理装置であって、
   コントローラユニットから要求を受信する受信手段と、
   前記受信手段が受信した要求に基づいて、要求群を保持する第１保持手段と、
   前記受信手段が受信した要求に基づいて、要求群を保持する第２保持手段と、
   前記第１保持手段に保持された要求群を前記第１記憶手段に送信する第１送信手段と、
   前記第２保持手段に保持された要求群を前記第２記憶手段に送信する第２送信手段と、を有し、
   前記第１送信手段によって送信される要求群と前記第２送信手段によって送信される要求群は、異なる要求群であることを特徴とする情報処理装置。
2. 前記受信手段が受信した要求は、所定の要求である場合に前記第１保持手段のみに保持され、前記所定の要求でない場合に前記第１保持手段および前記第２保持手段に保持されることを特徴とする請求項１に記載の情報処理装置。
3. 前記受信手段が受信した要求が所定の要求か否かを確認する確認手段を有し、
   前記確認手段は、前記第１保持手段に保持される要求に対する確認は行わず、前記第２保持手段に保持される要求に対して確認を行うことを特徴とする請求項２に記載の情報処理装置。
4. 前記第１保持手段および前記第２保持手段に保持された要求群は同じ要求群であり、
   前記第１送信手段によって前記第１保持手段に保持された要求群が前記第１記憶手段に送信される第１送信処理は、前記第１保持手段に保持された要求群のすべてが送信されることによって送信処理の完了となり、
   前記第２送信手段によって前記第２保持手段に保持された要求群が前記第２記憶手段に送信される第２送信処理は、前記第２保持手段に保持された要求群のうち、所定の要求を除くすべての要求が送信されることによって送信処理の完了となることを特徴とする請求項１に記載の情報処理装置。
5. 前記受信手段が受信した要求が送信する要求であるか否かを確認する確認手段を有し、
   前記所定の要求は、前記確認手段によって送信しない要求であると判断された要求であることを特徴とする請求項４に記載の情報処理装置。
6. 前記所定の要求は、記憶装置からデータを読み出す処理を生じさせる要求であることを特徴とする請求項２乃至５のいずれか１項に記載の情報処理装置。
7. 前記受信手段が受信した要求が記憶装置にデータを書き込む処理を生じさせる要求である場合には、前記第１保持手段および前記第２保持手段に保持させること特徴とする請求項６に記載の情報処理装置。
8. 画像データを用紙に印刷する印刷処理を実行するプリンタを有し、
   前記データを書き込む処理は、前記印刷処理に用いられる画像データを記憶装置に記憶させる処理であり、前記データを読み出す処理は、前記印刷処理に用いられる画像データを読み出し処理であることを特徴とする請求項６または７に記載の情報処理装置。
9. 前記第１送信手段による前記第１保持手段に保持された要求群の送信と前記第２送信手段による前記第２保持手段に保持された要求群の送信は、複数回の送信に要求群を分けて実行されることを特徴とする請求項１乃至８のいずれか１項に記載の情報処理装置。
10. 前記第１記憶手段と前記第２記憶手段をミラーリングシステムとして制御する制御手段を有し、
    前記制御手段が、前記受信手段が受信した要求に基づいて、前記第１保持手段および前記第２保持手段に要求を保持させることを特徴とする請求項１乃至９のいずれか１項に記載の情報処理装置。
11. 前記第１記憶手段および前記第２記憶手段は、ＳＳＤであることを特徴とする請求項１乃至１０のいずれか１項に記載の情報処理装置。
12. 不揮発性の第１記憶装置および不揮発性の第２記憶装置を制御する制御装置であって、
    要求を受信する受信手段と、
    前記受信手段が受信した要求に基づいて、要求群を保持する第１保持手段と、
    前記受信手段が受信した要求に基づいて、要求群を保持する第２保持手段と、
    前記第１保持手段に保持された要求群を前記第１記憶装置に送信する第１送信手段と、
    前記第２保持手段に保持された要求群を前記第２記憶装置に送信する第２送信手段と、を有し、
    前記第１送信手段によって送信される要求群と前記第２送信手段によって送信される要求群は、異なる要求群であることを特徴とする制御装置。
13. 前記受信手段が受信した要求は、所定の要求である場合に前記第１保持手段のみに保持され、前記所定の要求でない場合に前記第１保持手段および前記第２保持手段に保持されることを特徴とする請求項１２に記載の制御装置。
14. 前記受信手段が受信した要求が所定の要求か否かを確認する確認手段を有し、
    前記確認手段は、前記第１保持手段に保持される要求に対する確認は行わず、前記第２保持手段に保持される要求に対して確認を行うことを特徴とする請求項１３に記載の制御装置。
15. 前記第１保持手段および前記第２保持手段に保持された要求群は同じ要求群であり、
    前記第１送信手段によって前記第１保持手段に保持された要求群が前記第１記憶装置に送信される第１送信処理は、前記第１保持手段に保持された要求群のすべてが送信されることによって送信処理の完了となり、
    前記第２送信手段によって前記第２保持手段に保持された要求群が前記第２記憶装置に送信される第２送信処理は、前記第２保持手段に保持された要求群のうち、所定の要求を除くすべての要求が送信されることによって送信処理の完了となることを特徴とする請求項１２に記載の制御装置。
16. 前記受信手段が受信した要求が送信する要求であるか否かを確認する確認手段を有し、
    前記所定の要求は、前記確認手段によって送信しない要求であると判断された要求であることを特徴とする請求項１５に記載の制御装置。
17. 前記所定の要求は、記憶装置からデータを読み出す処理を生じさせる要求であることを特徴とする請求項１３乃至１６のいずれか１項に記載の制御装置。
18. 前記受信手段が受信した要求が記憶装置にデータを書き込む処理を生じさせる要求である場合には、前記第１保持手段および前記第２保持手段に保持させること特徴とする請求項１７に記載の制御装置。
19. 前記第１記憶装置と前記第２記憶装置をミラーリングシステムとして制御する制御手段を有し、
    前記制御手段が、前記受信手段が受信した要求に基づいて、前記第１保持手段および前記第２保持手段に要求を保持させることを特徴とする請求項１２乃至１８のいずれか１項に記載の制御装置。
20. 要求群を保持する第１保持手段と要求群を保持する第２保持手段を有し、不揮発性の第１記憶装置と不揮発性の第２記憶装置をミラーリングシステムとして制御する制御装置の制御方法であって、
    要求を受信したことに基づいて、前記第１保持手段および前記第２保持手段の少なくとも１つに前記受信した要求を保持し、
    前記第１保持手段および前記第２保持手段に要求群が保持された状態で、異なる要求群を前記第１記憶装置と前記第２記憶装置に送信することを特徴とする制御装置の制御方法。

Images