JP2021072313A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2021072313A JP2021072313A JP2019196382A JP2019196382A JP2021072313A JP 2021072313 A JP2021072313 A JP 2021072313A JP 2019196382 A JP2019196382 A JP 2019196382A JP 2019196382 A JP2019196382 A JP 2019196382A JP 2021072313 A JP2021072313 A JP 2021072313A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- transistor
- storage device
- sense amplifier
- semiconductor storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】半導体記憶装置の消費電力を抑制すること。【解決手段】実施形態の半導体記憶装置は、メモリ部MCと、回路部CCとを含む。メモリ部MCは、第1及び第2メモリセルと、第1及び第2メモリセルにそれぞれ接続された第1ビット線BLa及び第2ビット線BLbと、第1ビット線BLa及び第2ビット線BLbにそれぞれ接続された第1及び第2接合金属BPと、を含む。回路部CCは、第1配線DBUSを含むセンスアンプ部SAUと、第1配線DBUSと接続され且つ第1及び第2接合金属BPとそれぞれ対向する第3及び第4接合金属BPとを含む。回路部CCは、メモリ部MCと接合される。【選択図】図16
Description
実施形態は、半導体記憶装置に関する。
データを不揮発に記憶することが可能なNAND型フラッシュメモリが知られている。
半導体記憶装置の消費電力を抑制すること。
実施形態の半導体記憶装置は、メモリ部と、回路部とを含む。メモリ部は、第1及び第2メモリセルと、第1及び第2メモリセルにそれぞれ接続された第1及び第2ビット線と、第1及び第2ビット線にそれぞれ接続された第1及び第2接合金属と、を含む。回路部は、第1配線を含むセンスアンプ部と、第1配線と接続され且つ第1及び第2接合金属とそれぞれ対向する第3及び第4接合金属とを含む。回路部は、メモリ部と接合される。
以下に、実施形態について図面を参照して説明する。各実施形態は、発明の技術的思想を具体化するための装置や方法を例示している。図面は模式的又は概念的なものであり、各図面の寸法及び比率等は必ずしも現実のものと同一とは限らない。本発明の技術的思想は、構成要素の形状、構造、配置等によって特定されるものではない。
尚、以下の説明において、略同一の機能及び構成を有する構成要素については、同一の符号を付す。参照符号を構成する大文字の後の数字や小文字は、同じ大文字を含んだ参照符号によって参照され、且つ同様の構成を有する要素同士を区別するために使用される。同様に、参照符号を構成する数字の後の文字は、同じ数字を含んだ参照符号によって参照され、且つ同様の構成を有する要素同士を区別するために使用される。同じ大文字又は数字を含んだ参照符号で示される要素を相互に区別する必要がない場合、これらの要素はそれぞれ大文字又は数字のみを含んだ参照符号により参照される。
[1]第1実施形態
第1実施形態に係る半導体記憶装置1は、例えばNAND型フラッシュメモリである。以下に、第1実施形態に係る半導体記憶装置1について説明する。
第1実施形態に係る半導体記憶装置1は、例えばNAND型フラッシュメモリである。以下に、第1実施形態に係る半導体記憶装置1について説明する。
[1−1]半導体記憶装置1の全体構成
図1は、第1実施形態に係る半導体記憶装置1の構成例を示している。図1に示すように、半導体記憶装置1は、外部のメモリコントローラ2によって制御可能である。また、半導体記憶装置1は、例えばメモリセルアレイ10、コマンドレジスタ11、アドレスレジスタ12、シーケンサ13、センスアンプモジュール14、ドライバモジュール15、及びロウデコーダモジュール16を備えている。
図1は、第1実施形態に係る半導体記憶装置1の構成例を示している。図1に示すように、半導体記憶装置1は、外部のメモリコントローラ2によって制御可能である。また、半導体記憶装置1は、例えばメモリセルアレイ10、コマンドレジスタ11、アドレスレジスタ12、シーケンサ13、センスアンプモジュール14、ドライバモジュール15、及びロウデコーダモジュール16を備えている。
メモリセルアレイ10は、複数のブロックBLK0〜BLK(n−1)(nは1以上の整数)を含んでいる。ブロックBLKは、データを不揮発に記憶することが可能な複数のメモリセルの集合であり、例えばデータの消去単位として使用される。また、メモリセルアレイ10には、複数のビット線及び複数のワード線が設けられる。各メモリセルは、例えば1つのビット線と1つのワード線とに関連付けられている。
コマンドレジスタ11は、半導体記憶装置1がメモリコントローラ2から受信したコマンドCMDを保持する。コマンドCMDは、例えばシーケンサ13に読み出し動作、書き込み動作、消去動作等を実行させる命令を含んでいる。
アドレスレジスタ12は、半導体記憶装置1がメモリコントローラ2から受信したアドレス情報ADDを保持する。アドレス情報ADDは、例えばブロックアドレスBAd、ページアドレスPAd、及びカラムアドレスCAdを含んでいる。例えば、ブロックアドレスBAd、ページアドレスPAd、及びカラムアドレスCAdは、それぞれブロックBLK、ワード線、及びビット線の選択に使用される。
シーケンサ13は、半導体記憶装置1の全体の動作を制御する。例えば、シーケンサ13は、コマンドレジスタ11に保持されたコマンドCMDに基づいてセンスアンプモジュール14、ドライバモジュール15、ロウデコーダモジュール16等を制御して、読み出し動作、書き込み動作、消去動作等を実行する。
センスアンプモジュール14は、書き込み動作において、メモリコントローラ2から受信した書き込みデータDATに対応して、各ビット線に所定の電圧を印加する。また、センスアンプモジュール14は、読み出し動作において、ビット線の電圧に基づいてメモリセルに記憶されたデータを判定し、判定結果を読み出しデータDATとしてメモリコントローラ2に転送する。
ドライバモジュール15は、読み出し動作、書き込み動作、消去動作等で使用される電圧を生成する。そして、ドライバモジュール15は、例えばアドレスレジスタ12に保持されたページアドレスPAdに基づいて、選択されたワード線に対応する信号線に生成した電圧を印加する。
ロウデコーダモジュール16は、アドレスレジスタ12に保持されたブロックアドレスBAdに基づいて、対応するメモリセルアレイ10内の1つのブロックBLKを選択する。そして、ロウデコーダモジュール16は、例えば選択されたワード線に対応する信号線に印加された電圧を、選択されたブロックBLK内の選択されたワード線に転送する。
以上で説明した半導体記憶装置1及びメモリコントローラ2は、それらの組み合わせにより1つの半導体装置を構成しても良い。このような半導体装置としては、例えばSDTMカードのようなメモリカードや、SSD(solid state drive)等が挙げられる。
図2は、第1実施形態に係る半導体記憶装置1の備えるメモリセルアレイ10、センスアンプモジュール14、及びロウデコーダモジュール16のより詳細な構成例を示している。以下では、メモリセルアレイ10が16個のブロックBLKを含む場合について説明する。図2に示すように、メモリセルアレイ10は、例えばメモリセルアレイ10a及び10bに分割されている。センスアンプモジュール14は、センスアンプセットSASa及びSASb、キャッシュメモリCM、並びに変換回路SDを含んでいる。
メモリセルアレイ10aは、ブロックBLK0〜BLK7を含んでいる。メモリセルアレイ10bは、ブロックBLK8〜BLK15を含んでいる。メモリセルアレイ10a及び10bのそれぞれが含むブロックBLKの個数は、その他の個数であっても良い。また、メモリセルアレイ10aが含むブロックBLKの個数とメモリセルアレイ10bが含むブロックBLKの個数とは、同じであっても良いし、異なっていても良い。
メモリセルアレイ10aには、ビット線BLa0〜BLa(m−1)(mは1以上の整数)が接続される。メモリセルアレイ10bには、ビット線BLb0〜BLb(m−1)が接続される。このように、例えば同じ本数のビット線BLが、メモリセルアレイ10a及び10bのそれぞれに接続される。同じ番号が付与されたビット線BLa及びBLbは、1本のビット線BLがメモリセルアレイ10a及び10bに対応して2つに分割された配線とみなされても良い。同じ番号が付与されたビット線BLa及びBLbは、例えば同じカラムアドレスCAdに関連付けられている。
センスアンプセットSASa及びSASbは、それぞれメモリセルアレイ10a及び10bに関連付けられている。センスアンプセットSASaは、センスアンプユニットSAUa<0>〜SAUa<m−1>を含んでいる。センスアンプセットSASbは、センスアンプユニットSAUb<0>〜SAUb<m−1>を含んでいる。各センスアンプユニットSAUは、少なくとも1本のビット線BLに接続される。例えば、センスアンプユニットSAUa<0>〜SAUa<m−1>は、それぞれビット線BLa0〜BLa(m−1)に接続される。センスアンプユニットSAUb<0>〜SAUb<m−1>は、それぞれビット線BLb0〜BLb(m−1)に接続される。
キャッシュメモリCMは、ラッチ回路XDL<0>〜XDL<m−1>を含んでいる。各ラッチ回路XDLは、読み出しデータや書き込みデータ等を一時的に保持し、異なるバスDBUSを介してセンスアンプユニットSAUa及びSAUbの組と接続される。具体的には、ラッチ回路XDL<0>は、センスアンプユニットSAUa<0>及びSAUb<0>に接続される。ラッチ回路XDL<1>は、センスアンプユニットSAUa<1>及びSAUb<1>に接続される。以下同様に、ラッチ回路XDL<m−1>は、センスアンプユニットSAUa<m−1>及びSAUb<m−1>に接続される。
変換回路SDは、パラレル−シリアル変換回路(SerDes)である。具体的には、変換回路SDは、キャッシュメモリCMからパラレルに受信したデータDATを、半導体記憶装置1の入出力回路(図示せず)に対してシリアルに転送する。また、変換回路SDは、入出力回路からシリアルに転送されたデータDATを、キャッシュメモリCMに対してパラレルに転送する。尚、変換回路SDは、カラムアドレスCAdに関連付けられた情報を保持する機能をさらに有していても良い。このような情報は、ビット線BLa及びBLbのそれぞれに対して割り当てられても良い。
ロウデコーダモジュール16は、ブロックBLKの個数と同じ個数のロウデコーダRD0〜RD15を含んでいる。ロウデコーダRD0〜RD15は、それぞれブロックBLK0〜BLK15に関連付けられている。各ロウデコーダRDは、ブロックアドレスBAdをデコードする機能を有する。そして、選択されたブロックBLKに対応するロウデコーダRDは、関連付けられたブロックBLK内の配線に電圧を印加する。
[1−2]半導体記憶装置1の回路構成
[1−2−1]メモリセルアレイ10の回路構成について
図3は、第1実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10の回路構成の一例であり、メモリセルアレイ10に含まれた複数のブロックBLKのうち1つのブロックBLKを抽出して示している。図3に示すように、ブロックBLKは、例えば4つのストリングユニットSU0〜SU3を含んでいる。
[1−2−1]メモリセルアレイ10の回路構成について
図3は、第1実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10の回路構成の一例であり、メモリセルアレイ10に含まれた複数のブロックBLKのうち1つのブロックBLKを抽出して示している。図3に示すように、ブロックBLKは、例えば4つのストリングユニットSU0〜SU3を含んでいる。
各ストリングユニットSUは、ビット線BL0〜BL(m−1)にそれぞれ関連付けられた複数のNANDストリングNSを含んでいる。各NANDストリングNSは、例えばメモリセルトランジスタMT0〜MT7並びに選択トランジスタST1及びST2を含んでいる。メモリセルトランジスタMTは、制御ゲート及び電荷蓄積層を含み、データを不揮発に保持する。選択トランジスタST1及びST2のそれぞれは、各種動作時におけるストリングユニットSUの選択に使用される。
各NANDストリングNSにおいて、メモリセルトランジスタMT0〜MT7は、直列に接続される。選択トランジスタST1のドレインは、関連付けられたビット線BLに接続される。選択トランジスタST1のソースは、直列に接続されたメモリセルトランジスタMT0〜MT7の一端に接続される。選択トランジスタST2のドレインは、直列に接続されたメモリセルトランジスタMT0〜MT7の他端に接続される。選択トランジスタST2のソースは、ソース線SLに接続される。
同一のブロックBLKにおいて、メモリセルトランジスタMT0〜MT7の制御ゲートは、それぞれワード線WL0〜WL7に共通に接続される。ストリングユニットSU0〜SU3内のそれぞれの選択トランジスタST1のゲートは、それぞれ選択ゲート線SGD0〜SGD3に共通に接続される。同一のブロックBLKに含まれた選択トランジスタST2のゲートは、選択ゲート線SGSに共通に接続される。
ビット線BL0〜BL(m−1)には、それぞれ異なるカラムアドレスが割り当てられる。ビット線BLaは、メモリセルアレイ10aに含まれた複数のブロックBLK間で同一のカラムアドレスが割り当てられたNANDストリングNSによって共有される。ビット線BLbは、メモリセルアレイ10bに含まれた複数のブロックBLK間で同一のカラムアドレスが割り当てられたNANDストリングNSによって共有される。ワード線WL0〜WL7のそれぞれは、ブロックBLK毎に設けられる。ソース線SLは、複数のブロックBLK間で共有される。
1つのストリングユニットSU内で共通のワード線WLに接続された複数のメモリセルトランジスタMTの集合は、例えばセルユニットCUと呼ばれる。例えば、それぞれが1ビットデータを記憶するメモリセルトランジスタMTを含むセルユニットCUの記憶容量が、「1ページデータ」として定義される。セルユニットCUは、メモリセルトランジスタMTが記憶するデータのビット数に対応して2ページデータ以上の記憶容量を有し得る。
尚、第1実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10の回路構成は、以上で説明した構成に限定されない。例えば、各ブロックBLKが含むストリングユニットSUの個数や、各NANDストリングNSが含むメモリセルトランジスタMT並びに選択トランジスタST1及びST2の個数は、それぞれ任意の個数に設計され得る。
[1−2−2]センスアンプモジュール14の回路構成について
図4は、第1実施形態に係る半導体記憶装置1の備えるセンスアンプモジュール14の回路構成の一例であり、センスアンプユニットSAUa及びSAUbの詳細な回路構成を示している。図4に示すように、各センスアンプユニットSAUは、例えばビット線接続部BLHU、センスアンプ部SA、ラッチ回路SDL、ADL及びBDL、バスLBUS、並びにトランジスタDTRを含んでいる。以下に、1つのセンスアンプユニットSAUに注目して、センスアンプユニットSAUの回路構成について説明する。
図4は、第1実施形態に係る半導体記憶装置1の備えるセンスアンプモジュール14の回路構成の一例であり、センスアンプユニットSAUa及びSAUbの詳細な回路構成を示している。図4に示すように、各センスアンプユニットSAUは、例えばビット線接続部BLHU、センスアンプ部SA、ラッチ回路SDL、ADL及びBDL、バスLBUS、並びにトランジスタDTRを含んでいる。以下に、1つのセンスアンプユニットSAUに注目して、センスアンプユニットSAUの回路構成について説明する。
ビット線接続部BLHUは、高耐圧のトランジスタを含み、関連付けられたビット線BLとセンスアンプ部SAとの間に接続される。センスアンプ部SAは、例えば読み出し動作において、関連付けられたビット線BLの電圧に基づいて、読み出しデータが“0”であるか“1”であるかを判定する。言い換えると、センスアンプ部SAは、関連付けられたビット線BLに読み出されたデータをセンスして、選択されたメモリセルの記憶するデータを判定する。
ラッチ回路SDL、ADL及びBDLのそれぞれは、読み出しデータや書き込みデータ等を一時的に保持する。センスアンプ部SAは、ラッチ回路SDLに保持されたデータに基づいてビット線BLに印加する電圧を変えることが出来る。バスLBUSは、センスアンプ部SA並びにラッチ回路SDL、ADL及びBDLに接続される。センスアンプ部SA並びにラッチ回路SDL、ADL及びBDLは、バスLBUSを介して互いにデータを送受信することが出来る。
トランジスタDTRは、バスLBUS及びDBUS間に接続される。センスアンプユニットSAUa内のトランジスタDTRのゲートには、制御信号DSWaが入力される。センスアンプユニットSAUb内のトランジスタDTRのゲートには、制御信号DSWbが入力される。シーケンサ13は、制御信号DSWa及びDSWbの一方を“H”レベル、他方を“L”レベルに制御することによって、センスアンプユニットSAUa及びSAUbのいずれか一方と、ラッチ回路XDLとの間を電気的に接続することが出来る。
図5は、第1実施形態に係る半導体記憶装置1におけるセンスアンプユニットSAUのより詳細な回路構成の一例を示している。図5に示すように、例えば、センスアンプ部SAはトランジスタT0〜T10並びにキャパシタCAを含んでいる。ビット線接続部BLHUは、トランジスタT20及びT21を含んでいる。ラッチ回路SDL、ADL、及びBDLのそれぞれは、類似した構成を有し、例えばトランジスタT30及びT31、並びにインバータINV0及びINV1を含んでいる。
トランジスタT0は、P型のMOSトランジスタである。トランジスタT1〜T10、T20、T21、T30及びT31のそれぞれは、N型のMOSトランジスタである。トランジスタT20及びT21のそれぞれの耐圧は、トランジスタT1〜T10のそれぞれよりも高い。以下では、トランジスタT0〜T10のことを低耐圧トランジスタ、トランジスタT8及びT9のことを高耐圧トランジスタとも呼ぶ。
(センスアンプ部SA内の素子の接続関係について)
トランジスタT0のソースは、電源線に接続される。トランジスタT0のドレインは、ノードND1に接続される。トランジスタT0のゲートは、ノードSINVに接続される。トランジスタT1のドレインは、ノードND1に接続される。トランジスタT1のソースは、ノードND2に接続される。トランジスタT1のゲートには、制御信号BLXが入力される。トランジスタT2のドレインは、ノードND1に接続される。トランジスタT2のソースは、ノードSENに接続される。トランジスタT2のゲートには、制御信号HLLが入力される。トランジスタT3のドレインは、ノードSENに接続される。トランジスタT3のソースは、ノードND2に接続される。トランジスタT3のゲートには、制御信号XXLが入力される。
トランジスタT0のソースは、電源線に接続される。トランジスタT0のドレインは、ノードND1に接続される。トランジスタT0のゲートは、ノードSINVに接続される。トランジスタT1のドレインは、ノードND1に接続される。トランジスタT1のソースは、ノードND2に接続される。トランジスタT1のゲートには、制御信号BLXが入力される。トランジスタT2のドレインは、ノードND1に接続される。トランジスタT2のソースは、ノードSENに接続される。トランジスタT2のゲートには、制御信号HLLが入力される。トランジスタT3のドレインは、ノードSENに接続される。トランジスタT3のソースは、ノードND2に接続される。トランジスタT3のゲートには、制御信号XXLが入力される。
トランジスタT4のドレインは、ノードND2に接続される。トランジスタT4のゲートには、制御信号BLCが入力される。トランジスタT5のドレインは、ノードND2に接続される。トランジスタT5のソースは、ノードSRCに接続される。トランジスタT5のゲートは、ノードSINVに接続される。トランジスタT6のドレインは、バスLBUSに接続される。トランジスタT6のゲートには、制御信号STBが入力される。トランジスタT7のドレインは、トランジスタT6のソースに接続される。トランジスタT7のソースは、ノードCLKに接続される。トランジスタT7のゲートは、ノードSENに接続される。
トランジスタT8のドレインは、ノードSENに接続される。トランジスタT8のゲートには、制御信号LSLが入力される。トランジスタT9のドレインは、トランジスタT8のソースに接続される。トランジスタT9のソースは、ノードVLSAに接続される。トランジスタT9のゲートは、バスLBUSに接続される。トランジスタT10のドレインは、バスLBUSに接続される。トランジスタT10のソースは、ノードSENに接続される。トランジスタT10のゲートには、制御信号BLQが入力される。キャパシタCAの一方電極は、ノードSENに接続される。キャパシタCAの他方電極は、ノードCLKに接続される。ノードCLKには、例えばクロック信号が入力される。
(センスアンプ部SA内の素子の接続関係について)
トランジスタT20のドレインは、トランジスタT4のソースに接続される。トランジスタT20のソースは、関連付けられたビット線BLに接続される。トランジスタT20のゲートには、制御信号BLSが入力される。トランジスタT21のドレインは、ノードBLBIASに接続される。トランジスタT21のソースは、関連付けられたビット線BLに接続される。トランジスタT21のゲートには、制御信号BIASが入力される。
トランジスタT20のドレインは、トランジスタT4のソースに接続される。トランジスタT20のソースは、関連付けられたビット線BLに接続される。トランジスタT20のゲートには、制御信号BLSが入力される。トランジスタT21のドレインは、ノードBLBIASに接続される。トランジスタT21のソースは、関連付けられたビット線BLに接続される。トランジスタT21のゲートには、制御信号BIASが入力される。
(ラッチ回路SDL、ADL及びBDL内の素子の接続関係について)
トランジスタT30のドレインは、バスLBUSに接続される。トランジスタT30のソースは、インバータINV0の出力ノードとインバータINV1の入力ノードとに接続される。トランジスタT31のドレインは、バスLBUSに接続される。トランジスタT31のソースは、インバータINV0の入力ノードとインバータINV1の出力ノードとに接続される。ラッチ回路SDL内のトランジスタT30及びT31のそれぞれのゲートには、それぞれ制御信号STL及びSTIが入力される。ラッチ回路ADL内のトランジスタT30及びT31のそれぞれのゲートには、それぞれ制御信号ATL及びATIが入力される。ラッチ回路BDL内のトランジスタT30及びT31のそれぞれのゲートには、それぞれ制御信号BTL及びBTIが入力される。
トランジスタT30のドレインは、バスLBUSに接続される。トランジスタT30のソースは、インバータINV0の出力ノードとインバータINV1の入力ノードとに接続される。トランジスタT31のドレインは、バスLBUSに接続される。トランジスタT31のソースは、インバータINV0の入力ノードとインバータINV1の出力ノードとに接続される。ラッチ回路SDL内のトランジスタT30及びT31のそれぞれのゲートには、それぞれ制御信号STL及びSTIが入力される。ラッチ回路ADL内のトランジスタT30及びT31のそれぞれのゲートには、それぞれ制御信号ATL及びATIが入力される。ラッチ回路BDL内のトランジスタT30及びT31のそれぞれのゲートには、それぞれ制御信号BTL及びBTIが入力される。
ラッチ回路SDL内のインバータINV0の入力ノード及び出力ノードは、それぞれノードSINV及びSLATに対応している。ラッチ回路ADL内のインバータINV0の入力ノード及び出力ノードは、それぞれノードAINV及びALATに対応している。ラッチ回路BDL内のインバータINV0の入力ノード及び出力ノードは、それぞれノードBINV及びBLATに対応している。
以上で説明したセンスアンプユニットSAUの回路構成において、トランジスタT0のソースに接続された電源線には、例えば電源電圧VDDが印加される。ノードSRC、CLK及びVLSAのそれぞれには、例えば接地電圧VSSが印加される。ノードBLBIASには、例えば消去電圧VERAが印加される。ノードSINVの電圧は、ラッチ回路SDLが保持するデータに基づいて変化する。制御信号BLX、HLL、XXL、BLC、STB、LSL、BLQ、BLS、BIAS、STL、STI、ATL、ATI、BTL及びBTIのそれぞれは、例えばシーケンサ13によって生成される。読み出し動作において、センスアンプ部SAは、例えば制御信号STBがアサートされたタイミングに基づいて、ビット線BLに読み出されたデータを判定する。
尚、第1実施形態に係る半導体記憶装置1が備えるセンスアンプモジュール14は、以上で説明した回路構成に限定されない。例えば、各センスアンプユニットSAUが備えるラッチ回路の個数は、1つのセルユニットCUが記憶するページ数に基づいて適宜変更され得る。センスアンプ部SAは、ビット線BLに読み出されたデータを判定することが可能であれば、その他の回路構成であっても良い。ビット線接続部BLHUにおいて、トランジスタT21は省略されても良い。センスアンプモジュール14は、バスLBUS及びDBUS等を充電することが可能な複数のトランジスタをさらに有していても良い。
[1−2−3]ロウデコーダモジュール16の回路構成について
図6は、第1実施形態に係る半導体記憶装置1の備えるロウデコーダモジュール16の回路構成の一例であり、ロウデコーダRD0の詳細な回路構成を示している。その他のロウデコーダRDの回路構成は、ロウデコーダRD0の回路構成と同様である。図6に示すように、各ロウデコーダRDは、例えばブロックデコーダBD、転送ゲート線TG及びbTG、並びにトランジスタTR0〜TR17を含んでいる。
図6は、第1実施形態に係る半導体記憶装置1の備えるロウデコーダモジュール16の回路構成の一例であり、ロウデコーダRD0の詳細な回路構成を示している。その他のロウデコーダRDの回路構成は、ロウデコーダRD0の回路構成と同様である。図6に示すように、各ロウデコーダRDは、例えばブロックデコーダBD、転送ゲート線TG及びbTG、並びにトランジスタTR0〜TR17を含んでいる。
ブロックデコーダBDは、ブロックアドレスBAdをデコードする。そして、ブロックデコーダBDは、デコード結果に基づいて、転送ゲート線TG及びbTGのそれぞれに所定の電圧を印加する。具体的には、ブロックデコーダBDは、転送ゲート線bTGに対して、転送ゲート線TGに印加する信号の反転信号を印加する。つまり、転送ゲート線TGに印加される電圧と転送ゲート線bTGに印加される電圧とは、相補的な関係にある。
トランジスタTR0〜TR17のそれぞれは、高耐圧なN型のMOSトランジスタである。トランジスタTR0〜TR12のそれぞれのゲートは、転送ゲート線TGに共通に接続される。トランジスタTR13〜TR17のそれぞれのゲートは、転送ゲート線bTGに共通に接続される。つまり、各トランジスタTRは、ブロックデコーダBDによって制御される。また、各トランジスタTRは、ブロックBLK間で共有される信号線を介して、ドライバモジュール15に接続される。
トランジスタTR0のドレインは、信号線SGSDに接続される。信号線SGSDは、複数のブロックBLK間で共有され、且つ選択されたブロックBLKに対応するグローバル転送ゲート線として使用される。トランジスタTR0のソースは、選択ゲート線SGSに接続される。選択ゲート線SGSは、ブロック毎に設けられたローカル転送ゲート線として使用される。
トランジスタTR1〜TR8のそれぞれのドレインは、それぞれ信号線CG0〜CG7に接続される。信号線CG0〜CG7のそれぞれは、複数のブロックBLK間で共有されたグローバルワード線として使用される。トランジスタTR1〜TR8のそれぞれのソースは、それぞれワード線WL0〜WL7に接続される。ワード線WL0〜WL7のそれぞれは、ブロック毎に設けられたローカルワード線として使用される。
トランジスタTR9〜TR12のそれぞれのドレインは、それぞれ信号線SGDD0〜SGDD3に接続される。信号線SGDD0〜SGDD3のそれぞれは、複数のブロックBLK間で共有され、且つ選択されたブロックBLKに対応するグローバル転送ゲート線として使用される。トランジスタTR9〜TR12のそれぞれのソースは、それぞれ選択ゲート線SGD0〜SGD3に接続される。選択ゲート線SGD0〜SGD3のそれぞれは、ブロック毎に設けられたローカル転送ゲート線として使用される。
トランジスタTR13のドレインは、信号線USGSに接続される。トランジスタTR13のソースは、選択ゲート線SGSに接続される。トランジスタTR14〜TR17のそれぞれのドレインは、信号線USGDに共通に接続される。トランジスタTR14〜TR17のそれぞれのソースは、それぞれ選択ゲート線SGD0〜SGD3に接続される。信号線USGS及びUSGDのそれぞれは、複数のブロックBLK間で共有され、且つ非選択のブロックBLKに対応するグローバル転送ゲート線として使用される。
以上の構成によりロウデコーダモジュール16は、ブロックBLKを選択することが出来る。簡潔に述べると、各種動作時において、選択されたブロックBLKに対応するブロックデコーダBDは、“H”レベル及び“L”レベルの電圧をそれぞれ転送ゲート線TG及びbTGに印加し、非選択のブロックBLKに対応するブロックデコーダBDは、“L”レベル及び“H”レベルの電圧をそれぞれ転送ゲート線TG及びbTGに印加する。
尚、第1実施形態に係る半導体記憶装置1が備えるロウデコーダモジュール16は、以上で説明した回路構成に限定されない。例えば、ロウデコーダモジュール16が含むトランジスタTRの個数は、各ブロックBLKに設けられるメモリセルトランジスタや選択トランジスタ等の個数に基づいて適宜変更され得る。
[1−3]半導体記憶装置1の構造
以下に、第1実施形態に係る半導体記憶装置1の構造の一例について説明する。尚、以下で参照される図面において、X方向はワード線WLの延伸方向に対応し、Y方向はビット線BLの延伸方向に対応し、Z方向は半導体記憶装置1の形成に使用される半導体基板の表面に対する鉛直方向に対応している。平面図には、図を見易くするためにハッチングが適宜付加されている。平面図に付加されたハッチングは、ハッチングが付加された構成要素の素材や特性とは必ずしも関連していない。平面図及び断面図のそれぞれでは、図を見易くするために、配線、コンタクト、層間絶縁膜等の図示が適宜省略されている。
以下に、第1実施形態に係る半導体記憶装置1の構造の一例について説明する。尚、以下で参照される図面において、X方向はワード線WLの延伸方向に対応し、Y方向はビット線BLの延伸方向に対応し、Z方向は半導体記憶装置1の形成に使用される半導体基板の表面に対する鉛直方向に対応している。平面図には、図を見易くするためにハッチングが適宜付加されている。平面図に付加されたハッチングは、ハッチングが付加された構成要素の素材や特性とは必ずしも関連していない。平面図及び断面図のそれぞれでは、図を見易くするために、配線、コンタクト、層間絶縁膜等の図示が適宜省略されている。
[1−3−1]半導体記憶装置の全体構造について)
図7は、第1実施形態に係る半導体記憶装置1の全体構造の一例を示している。図7に示すように、半導体記憶装置1は、メモリチップMC及びCMOSチップCCを備え、例えばメモリチップMCの下面とCMOSチップCCの上面とが貼り合わされた構造を有している。メモリチップMCは、メモリセルアレイ10に対応する構造を含んでいる。CMOSチップCCは、例えばシーケンサ13、コマンドレジスタ11、アドレスレジスタ12、シーケンサ13、センスアンプモジュール14、ドライバモジュール15、及びロウデコーダモジュール16に対応する構造を含んでいる。
図7は、第1実施形態に係る半導体記憶装置1の全体構造の一例を示している。図7に示すように、半導体記憶装置1は、メモリチップMC及びCMOSチップCCを備え、例えばメモリチップMCの下面とCMOSチップCCの上面とが貼り合わされた構造を有している。メモリチップMCは、メモリセルアレイ10に対応する構造を含んでいる。CMOSチップCCは、例えばシーケンサ13、コマンドレジスタ11、アドレスレジスタ12、シーケンサ13、センスアンプモジュール14、ドライバモジュール15、及びロウデコーダモジュール16に対応する構造を含んでいる。
メモリチップMCの領域は、例えばメモリ領域MR、引出領域HR1及びHR2、並びにパッド領域PR1に分けられる。メモリ領域MRは、メモリチップMCの大部分を占めており、データの記憶に使用される。例えば、メモリ領域MRは、複数のNANDストリングNSを含んでいる。引出領域HR1及びHR2は、メモリ領域MRをX方向に挟んでいる。引出領域HR1及びHR2は、メモリチップMC内の積層配線とCMOSチップCC内のロウデコーダモジュール16との間の接続に使用される。パッド領域PR1は、メモリ領域MR並びに引出領域HR1及びHR2のそれぞれとY方向に隣り合っている。パッド領域PR1は、例えば半導体記憶装置1の入出力回路に関連する回路を含んでいる。
また、メモリチップMCは、メモリ領域MR、引出領域HR1及びHR2、並びにパッド領域PR1のそれぞれの下部において、複数の貼合パッドBPを有している。貼合パッドBPは、例えば接合金属とも呼ばれる。メモリ領域MR内の貼合パッドBPは、関連付けられたビット線BLに接続される。引出領域HR内の貼合パッドBPは、メモリ領域MRに設けられた積層配線のうち関連付けられた配線(例えばワード線WL)に接続される。パッド領域PR1内の貼合パッドBPは、メモリチップMC上に設けられたパッド(図示せず)に接続される。メモリチップMC上に設けられたパッドは、例えば半導体記憶装置1とメモリコントローラ2と間の接続に使用される。
CMOSチップCCの領域は、例えばセンスアンプ領域SR、周辺回路領域PERI、転送領域XR1及びXR2、並びにパッド領域PR2に分けられる。CMOSチップCC内のセンスアンプ領域SR及び周辺回路領域PERIは、Y方向に隣り合って配置され、メモリチップMC内のメモリ領域MRとZ方向から見たときに重なって配置される。センスアンプ領域SRは、センスアンプモジュール14を含んでいる。周辺回路領域PERIは、シーケンサ13等を含んでいる。CMOSチップCC内の転送領域XR1及びXR2は、センスアンプ領域SR及び周辺回路領域PERIの組をX方向に挟み、それぞれメモリチップMC内の引出領域HR1及びHR2とZ方向から見たときに重なって配置される。転送領域XR1及びXR2は、ロウデコーダモジュール16内の複数のトランジスタTRを含んでいる。CMOSチップCC内のパッド領域PR2は、メモリチップMC内のパッド領域PR1とZ方向から見たときに重なって配置される。パッド領域PR2は、半導体記憶装置1の入出力回路等を含んでいる。
また、CMOSチップCCは、センスアンプ領域SR、周辺回路領域PERI、転送領域XR1及びXR2、並びにパッド領域PR2のそれぞれの上部において、複数の貼合パッドBPを有している。センスアンプ領域SR内の複数の貼合パッドBPは、メモリ領域MR内の複数の貼合パッドBPとそれぞれ重なって配置される。転送領域XR1内の複数の貼合パッドBPは、引出領域HR1内の複数の貼合パッドBPとそれぞれ重なって配置される。転送領域XR2内の複数の貼合パッドBPは、引出領域HR2内の複数の貼合パッドBPとそれぞれ重なって配置される。パッド領域PR1内の複数の貼合パッドBPは、パッド領域PR2内の複数の貼合パッドBPとそれぞれ重なって配置される。
半導体記憶装置1に設けられた複数の貼合パッドBPのうち、メモリチップMC及びCMOSチップCC間で対向している2つの貼合パッドBPは、貼り合わされている(図7の“貼合”)。これにより、メモリチップMC内の回路とCMOSチップCC内の回路との間が、電気的に接続される。メモリチップMC及びCMOSチップCC間で対向する2つの貼合パッドBPの組は、境界を有していても良いし、一体化していても良い。
尚、第1実施形態に係る半導体記憶装置1は、以上で説明した構造に限定されない。例えば、メモリ領域MRと隣り合う引出領域HRは、少なくとも1つ設けられていれば良い。半導体記憶装置1は、メモリ領域MR及び引出領域HRの組を複数備えていても良い。この場合、センスアンプ領域SR、転送領域XR、及び周辺回路領域PERIの組は、メモリ領域MR及び引出領域HRの配置に対応して適宜設けられる。メモリチップMC及びCMOSチップCCの配置は、逆であっても良い。この場合、メモリチップMCの上面に設けられた貼合パッドBPとCMOSチップCCの下面に設けられた貼合パッドBPとが貼り合わされ、外部との接続に使用されるパッドがCMOSチップCC上に設けられる。
[1−3−2]メモリチップMCの構造について
(メモリチップMCの平面レイアウトについて)
図8は、第1実施形態に係る半導体記憶装置1の備えるメモリチップMCの平面レイアウトの一例であり、ブロックBLK0及びBLK1に対応する領域を抽出して示している。図8に示すように、メモリチップMCは、複数のスリットSLT、複数のメモリピラーMP、複数のビット線BL、及び複数のコンタクトCT及びCVを含んでいる。
(メモリチップMCの平面レイアウトについて)
図8は、第1実施形態に係る半導体記憶装置1の備えるメモリチップMCの平面レイアウトの一例であり、ブロックBLK0及びBLK1に対応する領域を抽出して示している。図8に示すように、メモリチップMCは、複数のスリットSLT、複数のメモリピラーMP、複数のビット線BL、及び複数のコンタクトCT及びCVを含んでいる。
複数のスリットSLTは、Y方向に配列している。各スリットSLTは、X方向に沿って延伸して設けられ、メモリ領域MR並びに引出領域HR1及びHR2を横切っている。各スリットSLTは、当該スリットSLTを介して隣り合う導電体層間を分断及び絶縁している。具体的には、スリットSLTは、ワード線WL0〜WL7並びに選択ゲート線SGD及びSGSにそれぞれ対応する複数の配線層を分断及び絶縁している。
各メモリピラーMPは、例えば1つのNANDストリングNSとして機能する。複数のメモリピラーMPは、メモリ領域MR内且つ隣り合うスリットSLT間の領域において、例えば4列の千鳥状に配置される。本例では、スリットSLTによって区切られた領域のそれぞれが、1つのストリングユニットSUに対応している。尚、隣り合うスリットSLT間におけるメモリピラーMPの個数及び配置は、適宜変更され得る。ブロックBLKの境界部分に配置されたスリットSLTに挟まれたスリットSLTは、少なくとも選択ゲート線SGDを分断していれば良い。
複数のビット線BLは、それぞれがY方向に延伸し、X方向に配列している。各ビット線BLは、ストリングユニットSU毎に少なくとも1つのメモリピラーMPとZ方向から見たときに重なっている。本例では、2つのビット線BLが、1つのメモリピラーMPに重なって配置されている。メモリピラーMPと重なっている複数のビット線BLのうち1本のビット線BLと、当該メモリピラーMPとの間には、コンタクトCVが設けられる。そして、各メモリピラーMPは、コンタクトCVを介して、関連付けられたビット線BLに接続される。
引出領域HR1及びHR2のそれぞれにおいて、選択ゲート線SGS、ワード線WL0〜WL7、並びに選択ゲート線SGDのそれぞれは、上層の配線層(導電体層)と重ならない部分(テラス部分)を有している。引出領域HR1及びHR2のそれぞれにおいて上層の配線層と重ならない部分の形状は、階段(step)、段丘(terrace)、畦石(rimstone)等と類似している。具体的には、選択ゲート線SGSとワード線WL0との間、ワード線WL0とワード線WL1との間、・・・、ワード線WL6とワード線WL7との間、ワード線WL7と選択ゲート線SGDとの間とのそれぞれに、段差が設けられる。
各コンタクトCTは、ワード線WL0〜WL7並びに選択ゲート線SGS及びSGDのそれぞれと、ロウデコーダモジュール16との間の接続に使用される。また、各コンタクトCTは、ワード線WL0〜WL7並びに選択ゲート線SGS及びSGDのいずれかのテラス部分上に配置される。同じブロックBLK内で共通の配線として使用されるワード線WLや選択ゲート線SGSは、コンタクトCTに接続された配線層を介して短絡される。
例えば、ブロックBLK0に関連付けられたコンタクトCTは、引出領域HR1に配置され、ブロックBLK1に関連付けられたコンタクトCTは、引出領域HR2に配置される。言い換えると、例えば、偶数番号のブロックBLKは、引出領域HR1内のコンタクトCTを介してロウデコーダモジュール16に接続され、奇数番号のブロックBLKは、引出領域HR2内のコンタクトCTを介してロウデコーダモジュール16に接続される。
以上で説明したメモリチップMCの平面レイアウトは、メモリ領域MR及び引出領域HR1及びHR2においてY方向に繰り返し配置される。尚、各ブロックBLKに対するコンタクトCTの配置は、以上で説明したレイアウトに限定されない。例えば、片方の引出領域HRが省略された場合、各ブロックBLKに対応するコンタクトCTは、メモリ領域MRに接する片側の引出領域HRにまとめて配置される。引出領域HR1及びHR2の両側にコンタクトCTが配置され、各ブロックBLKの両側から電圧が印加されても良い。引出領域HRは、メモリ領域MRによって挟まれるように配置されても良い。
また、第1実施形態に係る半導体記憶装置1では、Y方向に延伸したビット線BLが2つに分割されている。図9は、第1実施形態に係る半導体記憶装置1の備えるメモリチップMCのメモリ領域MRにおける平面レイアウトの一例であり、メモリセルアレイ10a及び10bの境界部分に対応する領域を抽出して示している。具体的には、図9は、ブロックBLK7のストリングユニットSU3と、ブロックBLK8のストリングユニットSU0とを含む領域を示している。
図9に示すように、第1実施形態に係る半導体記憶装置1において、ブロックBLK7のメモリピラーMPに接続されたビット線BLaと、ブロックBLK8のメモリピラーMPに接続されたビット線BLbとの間は離隔している。また、メモリセルアレイ10a及び10bの境界部分に配置されたスリットSLTの幅、すなわちブロックBLK7及びBLK8間に配置されるスリットSLTの幅は、メモリセルアレイ10a又は10b内で隣り合うブロックBLK間に配置されたスリットSLTの幅よりも広い。
(メモリチップMCの断面構造について)
図10は、図9のX−X線に沿った断面図であり、第1実施形態に係る半導体記憶装置1の備えるメモリチップMCのメモリ領域MRにおける断面構造の一例を示している。尚、図10におけるZ方向は、図7に対して反転されて示されている。つまり、“上方”が紙面の下側に対応し、“下方”が紙面の上側に対応している。図10に示すように、メモリ領域MRにおいてメモリチップMCは、絶縁体層20〜25、導電体層30〜36、並びにコンタクトV1及びV2をさらに含んでいる。
図10は、図9のX−X線に沿った断面図であり、第1実施形態に係る半導体記憶装置1の備えるメモリチップMCのメモリ領域MRにおける断面構造の一例を示している。尚、図10におけるZ方向は、図7に対して反転されて示されている。つまり、“上方”が紙面の下側に対応し、“下方”が紙面の上側に対応している。図10に示すように、メモリ領域MRにおいてメモリチップMCは、絶縁体層20〜25、導電体層30〜36、並びにコンタクトV1及びV2をさらに含んでいる。
絶縁体層20は、例えばメモリチップMCの最上層に設けられる。これに限定されず、絶縁体層20の上には、配線層や絶縁体層等が設けられても良い。絶縁体層20の下には、導電体層30が設けられる。導電体層30は、例えばXY平面に沿って広がった板状に形成され、ソース線SLとして使用される。導電体層30は、例えばリンがドープされたポリシリコンを含んでいる。
導電体層30の下には、絶縁体層21が設けられる。絶縁体層21の下には、導電体層31が設けられる。導電体層31は、例えばXY平面に沿って広がった板状に形成され、選択ゲート線SGSとして使用される。選択ゲート線SGSは、複数の導電体層31によって構成されても良い。導電体層31は、例えばリンがドープされたポリシリコンを含んでいる。選択ゲート線SGSが複数の導電体層31によって構成される場合には、複数の導電体層31は、互いに異なる導電体によって構成されても良い。
導電体層31の下には、絶縁体層22が設けられる。絶縁体層22の下には、導電体層32と絶縁体層23とが交互に設けられる。複数の導電体層32のそれぞれは、例えばXY平面に沿って広がった板状に形成される。複数の導電体層32は、導電体層30側から順に、それぞれワード線WL0〜WL7として使用される。導電体層32は、例えばタングステンを含んでいる。
最下層の導電体層32の下には、絶縁体層24が設けられる。絶縁体層24の下には、導電体層33が設けられる。導電体層33は、例えばXY平面に沿って広がった板状に形成され、選択ゲート線SGDとして使用される。選択ゲート線SGDは、複数の導電体層33によって構成されても良い。導電体層33は、例えばタングステンを含んでいる。
導電体層33の下には、絶縁体層25が設けられる。絶縁体層25の下には、導電体層34が設けられる。導電体層34は、例えばY方向に延伸したライン状に形成され、ビット線BLとして使用される。また、導電体層34は、ビット線BLa及びBLbに対応して2つに分割されている。ビット線BLaに対応する複数の導電体層34と、ビット線BLbに対応する複数の導電体層34とは、図示せぬ領域において、X方向にそれぞれ配列している。導電体層34は、例えば銅を含んでいる。以下では、導電体層34が設けられた配線層のことをM0と呼ぶ。
各メモリピラーMPは、Z方向に沿って延伸して設けられ、絶縁体層21〜24、及び導電体層31〜33を貫通している。メモリピラーMPの上部は、導電体層30に接している。また、各メモリピラーMPは、例えば半導体層40、トンネル絶縁膜41、絶縁膜42、及びブロック絶縁膜43を含んでいる。
半導体層40は、Z方向に沿って延伸して設けられる。例えば、半導体層40の下端は、絶縁体層25を含む層に含まれ、半導体層40の上端は、導電体層30に接触している。トンネル絶縁膜41は、半導体層40の側面を覆っている。絶縁膜42は、トンネル絶縁膜41の側面を覆っている。ブロック絶縁膜43は、絶縁膜42の側面を覆っている。
メモリピラーMPと導電体層31(選択ゲート線SGS)とが交差した部分は、選択トランジスタST2として機能する。メモリピラーMPと導電体層32(ワード線WL)とが交差した部分は、メモリセルトランジスタMTとして機能する。メモリピラーMPと導電体層33(選択ゲート線SGD)とが交差した部分は、選択トランジスタST1として機能する。つまり、半導体層40は、メモリセルトランジスタMT0〜MT7並びに選択トランジスタST1及びST2のそれぞれのチャネルとして機能する。絶縁膜42は、メモリセルトランジスタMTの電荷蓄積層として機能する。
各メモリピラーMPの半導体層40の下には、柱状のコンタクトCVが設けられる。図示された領域には、2つのメモリピラーMPのうち、1つのメモリピラーMPに対応するコンタクトCVが示されている。当該領域においてコンタクトCVが接続されていないメモリピラーMPには、図示されない領域においてコンタクトCVが接続される。コンタクトCVの下には、1つの導電体層34(ビット線BL)が接触している。
スリットSLTは、少なくとも一部がXZ平面に沿って広がった板状に形成され、絶縁体層21〜24及び導電体層31〜33を分断している。スリットSLTの下端は、絶縁体層25を含む層に含まれている。スリットSLTの上端は、例えば導電体層30に接触している。スリットSLTは、例えば酸化シリコン(SiO2)を含んでいる。
導電体層34の下には、柱状のコンタクトV1が設けられる。コンタクトV1の下には、導電体層35が設けられる。導電体層35は、半導体記憶装置1内の回路の接続に使用される配線である。以下では、導電体層35が設けられた配線層のことをM1と呼ぶ。
導電体層35の下には、導電体層36が設けられる。導電体層36は、メモリチップMCの界面に接し、貼合パッドBPとして使用される。導電体層36は、例えば銅を含んでいる。以下では、導電体層36が設けられた配線層のことをM2と呼ぶ。
図11は、図10のXI−XI線に沿った断面図であり、第1実施形態に係る半導体記憶装置1におけるメモリピラーMPの断面構造の一例を示している。具体的には、図11は、メモリピラーMPと導電体層32とを含み且つ半導体記憶装置1の形成に使用された半導体基板の表面と平行な断面を抽出して示している。
図11に示すように、半導体層40は、例えばメモリピラーMPの中央部に設けられる。トンネル絶縁膜41は、半導体層40の側面を囲っている。絶縁膜42は、トンネル絶縁膜41の側面を囲っている。ブロック絶縁膜43は、絶縁膜42の側面を囲っている。導電体層32は、ブロック絶縁膜43の側面を囲っている。トンネル絶縁膜41及びブロック絶縁膜43のそれぞれは、例えば酸化シリコン(SiO2)を含んでいる。絶縁膜42は、例えば窒化シリコン(SiN)を含んでいる。尚、各メモリピラーMPは、半導体層40の内側に絶縁体層をさらに含み、メモリピラーMPの中央部に当該絶縁体層が位置していても良い。つまり、半導体層40は、筒状に設けられた部分を有していても良い。
図12は、第1実施形態に係る半導体記憶装置1の備えるCMOSチップCCの引出領域HR1における断面構造の一例であり、引出領域HR1に含まれた偶数番号のブロックBLKに対応する断面を抽出して示している。尚、図12におけるZ方向は、図10と同様に、図7に対して反転されて示されている。図12に示すように、引出領域HR1において、選択ゲート線SGS、ワード線WL0〜WL7、並びに選択ゲート線SGDのそれぞれの端部は、階段状に設けられている。また、引出領域HRにおいてメモリチップMCは、コンタクトV1及びV2、導電体層37〜39をさらに含んでいる。
具体的には、導電体層31は、下方の導電体層32及び33と重ならないテラス部分を有している。各導電体層32は、下方の導電体層32及び33と重ならないテラス部分を有している。導電体層33は、引出領域HR1において、テラス部分を有している。複数のコンタクトは、導電体層31〜33のそれぞれのテラス部分の上に、それぞれ設けられる。例えば、複数のコンタクトCTのそれぞれの下部は揃っている。
各コンタクトCTの下には、導電体層37が設けられる。導電体層37は、配線層M0に含まれている。導電体層37の下には、コンタクトV1が設けられる。コンタクトV1の下には、導電体層38が設けられる。導電体層38は、配線層M1に含まれている。導電体層38の下には、コンタクトV2が設けられる。コンタクトV2の下には、導電体層39が設けられる。導電体層39は、配線層M2に含まれている。つまり、導電体層39は、メモリチップMCの界面に接し、貼合パッドBPとして使用される。導電体層39は、例えば銅を含んでいる。
尚、図12は、ワード線WL0に対応するコンタクトV1及びV2並びに導電体層38及び39の組のみを示している。その他の導電体層37には、図示されない領域において、コンタクトV1及びV2並びに導電体層38及び39の組が接続される。引出領域HR1内且つ奇数番号のブロックBLKに対応する領域における構造は、図12に示された構造に対してコンタクトCTが省略された構造と類似している。また、引出領域HR2内且つ奇数番号のブロックBLKに対応する領域における構造は、図12に示された構造をY方向を対称軸として反転させた構造と類似している。
[1−3−3]CMOSチップCCの構造について
(CMOSチップCCの平面レイアウトについて)
図13は、第1実施形態に係る半導体記憶装置1の備えるCMOSチップCCの平面レイアウトの一例であり、ブロックBLK及びロウデコーダRD間の接続関係を併せて示している。図13に示すように、転送領域XR1は、偶数番号のロウデコーダRD0、RD2、RD4、RD6、RD8、RD10、RD12、及びRD14を含んでいる。転送領域XR2は、奇数番号のロウデコーダRD1、RD3、RD5、RD7、RD9、RD11、RD13、及びRD15を含んでいる。Y方向に並んだブロックBLK0〜BLK15は、センスアンプ領域SRとZ方向から見たときに重なったブロックBLKと、周辺回路領域PERIとZ方向から見たときに重なったブロックBLKとを含んでいる。
(CMOSチップCCの平面レイアウトについて)
図13は、第1実施形態に係る半導体記憶装置1の備えるCMOSチップCCの平面レイアウトの一例であり、ブロックBLK及びロウデコーダRD間の接続関係を併せて示している。図13に示すように、転送領域XR1は、偶数番号のロウデコーダRD0、RD2、RD4、RD6、RD8、RD10、RD12、及びRD14を含んでいる。転送領域XR2は、奇数番号のロウデコーダRD1、RD3、RD5、RD7、RD9、RD11、RD13、及びRD15を含んでいる。Y方向に並んだブロックBLK0〜BLK15は、センスアンプ領域SRとZ方向から見たときに重なったブロックBLKと、周辺回路領域PERIとZ方向から見たときに重なったブロックBLKとを含んでいる。
例えば、ロウデコーダRD0、RD2、RD4、RD6、RD8、RD10、RD12、及びRD14は、センスアンプ領域SRを挟んで、それぞれロウデコーダRD1、RD3、RD5、RD7、RD9、RD11、RD13、及びRD15とX方向に対向している。各ブロックBLKのY方向における幅は、例えばロウデコーダRDのY方向における幅の半分以下である。本例では、2つのブロックBLK0及びBLK1が、ロウデコーダRD0及びRD1の間に配置される。2つのブロックBLK2及びBLK3が、ロウデコーダRD2及びRD3の間に配置される。以降も同様に、2つのブロックBLKが、X方向に対向する2つのロウデコーダRDの間に配置される。
尚、以上で説明したブロックBLK、センスアンプユニットSAU、及びロウデコーダRDの配置は、あくまで一例である。例えば、各ブロックBLKに接続されるロウデコーダRDの配置は、転送領域XR1及びXR2内で適宜変更され得る。各ブロックBLKは、転送領域XR1に配置されたロウデコーダRDと転送領域XR2に配置されたロウデコーダRDとの両方に接続されても良い。
(センスアンプ領域SRの詳細な平面レイアウトについて)
図14は、第1実施形態に係る半導体記憶装置1の備えるCMOSチップCCのセンスアンプ領域SRにおける平面レイアウトの一例を示している。図14に示すように、センスアンプ領域SRにおいて、センスアンプセットSASa及びSASb、キャッシュメモリCM、並びに変換回路SDは、それぞれがX方向に延伸した領域に配置され、この順番でY方向に並んでいる。
図14は、第1実施形態に係る半導体記憶装置1の備えるCMOSチップCCのセンスアンプ領域SRにおける平面レイアウトの一例を示している。図14に示すように、センスアンプ領域SRにおいて、センスアンプセットSASa及びSASb、キャッシュメモリCM、並びに変換回路SDは、それぞれがX方向に延伸した領域に配置され、この順番でY方向に並んでいる。
センスアンプセットSASaの領域では、例えば、Y方向に並んだ8個のセンスアンプユニットSAUaの組が、X方向に並んでいる。具体的には、センスアンプユニットSAUa<0>〜SAUa<7>が、転送領域XR1の近傍においてY方向に並んでいる。センスアンプユニットSAUa<0>〜SAUa<7>のそれぞれの隣に、それぞれセンスアンプユニットSAUa<8>〜SAUa<15>が配置される。同様に、センスアンプユニットSAUa<16>〜SAUa<23>、…、及びセンスアンプユニットSAUa<m−8>〜SAUa<m−1>が配置される。
センスアンプセットSASbの領域では、例えば、Y方向に並んだ8個のセンスアンプユニットSAUbの組が、X方向に並んでいる。具体的には、センスアンプユニットSAUb<0>〜SAUb<7>が、転送領域XR1の近傍においてY方向に並んでいる。センスアンプユニットSAUb<0>〜SAUb<7>のそれぞれの隣に、それぞれセンスアンプユニットSAUb<8>〜SAUb<15>が配置される。同様に、センスアンプユニットSAUb<16>〜SAUb<23>、…、及びセンスアンプユニットSAUa<m−8>〜SAUa<m−1>が配置される。
キャッシュメモリCMの領域では、例えば、Y方向に並んだ8個のラッチ回路XDLの組が、X方向に並んでいる。具体的には、ラッチ回路XDL<0>〜XDL<7>が、転送領域XR1の近傍においてY方向に並んでいる。ラッチ回路XDL<0>〜XDL<7>のそれぞれの隣に、それぞれラッチ回路XDL<8>〜XDL<15>が配置される。同様に、ラッチ回路XDL<16>〜XDL<23>、…、及びラッチ回路XDL<m−8>〜XDL<m−1>が配置される。
本明細書では、Y方向に並んだセンスアンプユニットSAUa及びSAUb並びにラッチ回路XDLの組のことをセンスアンプグループSAGと呼ぶ。1つのセンスアンプグループSAGが含むセンスアンプユニットSAUの個数は、ビット線BLのピッチに基づいて設計される。例えば、センスアンプグループSAGのY方向における幅が8本のビット線BLのピッチに合わせて設計される場合、センスアンプグループSAGは8個のセンスアンプユニットSAUaと8個のセンスアンプユニットSAUbとを含んでいる。
各センスアンプグループSAGと重なる領域には、各々がY方向に延伸した部分を有する複数のバスDBUSが、センスアンプユニットSAUa及びSAUbの組の数に対応して設けられる。キャッシュメモリCM内のラッチ回路XDL<0>〜XDL<m−1>は、図示が省略された配線を介して変換回路SDに接続される。センスアンプグループSAGに含まれたセンスアンプユニットSAU及びラッチ回路XDLは、少なくとも互いに通信可能に接続されていれば良い。
(CMOSチップCCの断面構造について)
図15は、第1実施形態に係る半導体記憶装置1の断面構造の一例であり、メモリチップMCとCMOSチップCCとが貼り合わせられた構造を示している。また、図15は、センスアンプ領域SR内のトランジスタT8に対応する構成と、転送領域XR1内のトランジスタTR6に対応する構成とを抽出して示している。図15に示すように、CMOSチップCCは、例えば半導体基板50、導電体層GC及び51〜58、並びに柱状のコンタクトCS及びC0〜C3を含んでいる。
図15は、第1実施形態に係る半導体記憶装置1の断面構造の一例であり、メモリチップMCとCMOSチップCCとが貼り合わせられた構造を示している。また、図15は、センスアンプ領域SR内のトランジスタT8に対応する構成と、転送領域XR1内のトランジスタTR6に対応する構成とを抽出して示している。図15に示すように、CMOSチップCCは、例えば半導体基板50、導電体層GC及び51〜58、並びに柱状のコンタクトCS及びC0〜C3を含んでいる。
半導体基板50は、CMOSチップCCの形成に使用され、例えばP型不純物を含んでいる。また、半導体基板50は、図示が省略された複数のウェル領域を含んでいる。複数のウェル領域のそれぞれには、例えばトランジスタが形成される。そして、複数のウェル領域の間は、例えばSTI(Shallow Trench Isolation)によって分離される。
センスアンプ領域SRにおいて、半導体基板50の上には、ゲート絶縁膜を介して導電体層GCが設けられる。センスアンプ領域SR内の導電体層GCは、例えばセンスアンプユニットSAUに含まれたトランジスタT8のゲート電極として使用される。トランジスタT8のゲートに対応して、導電体層GCの上にコンタクトC0が設けられ、トランジスタT8のソース及びドレインに対応して、半導体基板50の上に2つのコンタクトCSが設けられる。例えば、コンタクトCSの上面とコンタクトC0の上面とは、揃っている。
また、センスアンプ領域SRにおいて、コンタクトCSの上とコンタクトC0の上とのそれぞれには、それぞれ1つの導電体層51が設けられる。導電体層51の上には、コンタクトC1が設けられる。コンタクトC1の上には、導電体層52が設けられる。導電体層52の上には、コンタクトC2が設けられる。コンタクトC2の上には、導電体層53が設けられる。導電体層53の上には、コンタクトC3が設けられる。コンタクトC3の上には、導電体層54が設けられる。
導電体層54は、CMOSチップCCの界面に接し、貼合パッドBPとして使用される。そして、センスアンプ領域SR内の導電体層54は、対向して配置されたメモリ領域MR内の導電体層36と貼り合わされ、1本のビット線BLと電気的に接続される。導電体層54は、例えば銅を含んでいる。センスアンプ領域SRは、図示が省略されているが、トランジスタT8と同様の構造を有する複数のトランジスタを含んでいる。
転送領域XR1において、半導体基板50の上には、ゲート絶縁膜を介して導電体層GCが設けられる。転送領域XR1内の導電体層GCは、例えばロウデコーダRDに含まれたトランジスタTR6のゲート電極として使用される。トランジスタTR6のゲートに対応して、導電体層GCの上にコンタクトC0が設けられ、トランジスタTR6のソース及びドレインに対応して、半導体基板50の上に2つのコンタクトCSが設けられる。
また、転送領域XR1において、コンタクトCSの上とコンタクトC0の上とのそれぞれには、それぞれ1つの導電体層55が設けられる。導電体層55の上には、コンタクトC1が設けられる。コンタクトC1の上には、導電体層56が設けられる。導電体層56の上には、コンタクトC2が設けられる。コンタクトC2の上には、導電体層57が設けられる。導電体層57の上には、コンタクトC3が設けられる。コンタクトC3の上には、導電体層58が設けられる。
導電体層58は、CMOSチップCCの界面に接し、貼合パッドBPとして使用される。そして、転送領域XR1内の導電体層58は、対向して配置された引出領域HR1内の導電体層39と貼り合わされ、例えばワード線WL5と電気的に接続される。導電体層58は、例えば銅を含んでいる。転送領域XR1は、図示が省略されているが、トランジスタTR6と同様の構造を有する複数のトランジスタを含んでいる。また、転送領域XR2における構造は、転送領域XR1の構造と同様である。
以下では、導電体層51及び55が設けられた配線層のことを、D0と呼ぶ。導電体層52及び56が設けられた配線層のことを、D1と呼ぶ。導電体層53及び57が設けられた配線層のことを、D2と呼ぶ。導電体層54及び58が設けられた配線層のことを、D3と呼ぶ。導電体層53を含むノードのことを、BLIとも呼ぶ。尚、CMOSチップCCに設けられる配線層の数は、任意の数に設計され得る。導電体層51〜53、55〜57のそれぞれに接続されるコンタクトは、回路の設計に対応して省略されても良い。
[1−3]半導体記憶装置1の動作
図16は、第1実施形態に係る半導体記憶装置1における、共通のバスDBUSに接続されたセンスアンプユニットSAUa及びSAUbに関連する構成と、読み出し動作時の電流経路の一例とを示している。図16に示すように、第1実施形態に係る半導体記憶装置1の読み出し動作において、シーケンサ13は、選択されたブロックBLKに含まれたNANDストリングNSに接続されたビット線BLを充電し、非選択のブロックBLKに含まれたNANDストリングNSのみに接続されたビット線BLの充電を省略する。
図16は、第1実施形態に係る半導体記憶装置1における、共通のバスDBUSに接続されたセンスアンプユニットSAUa及びSAUbに関連する構成と、読み出し動作時の電流経路の一例とを示している。図16に示すように、第1実施形態に係る半導体記憶装置1の読み出し動作において、シーケンサ13は、選択されたブロックBLKに含まれたNANDストリングNSに接続されたビット線BLを充電し、非選択のブロックBLKに含まれたNANDストリングNSのみに接続されたビット線BLの充電を省略する。
具体的には、ビット線BLbに接続されたNANDストリングNSを含むブロックBLKが選択された場合、シーケンサ13は、センスアンプユニットSAUbを用いてビット線BLbを充電する。これにより、選択されたブロックBLKに含まれたNANDストリングNSとビット線BLbとを介した電流が、センスアンプユニットSAUbからソース線SLに向かって流れ得る。一方で、シーケンサ13は、非選択のブロックBLKに含まれたNANDストリングNSのみが接続されたビット線BLaの充電を省略する(非充電)。同様に、ビット線BLaに接続されたNANDストリングNSを含むブロックBLKが選択された場合、ビット線BLaが充電され、ビット線BLbの充電が省略される。
尚、シーケンサ13は、読み出し動作と同様にビット線BLa及びBLbのいずれかを適宜充電することによって、書き込み動作を実行することが出来る。また、各種動作においてシーケンサ13は、非選択のブロックBLKに含まれたNANDストリングNSに接続されたビット線BLをフローティング状態に設定しても良いし、センスアンプユニットSAUを用いて当該ビット線BLに接地電圧VSSを印加しても良い。
[1−4]第1実施形態の効果
以上で説明した第1実施形態に係る半導体記憶装置1に依れば、消費電力を抑制することが出来、動作速度を向上させることが出来る。以下に、第1実施形態に係る半導体記憶装置1の詳細な効果について、比較例を用いて説明する。
以上で説明した第1実施形態に係る半導体記憶装置1に依れば、消費電力を抑制することが出来、動作速度を向上させることが出来る。以下に、第1実施形態に係る半導体記憶装置1の詳細な効果について、比較例を用いて説明する。
半導体記憶装置において、メモリセルを駆動するための配線のピッチは、記憶密度が高くなるにつれて狭くなる傾向がある。例えば、狭ピッチで設けられたビット線BLは、配線容量及び配線抵抗が高くなる。その結果、ビット線BLのRC時定数が大きくなるため、半導体記憶装置の消費電力が大きくなり、半導体記憶装置の動作速度(例えば、読み出し動作、書き込み動作等の処理速度)が遅くなり得る。
狭ピッチで設けられたビット線BLのRC時定数を下げる方法としては、ビット線BLの配線長を短くすることが考えられる。例えば、メモリセルアレイ10を複数に分割することによって、センスアンプモジュール14が制御するビット線BLの配線長を短くすることが出来る。また、分割されたメモリセルアレイ10に対しては、それぞれセンスアンプモジュール14を設ける場合と、センスアンプモジュール14を共有する場合とが考えられる。半導体記憶装置の製造コストの抑制を優先する場合には、ビット線BLを分割し且つ可能な範囲でセンスアンプモジュール14を共有することが好ましい。
以下に、センスアンプモジュール14を共有し且つビット線BLを2つに分割する場合の一例について説明する。図17は、第1実施形態の比較例に係る半導体記憶装置の平面レイアウトの一例を示している。図17に示すように、第1実施形態の比較例に係る半導体記憶装置は、半導体基板上において、メモリセルアレイ10a及び10b、並びにセンスアンプモジュール14を備えている。第1実施形態の比較例において、センスアンプモジュール14は、メモリセルアレイ10a及び10bによって挟まれている。
また、第1実施形態の比較例において、センスアンプモジュール14は、メモリセルアレイ10aと隣り合う部分に配置されたスイッチ部SW1と、メモリセルアレイ10bと隣り合う部分に配置されたスイッチ部SW2とを含んでいる。センスアンプモジュール14は、スイッチ部SW1及びSW2の一方をアクティブにすることによって、メモリセルアレイ10aに接続されたビット線BLaと、メモリセルアレイ10bに接続されたビット線BLbとを選択的に制御することが出来る。
その結果、第1実施形態の比較例に係る半導体記憶装置は、ビット線BLのRC時定数を約半分にすることが出来、消費電力を抑制し且つ動作速度を向上させることが出来る。具体的には、例えば、第1実施形態に比較例に係る半導体記憶装置は、ビット線BLの充電に必要な電流量を半減させることが出来る。しかしながら、第1実施形態の比較例に係る半導体記憶装置では、スイッチ部SW1及びSW2が形成される面積によってセンスアンプモジュール14の領域が広くなり、半導体記憶装置のチップ面積が増大し得る。
一方で、第1実施形態に係る半導体記憶装置1は、2つに分割されたビット線BLa及びBLbをセンスアンプモジュール14により制御し、さらにメモリチップMCとCMOSチップCCとが貼り合わされた構造を有している。このため、第1実施形態に係る半導体記憶装置1では、センスアンプモジュール14等の周辺回路が、メモリセルアレイ10と重なっている。言い換えると、第1実施形態に係る半導体記憶装置1は、センスアンプ領域SRをメモリ領域MRによって隠すことが出来る。
これにより、第1実施形態に係る半導体記憶装置1は、半導体記憶装置のチップ面積のうちメモリセルアレイ10に対応する領域の占める割合(セル占有率)を、比較例よりも大きくすることが出来、さらに、センスアンプ領域SRによるチップ面積への影響を小さくすることが出来る。また、第1実施形態に係る半導体記憶装置1では、センスアンプ領域SRのレイアウトの自由度が向上するため、ビット線BLを分割することによる配線レイアウトの制約が、比較例よりも小さくなる。
以上のように、第1実施形態に係る半導体記憶装置1は、ビット線BLのRC時定数を約半分にすることが出来、さらにチップ面積を小さくすることが出来る。従って、第1実施形態に係る半導体記憶装置1は、比較例と同様に消費電力を抑制し且つ動作速度を向上させることが出来、さらに、比較例よりも製造コストを抑制することが出来る。
尚、ビット線BLのRC時定数を下げることは、メモリセルを流れる電流(セル電流)の量が小さくなり、読み出し等が困難になる場合にも有効である。例えば、メモリセルが三次元に積層された半導体記憶装置においてワード線WLの積層数が増加すると、セル電流が減少する傾向がある。これに限定されず、セル電流が減少し得るあらゆる場合において、第1実施形態に係る半導体記憶装置1の構造は有効である。
第1実施形態では、メモリセルアレイ10がY方向(ビット線BLが延伸する方向)に分割され且つメモリ領域MRとセンスアンプ領域SRとがZ方向からみたときに重なった構造として、メモリチップMCとCMOSチップCCとが貼り合わされた構造について説明したが、これに限定されない。例えば、メモリセルアレイ10が分割され且つメモリ領域MRとセンスアンプ領域SRとが重なった構造は、1つの半導体基板を用いて形成することも出来る。しかしながら、このような構造は、メモリ領域MRを貫通するコンタクトを含む領域をさらに必要とする。このため、メモリセルアレイ10が分割され且つメモリ領域MRとセンスアンプ領域SRとが重なった構造としては、第1実施形態のようにメモリチップMCとCMOSチップCCとが貼り合わされた構造の方が好ましい。
また、第1実施形態では、半導体記憶装置1が1つのプレーン(例えばメモリセルアレイ10、センスアンプモジュール14、及びロウデコーダモジュール16の組み合わせ)を備える場合について例示したが、半導体記憶装置1は複数のプレーンを備えていても良い。この場合、複数のプレーンの各々でビット線BLが分割され、分割されたビット線BLを制御する複数のセンスアンプモジュール14が、複数のプレーンにそれぞれ関連付けられて設けられる。
[2]第2実施形態
第2実施形態に係る半導体記憶装置1は、第1実施形態に係る半導体記憶装置1に対して、ビット線BLの分割数が変更された構成を有する。以下に、第2実施形態に係る半導体記憶装置1について、第1実施形態と異なる点を説明する。
第2実施形態に係る半導体記憶装置1は、第1実施形態に係る半導体記憶装置1に対して、ビット線BLの分割数が変更された構成を有する。以下に、第2実施形態に係る半導体記憶装置1について、第1実施形態と異なる点を説明する。
[2−1]半導体記憶装置1の全体構成
図18は、第2実施形態に係る半導体記憶装置1の備えるメモリセルアレイ10、センスアンプモジュール14、及びロウデコーダモジュール16の構成例を示している。図2に示すように、第2実施形態に係る半導体記憶装置1では、メモリセルアレイ10がメモリセルアレイ10a、10b及び10cに分割され、センスアンプモジュール14がセンスアンプセットSASa、SASb及びSAScを含んでいる。
図18は、第2実施形態に係る半導体記憶装置1の備えるメモリセルアレイ10、センスアンプモジュール14、及びロウデコーダモジュール16の構成例を示している。図2に示すように、第2実施形態に係る半導体記憶装置1では、メモリセルアレイ10がメモリセルアレイ10a、10b及び10cに分割され、センスアンプモジュール14がセンスアンプセットSASa、SASb及びSAScを含んでいる。
メモリセルアレイ10a、10b及び10cのそれぞれが含むブロックBLKの個数は、任意の個数に設計される。メモリセルアレイ10aが含むブロックBLKの個数と、メモリセルアレイ10bが含むブロックBLKの個数と、メモリセルアレイ10cが含むブロックBLKの個数とは、同じであっても良いし、異なっていても良い。
メモリセルアレイ10cには、ビット線BLc0〜BLc(m−1)が接続される。メモリセルアレイ10a、10b及び10cのそれぞれには、同じ本数のビット線BLが接続され得る。同じ番号が付与されたビット線BLa、BLb及びBLcは、1本のビット線BLがメモリセルアレイ10a、10b及び10cに対応して3つに分割された配線とみなされても良い。同じ番号が付与されたビット線BLa、BLb及びBLcは、例えば同じカラムアドレスCAdに関連付けられている。
センスアンプセットSASa、SASb及びSAScは、それぞれメモリセルアレイ10a、10b及び10cに関連付けられている。センスアンプセットSAScは、センスアンプユニットSAUc<0>〜SAUc<m−1>を含んでいる。各センスアンプユニットSAUcは、少なくとも1本のビット線BLに接続される。例えば、センスアンプユニットSAUc<0>〜SAUc<m−1>は、それぞれビット線BLc0〜BLc(m−1)に接続される。
キャッシュメモリCM内のラッチ回路XDL<0>〜XDL<m−1>は、異なるバスDBUSを介してセンスアンプユニットSAUa、SAUb及びSAUcの組と接続される。具体的には、ラッチ回路XDL<0>は、センスアンプユニットSAUa<0>、SAUb<0>及びSAUc<0>に接続される。ラッチ回路XDL<1>は、センスアンプユニットSAUa<1>、SAUb<1>及びSAUc<1>に接続される。以下同様に、ラッチ回路XDL<m−1>は、センスアンプユニットSAUa<m−1>、SAUb<m−1>及びSAUc<m−1>に接続される。
[2−2]センスアンプ領域SRの平面レイアウト
図19は、第2実施形態に係る半導体記憶装置1の備えるCMOSチップCCのセンスアンプ領域SRにおける平面レイアウトの一例を示している。図19に示すように、センスアンプ領域SRにおいて、センスアンプセットSASa、SASb及びSASc、キャッシュメモリCM、並びに変換回路SDは、それぞれがX方向に延伸した領域に配置され、この順番でY方向に並んでいる。センスアンプセットSAScの領域では、例えば、Y方向に並んだ8個のセンスアンプユニットSAUcの組が、X方向に並んでいる。
図19は、第2実施形態に係る半導体記憶装置1の備えるCMOSチップCCのセンスアンプ領域SRにおける平面レイアウトの一例を示している。図19に示すように、センスアンプ領域SRにおいて、センスアンプセットSASa、SASb及びSASc、キャッシュメモリCM、並びに変換回路SDは、それぞれがX方向に延伸した領域に配置され、この順番でY方向に並んでいる。センスアンプセットSAScの領域では、例えば、Y方向に並んだ8個のセンスアンプユニットSAUcの組が、X方向に並んでいる。
具体的には、センスアンプユニットSAUc<0>〜SAUc<7>が、転送領域XR1の近傍においてY方向に並んでいる。センスアンプユニットSAUc<0>〜SAUc<7>のそれぞれの隣に、それぞれセンスアンプユニットSAUc<8>〜SAUc<15>が配置される。同様に、センスアンプユニットSAUc<16>〜SAUc<23>、…、及びセンスアンプユニットSAUc<m−8>〜SAUc<m−1>が配置される。第2実施形態に係る半導体記憶装置1において、センスアンプグループSAGは、センスアンプユニットSAUa、SAUb及びSAUc、並びにラッチ回路XDLを含んでいる。第2実施形態に係る半導体記憶装置1のその他の構成は、第1実施形態と同様である。
[2−3]半導体記憶装置1の動作
図20は、第2実施形態に係る半導体記憶装置1における、共通のバスDBUSに接続されたセンスアンプユニットSAUa、SAUb及びSAUcに関連する構成と、読み出し動作時の電流経路の一例とを示している。図20に示すように、第2実施形態に係る半導体記憶装置1の読み出し動作において、シーケンサ13は、第1実施形態と同様に、選択されたブロックBLKに含まれたNANDストリングNSに接続されたビット線BLを充電し、非選択のブロックBLKに含まれたNANDストリングNSのみに接続されたビット線BLの充電を省略する。
図20は、第2実施形態に係る半導体記憶装置1における、共通のバスDBUSに接続されたセンスアンプユニットSAUa、SAUb及びSAUcに関連する構成と、読み出し動作時の電流経路の一例とを示している。図20に示すように、第2実施形態に係る半導体記憶装置1の読み出し動作において、シーケンサ13は、第1実施形態と同様に、選択されたブロックBLKに含まれたNANDストリングNSに接続されたビット線BLを充電し、非選択のブロックBLKに含まれたNANDストリングNSのみに接続されたビット線BLの充電を省略する。
具体的には、ビット線BLcに接続されたNANDストリングNSを含むブロックBLKが選択された場合、シーケンサ13は、センスアンプユニットSAUcを用いてビット線BLcを充電する。これにより、選択されたブロックBLKに含まれたNANDストリングNSとビット線BLcとを介した電流が、センスアンプユニットSAUcからソース線SLに向かって流れ得る。一方で、シーケンサ13は、非選択のブロックBLKに含まれたNANDストリングNSのみが接続されたビット線BLa及びBLbの充電を省略する(非充電)。その他のビット線BLに対応するブロックBLKが選択された場合の動作は、ビット線BLcに対応するブロックBLKが選択された場合の動作と同様である。
尚、シーケンサ13は、読み出し動作と同様にビット線BLa、BLb及びBLcのいずれかを適宜充電することによって、書き込み動作を実行することも出来る。また、各種動作においてシーケンサ13は、非選択のブロックBLKに含まれたNANDストリングNSに接続されたビット線BLをフローティング状態に設定しても良いし、センスアンプユニットSAUを用いて当該ビット線BLに接地電圧VSSを印加しても良い。
[2−4]第2実施形態の効果
以上のように、第2実施形態に係る半導体記憶装置1は、同じプレーン内で第1実施形態よりも細かく分割されたビット線BLを独立に制御する。これにより、第2実施形態に係る半導体記憶装置1では、ビット線BLの配線抵抗及び容量が第1実施形態よりも小さくなる。従って、第2実施形態に係る半導体記憶装置1は、第1実施形態よりも消費電力を抑制することが出来、且つ動作速度を向上させることが出来る。
以上のように、第2実施形態に係る半導体記憶装置1は、同じプレーン内で第1実施形態よりも細かく分割されたビット線BLを独立に制御する。これにより、第2実施形態に係る半導体記憶装置1では、ビット線BLの配線抵抗及び容量が第1実施形態よりも小さくなる。従って、第2実施形態に係る半導体記憶装置1は、第1実施形態よりも消費電力を抑制することが出来、且つ動作速度を向上させることが出来る。
尚、第2実施形態では、ビット線BLを3つに分割する場合について例示したが、ビット線BLは、4つ以上に分割されても良い。この場合、例えば4つに分割されたビット線BLにそれぞれ対応して、4つのセンスアンプユニットSAUが設けられる。このように、半導体記憶装置1は、ビット線BLの分割数が4つ以上であったとしても、分割されたビット線BLのそれぞれを独立に制御することが回路を備えていれば良い。ビット線BLの分割数が大きいほど、消費電力は抑制され、動作速度は向上する。
また、メモリセルアレイ10及びセンスアンプモジュール14が半導体基板上に設けられた構造においても、ビット線BLを3つ以上に分割することは可能である。しかしながら、このような構造でビット線BLが3つ以上に分割された場合、配線のレイアウト等が困難になる。このため、同じプレーン内で3つ以上に分割されたビット線BLを設ける場合には、第2実施形態に係る半導体記憶装置1のように、メモリチップMCとCMOSチップCCとが貼り合わされた構造が使用されることが好ましい。
[3]第3実施形態
第3実施形態に係る半導体記憶装置1は、第1実施形態に係る半導体記憶装置1に対して、ラッチ回路XDL以外の一部のラッチ回路がセンスアンプユニットSAUa及びSAUbによって共有された構成を有する。以下に、第3実施形態に係る半導体記憶装置1について、第1及び第2実施形態と異なる点を説明する。
第3実施形態に係る半導体記憶装置1は、第1実施形態に係る半導体記憶装置1に対して、ラッチ回路XDL以外の一部のラッチ回路がセンスアンプユニットSAUa及びSAUbによって共有された構成を有する。以下に、第3実施形態に係る半導体記憶装置1について、第1及び第2実施形態と異なる点を説明する。
[3−1]センスアンプモジュール14の回路構成
図21は、第3実施形態に係る半導体記憶装置1の備えるセンスアンプモジュール14の回路構成の一例であり、センスアンプユニットSAUa及びSAUbの詳細な回路構成を示している。図21に示すように、第3実施形態における各センスアンプユニットSAUは、第1実施形態で説明されたセンスアンプユニットSAUから、ラッチ回路ADL及びBDLが省略された構成を有している。具体的には、各センスアンプユニットSAUは、ビット線接続部BLHU、センスアンプ部SA、ラッチ回路SDL、及びトランジスタDTRを含んでいる。
図21は、第3実施形態に係る半導体記憶装置1の備えるセンスアンプモジュール14の回路構成の一例であり、センスアンプユニットSAUa及びSAUbの詳細な回路構成を示している。図21に示すように、第3実施形態における各センスアンプユニットSAUは、第1実施形態で説明されたセンスアンプユニットSAUから、ラッチ回路ADL及びBDLが省略された構成を有している。具体的には、各センスアンプユニットSAUは、ビット線接続部BLHU、センスアンプ部SA、ラッチ回路SDL、及びトランジスタDTRを含んでいる。
そして、第3実施形態に係る半導体記憶装置1の備えるセンスアンプモジュール14は、データラッチセットDLSをさらに含んでいる。データラッチセットDLSは、データラッチユニットDLU<0>〜DLU<m−1>を含んでいる。例えば、各データラッチユニットDLUは、ラッチ回路ADL及びBDLを含んでいる。各データラッチユニットDLUに含まれたラッチ回路ADL及びBDLのそれぞれは、関連付けられたバスDBUSに接続される。データラッチユニットDLU<0>〜<m−1>は、それぞれラッチ回路XDL<0>〜<m−1>に関連付けられている。
データラッチユニットDLU<0>は、関連付けられたバスDBUSを介して、センスアンプユニットSAUa<0>とセンスアンプユニットSAUb<0>とのそれぞれと互いにデータを送受信することが出来る。その他のデータラッチユニットDLUも同様に、関連付けられたバスDBUSを介して、センスアンプユニットSAUa及びSAUbのそれぞれと互いにデータを送受信することが出来る。例えば、シーケンサ13は、メモリセルアレイ10a内のブロックBLKが選択された動作を実行する場合に、制御信号DSWa及びDSWbをそれぞれ“H”及び“L”レベルに制御する。同様に、シーケンサ13は、メモリセルアレイ10b内のブロックBLKが選択された動作を実行する場合に、制御信号DSWa及びDSWbをそれぞれ“L”及び“H”レベルに制御する。
[3−2]センスアンプ領域SRの平面レイアウト
図22は、第3実施形態に係る半導体記憶装置1の備えるCMOSチップCCのセンスアンプ領域SRにおける平面レイアウトの一例を示している。図22に示すように、センスアンプ領域SRにおいて、センスアンプセットSASa及びSASb、データラッチセットDLS、キャッシュメモリCM、並びに変換回路SDは、それぞれがX方向に延伸した領域に配置され、この順番でY方向に並んでいる。データラッチセットDLSの領域では、例えば、Y方向に並んだ8個のデータラッチユニットDLUの組が、X方向に並んでいる。
図22は、第3実施形態に係る半導体記憶装置1の備えるCMOSチップCCのセンスアンプ領域SRにおける平面レイアウトの一例を示している。図22に示すように、センスアンプ領域SRにおいて、センスアンプセットSASa及びSASb、データラッチセットDLS、キャッシュメモリCM、並びに変換回路SDは、それぞれがX方向に延伸した領域に配置され、この順番でY方向に並んでいる。データラッチセットDLSの領域では、例えば、Y方向に並んだ8個のデータラッチユニットDLUの組が、X方向に並んでいる。
具体的には、データラッチユニットDLU<0>〜DLU<7>が、転送領域XR1の近傍においてY方向に並んでいる。データラッチユニットDLU<0>〜DLU<7>のそれぞれの隣に、それぞれデータラッチユニットDLU<8>〜<15>が配置される。同様に、データラッチユニットDLU<16>〜DLU<23>、…、及びデータラッチユニットDLU<m−8>〜DLU<m−1>が配置される。第3実施形態に係る半導体記憶装置1において、センスアンプグループSAGは、センスアンプユニットSAUa及びSAUb、データラッチユニットDLU、並びにラッチ回路XDLを含んでいる。
尚、データラッチセットDLSは、センスアンプユニットSAUa及びSAUb間に配置されても良い。図23は、第3実施形態の変形例に係る半導体記憶装置1の備えるCMOSチップCCのセンスアンプ領域SRにおける平面レイアウトの一例を示している。図23に示すように、センスアンプ領域SRにおいて、センスアンプセットSASa、データラッチセットDLS、センスアンプセットSASb、キャッシュメモリCM、及び変換回路SDは、それぞれがX方向に延伸した領域に配置され、この順番でY方向に並んでいる。このように、センスアンプグループSAGに含まれたセンスアンプユニットSAU、データラッチユニットDLU、及びラッチ回路XDLは、少なくとも互いに通信可能に接続されていれば良い。第3実施形態に係る半導体記憶装置1のその他の構成は、第1実施形態と同様である。
[3−3]第3実施形態の効果
以上のように、第3実施形態に係る半導体記憶装置1は、バスDBUSを共有するセンスアンプユニットSAUが、一部のラッチ回路ADL及びBDLを共有している。これにより、第3実施形態に係る半導体記憶装置1では、センスアンプ領域SRにおいてラッチ回路が占める面積を縮小することが出来る。従って、第3実施形態に係る半導体記憶装置1は、第1実施形態よりもチップ面積を縮小することが出来、半導体記憶装置1の製造コストを抑制することが出来る。
以上のように、第3実施形態に係る半導体記憶装置1は、バスDBUSを共有するセンスアンプユニットSAUが、一部のラッチ回路ADL及びBDLを共有している。これにより、第3実施形態に係る半導体記憶装置1では、センスアンプ領域SRにおいてラッチ回路が占める面積を縮小することが出来る。従って、第3実施形態に係る半導体記憶装置1は、第1実施形態よりもチップ面積を縮小することが出来、半導体記憶装置1の製造コストを抑制することが出来る。
[4]第4実施形態
第4実施形態に係る半導体記憶装置1は、第3実施形態に係る半導体記憶装置1に対して、センスアンプ部SAと異なる増幅回路が追加された構成を有する。以下に、第4実施形態に係る半導体記憶装置1について、第1〜第3実施形態と異なる点を説明する。
第4実施形態に係る半導体記憶装置1は、第3実施形態に係る半導体記憶装置1に対して、センスアンプ部SAと異なる増幅回路が追加された構成を有する。以下に、第4実施形態に係る半導体記憶装置1について、第1〜第3実施形態と異なる点を説明する。
[4−1]センスアンプモジュール14の回路構成
図24は、第4実施形態に係る半導体記憶装置1の備えるセンスアンプモジュール14の回路構成の一例を示している。図24に示すように、第4実施形態におけるセンスアンプモジュール14は、センスアンプセットSAS、データラッチセットDLS、キャッシュメモリCM、変換回路SD、並びにローカルアンプセットLASa及びLASbを含んでいる。また、第4実施形態におけるセンスアンプモジュール14には、複数のバスDBUSにそれぞれ対応して、複数のグローバルビット線GBLが設けられる。データラッチセットDLS、キャッシュメモリCM、及び変換回路SDのそれぞれの構成は、例えば第3実施形態と同様である。
図24は、第4実施形態に係る半導体記憶装置1の備えるセンスアンプモジュール14の回路構成の一例を示している。図24に示すように、第4実施形態におけるセンスアンプモジュール14は、センスアンプセットSAS、データラッチセットDLS、キャッシュメモリCM、変換回路SD、並びにローカルアンプセットLASa及びLASbを含んでいる。また、第4実施形態におけるセンスアンプモジュール14には、複数のバスDBUSにそれぞれ対応して、複数のグローバルビット線GBLが設けられる。データラッチセットDLS、キャッシュメモリCM、及び変換回路SDのそれぞれの構成は、例えば第3実施形態と同様である。
第4実施形態に係る半導体記憶装置1において、各センスアンプユニットSAUは、第3実施形態で説明されたセンスアンプユニットSAUから、ビット線接続部BLHUが省略された構成を有している。センスアンプユニットSAU<0>〜SAU<m−1>は、バスDBUSを介して、それぞれラッチ回路XDL<0>〜XDL<m−1>に接続される。また、第4実施形態に係る半導体記憶装置1において、センスアンプユニットSAU内のセンスアンプ部SAは、ビット線接続部BLHUの代わりに、グローバルビット線GBLに接続される。
ローカルアンプセットLASa及びLASbは、それぞれメモリセルアレイ10a及び10bに関連付けられている。ローカルアンプセットLASaは、ローカルアンプユニットLAUa<0>〜LAUa<m−1>を含んでいる。ローカルアンプセットLASbは、ローカルアンプユニットLAUb<0>〜LAUb<m−1>を含んでいる。各ローカルアンプユニットLAUは、増幅回路AC及びビット線接続部BLHUを含んでいる。
各ローカルアンプユニットLAU内の増幅回路ACは、関連付けられたグローバルビット線GBLに接続される。また、各増幅回路ACは、ビット線接続部BLHUを介して、関連付けられたビット線BLに接続される。具体的には、ローカルアンプユニットLAUa<0>〜LAUa<m−1>のそれぞれのビット線接続部BLHUは、それぞれビット線BLa0〜BLa(m−1)に接続される。ローカルアンプユニットLAUb<0>〜LAUb<m−1>のそれぞれのビット線接続部BLHUは、それぞれビット線BLb0〜BLb(m−1)に接続される。このように、各グローバルビット線GBLには、複数のローカルアンプユニットLAUが接続される。
図25は、第4実施形態に係る半導体記憶装置1におけるセンスアンプ部SA及びローカルアンプユニットLAUの詳細な回路構成の一例を示している。尚、図25は、ビット線接続部BLHU内のトランジスタT21の図示を省略している。図25に示すように、センスアンプ部SAの回路構成は、トランジスタT4にグローバルビット線GBLが接続されていることを除いて、第1実施形態で説明されたセンスアンプ部SAと同様である。ローカルアンプユニットLAUa及びLAUbのそれぞれは、類似した構成を有している。例えば、各ローカルアンプユニットLAUは、トランジスタT40〜T42を含んでいる。トランジスタT40〜T42は、例えばN型のMOSトランジスタである。
各ローカルアンプユニットLAUおいて、トランジスタT40のドレインは、グローバルビット線GBLに接続される。トランジスタT40のソースは、ノードND3に接続される。トランジスタT41のドレインは、グローバルビット線GBLに接続される。トランジスタT41のゲートは、ノードND3に接続される。トランジスタT42のドレインは、トランジスタT41のソースに接続される。トランジスタT42のソースは、接地される。トランジスタT42のゲートには、制御信号GSWが入力される。
ローカルアンプユニットLAUa内のトランジスタT40のゲートには、制御信号BSWaが入力される。ローカルアンプユニットLAUa内のノードND3は、制御信号BLSaが入力されたトランジスタT20を介して、ビット線BLaに接続される。同様に、ローカルアンプユニットLAUb内のトランジスタT40のゲートには、制御信号BSWbが入力される。ローカルアンプユニットLAUb内のノードND3は、制御信号BLSbが入力されたトランジスタT20を介して、ビット線BLbに接続される。
以上で説明したセンスアンプユニットSAUの回路構成において、制御信号BSWa、BSWb、GSW、BLSa及びBLSbのそれぞれは、例えばシーケンサ13によって生成される。ローカルアンプユニットLAUa及びLAUb内の制御信号は、後述する動作を実行することが可能であれば、適宜共有されても良い。
[4−2]センスアンプ領域SRの平面レイアウト
図26は、第4実施形態に係る半導体記憶装置1の備えるCMOSチップCCのセンスアンプ領域SRにおける平面レイアウトの一例を示している。図26に示すように、センスアンプ領域SRにおいて、ローカルアンプセットLASa及びLASb、センスアンプセットSAS、データラッチセットDLS、キャッシュメモリCM、並びに変換回路SDは、それぞれがX方向に延伸した領域に配置され、この順番でY方向に並んでいる。
図26は、第4実施形態に係る半導体記憶装置1の備えるCMOSチップCCのセンスアンプ領域SRにおける平面レイアウトの一例を示している。図26に示すように、センスアンプ領域SRにおいて、ローカルアンプセットLASa及びLASb、センスアンプセットSAS、データラッチセットDLS、キャッシュメモリCM、並びに変換回路SDは、それぞれがX方向に延伸した領域に配置され、この順番でY方向に並んでいる。
ローカルアンプセットLASaの領域では、例えば、Y方向に並んだ8個のローカルアンプユニットLAUaの組が、X方向に並んでいる。具体的には、ローカルアンプユニットLAUa<0>〜LAUa<7>が、転送領域XR1の近傍においてY方向に並んでいる。ローカルアンプユニットLAUa<0>〜LAUa<7>のそれぞれの隣に、それぞれローカルアンプユニットLAUa<8>〜LAUa<15>が配置される。同様に、ローカルアンプユニットLAUa<16>〜LAUa<23>、…、及びローカルアンプユニットLAUa<m−8>〜LAUa<m−1>が配置される。
ローカルアンプセットLASbの領域では、例えば、Y方向に並んだ8個のローカルアンプユニットLAUbの組が、X方向に並んでいる。具体的には、ローカルアンプユニットLAUb<0>〜LAUb<7>が、転送領域XR1の近傍においてY方向に並んでいる。ローカルアンプユニットLAUb<0>〜LAUb<7>のそれぞれの隣に、それぞれローカルアンプユニットLAUb<8>〜LAUb<15>が配置される。同様に、ローカルアンプユニットLAUb<16>〜LAUb<23>、…、及びローカルアンプユニットLAUb<m−8>〜LAUb<m−1>が配置される。
センスアンプセットSAS内のセンスアンプユニットSAUと、データラッチセットDLS内のデータラッチユニットDLUと、キャッシュメモリCM内のラッチ回路XDLとのそれぞれの配置は、第3実施形態と同様である。第4実施形態に係る半導体記憶装置1において、センスアンプグループSAGは、ローカルアンプユニットLAUa及びLAUb、センスアンプユニットSAU、データラッチユニットDLU、並びにラッチ回路XDLを含んでいる。
各センスアンプグループSAGと重なる領域には、各々がY方向に延伸した部分を有する複数のグローバルビット線GBLが、ローカルアンプユニットLAUa及びLAUbの数に対応して設けられる。第4実施形態に係る半導体記憶装置1において、グローバルビット線GBLのピッチは、例えばビット線BLと同じピッチに設計される。センスアンプグループSAGに含まれたセンスアンプユニットSAU、データラッチユニットDLU、及びラッチ回路XDLは、少なくとも互いに通信可能に接続されていれば良い。第4実施形態に係る半導体記憶装置1のその他の構成は、第1実施形態と同様である。
[4−3]半導体記憶装置1の動作
図27は、第4実施形態に係る半導体記憶装置1における、共通のグローバルビット線GBLに接続されたローカルアンプユニットLAUa及びLAUbに関連する構成と、読み出し動作時の電流経路の一例とを示している。図27に示すように、第4実施形態に係る半導体記憶装置1の読み出し動作において、シーケンサ13は、第1実施形態と同様に、選択されたブロックBLKに含まれたNANDストリングNSに接続されたビット線BLを充電し、非選択のブロックBLKに含まれたNANDストリングNSのみに接続されたビット線BLの充電を省略する。そして、シーケンサ13は、ローカルアンプユニットLAUを用いることによって、読み出し電流を増幅させる。
図27は、第4実施形態に係る半導体記憶装置1における、共通のグローバルビット線GBLに接続されたローカルアンプユニットLAUa及びLAUbに関連する構成と、読み出し動作時の電流経路の一例とを示している。図27に示すように、第4実施形態に係る半導体記憶装置1の読み出し動作において、シーケンサ13は、第1実施形態と同様に、選択されたブロックBLKに含まれたNANDストリングNSに接続されたビット線BLを充電し、非選択のブロックBLKに含まれたNANDストリングNSのみに接続されたビット線BLの充電を省略する。そして、シーケンサ13は、ローカルアンプユニットLAUを用いることによって、読み出し電流を増幅させる。
具体的には、ビット線BLbに接続されたNANDストリングNSを含むブロックBLKが選択された場合、まずシーケンサ13は、ローカルアンプユニットLAUb内のトランジスタT20及びT40をオン状態に制御する。そして、センスアンプユニットSAUが、ローカルアンプユニットLAUbを介してビット線BLbを充電する。その後、シーケンサ13は、ローカルアンプユニットLAUb内のトランジスタT40をオフ状態に制御し、選択されたワード線WLに読み出し電圧を印加する。
すると、ローカルアンプユニットLAUbのノードND3の電圧が、選択されたメモリセルトランジスタMTの状態に基づいて変化する。具体的には、選択されたメモリセルトランジスタMTがオン状態である場合、当該メモリセルトランジスタMTを介した電流(1)がノードND3からソース線SLに向かって流れる。その結果、ノードND3の電圧が下降して、“L”レベルになる。一方で、選択されたメモリセルトランジスタMTがオフ状態である場合、ノードND3の電圧は“H”レベルを維持する。
それから、シーケンサ13は、制御信号GSWを“H”レベルにする。トランジスタT42のゲートに“H”レベルの電圧が印加されると、ローカルアンプユニットLAUb内のトランジスタT41は、ノードND3の電圧に基づいてオン状態又はオフ状態になる。ノードND3の電圧が“H”レベルである場合、ローカルアンプユニットLAUb内のトランジスタT41及びT42を介した電流(2)が、センスアンプユニットSAUから接地線に向かって流れ、グローバルビット線GBLの電圧が下降する。一方で、ノードND3の電圧が“L”レベルである場合、グローバルビット線GBLは高い電圧を維持する。
これにより、センスアンプユニットSAUは、グローバルビット線GBLの電圧に基づいて、選択されたメモリセルトランジスタMTの読み出しデータを判定することが出来る。その他のビット線BLに対応するブロックBLKが選択された場合の動作は、ビット線BLbに対応するブロックBLKが選択された場合の動作と同様である。
以下に、第4実施形態に係る半導体記憶装置1の読み出し動作の詳細について説明する。尚、以下では、選択されたワード線WLのことをWLselと呼ぶ。選択及び非選択のビット線BLのことを、それぞれBLsel及びBLuselと呼ぶ。ビット線BLselに接続されたローカルアンプユニットLAU内のトランジスタT40に入力される制御信号BSWのことをBSWselと呼ぶ。ビット線BLuselに接続されたローカルアンプユニットLAU内のトランジスタT40に入力される制御信号BSWのことをBSWuselと呼ぶ。ワード線WLに印加される電圧は、ドライバモジュール15及びロウデコーダモジュール16によって制御される。
図28は、第4実施形態に係る半導体記憶装置1の読み出し動作のタイミングチャートの一例であり、NANDストリングNS、ローカルアンプユニットLAU、及びセンスアンプユニットSAUに対応する制御信号等の変化を示している。図28に示すように、読み出し動作においてシーケンサ13は、時刻t0〜t9の処理を順に実行する。読み出し動作の実行前の各制御信号及び各配線の電圧は、例えばVSSである。
時刻t0において、ワード線WLselにVCGが印加され、選択ゲート線SGSにVSGSが印加される。VCGは、読み出し電圧である。VSGSは、読み出し動作において選択トランジスタST2をオン状態にすることが可能な電圧である。また、シーケンサ13は、制御信号HLLを例えば4Vに上昇させ、制御信号XXLを例えば0.9V+Vt(このVtは、トランジスタT3の閾値電圧に対応している)に上昇させる。すると、ノードSENが充電され、ノードSENの電圧がVDDSAに上昇する。
時刻t1において、シーケンサ13は、制御信号BLSを例えば4Vに上昇させ、制御信号BSWselを例えば4Vに上昇させ、制御信号BLCを例えば0.7V+Vt(このVtは、トランジスタT4の閾値電圧に対応している)に上昇させる。すると、ビット線BLsel及びグローバルビット線GBLのそれぞれの電圧が例えば0.7Vに上昇する。一方で、ビット線BLuselに接続されたローカルアンプユニットLAUにおいて、制御信号BSWuselは例えばVSSである。このため、ビット線BLuselに接続されたトランジスタT40はオフ状態を維持し、ビット線BLuselの電圧はVSSを維持する。このように、時刻t1の動作では、ビット線BLselが充電され、ビット線BLuselが非充電とされる。
時刻t2において、シーケンサ13は、制御信号BSWselをVSSに下降させ、制御信号BLCをVSSに下降させる。これにより、ビット線BLselに接続されたセンスアンプユニットSAU内のノードSENの電圧がVDDSAに固定される。
時刻t3において、選択ゲート線SGDにはVSGDが印加される。VSGDは、読み出し動作において選択トランジスタST1をオン状態にすることが可能な電圧である。選択トランジスタST1がオン状態になると、ビット線BLselの電圧は、選択されたメモリセルトランジスタMTが記憶するデータに基づいて変化する。具体的には、VCGによってオン状態になったメモリセルトランジスタMT(オンセル)に接続されたビット線BLselの電圧が下降し、VCGによってオフ状態を維持しているメモリセルトランジスタMT(オフセル)に接続されたビット線BLselの電圧は例えば0.7Vを維持する。
時刻t4において、シーケンサ13は、制御信号GSWをVDDに上昇させる。すると、ビット線BLselに接続されたローカルアンプユニットLAUでは、ビット線BLselの電圧が例えば0.7Vである場合に、トランジスタT41及びT42がオン状態になり、グローバルビット線GBLの電圧が下降する。一方で、ビット線BLselの電圧が例えばVSSである場合に、トランジスタT41はオフ状態を維持し、グローバルビット線GBLの電圧は維持される。このように時刻t4の動作では、オンセルに接続されたグローバルビット線GBLの電圧が維持され、オフセルに接続されたグローバルビット線GBLの電圧が下降する。
時刻t5において、シーケンサ13は、制御信号HLLをVSSに下降させる。これにより、トランジスタT0及びT2を介したノードSENへの充電が停止する。
時刻t6において、シーケンサ13は、制御信号BLCを0.4V+Vt(このVtは、トランジスタT4の閾値電圧に対応している)に上昇させる。すると、ノードSENの電圧が、グローバルビット線GBLの電圧に基づいて変化する。具体的には、オンセルに接続されたグローバルビット線GBLは高い電圧を維持しているため、ノードSENの電圧は高い電圧を維持する。一方で、オフセルに接続されたグローバルビット線GBLは低い電圧になっているため、ノードSENの電圧が下降する。
時刻t7において、シーケンサ13は、制御信号BLCをVSSに下降させ、制御信号XXLをVSSに下降させる。すると、トランジスタT3及びT4がオフ状態になり、ノードSENの電圧が固定される。
時刻t8において、シーケンサ13は、制御信号STBをアサートする。すなわち、シーケンサは、制御信号STBを一時的に“H”レベルに上昇させる。すると、バスLBUSの電圧が、ノードSENの電圧に基づいて変化する。具体的には、オンセルに接続されたノードSENは高い電圧を維持しているため、トランジスタT7がオン状態になり、バスLBUSの電圧が下降する。オフセルに接続されたノードSENは低い電圧になっているため、トランジスタT7がオフ状態を維持し、バスLBUSの電圧が高く維持される。それから、シーケンサ13は、バスLBUSの電圧値に基づいたデータを、センスアンプモジュール14内のいずれかのラッチ回路に保持させる。
時刻t9において、ワード線WLsel並びに選択ゲート線SGS及びSGDのそれぞれの電圧がVSSに下降する。また、シーケンサ13は、制御信号GSW及びBLSのそれぞれをVSSに下降させる。
以上のように、第4実施形態に係る半導体記憶装置1は、読み出し動作を実行することが出来る。尚、シーケンサ13は、読み出し動作と同様にビット線BLa及びBLbのいずれかを適宜充電することによって、書き込み動作を実行することも出来る。書き込み動作では、選択されたブロックBLKに対応するローカルアンプユニットLAU内のトランジスタT40がオン状態に制御される。また、各種動作においてシーケンサ13は、非選択のブロックBLKに含まれたNANDストリングNSに接続されたビット線BLをフローティング状態に設定しても良いし、センスアンプユニットSAUを用いて当該ビット線BLに接地電圧VSSを印加しても良い。
[4−4]第4実施形態の効果
以上のように、第4実施形態に係る半導体記憶装置1は、各々が増幅回路ACを含む複数のローカルアンプユニットLAUを有し、ローカルアンプユニットLAUとセンスアンプユニットSAUとのそれぞれを用いて2段階の読み出し動作を実行する。これにより、第4実施形態に係る半導体記憶装置1は、読み出し動作におけるセル電流を増幅することが出来、読み出し動作の精度を向上させることが出来る。従って、第4実施形態に係る半導体記憶装置1は、第1実施形態と同様の効果を得ることが出来、さらに読み出しエラーを低減することが出来る。
以上のように、第4実施形態に係る半導体記憶装置1は、各々が増幅回路ACを含む複数のローカルアンプユニットLAUを有し、ローカルアンプユニットLAUとセンスアンプユニットSAUとのそれぞれを用いて2段階の読み出し動作を実行する。これにより、第4実施形態に係る半導体記憶装置1は、読み出し動作におけるセル電流を増幅することが出来、読み出し動作の精度を向上させることが出来る。従って、第4実施形態に係る半導体記憶装置1は、第1実施形態と同様の効果を得ることが出来、さらに読み出しエラーを低減することが出来る。
[5]第5実施形態
第5実施形態に係る半導体記憶装置1は、第1実施形態に係る半導体記憶装置1に対して、グローバルビット線GBLに接続されるローカルアンプユニットLAUの個数が追加された構成を有する。以下に、第5実施形態に係る半導体記憶装置1について、第1〜第4実施形態と異なる点を説明する。
第5実施形態に係る半導体記憶装置1は、第1実施形態に係る半導体記憶装置1に対して、グローバルビット線GBLに接続されるローカルアンプユニットLAUの個数が追加された構成を有する。以下に、第5実施形態に係る半導体記憶装置1について、第1〜第4実施形態と異なる点を説明する。
[5−1]センスアンプモジュール14の回路構成
図29は、第5実施形態に係る半導体記憶装置1の備えるセンスアンプモジュール14の回路構成の一例であり、1本のグローバルビット線GBLに関連付けられた構成を抽出して示している。図29に示すように、センスアンプモジュール14は、ラッチ回路XDL<k>(kは偶数)、データラッチユニットDLU<k>、センスアンプユニットSAU<k>、ローカルアンプユニットLAUa<k>及びLAUa<k+1>、並びにローカルアンプユニットLAUb<k>及びLAUb<k+1>を含んでいる。
図29は、第5実施形態に係る半導体記憶装置1の備えるセンスアンプモジュール14の回路構成の一例であり、1本のグローバルビット線GBLに関連付けられた構成を抽出して示している。図29に示すように、センスアンプモジュール14は、ラッチ回路XDL<k>(kは偶数)、データラッチユニットDLU<k>、センスアンプユニットSAU<k>、ローカルアンプユニットLAUa<k>及びLAUa<k+1>、並びにローカルアンプユニットLAUb<k>及びLAUb<k+1>を含んでいる。
ラッチ回路XDL<k>は、バスDBUSを介して、データラッチユニットDLU<k>及びセンスアンプユニットSAU<k>に接続される。センスアンプユニットSAU<k>内のセンスアンプ部SAは、グローバルビット線GBLに接続される。グローバルビット線GBLは、ローカルアンプユニットLAUa<k>、LAUa<k+1>、LAUb<k>及びLAU<k+1>のそれぞれの増幅回路ACに接続される。つまり、第5実施形態では、1本のグローバルビット線GBLに対して、4個のローカルアンプユニットLAUが接続されている。第5実施形態に係る半導体記憶装置1において、グローバルビット線GBLのピッチは、ビット線BLのピッチよりも広く設計され得る。
図30は、第5実施形態に係る半導体記憶装置1におけるローカルアンプユニットLAUの詳細な回路構成の一例を示している。図30に示すように、ローカルアンプユニットLAUの回路構成は、第4実施形態で説明されたローカルアンプユニットLAUと同様である。第5実施形態に係る半導体記憶装置1において、ローカルアンプユニットLAUa<k>内のトランジスタT40のゲートには、制御信号BSWa1が入力される。ローカルアンプユニットLAUa<k+1>内のトランジスタT40のゲートには、制御信号BSWa2が入力される。ローカルアンプユニットLAUb<k>内のトランジスタT40のゲートには、制御信号BSWb1が入力される。ローカルアンプユニットLAUb<k+1>内のトランジスタT40のゲートには、制御信号BSWb2が入力される。第5実施形態に係る半導体記憶装置1のその他の構成は、第4実施形態と同様である。
[5−2]第5実施形態の効果
以上のように、第5実施形態に係る半導体記憶装置1は、グローバルビット線GBLに対して、第4実施形態よりも多くのローカルアンプユニットLAUが接続された構成を有している。このような場合においても、第5実施形態に係る半導体記憶装置1は、例えばグローバルビット線GBLを共有するローカルアンプユニットLAUを独立に制御することによって、グローバルビット線GBLを共有する複数のビット線BLに対してシリアルに読み出し動作を実行することが出来る。また、第5実施形態に係る半導体記憶装置1では、グローバルビット線GBLのピッチが第4実施形態よりも広い。つまり、第5実施形態に係る半導体記憶装置1は、第4実施形態よりもグローバルビット線GBLの配線容量及び配線抵抗を小さくすることが出来る。
以上のように、第5実施形態に係る半導体記憶装置1は、グローバルビット線GBLに対して、第4実施形態よりも多くのローカルアンプユニットLAUが接続された構成を有している。このような場合においても、第5実施形態に係る半導体記憶装置1は、例えばグローバルビット線GBLを共有するローカルアンプユニットLAUを独立に制御することによって、グローバルビット線GBLを共有する複数のビット線BLに対してシリアルに読み出し動作を実行することが出来る。また、第5実施形態に係る半導体記憶装置1では、グローバルビット線GBLのピッチが第4実施形態よりも広い。つまり、第5実施形態に係る半導体記憶装置1は、第4実施形態よりもグローバルビット線GBLの配線容量及び配線抵抗を小さくすることが出来る。
[6]第6実施形態
第6実施形態に係る半導体記憶装置1は、第5実施形態に係る半導体記憶装置1に対して、一部のビット線BLをシールドさせた状態で読み出し動作を実行する。以下に、第6実施形態に係る半導体記憶装置1について、第1〜第5実施形態と異なる点を説明する。
第6実施形態に係る半導体記憶装置1は、第5実施形態に係る半導体記憶装置1に対して、一部のビット線BLをシールドさせた状態で読み出し動作を実行する。以下に、第6実施形態に係る半導体記憶装置1について、第1〜第5実施形態と異なる点を説明する。
[6−1]センスアンプモジュール14の回路構成
図31は、第6実施形態に係る半導体記憶装置1におけるローカルアンプユニットLAUの詳細な回路構成の一例を示している。図31に示すように、第6実施形態におけるローカルアンプユニットLAUは、第4実施形態で説明されたローカルアンプユニットLAUに対して、トランジスタT43が追加された構成を有している。
図31は、第6実施形態に係る半導体記憶装置1におけるローカルアンプユニットLAUの詳細な回路構成の一例を示している。図31に示すように、第6実施形態におけるローカルアンプユニットLAUは、第4実施形態で説明されたローカルアンプユニットLAUに対して、トランジスタT43が追加された構成を有している。
具体的には、各ローカルアンプユニットLAUにおいて、トランジスタT43のドレインは、ノードND3に接続される。トランジスタT43のソースは、ノードRSTに接続される。ローカルアンプユニットLAUa<k>内のトランジスタT43のゲートには、制御信号BRSTa1が入力される。ローカルアンプユニットLAUa<k+1>内のトランジスタT43のゲートには、制御信号BRSTa2が入力される。ローカルアンプユニットLAUb<k>内のトランジスタT43のゲートには、制御信号BRSTb1が入力される。ローカルアンプユニットLAUb<k+1>内のトランジスタT43のゲートには、制御信号BRSTb2が入力される。第6実施形態に係る半導体記憶装置1のその他の構成は、第5実施形態と同様である。
[6−2]半導体記憶装置1の動作
以下に、第6実施形態に係る半導体記憶装置1の動作について説明する。尚、以下では、奇数番号のビット線BLに接続されたローカルアンプユニットLAUのことをローカルアンプユニットLAUoと呼び、偶数番号のビット線BLに接続されたローカルアンプユニットLAUのことをローカルアンプユニットLAUeと呼ぶ。
以下に、第6実施形態に係る半導体記憶装置1の動作について説明する。尚、以下では、奇数番号のビット線BLに接続されたローカルアンプユニットLAUのことをローカルアンプユニットLAUoと呼び、偶数番号のビット線BLに接続されたローカルアンプユニットLAUのことをローカルアンプユニットLAUeと呼ぶ。
第6実施形態に係る半導体記憶装置1の非選択のブロックBLKに対する動作は、例えば第4及び第5実施形態と同様である。一方で、第6実施形態に係る半導体記憶装置1では、選択されたブロックBLKに接続されたビット線BLに対する動作が、ローカルアンプユニットLAUo及びLAUe間で異なる。例えば、図31において、ビット線BLaが接続されたブロックBLKが選択された場合、ビット線BLa<k>がアクティブ状態(例えば、読み出し対象のビット線BL)に設定され、ビット線BLa<k+1>がシールド状態に設定される。一方で、ビット線BLbが接続された非選択のブロックBLKは、ノンアクティブ状態(例えば、シールド状態と同じ状態)に設定される。以下では、アクティブ状態に設定されたビット線BLに対する動作に注目して説明する。
(読み出し動作)
第6実施形態に係る半導体記憶装置1の読み出し動作において、シーケンサ13は、第4実施形態と同様に、選択されたブロックBLKに含まれたNANDストリングNSに接続されたビット線BLを充電し、非選択のブロックBLKに含まれたNANDストリングNSのみに接続されたビット線BLの充電を省略する。そして、第6実施形態に係る半導体記憶装置1では、奇数番号のビット線BLと偶数番号のビット線BLとでグループ分けされ、シーケンサ13は、ビット線BLのグループ毎に読み出し動作を実行する。
第6実施形態に係る半導体記憶装置1の読み出し動作において、シーケンサ13は、第4実施形態と同様に、選択されたブロックBLKに含まれたNANDストリングNSに接続されたビット線BLを充電し、非選択のブロックBLKに含まれたNANDストリングNSのみに接続されたビット線BLの充電を省略する。そして、第6実施形態に係る半導体記憶装置1では、奇数番号のビット線BLと偶数番号のビット線BLとでグループ分けされ、シーケンサ13は、ビット線BLのグループ毎に読み出し動作を実行する。
図32は、第6実施形態に係る半導体記憶装置1における、共通のグローバルビット線GBLに接続されたローカルアンプユニットLAUo及びLAUeに関連する構成と、読み出し動作時の電流経路の一例とを示している。図32に示すように、読み出し動作においてシーケンサ13は、奇数番号のビット線BLに接続されたメモリセルトランジスタMTが選択された場合に、偶数番号のビット線BLをシールドし、偶数番号のビット線BLに接続されたメモリセルトランジスタMTが選択された場合に、奇数番号のビット線BLをシールドする。
具体的には、シーケンサ13は、ノードRSTの電圧をVSSにする。そして、シーケンサ13は、シールドするビット線BLに対応するローカルアンプユニットLAUのトランジスタT43をオン状態に制御し、選択されたメモリセルトランジスタMTに接続されたビット線BLに対応するローカルアンプユニットLAUのトランジスタT43をオフ状態に制御する。それから、シーケンサ13は、この状態を維持して読み出し動作を進行する。第6実施形態に係る半導体記憶装置1の読み出し動作におけるその他の動作は、第4及び第5実施形態と同様である。
(書き込み動作)
第6実施形態に係る半導体記憶装置1の書き込み動作において、シーケンサ13は、第4実施形態と同様に、選択されたブロックBLKに含まれたNANDストリングNSに接続されたビット線BLを充電し、非選択のブロックBLKに含まれたNANDストリングNSのみに接続されたビット線BLの充電を省略する。そして、第6実施形態に係る半導体記憶装置1では、奇数番号のビット線BLと偶数番号のビット線BLとでグループ分けされ、シーケンサ13は、ビット線BLのグループ毎に書き込み動作を実行する。
第6実施形態に係る半導体記憶装置1の書き込み動作において、シーケンサ13は、第4実施形態と同様に、選択されたブロックBLKに含まれたNANDストリングNSに接続されたビット線BLを充電し、非選択のブロックBLKに含まれたNANDストリングNSのみに接続されたビット線BLの充電を省略する。そして、第6実施形態に係る半導体記憶装置1では、奇数番号のビット線BLと偶数番号のビット線BLとでグループ分けされ、シーケンサ13は、ビット線BLのグループ毎に書き込み動作を実行する。
図33は、第6実施形態に係る半導体記憶装置1における、共通のグローバルビット線GBLに接続されたローカルアンプユニットLAUo及びLAUeに関連する構成と、書き込み動作時の電流経路の一例とを示している。図33に示すように、書き込み動作においてシーケンサ13は、ノードRSTの電圧をVDDにする。そして、シーケンサ13は、シールドするビット線BLに対応するローカルアンプユニットLAUのトランジスタT43をオン状態に制御し、選択されたメモリセルトランジスタMTに接続されたビット線BLに対応するローカルアンプユニットLAU内のトランジスタT43をオフ状態に制御する。
これにより、選択されたブロックBLKに含まれ且つシールドするビット線BLに接続された選択トランジスタST1がオフ状態になり、NANDストリングNS内のチャネルがフローティング状態になる。一方で、選択されたブロックBLKに含まれ且つ書き込み対象のビット線BLに接続された選択トランジスタST1は、ビット線BLに書き込みデータ(例えば“0”データ)に対応する電圧が印可された場合にオン状態になり、非書き込みデータ(例えば“1”データ)に対応する電圧が印可された場合にオフ状態になる。それから、シーケンサ13は、この状態を適宜維持して書き込み動作を進行する。第6実施形態に係る半導体記憶装置1の書き込み動作におけるその他の動作は、第4及び第5実施形態と同様である。
[6−3]第6実施形態の効果
以上のように、第6実施形態に係る半導体記憶装置1は、一部のビット線BLをシールドした読み出し動作を実行することが出来る。これにより、第6実施形態に係る半導体記憶装置1は、読み出し動作においてビット線BLに発生するノイズを抑制することが出来る。従って、第6実施形態に係る半導体記憶装置1は、第6実施形態に係る半導体記憶装置は、第5実施形態と同様の効果を得ることが出来、さらに読み出しエラーを低減することが出来る。
以上のように、第6実施形態に係る半導体記憶装置1は、一部のビット線BLをシールドした読み出し動作を実行することが出来る。これにより、第6実施形態に係る半導体記憶装置1は、読み出し動作においてビット線BLに発生するノイズを抑制することが出来る。従って、第6実施形態に係る半導体記憶装置1は、第6実施形態に係る半導体記憶装置は、第5実施形態と同様の効果を得ることが出来、さらに読み出しエラーを低減することが出来る。
[7]第7実施形態
第7実施形態に係る半導体記憶装置1は、第4実施形態に係る半導体記憶装置1に対して、増幅回路ACがローカルセンスアンプに置き換えられた構成を有する。以下に、第7実施形態に係る半導体記憶装置1について、第1〜第6実施形態と異なる点を説明する。
第7実施形態に係る半導体記憶装置1は、第4実施形態に係る半導体記憶装置1に対して、増幅回路ACがローカルセンスアンプに置き換えられた構成を有する。以下に、第7実施形態に係る半導体記憶装置1について、第1〜第6実施形態と異なる点を説明する。
[7−1]センスアンプモジュール14の回路構成
図34は、第7実施形態に係る半導体記憶装置1の備えるセンスアンプモジュール14の回路構成の一例を示している。図34に示すように、第7実施形態におけるセンスアンプモジュール14は、第4実施形態で図24を用いて説明されたセンスアンプモジュール14と同様の回路構成を有する。そして、第7実施形態におけるローカルアンプユニットLAUは、第4実施形態で説明された増幅回路ACがローカルセンスアンプLSAに置き換えられた構成を有する。ローカルセンスアンプLSAは、第4実施形態と同様に、グローバルビット線GBLとビット線接続部BLHUとの間に接続される。第7実施形態に係る半導体記憶装置1おいて、グローバルビット線GBLのピッチは、例えばビット線BLと同じピッチに設計される。
図34は、第7実施形態に係る半導体記憶装置1の備えるセンスアンプモジュール14の回路構成の一例を示している。図34に示すように、第7実施形態におけるセンスアンプモジュール14は、第4実施形態で図24を用いて説明されたセンスアンプモジュール14と同様の回路構成を有する。そして、第7実施形態におけるローカルアンプユニットLAUは、第4実施形態で説明された増幅回路ACがローカルセンスアンプLSAに置き換えられた構成を有する。ローカルセンスアンプLSAは、第4実施形態と同様に、グローバルビット線GBLとビット線接続部BLHUとの間に接続される。第7実施形態に係る半導体記憶装置1おいて、グローバルビット線GBLのピッチは、例えばビット線BLと同じピッチに設計される。
図35は、第7実施形態に係る半導体記憶装置1の備えるローカルセンスアンプLSAの回路構成の一例であり、1本のグローバルビット線GBLに関連付けられた構成を抽出して示している。図35に示すように、ローカルセンスアンプLSAa及びLSAbのそれぞれは、類似した回路構成を有している。例えば、各ローカルセンスアンプLSAは、トランジスタT50〜T57並びにキャパシタCA_Lを含んでいる。トランジスタT50〜T57は、N型のMOSトランジスタである。
各ローカルセンスアンプLSAにおいて、トランジスタT50のソースは、電源線に接続されたノードND4に接続される。トランジスタT50のドレインは、ノードND5に接続される。トランジスタT51のドレインは、ノードND4に接続される。トランジスタT51のソースは、ノードSEN_Lに接続される。トランジスタT52のドレインは、ノードSEN_Lに接続される。トランジスタT52のソースは、ノードND5に接続される。トランジスタT53のドレインは、ノードND5に接続される。トランジスタT53のソースは、ノードBLIに接続される。
トランジスタT54のドレインは、グローバルビット線GBLに接続される。トランジスタT55のドレインは、トランジスタT54のソースに接続される。トランジスタT55のソースは、ノードCLK_Lに接続される。トランジスタT55のゲートは、ノードSEN_Lに接続される。キャパシタCA_Lの一方電極は、ノードSEN_Lに接続される。キャパシタCA_Lの他方電極は、ノードCLK_Lに接続される。トランジスタT56のドレインは、ノードRSTに接続される。トランジスタT56のソースは、ノードBLIに接続される。トランジスタT57のドレインは、グローバルビット線GBLに接続される。トランジスタT57のソースは、ノードBLIに接続される。
ローカルセンスアンプLSAa内のトランジスタT50〜T54、T56及びT57のそれぞれのゲートには、それぞれ制御信号BLX_La、HLL_La、XXL_La、BLC_La、STB_La、BRSTa及びBYPaが入力される。同様に、ローカルセンスアンプLSAb内のトランジスタT50〜T54、T56及びT57のそれぞれのゲートには、それぞれ制御信号BLX_Lb、HLL_Lb、XXL_Lb、BLC_Lb、STB_Lb、BRSTb及びBYPbが入力される。ローカルセンスアンプLSAa及びLSAb内の制御信号は、後述する動作を実行することが可能であれば、適宜共有されても良い。第7実施形態に係る半導体記憶装置1のその他の構成は、第4実施形態と同様である。
[7−2]半導体記憶装置1の動作
(読み出し動作)
図36は、第7実施形態に係る半導体記憶装置1における、共通のグローバルビット線GBLに接続されたローカルアンプユニットLAUa及びLAUbに関連する構成と、読み出し動作時の電流経路の一例とを示している。図36に示すように、第7実施形態に係る半導体記憶装置1の読み出し動作において、シーケンサ13は、選択されたブロックBLKに含まれたNANDストリングNSに接続されたビット線BLを充電し、非選択のブロックBLKに含まれたNANDストリングNSのみに接続されたビット線BLの充電を省略する。そして、シーケンサ13は、ローカルアンプユニットLAUを用いることによって、読み出し電流を増幅させる。
(読み出し動作)
図36は、第7実施形態に係る半導体記憶装置1における、共通のグローバルビット線GBLに接続されたローカルアンプユニットLAUa及びLAUbに関連する構成と、読み出し動作時の電流経路の一例とを示している。図36に示すように、第7実施形態に係る半導体記憶装置1の読み出し動作において、シーケンサ13は、選択されたブロックBLKに含まれたNANDストリングNSに接続されたビット線BLを充電し、非選択のブロックBLKに含まれたNANDストリングNSのみに接続されたビット線BLの充電を省略する。そして、シーケンサ13は、ローカルアンプユニットLAUを用いることによって、読み出し電流を増幅させる。
具体的には、ビット線BLbに接続されたNANDストリングNSを含むブロックBLKが選択された場合、まずシーケンサ13は、ローカルセンスアンプLSAbを用いてビット線BLbを充電する。その後、選択されたワード線WLに読み出し電圧が印加され、ローカルアンプユニットLAUb内のノードSEN_Lの電圧が、選択されたメモリセルトランジスタMTの状態に基づいて変化する。具体的には、選択されたメモリセルトランジスタMTがオン状態である場合、当該メモリセルトランジスタMTを介した電流(1)がノードSEN_Lからソース線SLに向かって流れる。その結果、ノードSEN_Lの電圧が下降して、“L”レベルになる。一方で、選択されたメモリセルトランジスタMTがオフ状態である場合、ノードSEN_Lの電圧は“H”レベルを維持する。
それから、シーケンサ13は、制御信号STB_Lbを“H”レベルにする。トランジスタT54のゲートに“H”レベルの電圧が印加されると、ローカルアンプユニットLAUb内のトランジスタT54は、ノードSEN_Lの電圧に基づいてオン状態又はオフ状態になる。ノードSEN_Lの電圧が“H”レベルである場合、ローカルアンプユニットLAUb内のトランジスタT54及びT55を介した電流(2)が、センスアンプユニットSAUから接地線に向かって流れ、グローバルビット線GBLの電圧が下降する。一方で、ノードSEN_Lの電圧が“L”レベルである場合、グローバルビット線GBLは高い電圧を維持する。
これにより、センスアンプユニットSAUは、グローバルビット線GBLの電圧に基づいて、選択されたメモリセルトランジスタMTの読み出しデータを判定することが出来る。その他のビット線BLに対応するブロックBLKが選択された場合の動作は、ビット線BLbに対応するブロックBLKが選択された場合の動作と同様である。
以下に、第7実施形態に係る半導体記憶装置1の読み出し動作の詳細について説明する。第7実施形態に係る半導体記憶装置1の読み出し動作では、第4実施形態と同様に、選択されたビット線BLが充電され、非選択のビット線BLが非充電とされる。このため、以下では、選択されたビット線BLに接続されたローカルアンプユニットLAUに対応する動作に注目して説明する。
図37は、第7実施形態に係る半導体記憶装置1の読み出し動作のタイミングチャートの一例であり、NANDストリングNS、ローカルアンプユニットLAU、及びセンスアンプユニットSAUに対応する制御信号等の変化を示している。図37に示すように、読み出し動作においてシーケンサ13は、時刻t0〜t8の処理を順に実行する。読み出し動作の実行前の各制御信号及び各配線の電圧は、例えばVSSである。
時刻t0において、ワード線WLselにVCGが印加され、選択ゲート線SGSにVSGSが印加され、選択ゲート線SGDにVSGDが印加される。また、シーケンサ13は、制御信号BRSTを一時的に“H”レベルに上昇させる。例えば、読み出し動作においてノードRSTにはVSSが印加されているため、この動作によってノードBLIの電圧がVSSに下降する。
時刻t1において、シーケンサ13は、制御信号BLSを例えば4Vに上昇させ、制御信号BSWselを例えば4Vに上昇させ、制御信号BLC_Lを例えば0.5V+Vt(このVtは、トランジスタT53の閾値電圧に対応している)に上昇させ、制御信号BLX_Lを例えば0.7V+Vt(このVtは、トランジスタT50の閾値電圧に対応している)に上昇させ、制御信号HLL_Lを例えば4Vに上昇させ、制御信号BLCを例えば0.5V+Vt(このVtは、トランジスタT4の閾値電圧に対応している)に上昇させ、制御信号BLXを例えば0.7V+Vt(このVtは、トランジスタT1の閾値電圧に対応している)に上昇させ、制御信号HLLを例えば4Vに上昇させる。
すると、ノードSEN及びSEN_Lのそれぞれが充電され、ノードSEN及びSEN_Lのそれぞれの電圧がVDDSAに上昇する。また、グローバルビット線GBLの電圧が例えば0.5Vに上昇し、ビット線BLの電圧が、選択されたメモリセルトランジスタMTが記憶するデータに基づいて変化する。具体的には、オフセルに接続されたビット線BLの電圧は例えば0.5V、すなわちグローバルビット線GBLと同等の電圧に上昇する。一方で、オフセルに接続されたビット線BLの電圧は、オンセルに接続されたビット線BLの電圧よりも低い電圧に上昇する。
時刻t2において、シーケンサ13は、制御信号HLL_LをVSSに下降させ、XXL_Lを例えば0.9V+Vt(このVtは、トランジスタT52の閾値電圧に対応している)に上昇させる。すると、ノードSEN_Lの電圧が、選択されたメモリセルトランジスタMTが記憶するデータに基づいて変化する。具体的には、オンセルに接続されたノードSEN_Lの電圧は下降し、オフセルに接続されたノードSEN_Lは高い電圧を維持する。
時刻t3において、シーケンサ13は、制御信号XXL_LをVSSに下降させる。すると、トランジスタT52がオフ状態になり、ノードSEN_Lの電圧が固定される。
時刻t4において、シーケンサ13は、制御信号STB_Lを“H”レベルに上昇させる。すると、グローバルビット線GBLの電圧が、ノードSEN_Lの電圧に基づいて変化する。具体的には、オンセルに接続されたグローバルビット線GBLの電圧は、トランジスタT55がノードSEN_Lの低い電圧によってオフ状態を維持しているため、高い電圧を維持する。一方で、オフセルに接続されたグローバルビット線GBLの電圧は、トランジスタT55がノードSEN_の高い電圧によってオン状態になるため、下降する。これにより、オフセルに接続されたグローバルビット線GBLの電圧は、オンセルに接続されたグローバルビット線GBLの電圧よりも低くなる。
時刻t5において、シーケンサ13は、制御信号HLLをVSSに下降させ、制御信号XXLの電圧を0.9V+Vt(このVtは、トランジスタT3の閾値電圧に対応している)に上昇させる。すると、トランジスタT0及びT2を介したノードSENへの充電が停止し、ノードSENの電圧が、グローバルビット線GBLの電圧に基づいて変化する。具体的には、オンセルに接続されたグローバルビット線GBLは高い電圧を維持しているため、ノードSENの電圧は高い電圧を維持する。一方で、オフセルに接続されたグローバルビット線GBLは低い電圧になっているため、ノードSENの電圧が下降する。
時刻t6において、シーケンサ13は、制御信号XXLをVSSに下降させる。すると、トランジスタT3がオフ状態になり、ノードSENの電圧が固定される。
時刻t7において、シーケンサ13は、制御信号STBをアサートする。すなわち、シーケンサは、制御信号STBを一時的に“H”レベルに上昇させる。すると、バスLBUSの電圧が、ノードSENの電圧に基づいて変化する。具体的には、オンセルに接続されたノードSENは高い電圧を維持しているため、トランジスタT7がオン状態になり、バスLBUSの電圧が下降する。オフセルに接続されたノードSENは低い電圧になっているため、トランジスタT7がオフ状態を維持し、バスLBUSの電圧が高く維持される。それから、シーケンサ13は、バスLBUSの電圧値に基づいたデータを、センスアンプモジュール14内のいずれかのラッチ回路に保持させる。
時刻t8において、ワード線WLsel並びに選択ゲート線SGS及びSGDのそれぞれの電圧がVSSに下降する。また、シーケンサ13は、制御信号BLS、BLC_L、BLX_L、STB_L、BLC_L、及びBLXのそれぞれをVSS(“L”レベル)に下降させる。以上のように、第7実施形態に係る半導体記憶装置1は、読み出し動作を実行することが出来る。
(書き込み動作)
図38は、第7実施形態に係る半導体記憶装置1における、共通のグローバルビット線GBLに接続されたローカルアンプユニットLAUa及びLAUbに関連する構成と、書き込み動作時の電流経路の一例とを示している。図38に示すように、第7実施形態に係る半導体記憶装置1の書き込み動作において、シーケンサ13は、ローカルアンプユニットLAU内のトランジスタT57をオン状態にすることによって、グローバルビット線GBLとビット線BLとの間を電気的に接続する。そして、選択されたブロックBLKに含まれたNANDストリングNSに接続されたビット線BLを適宜充電し、非選択のブロックBLKに含まれたNANDストリングNSのみに接続されたビット線BLの充電を省略する。
図38は、第7実施形態に係る半導体記憶装置1における、共通のグローバルビット線GBLに接続されたローカルアンプユニットLAUa及びLAUbに関連する構成と、書き込み動作時の電流経路の一例とを示している。図38に示すように、第7実施形態に係る半導体記憶装置1の書き込み動作において、シーケンサ13は、ローカルアンプユニットLAU内のトランジスタT57をオン状態にすることによって、グローバルビット線GBLとビット線BLとの間を電気的に接続する。そして、選択されたブロックBLKに含まれたNANDストリングNSに接続されたビット線BLを適宜充電し、非選択のブロックBLKに含まれたNANDストリングNSのみに接続されたビット線BLの充電を省略する。
具体的には、ビット線BLbに接続されたNANDストリングNSを含むブロックBLKが選択された場合、まずシーケンサ13は、ローカルアンプユニットLAUbのローカルセンスアンプLSAに含まれたトランジスタT57をオン状態に制御する。その後、シーケンサ13は、プログラム動作とベリファイ動作とを含むプログラムループを実行する。これにより、シーケンサ13は、メモリセルトランジスタMTにデータを書き込むことが出来る。その他のビット線BLに対応するブロックBLKが選択された場合の動作は、ビット線BLbに対応するブロックBLKが選択された場合の動作と同様である。
[7−3]第7実施形態の効果
以上のように、第7実施形態に係る半導体記憶装置1は、各々がローカルセンスアンプLSAを含む複数のローカルアンプユニットLAUを有し、ローカルセンスアンプLSAとセンスアンプユニットSAUとのそれぞれを用いて2段階の読み出し動作を実行する。これにより、第7実施形態に係る半導体記憶装置1は、読み出し動作におけるセル電流を増幅することが出来、読み出し動作の精度を向上させることが出来る。従って、第7実施形態に係る半導体記憶装置は、第1実施形態と同様の効果を得ることが出来、さらに読み出しエラーを低減することが出来る。
以上のように、第7実施形態に係る半導体記憶装置1は、各々がローカルセンスアンプLSAを含む複数のローカルアンプユニットLAUを有し、ローカルセンスアンプLSAとセンスアンプユニットSAUとのそれぞれを用いて2段階の読み出し動作を実行する。これにより、第7実施形態に係る半導体記憶装置1は、読み出し動作におけるセル電流を増幅することが出来、読み出し動作の精度を向上させることが出来る。従って、第7実施形態に係る半導体記憶装置は、第1実施形態と同様の効果を得ることが出来、さらに読み出しエラーを低減することが出来る。
尚、第7実施形態と第4実施形態との間は、主にローカルアンプユニットLAU内の回路構成が異なっている。具体的には、第7実施形態におけるローカルセンスアンプLSAは、第4実施形態における増幅回路ACと異なり、ビット線BLに電圧を印加するための構成を有している。このため、ビット線BLを充電する時間を短くするためには、第7実施形態のようにローカルセンスアンプLSAが設けられることが好ましい。一方で、回路内の素子数は、ローカルセンスアンプLSAよりも増幅回路ACの方が少ない。このため、センスアンプ領域SRの面積を縮小したい場合に、半導体記憶装置1は、第4実施形態のような増幅回路ACを使用することが好ましい。
[8]第8実施形態
第8実施形態に係る半導体記憶装置1は、第7実施形態に係る半導体記憶装置1に対して、グローバルビット線GBLに接続されるローカルセンスアンプLSAの個数が追加された構成を有する。以下に、第8実施形態に係る半導体記憶装置1について、第1〜第7実施形態と異なる点を説明する。
第8実施形態に係る半導体記憶装置1は、第7実施形態に係る半導体記憶装置1に対して、グローバルビット線GBLに接続されるローカルセンスアンプLSAの個数が追加された構成を有する。以下に、第8実施形態に係る半導体記憶装置1について、第1〜第7実施形態と異なる点を説明する。
[8−1]センスアンプモジュール14の回路構成
図39は、第8実施形態に係る半導体記憶装置1の備えるセンスアンプモジュール14の回路構成の一例であり、1本のグローバルビット線GBLに関連付けられた構成を抽出して示している。図39に示すように、第8実施形態におけるセンスアンプモジュール14は、第5実施形態で図29を用いて説明されたセンスアンプモジュール14と同様の回路構成を有する。そして、第8実施形態におけるローカルアンプユニットLAUは、第5実施形態で説明された増幅回路ACがローカルセンスアンプLSAに置き換えられた構成を有する。つまり、第8実施形態では、1本のグローバルビット線GBLに対して、4個のローカルセンスアンプLSAが接続されている。第8実施形態に係る半導体記憶装置1
おいて、グローバルビット線GBLのピッチは、ビット線BLのピッチよりも広く設計され得る。第8実施形態に係る半導体記憶装置1のその他の構成は、第7実施形態と同様である。
図39は、第8実施形態に係る半導体記憶装置1の備えるセンスアンプモジュール14の回路構成の一例であり、1本のグローバルビット線GBLに関連付けられた構成を抽出して示している。図39に示すように、第8実施形態におけるセンスアンプモジュール14は、第5実施形態で図29を用いて説明されたセンスアンプモジュール14と同様の回路構成を有する。そして、第8実施形態におけるローカルアンプユニットLAUは、第5実施形態で説明された増幅回路ACがローカルセンスアンプLSAに置き換えられた構成を有する。つまり、第8実施形態では、1本のグローバルビット線GBLに対して、4個のローカルセンスアンプLSAが接続されている。第8実施形態に係る半導体記憶装置1
おいて、グローバルビット線GBLのピッチは、ビット線BLのピッチよりも広く設計され得る。第8実施形態に係る半導体記憶装置1のその他の構成は、第7実施形態と同様である。
[8−2]第8実施形態の効果
以上のように、第8実施形態に係る半導体記憶装置1は、グローバルビット線GBLに対して、第7実施形態よりも多くのローカルアンプユニットLAUが接続された構成を有している。このような場合においても、第8実施形態に係る半導体記憶装置1は、例えばグローバルビット線GBLを共有するローカルアンプユニットLAUを独立に制御することによって、グローバルビット線GBLを共有する複数のビット線BLに対してシリアルに読み出し動作を実行することが出来る。また、第8実施形態に係る半導体記憶装置1では、グローバルビット線GBLのピッチが第7実施形態よりも広い。つまり、第8実施形態に係る半導体記憶装置1は、第7実施形態よりもグローバルビット線GBLの配線容量及び配線抵抗を小さくすることが出来る。
以上のように、第8実施形態に係る半導体記憶装置1は、グローバルビット線GBLに対して、第7実施形態よりも多くのローカルアンプユニットLAUが接続された構成を有している。このような場合においても、第8実施形態に係る半導体記憶装置1は、例えばグローバルビット線GBLを共有するローカルアンプユニットLAUを独立に制御することによって、グローバルビット線GBLを共有する複数のビット線BLに対してシリアルに読み出し動作を実行することが出来る。また、第8実施形態に係る半導体記憶装置1では、グローバルビット線GBLのピッチが第7実施形態よりも広い。つまり、第8実施形態に係る半導体記憶装置1は、第7実施形態よりもグローバルビット線GBLの配線容量及び配線抵抗を小さくすることが出来る。
[9]その他の変形例等
実施形態の半導体記憶装置は、メモリ部と、回路部とを含む。メモリ部は、第1及び第2メモリセルと、第1及び第2メモリセルにそれぞれ接続された第1及び第2ビット線と、第1及び第2ビット線にそれぞれ接続された第1及び第2接合金属と、を含む。回路部は、第1配線を含むセンスアンプ部と、第1配線と接続され且つ第1及び第2接合金属とそれぞれ対向する第3及び第4接合金属とを含む。回路部は、メモリ部と接合される。これにより、実施形態の半導体記憶装置は、消費電力を抑制し、且つ動作速度を向上させることが出来る。
実施形態の半導体記憶装置は、メモリ部と、回路部とを含む。メモリ部は、第1及び第2メモリセルと、第1及び第2メモリセルにそれぞれ接続された第1及び第2ビット線と、第1及び第2ビット線にそれぞれ接続された第1及び第2接合金属と、を含む。回路部は、第1配線を含むセンスアンプ部と、第1配線と接続され且つ第1及び第2接合金属とそれぞれ対向する第3及び第4接合金属とを含む。回路部は、メモリ部と接合される。これにより、実施形態の半導体記憶装置は、消費電力を抑制し、且つ動作速度を向上させることが出来る。
上記実施形態では、変換回路SDがセンスアンプ領域SRの端部に配置される場合について例示したが、これに限定されない。図40は、第1実施形態の変形例に係る半導体記憶装置1の備えるCMOSチップCCのセンスアンプ領域SRにおける平面レイアウトの一例を示している。図40に示すように、変換回路SDは、センスアンプ領域SRの中間部分、すなわちセンスアンプセットSASa及びSASb間に配置されても良い。この場合に、センスアンプモジュール14は、センスアンプセットSASa側に配置されたキャッシュメモリCMaと、センスアンプセットSASa側に配置されたキャッシュメモリCMbとを有していても良い。例えば、キャッシュメモリCMa内のラッチ回路XDLa<0>〜XDLa<m−1>は、センスアンプセットSASa側から変換回路SDに接続され、キャッシュメモリCMb内のラッチ回路XDLb<0>〜XDLb<m−1>は、センスアンプセットSASb側から変換回路SDに接続される。
上記実施形態では、同じセンスアンプグループSAGに含まれた複数のデータラッチユニットDLU及びラッチ回路XDLが、Y方向に並んでいる場合について例示したが、これに限定されない。同じセンスアンプグループSAGに含まれた複数のデータラッチユニットDLUは、X方向に並んでいても良い。同様に、同じセンスアンプグループSAGに含まれた複数のラッチ回路XDLは、X方向に並んでいても良い。また、センスアンプユニットSAUとラッチ回路XDLとの間には、演算回路が挿入されても良い。このような演算回路は、複数のセンスアンプグループSAGによって共有されても良い。各センスアンプグループSAGが含むセンスアンプユニットSAUやラッチ回路XDL等の数は、任意の個数に設計され得る。
上記実施形態は、可能な範囲で組み合わせることが可能である。例えば、第2実施形態はその他の実施形態と組み合わされても良く、第3〜第8実施形態のそれぞれにおいてY方向に延伸したビット線BLが3つ以上に分割されても良い。また、第4〜第8実施形態では、センスアンプモジュール14がデータラッチセットDLSを有する場合について例示したが、第4〜第8実施形態のそれぞれでは、センスアンプユニットSAUが第1実施形態と同様にラッチ回路ABL及びBDL等を含んでいても良い。
上記実施形態において、半導体記憶装置1の動作の説明に使用された各電圧は、あくまで一例である。各実施形態で説明する動作と同様の動作を実行することが可能であれば、使用される電圧値はその他の電圧値であっても良い。また、第4実施形態及び第7実施形態で説明された読み出し動作の処理タイミングは、あくまで一例である。各時刻における処理は、必ずしも同じタイミングで処理されていなくても良く、ずれていても良い。
上記実施形態において、メモリピラーMPは、複数のピラーがZ方向に2本以上連結された構造を有していても良い。また、メモリピラーMPは、選択ゲート線SGDに対応するピラーと、ワード線WLに対応するピラーとが連結された構造であっても良い。また、コンタクトCV、CP、CS、C0〜C3、V1、及びV2のそれぞれは、複数のコンタクトが連結された構造を有していても良い。この場合に、連結されたコンタクトの間に、配線層が挿入されても良い。メモリピラーMP、並びにコンタクトCV、CP、CS、C0〜C3、V1、及びV2のそれぞれは、テーパー形状又は逆テーパー形状を有していても良いし、中間部分が膨らんだ形状を有していても良い。同様に、スリットSLTがテーパー形状又は逆テーパー形状を有していても良いし、中間部分が膨らんだ形状を有していても良い。また、メモリピラーMPの断面構造が円形である場合について例示したが、メモリピラーMPの断面構造は楕円形であっても良く、任意の形状に設計され得る。
上記実施形態では、ワード線WL等の積層配線が引出領域HRにおいてY方向に段差を有する階段構造を形成する場合について例示したが、これに限定されない。例えば、積層されたワード線WL並びに選択ゲート線SGD及びSGSの端部は、X方向に段差が形成されても良い。引出領域HRにおける積層されたワード線WL並びに選択ゲート線SGD及びSGSの端部は、任意の列数の階段状に設計され得る。形成される階段構造は、選択ゲート線SGSと、ワード線WLと、選択ゲート線SGDとの間で異なっていても良い。
上記実施形態では、半導体記憶装置1がNAND型フラッシュメモリである場合について例示したが、上記実施形態における半導体記憶装置1の構造は、その他の記憶装置に対して適用されても良い。例えば、半導体記憶装置1は、メモリセルとして抵抗変化素子が使用された抵抗変化メモリであっても良い。少なくとも縦方向(例えばY方向)の配線を駆動する回路と、横方向(例えばX方向)の配線を駆動する回路とを有する記憶装置であれば、上記実施形態における半導体記憶装置1と同様の構造が適用され得、同様の効果を得ることが出来る。
本明細書において“接続”は、電気的に接続されている事を示し、例えば間に別の素子を介することを除外しない。“電気的に接続される”は、電気的に接続されたものと同様に動作することが可能であれば、絶縁体を介していても良い。“柱状”は、半導体記憶装置1の製造工程において形成されたホール内に設けられた構造体であることを示している。“H”レベルは、N型及びP型トランジスタがそれぞれオン状態及びオフ状態になる電圧に対応している。“L”レベルは、N型及びP型トランジスタがそれぞれオフ状態及びオン状態になる電圧である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体記憶装置、2…メモリコントローラ、10…メモリセルアレイ、11…コマンドレジスタ、12…アドレスレジスタ、13…シーケンサ、14…センスアンプモジュール、15…ドライバモジュール、16…ロウデコーダモジュール、20〜25…絶縁体層、30〜39…導電体層、40…半導体層、41…トンネル絶縁膜、42…絶縁膜、43…ブロック絶縁膜、50…半導体基板、51〜58,60…導電体層、M0〜M2,D0〜D3…配線層、C0〜C3,V1,V2,CT,CV…コンタクト、MR…メモリ領域、HR…引出領域、XR…転送領域、SR…センスアンプ領域、PERI…周辺回路領域、PR…パッド領域、BL…ビット線、WL…ワード線、SGD,SGS…選択ゲート線、BLK…ブロック、SU…ストリングユニット、MT…メモリセルトランジスタ、ST1,ST2…選択トランジスタ、SAU…センスアンプユニット、T0〜T9,T20,T21,T30,T31,T40〜T43,T50〜T57…トランジスタ、RD…ロウデコーダ、TR0〜TR17…トランジスタ、CG,SGDD,SGSD,USGD,USGS…信号線
Claims (10)
- 第1及び第2メモリセルと、前記第1及び第2メモリセルにそれぞれ接続された第1及び第2ビット線と、前記第1及び第2ビット線にそれぞれ接続された第1及び第2接合金属と、を含むメモリ部と、
第1配線を含むセンスアンプ部と、前記第1配線と接続され且つ前記第1及び第2接合金属とそれぞれ対向する第3及び第4接合金属とを含み、前記メモリ部と接合された回路部と、を備える、半導体記憶装置。 - 前記第1ビット線と前記第2ビット線とのそれぞれは、第1方向に延伸して設けられ、
前記メモリ部において、前記第1ビット線と前記第2ビット線とは、前記第1方向に並び且つ前記第1方向に離隔している、
請求項1に記載の半導体記憶装置。 - 前記回路部は、出力回路をさらに含み、
前記センスアンプ部は、前記出力回路と前記第1配線との間に接続された第1ラッチ回路と、前記第3接合金属と前記第1配線との間に接続された第1センスアンプと、前記第4接合金属と記第1配線との間に接続された第2センスアンプと、前記第1配線に接続された第3ラッチ回路とを含み、前記第3ラッチ回路は、前記第1センスアンプと前記第2センスアンプとによって共有される、
請求項1に記載の半導体記憶装置。 - 前記メモリ部は、第3メモリセルと、前記第3メモリセルに接続された第3ビット線と、前記第3ビット線に接続された第5接合金属と、をさらに含み、
前記回路部は、前記第1配線と前記第5接合金属との間に接続され且つ前記第5接合金属と対向する第6接合金属をさらに含む、
請求項1に記載の半導体記憶装置。 - 前記回路部は、前記第1ビット線に接続された第1ローカル増幅部と、前記第2ビット線に接続された第2ローカル増幅部と、前記第1ローカル増幅部と前記第2ローカル増幅部とのそれぞれに接続されたグローバルビット線と、をさらに含み、
前記センスアンプ部は、前記第1配線と前記グローバルビット線との間に接続される、
請求項1に記載の半導体記憶装置。 - 前記第1ローカル増幅部は、前記第1ビット線と前記グローバルビット線との間に接続された第1トランジスタと、前記グローバルビット線と接地線との間に接続され、且つゲートが前記第1ビット線と前記第1トランジスタとの間の第1ノードに接続された第2トランジスタとを含み、
前記第2ローカル増幅部は、前記第2ビット線と前記グローバルビット線との間に接続された第3トランジスタと、前記グローバルビット線と接地線との間に接続され、且つゲートが前記第2ビット線と前記第3トランジスタとの間の第2ノードに接続された第4トランジスタとを含む、
請求項5に記載の半導体記憶装置。 - 前記回路部は、読み出し動作を実行するコントローラをさらに含み、
前記第1ローカル増幅部は、前記第1ノードに接続された第5トランジスタをさらに含み、
前記第2ローカル増幅部は、前記第2ノードに接続された第6トランジスタをさらに含み、
前記第1メモリセルが選択された読み出し動作において、前記コントローラは、前記第6トランジスタを介して前記第2ビット線に接地電圧を印加し、
前記第2メモリセルが選択された読み出し動作において、前記コントローラは、前記第5トランジスタを介して前記第1ビット線に前記接地電圧を印加する、
請求項6に記載の半導体記憶装置。 - 前記第1ローカル増幅部は、前記第1ビット線と前記グローバルビット線との間に接続された第7トランジスタと、前記第1ビット線と電源線との間に接続された第8トランジスタと、前記第1ビット線と第1センスノードとの間に接続された第9トランジスタと、ゲートが前記第1センスノードに接続された第10トランジスタと、前記第10トランジスタと前記グローバルビット線との間に説属された第11トランジスタとを含み、
前記第2ローカル増幅部は、前記第2ビット線と前記グローバルビット線との間に接続された第12トランジスタと、前記第2ビット線と前記電源線との間に接続された第13トランジスタと、前記第1ビット線と第2センスノードとの間に接続された第14トランジスタと、ゲートが前記第2センスノードに接続された第15トランジスタと、前記第15トランジスタと前記グローバルビット線との間に説属された第16トランジスタとを含む、
請求項5に記載の半導体記憶装置。 - 前記回路部は、書き込み動作を実行するコントローラをさらに含み、
前記コントローラは、
前記第1メモリセルが選択された書き込み動作において、前記第7トランジスタと前記第12トランジスタとをそれぞれオン状態及びオフ状態に制御し、
前記第2メモリセルが選択された書き込み動作において、前記第7トランジスタと前記第12トランジスタとをそれぞれオフ状態及びオン状態に制御する、
請求項8に記載の半導体記憶装置。 - 前記メモリ部は、互いに離れて設けられた複数の第1導電体層と、前記複数の第1導電体層を貫通する第1ピラーと、互いに離れて設けられた複数の第2導電体層と、前記複数の第2導電体層を貫通する第2ピラーと、前記第1及び第2ピラーとそれぞれ接続された第3及び第4導電体層とを含み、
前記第1ピラーと前記第1導電体層との交差部分が前記第1メモリセルとして機能し、
前記第2ピラーと前記第2導電体層との交差部分が前記第2メモリセルとして機能し、
前記第3及び第4導電体層がそれぞれ前記第1及び第2ビット線として使用され、
前記第1接合金属と、前記第2接合金属と、前記第3接合金属と、前記第4接合金属とのそれぞれは、銅を含む、
請求項1に記載の半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019196382A JP2021072313A (ja) | 2019-10-29 | 2019-10-29 | 半導体記憶装置 |
TW109127916A TWI738467B (zh) | 2019-10-29 | 2020-08-17 | 半導體記憶裝置 |
CN202010830929.2A CN112750488B (zh) | 2019-10-29 | 2020-08-18 | 半导体存储装置 |
US17/008,452 US11282568B2 (en) | 2019-10-29 | 2020-08-31 | Semiconductor storage device having a memory unit bonded to a circuit unit and connected to each other by a plurality of bonding metals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019196382A JP2021072313A (ja) | 2019-10-29 | 2019-10-29 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021072313A true JP2021072313A (ja) | 2021-05-06 |
Family
ID=75586056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019196382A Pending JP2021072313A (ja) | 2019-10-29 | 2019-10-29 | 半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11282568B2 (ja) |
JP (1) | JP2021072313A (ja) |
CN (1) | CN112750488B (ja) |
TW (1) | TWI738467B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4231301A4 (en) * | 2020-09-18 | 2024-06-19 | Changxin Memory Technologies, Inc. | BITLINE SCANNING CIRCUIT AND MEMORY |
CN114203230B (zh) | 2020-09-18 | 2023-09-15 | 长鑫存储技术有限公司 | 一种列选择信号单元电路、位线感测电路及存储器 |
KR20220048747A (ko) * | 2020-10-13 | 2022-04-20 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템 |
KR20220102332A (ko) * | 2021-01-13 | 2022-07-20 | 삼성전자주식회사 | 도핑된 층간 절연층을 갖는 반도체 소자 |
US11705177B2 (en) * | 2021-03-12 | 2023-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor memory devices and methods of manufacturing thereof |
JP2022180178A (ja) * | 2021-05-24 | 2022-12-06 | キオクシア株式会社 | メモリシステム |
JP2022191973A (ja) * | 2021-06-16 | 2022-12-28 | キオクシア株式会社 | 半導体記憶装置 |
US11837269B2 (en) * | 2021-08-31 | 2023-12-05 | Micron Technology, Inc. | Deck-level signal development cascodes |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1226780C (zh) * | 2002-09-18 | 2005-11-09 | 南亚科技股份有限公司 | 检测半导体元件中位元线偏移的测试元件及测试方法 |
JP4709868B2 (ja) | 2008-03-17 | 2011-06-29 | 株式会社東芝 | 半導体記憶装置 |
JP5434127B2 (ja) * | 2009-02-20 | 2014-03-05 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
US7974124B2 (en) * | 2009-06-24 | 2011-07-05 | Sandisk Corporation | Pointer based column selection techniques in non-volatile memories |
JP5814867B2 (ja) * | 2012-06-27 | 2015-11-17 | 株式会社東芝 | 半導体記憶装置 |
JP2016062621A (ja) * | 2014-09-12 | 2016-04-25 | 株式会社東芝 | 半導体記憶装置 |
US10892269B2 (en) * | 2014-09-12 | 2021-01-12 | Toshiba Memory Corporation | Semiconductor memory device having a bonded circuit chip including a solid state drive controller connected to a control circuit |
JP6490018B2 (ja) * | 2016-02-12 | 2019-03-27 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP6659478B2 (ja) * | 2016-06-17 | 2020-03-04 | キオクシア株式会社 | 半導体記憶装置 |
JP2018045741A (ja) | 2016-09-12 | 2018-03-22 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
CN113660439A (zh) * | 2016-12-27 | 2021-11-16 | 株式会社半导体能源研究所 | 摄像装置及电子设备 |
JP2019057532A (ja) * | 2017-09-19 | 2019-04-11 | 東芝メモリ株式会社 | 半導体メモリ |
US10283493B1 (en) * | 2018-01-17 | 2019-05-07 | Sandisk Technologies Llc | Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof |
US10510738B2 (en) * | 2018-01-17 | 2019-12-17 | Sandisk Technologies Llc | Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof |
WO2020014976A1 (en) * | 2018-07-20 | 2020-01-23 | Yangtze Memory Technologies Co., Ltd. | Methods for forming three-dimensional memory devices |
US10734080B2 (en) * | 2018-12-07 | 2020-08-04 | Sandisk Technologies Llc | Three-dimensional memory device containing bit line switches |
US10854619B2 (en) * | 2018-12-07 | 2020-12-01 | Sandisk Technologies Llc | Three-dimensional memory device containing bit line switches |
US10665581B1 (en) * | 2019-01-23 | 2020-05-26 | Sandisk Technologies Llc | Three-dimensional semiconductor chip containing memory die bonded to both sides of a support die and methods of making the same |
US10741535B1 (en) * | 2019-02-14 | 2020-08-11 | Sandisk Technologies Llc | Bonded assembly containing multiple memory dies sharing peripheral circuitry on a support die and methods for making the same |
JP2020178010A (ja) | 2019-04-17 | 2020-10-29 | キオクシア株式会社 | 半導体記憶装置 |
US11024385B2 (en) * | 2019-05-17 | 2021-06-01 | Sandisk Technologies Llc | Parallel memory operations in multi-bonded memory device |
US10847523B1 (en) * | 2019-07-03 | 2020-11-24 | Macronix International Co., Ltd. | Stacked memory and ASIC device |
US11011209B2 (en) * | 2019-10-01 | 2021-05-18 | Sandisk Technologies Llc | Three-dimensional memory device including contact-level bit-line-connection structures and methods of making the same |
-
2019
- 2019-10-29 JP JP2019196382A patent/JP2021072313A/ja active Pending
-
2020
- 2020-08-17 TW TW109127916A patent/TWI738467B/zh active
- 2020-08-18 CN CN202010830929.2A patent/CN112750488B/zh active Active
- 2020-08-31 US US17/008,452 patent/US11282568B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TWI738467B (zh) | 2021-09-01 |
CN112750488A (zh) | 2021-05-04 |
CN112750488B (zh) | 2023-12-26 |
TW202117723A (zh) | 2021-05-01 |
US11282568B2 (en) | 2022-03-22 |
US20210125660A1 (en) | 2021-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112750488B (zh) | 半导体存储装置 | |
JP7520494B2 (ja) | 半導体記憶装置 | |
CN108055873B (zh) | 半导体存储装置 | |
JP5814867B2 (ja) | 半導体記憶装置 | |
JP7414411B2 (ja) | 半導体記憶装置 | |
US11889699B2 (en) | Semiconductor memory device with a plurality of sense ampilifers overlapping a plurality of metal joints | |
US9263144B2 (en) | Semiconductor memory device | |
JP2013004778A (ja) | 半導体記憶装置 | |
JP2020145372A (ja) | 半導体記憶装置 | |
JP2019212350A (ja) | 半導体メモリ | |
JP2022020287A (ja) | 半導体記憶装置 | |
JP2021012752A (ja) | 半導体記憶装置 | |
WO2021191951A1 (ja) | 半導体記憶装置 | |
TWI806090B (zh) | 半導體記憶裝置 | |
EP4294149A1 (en) | Semiconductor memory device | |
TWI841842B (zh) | 半導體記憶裝置 | |
US20230298673A1 (en) | Memory device | |
JP2024030086A (ja) | メモリデバイス | |
JP2020144966A (ja) | 半導体記憶装置 |