JP2021061720A - 電源装置及び画像形成装置 - Google Patents
電源装置及び画像形成装置 Download PDFInfo
- Publication number
- JP2021061720A JP2021061720A JP2019186160A JP2019186160A JP2021061720A JP 2021061720 A JP2021061720 A JP 2021061720A JP 2019186160 A JP2019186160 A JP 2019186160A JP 2019186160 A JP2019186160 A JP 2019186160A JP 2021061720 A JP2021061720 A JP 2021061720A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- terminal
- supply device
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Fixing For Electrophotography (AREA)
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】交流電源の電圧検知の精度を向上させること。【解決手段】ダイオードブリッジ103及び平滑コンデンサ104と、1次巻線Np及び2次巻線Nsを有するトランス108と、電圧Vdcのトランス108への供給をオン又はオフするスイッチング動作を行うFET107と、スイッチング動作を制御する電源制御IC400と、を備え、2次巻線Nsに誘起された電圧に応じた電力を負荷158に供給する電源装置100であって、2次側に設けられ、交流電源101の交流電圧Vacを検知する電圧検知部210と、交流電圧Vacのゼロクロスを検知するゼロクロス回路300と、ゼロクロス回路300による検知結果に基づいて、電圧検知部210により検知した交流電圧を補正するCPU500と、を備える。【選択図】図1
Description
本発明は、電源装置及び画像形成装置に関し、特に、交流電源の交流電圧を検知する技術に関する。
回路の保護などを目的として交流電源の交流電圧を検知するために、フライバック方式のスイッチング電源において、2次側ブリッジダイオードのアノード電圧波形から交流電源の電圧値を検出する方式がある(例えば、特許文献1参照)。
しかしながら、従来例では、負荷電流が大きい場合において電圧の検知誤差が大きくなるおそれがある。
本発明は、このような状況のもとでなされたもので、交流電源の電圧検知の精度を向上させることを目的とする。
上述した課題を解決するために、本発明は、以下の構成を備える。
(1)交流電源の交流電圧を整流平滑し第1の直流電圧を出力する整流平滑手段と、1次巻線及び2次巻線を有するトランスと、前記整流平滑手段から出力された前記第1の直流電圧の前記トランスへの供給をオン又はオフするスイッチング動作を行うスイッチング素子と、前記スイッチング動作を制御する第1の制御手段と、を備え、前記2次巻線に誘起された電圧に応じた電力を負荷に供給する電源装置であって、2次側に設けられ、交流電源の交流電圧を検知する電圧検知手段と、前記交流電圧のゼロクロスを検知するゼロクロス検知手段と、前記ゼロクロス検知手段による検知結果に基づいて、前記電圧検知手段により検知した交流電圧を補正する第2の制御手段と、を備えることを特徴とする電源装置。
(2)交流電源の交流電圧を整流平滑し第1の直流電圧を出力する整流平滑手段と、1次巻線及び2次巻線を有するトランスと、前記整流平滑手段から出力された前記第1の直流電圧の前記トランスへの供給をオン又はオフするスイッチング動作を行うスイッチング素子と、前記スイッチング動作を制御する第1の制御手段と、を備え、前記2次巻線に誘起された電圧に応じた電力を負荷に供給する電源装置であって、1次側に設けられ、交流電源の交流電圧を検知する電圧検知手段と、前記交流電圧のゼロクロスを検知するゼロクロス検知手段と、を備え、前記第1の制御手段は、前記ゼロクロス検知手段による検知結果に基づいて、前記電圧検知手段により検知した交流電圧を補正することを特徴とする電源装置。
(3)交流電源の交流電圧を整流平滑し第1の直流電圧を出力する整流平滑手段と、1次巻線及び2次巻線を有するトランスと、前記整流平滑手段から出力された前記第1の直流電圧の前記トランスへの供給をオン又はオフするスイッチング動作を行うスイッチング素子と、前記スイッチング動作を制御する第1の制御手段と、を備え、前記2次巻線に誘起された電圧に応じた電力を負荷に供給する電源装置であって、1次側に設けられ、交流電源の交流電圧を検知する電圧検知手段と、前記交流電圧のゼロクロスを検知するゼロクロス検知手段と、を備え、前記第1の制御手段は、前記電圧検知手段により検知した交流電圧を補正し、前記ゼロクロス検知手段による検知結果に基づいて、前記第1の制御手段により補正された交流電圧の情報が伝達される第2の制御手段を備えることを特徴とする電源装置。
(4)感光体と、前記感光体上の静電潜像をトナーにより現像しトナー像を形成する現像手段と、トナー像を記録材に転写する転写手段と、記録材上の未定着のトナー像を定着する定着手段と、前記(1)から前記(3)のいずれか1項に記載の電源装置と、を備えることを特徴とする画像形成装置。
本発明によれば、交流電源の電圧検知の精度を向上させることができる。
以下に、図面を参照して本発明の実施の形態について詳細に説明する。
実施例1では、電源装置は1次側の平滑コンデンサの電圧に相似な電圧を検出する電圧検知部を備える。CPUは交流電源のゼロクロスを検出するゼロクロス回路で検知してから、交流電源の電圧最大値となる位相において、平滑コンデンサの電圧に相似な電圧を検知する。CPUは検知した電圧から交流電源の電圧実効値を算出する。
[電源装置]
実施例1では2次側に設けられた商用電源等の交流電源の電圧検知手段とゼロクロス検知手段とを用いて交流電源の電圧検知結果を補正する例について説明する。図1(a)は実施例1の電源装置100を示す回路図である。なお、図1等のGNDはグランドを意味する。電源装置100において、出力電圧Vout及び出力電圧Vout2を制御する構成について説明する。第1の制御手段である電源制御IC400は、周波数固定、オン幅制御のフライバック方式のスイッチング電源制御用のICであり、スイッチング動作を制御する。電源制御IC400の各端子の簡単な機能は次のとおりである。ST端子は電源制御IC400の起動端子である。Vcc端子は電源制御IC400の電源電圧の入力端子であり、Vcc端子の両端電圧(以降、コンデンサ110の両端電圧をVccとする)を入力する端子である。ST端子又はVcc端子に入力される電圧は、制御部やスイッチング素子である電界効果トランジスタ(以下、FETとする)107の駆動部の電圧として使用される。
実施例1では2次側に設けられた商用電源等の交流電源の電圧検知手段とゼロクロス検知手段とを用いて交流電源の電圧検知結果を補正する例について説明する。図1(a)は実施例1の電源装置100を示す回路図である。なお、図1等のGNDはグランドを意味する。電源装置100において、出力電圧Vout及び出力電圧Vout2を制御する構成について説明する。第1の制御手段である電源制御IC400は、周波数固定、オン幅制御のフライバック方式のスイッチング電源制御用のICであり、スイッチング動作を制御する。電源制御IC400の各端子の簡単な機能は次のとおりである。ST端子は電源制御IC400の起動端子である。Vcc端子は電源制御IC400の電源電圧の入力端子であり、Vcc端子の両端電圧(以降、コンデンサ110の両端電圧をVccとする)を入力する端子である。ST端子又はVcc端子に入力される電圧は、制御部やスイッチング素子である電界効果トランジスタ(以下、FETとする)107の駆動部の電圧として使用される。
SW端子はFET107をオンオフするための、ゲート駆動信号を出力する端子である。FB端子は出力電圧Voutを制御するための信号が入力される端子である。CS1端子はトランス108及びFET107のドレイン端子に流れる電流を検出する端子である。
交流電源101の交流電圧(以降、Vacとする)はブリッジダイオード103によって整流され、平滑コンデンサ104によって平滑され、略直流電圧となる。以下、平滑コンデンサ104の両端の電圧を第1の直流電圧であるVdcとする。ブリッジダイオード103及び平滑コンデンサ104は、整流平滑手段として機能する。また、電圧Vdcの低電位側をDCLとする。ヒューズ102は異常時の保護用ヒューズである。電圧Vdcが平滑コンデンサ104に充電されると、電流制限抵抗105を介してST端子に電力が供給される。ST端子は起動回路(不図示)を介して電源制御IC400内でVcc端子に接続されており、Vcc端子の電圧値が所定の電圧値(ここでは15Vとする)になると、電源制御IC400は動作を開始する。起動回路は電源制御IC400が最初に動作するために機能する回路であり、後述するFET107のスイッチング動作により発生した電力を用いて、電源制御IC400は継続して動作する。
電流検出部600はFET107に流れる電流を電流検出抵抗601によって電圧に変換し、電源制御IC400のCS1端子へ入力する。CS1端子の電圧(以下、CS1端子電圧という)はFET107に流れる電流に比例した電圧となる。電源制御IC400が起動すると、SW端子からハイレベルの電圧(ここでは10Vとする)が出力され、抵抗106を介してFET107のゲート端子に出力され、FET107を導通状態(オン閾値を5Vとする)にする。FET107が導通状態になると、1次巻線Npに電圧Vdcが印加される。このとき2次巻線Nsにも電圧が誘起されるものの、ダイオード151のアノード側を負とする電圧であるため2次側には電圧は伝達されない。1次巻線Npを流れる電流はトランス108の励磁電流として供給され、トランス108には励磁電流の2乗に比例したエネルギーが蓄積される。また1次側の補助巻線Nb1にはダイオード109のアノード側を正とする電圧が誘起され、ダイオード109を介してコンデンサ110を充電し、電源制御IC400を継続して動作させるための電力をVcc端子へ供給する。
次に、FB端子の電圧(以下、FB端子電圧という)とCS1端子電圧とが一致すると、電源制御IC400はSW端子からローレベルの電圧(ここでは0.3Vとする)をFET107のゲート端子に出力する。これにより、FET107のゲート端子の電圧がオフ閾値よりも低くなり(オフ閾値3Vとする)、FET107は導通状態から非導通状態となる。FET107が非導通状態になると、トランス108の各巻線にはFET107の導通時とは逆極性の電圧が誘起され、2次巻線Nsにはダイオード151のアノード側を正とする電圧が誘起され、ダイオード151が導通状態となる。そして、トランス108に蓄積されたエネルギーが、ダイオード151、平滑コンデンサ152を介して整流平滑され、直流電圧の出力電圧Voutとして出力され、負荷158に供給される。
(出力電圧の制御)
出力電圧Voutの制御は、以下のように行われる。ここでシャントレギュレータ155の内部の基準電圧をVrefとし、抵抗156の抵抗値をR1、抵抗157の抵抗値をR2とする。出力電圧Voutを抵抗156と抵抗157で分圧した電圧がシャントレギュレータ155のREF端子に入力される。REF端子の電圧をREF端子電圧という。シャントレギュレータ155では、REF端子電圧に応じたフィードバック信号が生成され、フォトカプラ154を介して電源制御IC400のFB端子へ電圧としてフィードバックされる。抵抗153はフォトカプラ154に流れる電流を制限するための抵抗であり、コンデンサ111はFB端子電圧を充電するためのコンデンサである。電源制御IC400は、FB端子電圧に基づいてFET107のスイッチング動作の制御を行い、出力電圧Voutが、以下の式(1)で示す値となるように定電圧制御を行う。
ここで、Vref=2.4[V]、R1=18[kΩ]、R2=2[kΩ]とすると、Vout=24[V]となる。
出力電圧Voutの制御は、以下のように行われる。ここでシャントレギュレータ155の内部の基準電圧をVrefとし、抵抗156の抵抗値をR1、抵抗157の抵抗値をR2とする。出力電圧Voutを抵抗156と抵抗157で分圧した電圧がシャントレギュレータ155のREF端子に入力される。REF端子の電圧をREF端子電圧という。シャントレギュレータ155では、REF端子電圧に応じたフィードバック信号が生成され、フォトカプラ154を介して電源制御IC400のFB端子へ電圧としてフィードバックされる。抵抗153はフォトカプラ154に流れる電流を制限するための抵抗であり、コンデンサ111はFB端子電圧を充電するためのコンデンサである。電源制御IC400は、FB端子電圧に基づいてFET107のスイッチング動作の制御を行い、出力電圧Voutが、以下の式(1)で示す値となるように定電圧制御を行う。
(DCDCコンバータ)
図1(b)は出力電圧Voutから出力電圧Vout2を生成するDCDCコンバータ165を示す回路図である。出力電圧VoutはDCDCコンバータ165のVIN端子に入力され、VOUT端子からコイル168を介して出力電圧Vout2が出力される。DCDCコンバータ165は、スイッチング動作を行うFETが内蔵されたコントローラICである。DCDCコンバータ165のVIN端子へ入力電圧が印加されると、出力電圧Vout2を抵抗166及び抵抗167で分圧した電圧がFB端子に入力される。DCDCコンバータ165は、FB端子に入力された電圧とDCDCコンバータ165内部のリファレンス電圧とを比較し、出力電圧Vout2が所定電圧になるように内部のFET(不図示)のスイッチング動作を制御する。DCDCコンバータ165内部のFETのスイッチング動作による電圧は、OUT端子から出力され、平滑用のコイル168及び平滑コンデンサ169によって直流化される。出力電圧Vout2は、DCDCコンバータ165内部のリファレンス電圧をVfb、抵抗166及び抵抗167の抵抗値をそれぞれR166及びR167とすると、以下の式(2)で示す値となるように定電圧制御される。
ここで、Vfb=0.8[V]、R166=33[kΩ]、R167=10[kΩ]とすると、Vout2=3.44[V]となる。以降、出力電圧Vout=24[V]、出力電圧Vout2=3.44[V]とする。交流電源101の交流電圧Vac(とりわけVacが正弦波の場合の電圧実効値)を検知する構成について説明する。
図1(b)は出力電圧Voutから出力電圧Vout2を生成するDCDCコンバータ165を示す回路図である。出力電圧VoutはDCDCコンバータ165のVIN端子に入力され、VOUT端子からコイル168を介して出力電圧Vout2が出力される。DCDCコンバータ165は、スイッチング動作を行うFETが内蔵されたコントローラICである。DCDCコンバータ165のVIN端子へ入力電圧が印加されると、出力電圧Vout2を抵抗166及び抵抗167で分圧した電圧がFB端子に入力される。DCDCコンバータ165は、FB端子に入力された電圧とDCDCコンバータ165内部のリファレンス電圧とを比較し、出力電圧Vout2が所定電圧になるように内部のFET(不図示)のスイッチング動作を制御する。DCDCコンバータ165内部のFETのスイッチング動作による電圧は、OUT端子から出力され、平滑用のコイル168及び平滑コンデンサ169によって直流化される。出力電圧Vout2は、DCDCコンバータ165内部のリファレンス電圧をVfb、抵抗166及び抵抗167の抵抗値をそれぞれR166及びR167とすると、以下の式(2)で示す値となるように定電圧制御される。
[電圧検知部]
図1(a)において、2次側に配置された電圧検知手段である電圧検知部210及び第2の制御手段であるCPU500によって交流電圧Vacを検知する。FET107の導通時は、トランス108の1次巻線Npに電圧Vdcが印加されるため、2次側の補助巻線Nb2にダイオード211のアノード側を正とする電圧が誘起される。このときダイオード211を介してコンデンサ212が充電され、誘起された電圧が平滑される。コンデンサ212の電圧(以降Vmon2とする)は、CPU500のVmon2端子(ADポート)に入力されている。このため、CPU500は、Vmon2端子に入力されたコンデンサ212の電圧Vmon2をアナログ−デジタル(AD)変換することによりVmon2端子の電圧値を検知することが可能となる。以下、Vmon2端子の電圧を電圧Vmon2とする。
図1(a)において、2次側に配置された電圧検知手段である電圧検知部210及び第2の制御手段であるCPU500によって交流電圧Vacを検知する。FET107の導通時は、トランス108の1次巻線Npに電圧Vdcが印加されるため、2次側の補助巻線Nb2にダイオード211のアノード側を正とする電圧が誘起される。このときダイオード211を介してコンデンサ212が充電され、誘起された電圧が平滑される。コンデンサ212の電圧(以降Vmon2とする)は、CPU500のVmon2端子(ADポート)に入力されている。このため、CPU500は、Vmon2端子に入力されたコンデンサ212の電圧Vmon2をアナログ−デジタル(AD)変換することによりVmon2端子の電圧値を検知することが可能となる。以下、Vmon2端子の電圧を電圧Vmon2とする。
また電圧Vmon2は電圧Vdcの巻数比に比例した電圧となるため、CPU500は電圧Vmon2に基づいて電圧Vdcを推測することが可能となる。ここで、補助巻線Nb2の巻数をNb2とし、1次巻線Npの巻数をNpとすると、巻数比は、Nb2/Npである。また、コンデンサ212の容量を調整することでCPU500のVmon2端子に入力される電圧の波形を電圧Vdcと相似した波形にする。
[負荷電流が小さい(低い)状態での各電圧の波形]
図2は負荷158の消費電力(以降、負荷電流ともいう)が低い(小さい)状態における、交流電圧Vacの検知に係る電流/電圧波形を示す図であり、横軸はいずれも時間tを示す。(i)は交流電圧Vacの波形を一点鎖線で示し、電圧Vdcの波形を実線で示す。(ii)はCPU500のVmon2端子に入力される電圧の波形を示す。(iii)は電流I(Vdc)の波形を示す。ここで、電流I(Vdc)は図1(a)中の電圧Vdc部に矢印で示した電流であり、平滑コンデンサ104の充電時に電流が流れる。なお、図2中、負荷電流が全くない場合の電圧Vdcの波形を(i)に電圧Vtgtとして二点鎖線で示している。電圧Vtgtは、言い換えれば、交流電源Vacが正弦波の最大値で平滑されたときの電圧Vdcの波形に等しい。
図2は負荷158の消費電力(以降、負荷電流ともいう)が低い(小さい)状態における、交流電圧Vacの検知に係る電流/電圧波形を示す図であり、横軸はいずれも時間tを示す。(i)は交流電圧Vacの波形を一点鎖線で示し、電圧Vdcの波形を実線で示す。(ii)はCPU500のVmon2端子に入力される電圧の波形を示す。(iii)は電流I(Vdc)の波形を示す。ここで、電流I(Vdc)は図1(a)中の電圧Vdc部に矢印で示した電流であり、平滑コンデンサ104の充電時に電流が流れる。なお、図2中、負荷電流が全くない場合の電圧Vdcの波形を(i)に電圧Vtgtとして二点鎖線で示している。電圧Vtgtは、言い換えれば、交流電源Vacが正弦波の最大値で平滑されたときの電圧Vdcの波形に等しい。
(iv)は電圧Zerox2の波形を示す。ここで、電圧Zerox2は、CPU500のZerox2端子の電圧である。ゼロクロス検知手段であるゼロクロス(Zeroxと図示)回路300により交流電圧Vacが0V付近となるタイミングでフォトカプラ115がオン又はオフされ、ゼロクロス回路300の検知結果であるゼロクロス情報はCPU500に伝達される。また、グラフ横軸に付したT1〜T4は所定のタイミングを示す。
(Zerox2端子の電圧波形)
電圧Zerox2の波形について説明する。実施例1では、交流電圧Vacがプラスからマイナスに遷移する際にフォトカプラ115がオンし、マイナスからプラスに遷移する際にフォトカプラ115がオフする例で説明する。ゼロクロス回路300の詳細な回路は省略する。図2のタイミングT1で交流電圧Vacがマイナスからプラスに遷移すると、フォトカプラ115がオフする。このため、2次側ではフォトカプラ115のフォトトランジスタ115tはオフ状態となり、出力電圧Vout2が抵抗164を介してCPU500のZerox2端子に供給される。このときZerox2端子の電圧はハイレベル(Hiと図示)(ここでは3.44[V])となる。
電圧Zerox2の波形について説明する。実施例1では、交流電圧Vacがプラスからマイナスに遷移する際にフォトカプラ115がオンし、マイナスからプラスに遷移する際にフォトカプラ115がオフする例で説明する。ゼロクロス回路300の詳細な回路は省略する。図2のタイミングT1で交流電圧Vacがマイナスからプラスに遷移すると、フォトカプラ115がオフする。このため、2次側ではフォトカプラ115のフォトトランジスタ115tはオフ状態となり、出力電圧Vout2が抵抗164を介してCPU500のZerox2端子に供給される。このときZerox2端子の電圧はハイレベル(Hiと図示)(ここでは3.44[V])となる。
一方、タイミングT4で交流電圧Vacがプラスからマイナスに遷移すると、電流制限用の抵抗114を介してフォトカプラ115のフォトダイオード115dに電流が流れる。このため、2次側ではフォトカプラ115のフォトトランジスタ115tはオン状態となり、CPU500のZerox2端子の電圧はローレベル(Loと図示)(ここでは0.1[V]とする)となる。以降、Zerox2端子の電圧は上述した動作が繰り返されることによって図2(iv)のような波形となる。CPU500は、Zerox2端子の電圧の変化(エッジの立ち上がり又は立ち下がり)を検出することにより、交流電圧Vacのゼロクロスを検出することが可能となる。
ここで、交流電圧Vacが歪みのない正弦波であると仮定した場合、電圧Vtgt[V]と交流電圧Vacの実効電圧値(以下、Vac_rms[V]とする)には、以下の式(3)で表される関係がある。ここでブリッジダイオード103の順方向電圧をVfとすると、順方向電圧Vfは無視している。
よって、電圧Vtgtを検知できれば、交流電圧Vacの実効電圧値Vac_rmsを算出することが可能となる。
CPU500は、式(3)と式(4)とからVmon2端子の電圧を検知することで、電圧Vdc及び実効電圧値Vac_rmsを推測することが可能となる。この場合、理想的な電圧Vdcである電圧Vtgtと実際の電圧Vdcとの差が実効電圧値Vac_rmsを検知する上での誤差となる。このため、電圧Vdcが電圧Vtgtに近い値を検知できれば、CPU500は実効電圧値Vac_rmsを精度良く検知することが可能となる。
(電圧リプル)
電圧Vdc又はVmon2端子の電圧に発生する電圧リプルについて図2を用いて説明する。タイミングT1からタイミングT2の期間は、負荷電流に応じて、平滑コンデンサ104から電荷が後段の素子等(トランス108や負荷158など)へ供給されている期間である。このため、図2(i)に示すように、時間と共に電圧Vdcが下がっている。一方、同じ期間において、交流電圧Vacは正弦波の脈流電圧であり、図2(i)に示すように、時間と共に電圧が高くなっていく。タイミングT2は、交流電圧Vacが電圧Vdcよりも高くなるタイミングである(Vac>Vdc)。なお、ブリッジダイオード103の順方向電圧Vfは説明の便宜上無視している。このとき、ブリッジダイオード103を介して平滑コンデンサ104に電流が供給され始める。よって電圧Vdc及びVmon2端子の電圧は上昇していく。
電圧Vdc又はVmon2端子の電圧に発生する電圧リプルについて図2を用いて説明する。タイミングT1からタイミングT2の期間は、負荷電流に応じて、平滑コンデンサ104から電荷が後段の素子等(トランス108や負荷158など)へ供給されている期間である。このため、図2(i)に示すように、時間と共に電圧Vdcが下がっている。一方、同じ期間において、交流電圧Vacは正弦波の脈流電圧であり、図2(i)に示すように、時間と共に電圧が高くなっていく。タイミングT2は、交流電圧Vacが電圧Vdcよりも高くなるタイミングである(Vac>Vdc)。なお、ブリッジダイオード103の順方向電圧Vfは説明の便宜上無視している。このとき、ブリッジダイオード103を介して平滑コンデンサ104に電流が供給され始める。よって電圧Vdc及びVmon2端子の電圧は上昇していく。
タイミングT3は、交流電圧Vacが電圧Vdcよりも低い電圧になった状態であり(Vdc>Vac)、ブリッジダイオード103を介して平滑コンデンサ104に電流が供給されなくなる。平滑コンデンサ104から放電が開始されるタイミングである。タイミングT3からタイミングT4の期間は、平滑コンデンサ104から電荷が後段(トランス108や負荷158など)へ供給されている期間であるため、図2(i)に示すように、時間と共に電圧Vdcが下がっている。負荷電流が同じ場合、Zerox2端子の電圧を除くと、以降は、T4=T1として、同じ波形が繰り返される。
[負荷電流が大きい状態での各電圧の波形]
図3は、図2と比べて電流I(Vdc)が大きくなった場合の各波形を示しており、(i)〜(iv)は図2と同様の波形を示している。なお、(i)には交流電圧Vacの全波整流の波形を点線(Vrec)で示している。平滑コンデンサ104の容量等その他の条件は同じである。Zerox2端子の電圧の波形は図2と同じである。このとき、負荷電流が大きいため、タイミングT1からタイミングT2の期間、及び、タイミングT3からタイミングT4の期間における電圧Vdcの下がる傾きが図2に比べて大きくなる。このため、電圧Vdcのリプル電圧が図2に比べて大きくなっている。これによりタイミングT2(Vac>Vdcとなるタイミング)が図2のタイミングT2に比べて早くなるので、電流I(Vdc)の導通角が広くなる。
図3は、図2と比べて電流I(Vdc)が大きくなった場合の各波形を示しており、(i)〜(iv)は図2と同様の波形を示している。なお、(i)には交流電圧Vacの全波整流の波形を点線(Vrec)で示している。平滑コンデンサ104の容量等その他の条件は同じである。Zerox2端子の電圧の波形は図2と同じである。このとき、負荷電流が大きいため、タイミングT1からタイミングT2の期間、及び、タイミングT3からタイミングT4の期間における電圧Vdcの下がる傾きが図2に比べて大きくなる。このため、電圧Vdcのリプル電圧が図2に比べて大きくなっている。これによりタイミングT2(Vac>Vdcとなるタイミング)が図2のタイミングT2に比べて早くなるので、電流I(Vdc)の導通角が広くなる。
図2のように負荷電流が少ない状態においては、どのタイミングでVmon2端子の電圧を検知しても誤差はほとんどない。一方、図3のように負荷電流が大きい状態においては、交流電源101の交流電圧Vacの周期のどのタイミングでVmon2端子の電圧を検知するかによって、交流電圧Vacの検知誤差が大きくなり、この誤差が無視できなくなる。
ここで、実効電圧値Vac_rms=100[V]、交流電源101の周波数50[Hz]、平滑コンデンサ104の容量C104=1000[μF]、1次側の消費電力200[W]とする。また、計算の簡略化のため交流電源101から平滑コンデンサ104の損失がないものと仮定とする。例えばシミュレーションの一例によると、電圧Vdcのリプル電圧をVripとすると、Vrip=約11Vとなる。一方、電圧Vtgtは式(3)からVtgt=141Vである。このため、Vmon2端子の電圧を検知するタイミングによっては、CPU500は、約130V(=141V−11V)と検知してしまう可能性がある。以降は特に記載がない限り、この条件で説明を行う。
[交流電圧Vacの検知]
交流電源101の交流電圧Vacを精度よく検知する構成について、図1(a)(b)、図3を用いて説明する。1次巻線Npの巻数を120[T]、補助巻線Nb2の巻数を2[T]とする。検知したい交流電圧Vacの範囲を実効電圧値Vac_rms=60[V]〜140[V]とする。Vmon2端子の電圧の取りうる範囲は、式(4)から、およそ1.41[V]〜3.30[V]となる。
交流電源101の交流電圧Vacを精度よく検知する構成について、図1(a)(b)、図3を用いて説明する。1次巻線Npの巻数を120[T]、補助巻線Nb2の巻数を2[T]とする。検知したい交流電圧Vacの範囲を実効電圧値Vac_rms=60[V]〜140[V]とする。Vmon2端子の電圧の取りうる範囲は、式(4)から、およそ1.41[V]〜3.30[V]となる。
DCDCコンバータ165の出力電圧Vout2=3.44[V]、AD変換の範囲を0[V]〜Vout2[V]とすると、AD変換の範囲内にVmon2端子の電圧の取りうる値(1.41V〜3.3V)が収まっている。また、電源装置100の構成によってはVmon2端子の電圧を出力電圧Vout2の範囲内にできない場合もある。そのような場合は、適宜、電圧検知部210のコンデンサ212の電圧を抵抗分圧するなどして、Vmon2端子の電圧が出力電圧Vout2の範囲内に収まるように変更すればよい。
(負荷電流が大きい場合の電圧検知)
負荷電流が大きい場合の交流電圧Vacの電圧検知方法を説明する。CPU500はZerox2端子の電圧の立ち上がりエッジを検知したタイミングT1から所定の時間が経過したタイミングT3(Vdc>Vacとなるタイミング)にてVmon2端子の電圧をAD変換する、言い換えればVmon2電圧を検知する。これにより、CPU500は、およそ電圧Vtgtとなっている電圧Vdcを検知することが可能となる。
負荷電流が大きい場合の交流電圧Vacの電圧検知方法を説明する。CPU500はZerox2端子の電圧の立ち上がりエッジを検知したタイミングT1から所定の時間が経過したタイミングT3(Vdc>Vacとなるタイミング)にてVmon2端子の電圧をAD変換する、言い換えればVmon2電圧を検知する。これにより、CPU500は、およそ電圧Vtgtとなっている電圧Vdcを検知することが可能となる。
タイミングT3は負荷電流や実効電圧値Vac_rmsによって多少異なるものの、ゼロクロスを基準として交流電圧Vacの位相90°付近で読めば誤差はほとんどない。このような条件における電圧Vdcの検知誤差は2[V]程度である。また精度よく電圧を検知したい条件におけるタイミングT3を、電源装置100の製造時に電源装置100が備えるメモリ等の記憶手段にあらかじめ記憶しておき、記憶したタイミングを用いて検知するということも可能である。例えば、先の条件においてタイミングT3はおよそ位相103°のタイミングである。位相103°は、交流電圧の位相の中で、電圧Vdc(第1の直流電圧)と電圧Vtgt(負荷158に電流が流れないときの電圧Vdc)との差分が最も小さくなる位相である。ここで、回路インピーダンスによる電圧ドロップはほぼ無いものとして簡略化している。また負荷電流を予め定めて、電圧を検知する位相を決めてもよい。
このように、CPU500は、電圧Vdcと電圧Vtgtとの差が小さくなっている所定の位相においてVmon2端子の電圧を検知する。CPU500は、検知したVmon2端子の電圧を用いて式(4)から電圧Vdcを求め、電圧Vdcを電圧Vtgtに置き換えて式(3)から実効電圧値Vac_rmsを求める。言い換えれば、CPU500は、Vmon2端子の電圧を検知する位相を所定の位相にするように補正を行っているともいえる。
[電圧検知部により検知した交流電圧の使用方法]
電圧検知部210を用いてCPU500が検知した交流電圧Vacの使用方法としての一例を説明する。例えば上述した交流電圧Vacの検知方法によって過小電圧を検知した場合、CPU500は電源制御IC400のスイッチング動作を停止させる。これにより、負荷電流が大きい状態が継続することによる、電源装置100の素子(例えばFET107)の熱破壊を防止する。停止の方法としては、例えば電源制御IC400には保護機能(不図示)を備えている場合が多いので、CPU500は保護機能が働くような信号を送出する、又は強制的にFET107をオフさせるなどの対応が考えられる。
電圧検知部210を用いてCPU500が検知した交流電圧Vacの使用方法としての一例を説明する。例えば上述した交流電圧Vacの検知方法によって過小電圧を検知した場合、CPU500は電源制御IC400のスイッチング動作を停止させる。これにより、負荷電流が大きい状態が継続することによる、電源装置100の素子(例えばFET107)の熱破壊を防止する。停止の方法としては、例えば電源制御IC400には保護機能(不図示)を備えている場合が多いので、CPU500は保護機能が働くような信号を送出する、又は強制的にFET107をオフさせるなどの対応が考えられる。
また、上述した交流電圧Vacの検知方法によって過大電圧を検知した場合、過小電圧の場合と同様に、CPU500は電源制御IC400のスイッチング動作を停止させる。これにより電源装置100の素子(例えばFET107)が過電圧破壊することを防止する。検知した電圧の使用方法はあくまで一例であり、その使用方法を限定するものではない。
実施例1では2次側に備えたCPU500によって交流電圧Vacを検知、ゼロクロスを検知する例を説明したものの、AD変換器を備えた電源制御IC400や1次側に別途備えたCPUで交流電圧Vacやゼロクロスを検知してもよい。1次側で交流電圧Vacを検知する場合は、電圧Vdcを抵抗で分圧しAD変換する方法などが考えられる。
以上、説明したように実施例1によれば、電圧Vdcを検知することにより実効電圧値Vac_rmsを算出する電圧検知方法において、負荷電流が大きい場合にも精度よく実効電圧値Vac_rmsを算出することが可能となる。これは、交流電源101のゼロクロス検出から起算した所定のタイミングで電圧Vdc(及びそれに相関のある情報)を検知することによって得られる。
以上、実施例1によれば、交流電源の電圧検知の精度を向上させることができる。
実施例2では実施例1に対して負荷を検知する手段を追加し、より高精度かつ即座に交流電源の交流電圧を検知する例について説明する。実施例2では、CPU500が、ゼロクロス回路300及び後述する負荷検知部603の検知結果に基づいて、電圧検知部210により検知された交流電圧(実効電圧値Vac_rms)の値を補正する。実施例1と同じ構成については同一符号とし説明を省略する。
[電源装置]
図4に実施例2における電源装置100の回路図を示す。実施例1からの変更点は負荷158の負荷電流を検知する電流検知手段である負荷検知部603が追加された点である。抵抗116は電源装置100内のパターンやヒューズ102などのインピーダンス(抵抗成分)を表わし、抵抗117はパターンなどのインピーダンス(抵抗成分)を表わしており、等価回路として図4の回路図上に示している。交流電圧Vac’は、交流電圧Vacが抵抗116によって電圧ドロップした後の電圧であり、ブリッジダイオード103の入力間電圧である。電圧Vdc’は電圧Vdcが抵抗117によって電圧ドロップした後の電圧であり、抵抗117の後段と平滑コンデンサ104のマイナス端子との間の電圧である。
図4に実施例2における電源装置100の回路図を示す。実施例1からの変更点は負荷158の負荷電流を検知する電流検知手段である負荷検知部603が追加された点である。抵抗116は電源装置100内のパターンやヒューズ102などのインピーダンス(抵抗成分)を表わし、抵抗117はパターンなどのインピーダンス(抵抗成分)を表わしており、等価回路として図4の回路図上に示している。交流電圧Vac’は、交流電圧Vacが抵抗116によって電圧ドロップした後の電圧であり、ブリッジダイオード103の入力間電圧である。電圧Vdc’は電圧Vdcが抵抗117によって電圧ドロップした後の電圧であり、抵抗117の後段と平滑コンデンサ104のマイナス端子との間の電圧である。
[電圧波形]
図5(i)は、図4の電源装置100における交流電圧Vac(一点鎖線)、交流電圧Vac’(実線)、電圧Vdc(太実線)、電圧Vdc’(太一点鎖線)、電圧Vtgt(二点鎖線)の各波形の概要を表している。図5(ii)は、Zerox2信号の波形を示している。抵抗116による電圧ドロップをΔV1(=Vac−Vac’)、抵抗117による電圧ドロップをΔV2(Vdc−Vdc’)とする。交流電圧Vac’の最大値と電圧Vdcの最大値との差分電圧をΔV3(=Vac’−Vdc)とする。あるタイミングT5における電圧Vdc’と電圧Vdc’の最大値との差分電圧をΔV4(=Vdc’(最大値)−Vdc’(タイミングT5))とする。各波形は、波形の大小関係を分かりやすくするように変更しており、実際の波形とは異なる。なお、ΔVdc’は、電圧Vdc’の最大値(タイミングT3)と電圧Vdc’の最小値(タイミングT2)との差を示す。
図5(i)は、図4の電源装置100における交流電圧Vac(一点鎖線)、交流電圧Vac’(実線)、電圧Vdc(太実線)、電圧Vdc’(太一点鎖線)、電圧Vtgt(二点鎖線)の各波形の概要を表している。図5(ii)は、Zerox2信号の波形を示している。抵抗116による電圧ドロップをΔV1(=Vac−Vac’)、抵抗117による電圧ドロップをΔV2(Vdc−Vdc’)とする。交流電圧Vac’の最大値と電圧Vdcの最大値との差分電圧をΔV3(=Vac’−Vdc)とする。あるタイミングT5における電圧Vdc’と電圧Vdc’の最大値との差分電圧をΔV4(=Vdc’(最大値)−Vdc’(タイミングT5))とする。各波形は、波形の大小関係を分かりやすくするように変更しており、実際の波形とは異なる。なお、ΔVdc’は、電圧Vdc’の最大値(タイミングT3)と電圧Vdc’の最小値(タイミングT2)との差を示す。
CPU500は検知したVmon2端子の電圧を用いて式(5)から電圧Vdc’を検知することが可能となる。しかし、実施例1で述べたように、式(3)から実効電圧値Vac_rmsを精度良く検知しようとした場合、電圧Vdc’のピーク部と電圧Vtgtとの差は誤差となる。ここで電圧Vdc’のピーク部と電圧Vtgtとの間にはおよそ以下の式(6)の関係が成り立つ。
言い換えれば、電圧Vtgtは、補正値「ΔV1+ΔV2+ΔV3+ΔV4」により電圧Vdc’を補正したものである。よって、この補正値である差分電圧ΔV1、ΔV2、ΔV3、ΔV4を算出することにより、CPU500は補正後の電圧Vtgtを用いて式(3)から精度よく実効電圧値Vac_rmsを検知することが可能となる。
ここで抵抗116の抵抗値R116=0.2[Ω]、抵抗117の抵抗値R117=0.1[Ω]、抵抗116に流れる電流ピークを9[A]、抵抗117に流れる平均電流を1.4[A]とする。抵抗116での電圧降下に相当する差分電圧ΔV1は最大0.2[Ω]×9[A]=1.8[V]、抵抗117での電圧降下に相当する差分電圧ΔV2は最大0.1[Ω]×1.4[A]=0.14[V]となる。差分電圧ΔV1は交流電源101の位相によって抵抗116での電圧ドロップが異なり、電流I(Vdc)のピーク時に最大となる。差分電圧ΔV2は抵抗117に平均的に電流が流れるので、平均電流での電圧ドロップが誤差となる。
また負荷電流が大きい場合は、図5におけるタイミングT3(Vdc>Vac)が位相90°よりも大きくなるため、交流電圧Vacのピーク電圧から下がったタイミングで平滑コンデンサ104の放電が始まる。よってタイミングT3で検知した電圧Vdc’と電圧Vtgtとの間に誤差が生じる。交流電圧Vacの実効電圧値Vac_rms=100[V]、平滑コンデンサ104の容量C104=1000[μF]、交流電源101の周波数50[Hz]、1次側の消費電力200[W]、の条件でシミュレーションする。そうすると、タイミングT3は約108°の位相タイミングとなり、差分電圧ΔV3=約7[V]という結果を得る。差分電圧ΔV4は位相θによって異なるものの、シミュレーションなどで求めることが可能である。
[負荷電流の検知]
負荷電流を検知する構成について説明する。負荷検知部603は電流検出抵抗602を有し、負荷検知部603の電圧はCPU500のCS2端子に入力される。CPU500はCS2端子の電圧をAD変換することで負荷電流を検知する。例えば、抵抗602の抵抗値Rcs2を0.1[Ω]、負荷158の消費電流を7[A](DCDCコンバータ165及びCPU500の消費電流を含む)とする。そうすると、抵抗602の両端に発生する電圧は0.1[Ω]×7[A]=0.7[V]となる。このとき、2次側の消費電力は、出力電圧Voutを24Vとすると、24[V]×7[A]=168[W]である。
負荷電流を検知する構成について説明する。負荷検知部603は電流検出抵抗602を有し、負荷検知部603の電圧はCPU500のCS2端子に入力される。CPU500はCS2端子の電圧をAD変換することで負荷電流を検知する。例えば、抵抗602の抵抗値Rcs2を0.1[Ω]、負荷158の消費電流を7[A](DCDCコンバータ165及びCPU500の消費電流を含む)とする。そうすると、抵抗602の両端に発生する電圧は0.1[Ω]×7[A]=0.7[V]となる。このとき、2次側の消費電力は、出力電圧Voutを24Vとすると、24[V]×7[A]=168[W]である。
[交流電圧Vacの補正]
CPU500が負荷検知部603により負荷電流を検知することで、交流電源101の交流電圧Vacを補正する構成について説明する。条件は、実効電圧値Vac_rms=100[V]、平滑コンデンサ104の容量C104=1000[μF]、R116=0.2[Ω]、R117=0.1[Ω]とする。これらの条件が固定であれば、1次側の消費電力P1毎に最適な電圧補正値(ΔV1+ΔV2+ΔV3+ΔV4)は一意に決めることができる。
CPU500が負荷検知部603により負荷電流を検知することで、交流電源101の交流電圧Vacを補正する構成について説明する。条件は、実効電圧値Vac_rms=100[V]、平滑コンデンサ104の容量C104=1000[μF]、R116=0.2[Ω]、R117=0.1[Ω]とする。これらの条件が固定であれば、1次側の消費電力P1毎に最適な電圧補正値(ΔV1+ΔV2+ΔV3+ΔV4)は一意に決めることができる。
電流I(Vdc)のピーク値をIpk(Vdc)とすると、差分電圧ΔV1は、以下の式(8)で表される。
電流I(Vdc)の平均電流をIave(Vdc)とすると、差分電圧ΔV2は、以下の式(9)で表される。
平均電流Iave(Vdc)は1次側の消費電力P1を電圧Vdcで除して(P1/Vdc)算出することができるため、式(9)は以下の式(10)で表すことができる。
また、ピーク値Ipk(Vdc)は平均電流Iave(Vdc)の所定倍kの値として算出することができる(Ipk(Vdc)=k×Iave(Vdc))。ここで、所定倍kは、電源装置100の構成部品によって決定される定数であり、実施例2の電源装置100では、例えば所定倍kを7とする(k=7)。電圧Vdc’が最大値となる交流電源101の位相(図5のタイミングT3)を位相θ1とすると、差分電圧ΔV3は、以下の式(11)で表すことができる。
しかし、電圧Vtgtは検知できないため、検知可能な電圧Vdc’を用いて、以下の式(12)のように近似する。具体的には、式(11)の右辺の「(Vtgt−ΔV1)」を「(Vdc’+ΔV1+ΔV2)」に置き換える。
この近似により、式(8)の差分電圧ΔV1、式(9)の差分電圧ΔV2と位相θ1とから差分電圧ΔV3を算出することができる。
電圧Vdc’が最小値となる交流電源101の位相(図5のタイミングT2)を位相θ2、電圧Vdc’を検知した位相をθ(θ1からθ2の間(θ1≦θ≦θ2))とし、計算の簡略化のため電圧Vdcは線形に増加減少するとする。そうすると、差分電圧ΔV4は、以下の式(13)で表すことができる。
CPU500は、位相θ1及び位相θ2から、電圧Vdc’を検知した位相θにおける差分電圧ΔV4を算出することができる。
これらの条件における、2次側の消費電力P2[W]、電源効率η[%]、及び式(7)から算出した1次側の消費電力P1の対応表を表1に表わす。ここで電源効率ηの個体差はほぼないものと仮定する。また、表1のデータは、電源装置100が備えるメモリ等の記憶手段(不図示)に記憶されているものとする。
表1は1列目に2次側の消費電力P2[W]、2列目に電源効率η[%]、3列目に1次側の消費電力P1[W]をそれぞれ示す。例えば、2次側の消費電力P2が168W、電源効率ηが84%のとき、式(7)から1次側の消費電力P1は200Wと算出される。
表2は1次側の消費電力P1及び実効電圧値Vac_rmsと、電圧Vdc’が最大値になる位相θ1[°]との関係を示す表である。1次側の消費電力P1は表1に示した値である。
例えば、1次側の消費電力P1が200Wで、実効電圧値Vac_rms[V]が110Vとなる、電圧Vdc’が最大値になる位相θ1(タイミングT3)は107.5°となる。
表3は1次側の消費電力P1及び実効電圧値Vac_rmsと、電圧Vdc’が最小値になる位相θ2[°]との関係を示す表である。1次側の消費電力P1は表1に示した値である。
例えば、1次側の消費電力P1が200Wで、実効電圧値Vac_rms[V]が110Vとなる、電圧Vdc’が最小値になる位相θ2(タイミングT2)は65.0°となる。CPU500は、表2、表3に基づいて補正値を算出する。このように、CPU500は、ゼロクロス回路300及び負荷検知部603の検知結果に基づいて、電圧検知部210により検知された交流電圧の値を補正するための補正値を求め、検知された交流電圧を補正値により補正する。
[実効電圧値の算出処理]
一例として、実効電圧値Vac_rms=100[V]、平滑コンデンサ104の容量C104=1000[μF]、交流電源101の周波数50[Hz]、2次側の消費電流7[A]の条件とする。この条件下において、CPU500が実効電圧値Vac_rmsを算出する方法を図6のフローチャートを用いて説明する。
一例として、実効電圧値Vac_rms=100[V]、平滑コンデンサ104の容量C104=1000[μF]、交流電源101の周波数50[Hz]、2次側の消費電流7[A]の条件とする。この条件下において、CPU500が実効電圧値Vac_rmsを算出する方法を図6のフローチャートを用いて説明する。
ステップ(以下、Sとする)101でCPU500は、ゼロクロス回路300によりZerox2端子に入力される電圧に基づいてゼロクロスの検知を開始する。なお、この状態において、既に交流電源101の交流電圧Vacが印加され、電源装置100は出力電圧Voutを出力し、DCDCコンバータ165は出力電圧Vout2を出力している。
S102でCPU500は、例えばZerox2端子の電圧の立ち上がりを基準として位相θが90°になったか否かを判断する。S102でCPU500は、位相θが90°になっていないと判断した場合、処理をS102に戻す。S102でCPU500は、位相θが90°になったと判断した場合、処理をS103に進める。S103でCPU500は、位相θが90°になったタイミングで、電圧検知部210の検知結果であるVmon2端子の電圧及び負荷検知部603の検知結果であるCS2端子の電圧を検知する。例えば、CPU500は、Vmon2端子の電圧をVmon2=2.18[V]と検知し、CS2端子の電圧に基づき負荷電流7[A]を検知する。CPU500はZerox2端子の立ち上がり立ち下がり共に検知するものとすると、全波整流を例にしているため、Zerox2端子の立ち上がり立ち下がりを区別する必要はない。
S104でCPU500は、S103で検知したVmon2端子の電圧を用いて式(5)から電圧Vdc’を求める。例えば、CPU500は、電圧Vdc’=130.8[V]を算出する。また、CPU500は、S103で検知した負荷電流及び出力電圧Voutを用いて式(7)及び表1から1次側の消費電力P1を求める。例えば、CPU500は、負荷電流7[A]、出力電圧Vout=24Vのとき、2次側の消費電力P2を168Wと求め、式(7)又は表1から1次側の消費電力P1=200[W]を算出する。なお、表1にない条件は別途定めればよい。
S105でCPU500は、式(8)から補正値である差分電圧ΔV1を求め、式(9)から補正値である差分電圧ΔV2を求める。例えば、CPU500は、式(8)と表1から差分電圧ΔV1=2.1[V]、式(9)と表1から差分電圧ΔV2=0.15[V]を算出する。S106でCPU500は、S104で求めた電圧Vdc’と表2から求めた位相θ1とS105で求めた差分電圧ΔV1、ΔV2とを用いて式(12)から差分電圧ΔV3を求める。例えば、CPU500は差分電圧ΔV3=6.5[V]を算出する。S107でCPU500は、S104で求めた電圧Vdc’と表2から求めた位相θ1と表3から求めた位相θ2とを用いて式(13)から差分電圧ΔV4を求める。例えば、CPU500は差分電圧ΔV4=4.2[V]を算出する。
S108でCPU500は、S104で求めた電圧Vdc’、S105で求めた差分電圧ΔV1、ΔV2、S106で求めた差分電圧ΔV3、S107で求めた差分電圧ΔV4を用いて式(6)から電圧Vtgtを求める。例えば、CPU500は電圧Vtgt=143.8[V]を算出する。S109でCPU500は、S108で求めた電圧Vtgtを用いて式(3)から実効電圧値Vac_rmsを求め、処理を終了する。例えばCPU500は実効電圧値Vac_rms=101.7[V]を算出する。
なお、S103の処理においてCPU500が交流電源101の位相90°のタイミングでVmon2端子の電圧を検知しているのは、次の理由による。すなわち、負荷電流や交流電源101の交流電圧Vacによって、電圧Vdcが最大値となる位相θが異なるためである。最初の電圧検知はおよそ最大値となる90°で検知する。2回目以降の電圧検知は、S108で算出した交流電源101の交流電圧Vacと負荷電流によってタイミング(又は位相)を決めればよい。
また実施例2では交流電源101の交流電圧Vacや周波数によって表1の値は異なる。このとき、交流電圧Vacや周波数毎に表1の値を設けてもよい。また、負荷の軽い状態で検知した交流電源101の交流電圧Vacを初期値として、表1の値を計算してもよい。
実施例2では位相90°のタイミングでS103でVmon2端子の電圧を検知する例を説明したものの、CPU500は任意の位相でVmon2端子の電圧を検知してもよい。その際は、検知したときの位相によって、表2及び表3を用いて差分電圧ΔV4を補正すればよい。
以上、説明したように実施例2によれば、負荷電流に応じた最適なタイミングで電圧Vdc(及び電圧Vdcに相関のある情報)を検知し、負荷電流による電圧検知誤差を補正する。これにより、さらに精度よく実効電圧値Vac_rmsを算出することが可能となる。
以上、実施例2によれば、交流電源の電圧検知の精度を向上させることができる。
[電源装置]
実施例3では、1次側で電圧検知、ゼロクロス検知及び負荷検知を行い、交流電圧を検知する構成について説明する。すなわち、電源制御IC400が、ゼロクロス回路300による検知結果に基づいて、電圧検知部200により検知した交流電圧を補正する。実施例1及び実施例2と同じ構成については同一符号とし説明を省略する。図7は実施例3における電源装置100を表す回路図である。実施例2との回路構成の違いを説明する。主な違いは以下である。
・電圧検知が1次側(電圧検知部200)に備えられている。
・負荷検知が1次側(負荷検知部としても機能する電流検出部600)に備えられている。
・ゼロクロス検知が1次側(Zerox1)に備えられている。
・Vmon2端子には1次側からフォトカプラ113を介して電圧情報が入力される。
実施例3では、1次側で電圧検知、ゼロクロス検知及び負荷検知を行い、交流電圧を検知する構成について説明する。すなわち、電源制御IC400が、ゼロクロス回路300による検知結果に基づいて、電圧検知部200により検知した交流電圧を補正する。実施例1及び実施例2と同じ構成については同一符号とし説明を省略する。図7は実施例3における電源装置100を表す回路図である。実施例2との回路構成の違いを説明する。主な違いは以下である。
・電圧検知が1次側(電圧検知部200)に備えられている。
・負荷検知が1次側(負荷検知部としても機能する電流検出部600)に備えられている。
・ゼロクロス検知が1次側(Zerox1)に備えられている。
・Vmon2端子には1次側からフォトカプラ113を介して電圧情報が入力される。
電源制御IC400には、Vmon1端子、Zerox1端子、CS_ave端子とVacv端子が追加されている。各端子の機能は以下のとおりである。Vmon1端子は電圧Vdcの相似電圧を検出する端子(ADポート)である。CS_ave端子は1次側の平均の負荷電流を検出する端子(ADポート)である。Zerox1端子は交流電圧Vacのゼロクロスを検出する端子である。Vacv端子は交流電圧Vacの電圧情報をCPU500に伝達するため、任意のPWM信号を出力する端子である。
(電圧検知部)
電圧検知部200は電圧Vdc’を検知するための回路ブロックである。1次側の補助巻線Nb1に誘起される電圧をダイオード201とコンデンサ202で整流平滑し、略直流化する。略直流化された電圧は抵抗203及び抵抗204で分圧され、電源制御IC400のVmon1端子へ入力される。電源制御IC400はVmon1端子の電圧をAD変換し、電圧Vdc’を推測する。抵抗203及び抵抗204の抵抗値をそれぞれR203、R204、1次側の補助巻線Nb1の巻数をNb1とすると、Vmon1端子の電圧Vmon1は以下の式(14)により表される。
電圧検知部200は電圧Vdc’を検知するための回路ブロックである。1次側の補助巻線Nb1に誘起される電圧をダイオード201とコンデンサ202で整流平滑し、略直流化する。略直流化された電圧は抵抗203及び抵抗204で分圧され、電源制御IC400のVmon1端子へ入力される。電源制御IC400はVmon1端子の電圧をAD変換し、電圧Vdc’を推測する。抵抗203及び抵抗204の抵抗値をそれぞれR203、R204、1次側の補助巻線Nb1の巻数をNb1とすると、Vmon1端子の電圧Vmon1は以下の式(14)により表される。
ここで、電源制御IC400のAD変換の電圧範囲を0[V]〜3.3[V]、Np:36[T]、Nb1:6[T]、R203=100[kΩ]、R204=5.6[kΩ]、とする。そうすると、電圧Vdc’の取りうる最大値を250[V]としたとき、式(14)から電圧Vmon1=2.21[V]となり、電源制御IC400のAD変換の電圧範囲に収まる。
(負荷検知部)
負荷検知部としても機能する電流検出部600(以下、負荷検知部600ともいう)は1次側の負荷電流を検知するためのブロックである。FET107が導通状態の間には電流検出抵抗601に電流が流れる。このときに発生した電圧は抵抗604とコンデンサ605で略直流化され、電源制御IC400のCS_ave端子へ入力される。電源制御IC400はCS_ave端子の電圧をAD変換し、1次側の負荷電流I(Vdc)の平均電流を検知する。これは式(9)のIave(Vdc)に相当する。
負荷検知部としても機能する電流検出部600(以下、負荷検知部600ともいう)は1次側の負荷電流を検知するためのブロックである。FET107が導通状態の間には電流検出抵抗601に電流が流れる。このときに発生した電圧は抵抗604とコンデンサ605で略直流化され、電源制御IC400のCS_ave端子へ入力される。電源制御IC400はCS_ave端子の電圧をAD変換し、1次側の負荷電流I(Vdc)の平均電流を検知する。これは式(9)のIave(Vdc)に相当する。
(ゼロクロス検知)
Zerox1端子はゼロクロス回路300が検知したゼロクロス情報を入力する端子である。電源制御IC400は、ゼロクロス情報である信号の立ち上がりと立ち下がりを検知することで、交流電圧Vacのゼロクロスを検知することが可能である。
Zerox1端子はゼロクロス回路300が検知したゼロクロス情報を入力する端子である。電源制御IC400は、ゼロクロス情報である信号の立ち上がりと立ち下がりを検知することで、交流電圧Vacのゼロクロスを検知することが可能である。
(実効電圧値の算出)
実効電圧値Vac_rmsを算出する方法は概ね実施例2と同じである。実施例2では式(7)で電源効率ηを用いて2次側の消費電力P2を1次側の消費電力P1に変換している。一方、実施例3では、負荷検知部600が1次側にあり、1次側の消費電力P1を算出できるため、式(7)の計算は必要ない。補正値による補正を行う式(6)に基づき、実効電圧値Vac_rmsを算出する点は実施例2と同じである。このように、電源制御IC400は、ゼロクロス回路300及び負荷検知部600の検知結果に基づいて、電圧検知部200により検知された交流電圧の値を補正するための補正値を求め、検知された交流電圧を補正値により補正する。
実効電圧値Vac_rmsを算出する方法は概ね実施例2と同じである。実施例2では式(7)で電源効率ηを用いて2次側の消費電力P2を1次側の消費電力P1に変換している。一方、実施例3では、負荷検知部600が1次側にあり、1次側の消費電力P1を算出できるため、式(7)の計算は必要ない。補正値による補正を行う式(6)に基づき、実効電圧値Vac_rmsを算出する点は実施例2と同じである。このように、電源制御IC400は、ゼロクロス回路300及び負荷検知部600の検知結果に基づいて、電圧検知部200により検知された交流電圧の値を補正するための補正値を求め、検知された交流電圧を補正値により補正する。
[実効電圧値の算出処理]
一例として、実効電圧値Vac_rms=100[V]、平滑コンデンサ104の容量C104=1000[μF]、R116=0.2[Ω]、R117=0.1[Ω]、1次側の消費電力P1を200[W]とする。これらの条件において、図8のフローチャートを用いて実効電圧値Vac_rmsを算出する方法を記載する。なお、図8のS201、S202は図6のS101、S102の処理と同様の処理であり、説明を省略する。なお、S201、S202の処理は電源制御IC400がZerox1端子の電圧に基づき検知する。
一例として、実効電圧値Vac_rms=100[V]、平滑コンデンサ104の容量C104=1000[μF]、R116=0.2[Ω]、R117=0.1[Ω]、1次側の消費電力P1を200[W]とする。これらの条件において、図8のフローチャートを用いて実効電圧値Vac_rmsを算出する方法を記載する。なお、図8のS201、S202は図6のS101、S102の処理と同様の処理であり、説明を省略する。なお、S201、S202の処理は電源制御IC400がZerox1端子の電圧に基づき検知する。
S203で電源制御IC400は、Vmon1端子の電圧、及び負荷検知部600からのCS_ave端子の電圧を検知する。電源制御IC400は、CS_ave端子の電圧に基づいてIave(Vdc)を検知する。例えば、電源制御IC400は、Vmon1=1.14[V]、Iave(Vdc)=1.4[A]を検知する。
S204で電源制御IC400は、S203で検知したVmon1端子の電圧を用いて式(14)から電圧Vdc’を求める。例えば、電源制御IC400は、電圧Vdc’=128.3[V]を算出する。なお、S205〜S209の処理は、図6のS105〜S109の処理と同様であり説明を省略する。なお、S205〜S209の処理の主体は電源制御IC400である。また、例えば、電源制御IC400は、S205で差分電圧ΔV1=2.1[V]、差分電圧ΔV2=0.15[V]を算出する。電源制御IC400は、S206で差分電圧ΔV3=6.5[V]、S207で差分電圧ΔV4=4.2[V]を求める。電源制御IC400は、S208で電圧Vtgt=141.2[V]、S209で実効電圧値Vac_rms=99.8[V]を算出する。
[電源制御ICからCPUへの情報伝達]
図8の処理で電源制御IC400が求めた結果(実効電圧値Vac_rms)をCPU500に伝達する構成について図7も用いて説明する。電源制御IC400は実効電圧値Vac_rmsを求め、求めた実効電圧値Vac_rmsを例えばPWM信号として、Vacv端子からCPU500に出力する。Vacv端子からハイレベル(ここでは3.3V)の電圧が出力されると、抵抗112を介してフォトカプラ113のフォトダイオード113dに電流が流れる。2次側ではフォトカプラ113のフォトトランジスタ113tがオンし抵抗161を介してコンデンサ160に出力電圧Vout2が充電される。
図8の処理で電源制御IC400が求めた結果(実効電圧値Vac_rms)をCPU500に伝達する構成について図7も用いて説明する。電源制御IC400は実効電圧値Vac_rmsを求め、求めた実効電圧値Vac_rmsを例えばPWM信号として、Vacv端子からCPU500に出力する。Vacv端子からハイレベル(ここでは3.3V)の電圧が出力されると、抵抗112を介してフォトカプラ113のフォトダイオード113dに電流が流れる。2次側ではフォトカプラ113のフォトトランジスタ113tがオンし抵抗161を介してコンデンサ160に出力電圧Vout2が充電される。
一方、Vacv端子からローレベル(ここでは0.1V)の電圧が出力されると、フォトカプラ113のフォトダイオード113dが非導通となる。コンデンサ160に充電された電力は抵抗161及び抵抗159を介して消費される。よってコンデンサ160は、電源制御IC400のVacv端子の電圧のレベルに応じて充放電を繰り返し、Vmon2端子の電圧はPWM信号のデューティに応じた電圧値で安定する。CPU500はVmon2端子の電圧をAD変換し、電圧情報として読み取る。Vacv端子の電圧のオンデューティが長いほど、Vmon2端子の充電時間が長くなるため、Vmon2端子の電圧は大きくなる。
例えば、抵抗112を150[Ω]、抵抗159を470[Ω]、抵抗161を10[kΩ]、コンデンサ160を1[uF]、Vacv端子から出力されるPWM信号の周波数を5[kHz]の条件でシミュレーションする。そうすると、約50msec(ミリ秒)でVmon2端子の電圧は安定する。また使用するVacv端子から出力されるPWM信号のオンデューティを20%〜80%とすると、Vmon2端子の電圧は0.75[V]から2.5[V]となる。検知したい交流電圧Vacの範囲を実効電圧値Vac_rms=60〜150[V]として、Vmon2端子の電圧が0.75[V]であれば、CPU500は実効電圧値Vac_rmsをVac_rms=60Vと認識するようにプログラムすればよい。また、検知したい交流電圧Vacの範囲を実効電圧値Vac_rms=60〜150[V]として、Vmon2端子の電圧が2.5[V]であれば、CPU500は実効電圧値Vac_rmsをVac_rms=150Vと認識するようにプログラムすればよい。Vmon2端子の電圧が0.75Vと2.5Vとの間の値をとる場合には、線形補間すればよい。
以上、説明したように実施例3によれば、1次側の消費電力P1を検知するため、電源効率ηを考慮して2次側の消費電力P2から1次側の消費電力P1に換算した分の誤差が少なくなり、交流電圧Vacの検知精度を向上させることができる。以上、実施例3によれば、交流電源の電圧検知の精度を向上させることができる。
[電源装置]
実施例4では、2次側でゼロクロス検知を行う構成について説明する。図9は実施例4における電源装置100を表す回路図である。実施例3との回路構成の違いを説明する。実施例4では、図1と同様に、ゼロクロス回路300の出力は、フォトカプラ115を介してCPU500のZerox2端子に入力される。実施例4では、電源制御IC400が電圧検知部200により検知した電圧(Vmon1端子)に対して負荷に応じた補正を行い、Vacv端子からPWM信号を出力する。CPU500は、Zerox2端子に入力される電圧の立ち上がりエッジ又は立ち下がりエッジから所定時間が経過すると、Vmon2端子の電圧のモニタを開始する(図5参照)。電圧検知部200は実施例3と同様の構成であり説明を省略する。電流検出部600は、実施例1と同様の構成であり説明を省略する。
実施例4では、2次側でゼロクロス検知を行う構成について説明する。図9は実施例4における電源装置100を表す回路図である。実施例3との回路構成の違いを説明する。実施例4では、図1と同様に、ゼロクロス回路300の出力は、フォトカプラ115を介してCPU500のZerox2端子に入力される。実施例4では、電源制御IC400が電圧検知部200により検知した電圧(Vmon1端子)に対して負荷に応じた補正を行い、Vacv端子からPWM信号を出力する。CPU500は、Zerox2端子に入力される電圧の立ち上がりエッジ又は立ち下がりエッジから所定時間が経過すると、Vmon2端子の電圧のモニタを開始する(図5参照)。電圧検知部200は実施例3と同様の構成であり説明を省略する。電流検出部600は、実施例1と同様の構成であり説明を省略する。
ここで、実施例4では、CPU500は負荷電流(消費電力)を検出する機能を有しない。このため、CPU500がVmon2端子の電圧のモニタを開始するまでの所定時間は固定値となる。固定値は、例えばCPU500が有するメモリ(不図示)等に予め記憶されている。実施例4では、CPU500がVmon2端子の電圧を読み取る際の負荷が既知で安定しているため、所定時間が固定値となっていてもよい。これにより、実施例4でも、電圧Vdcのリップルのピーク値近傍で交流電圧を検知することができ、リップルによる電圧Vdc(すなわち実効電圧値Vac_rms)の読み取り誤差を低減することができる。
以上、説明したように実施例4によれば、交流電源の電圧検知の精度を向上させることができる。
実施例1〜実施例4の電源装置100を画像形成装置に応用した例について説明する。実施例5では実効電圧値Vac_rmsをCPU500が検知し、ヒータ117の電力制御に適用する例について説明する。実施例1〜実施例4と同じ構成については同一符号とし説明を省略する。
[画像形成装置]
図10に画像形成装置の一例として、レーザビームプリンタ700の概略構成を示す。レーザビームプリンタ700(以下、プリンタ700という)は、静電潜像が形成される感光体である感光ドラム701、感光ドラム701を一様に帯電する帯電部702を備えている。また、プリンタ700は、感光ドラム701上(感光体上)に形成された静電潜像をトナーで現像する現像手段である現像部703を備えている。プリンタ700は、感光ドラム701に現像されたトナー像をカセット704から供給された記録材であるシートPに転写手段である転写部705によって転写する。プリンタ700は、シートP上(記録材上)に転写した未定着のトナー像をヒータ117で加熱した定着手段である定着器706で定着させ、排出トレイ707に排出する。また、プリンタ700は、電源装置100を備え、電源装置100からモータ等の駆動部と制御部501へ電力を供給している。制御部501は、CPU500を有しており、画像形成部による画像形成動作やシートPの搬送動作、ヒータ117の温度等を制御している。CPU500はヒータ117に供給する電圧(電力)の制御を行うことで、定着器706がシートPにトナー像を定着可能な状態に制御する。
図10に画像形成装置の一例として、レーザビームプリンタ700の概略構成を示す。レーザビームプリンタ700(以下、プリンタ700という)は、静電潜像が形成される感光体である感光ドラム701、感光ドラム701を一様に帯電する帯電部702を備えている。また、プリンタ700は、感光ドラム701上(感光体上)に形成された静電潜像をトナーで現像する現像手段である現像部703を備えている。プリンタ700は、感光ドラム701に現像されたトナー像をカセット704から供給された記録材であるシートPに転写手段である転写部705によって転写する。プリンタ700は、シートP上(記録材上)に転写した未定着のトナー像をヒータ117で加熱した定着手段である定着器706で定着させ、排出トレイ707に排出する。また、プリンタ700は、電源装置100を備え、電源装置100からモータ等の駆動部と制御部501へ電力を供給している。制御部501は、CPU500を有しており、画像形成部による画像形成動作やシートPの搬送動作、ヒータ117の温度等を制御している。CPU500はヒータ117に供給する電圧(電力)の制御を行うことで、定着器706がシートPにトナー像を定着可能な状態に制御する。
[電源装置]
図11に実施例5の電源装置100の回路図を示す。実施例1〜4で説明した構成と同じ構成には同じ符号を付し、説明を省略する。なお、実施例5の電源装置100は、電圧検知部200を1次側に有している。プリンタ700が備える電源装置100は、図1、図4、図7の電源装置100であってもよい。ゼロクロス回路300は、電源制御IC400のZerox1端子及びCPU500のZerox2端子に、ゼロクロス情報を出力している。電源制御IC400は、Vacv端子から実効電圧値Vac_rmsに応じたPWM信号を、フォトカプラ113を介してCPU500に出力し、CPU500はVmon2端子の電圧に基づき実効電圧値Vac_rmsを検知している。
図11に実施例5の電源装置100の回路図を示す。実施例1〜4で説明した構成と同じ構成には同じ符号を付し、説明を省略する。なお、実施例5の電源装置100は、電圧検知部200を1次側に有している。プリンタ700が備える電源装置100は、図1、図4、図7の電源装置100であってもよい。ゼロクロス回路300は、電源制御IC400のZerox1端子及びCPU500のZerox2端子に、ゼロクロス情報を出力している。電源制御IC400は、Vacv端子から実効電圧値Vac_rmsに応じたPWM信号を、フォトカプラ113を介してCPU500に出力し、CPU500はVmon2端子の電圧に基づき実効電圧値Vac_rmsを検知している。
プリンタ700にプリントジョブが送信され、ヒータ117への電力供給が必要な状態になると、CPU500はリレー416をオンにする。なお、リレー416のオン回路(不図示)は公知の回路でよく、説明を省略する。双方向サイリスタ(以下、トライアックという)418は、CPU500のDrive端子から出力されるDRIVE信号によってオンオフされる。トライアック418がオンオフすることで、ヒータ117に供給される電力が制御され、ヒータ117は所定の温度に制御される。ヒータ117の近傍にはサーミスタ(不図示)が備えられており、CPU500はヒータ117近傍の温度情報をサーミスタから読み取り制御する。
CPU500がDrive端子にハイレベルの電圧を出力すると、電流制限抵抗463を介して、トランジスタ462をオンする。トランジスタ462がオンすると、電流制限抵抗464を介して出力電圧Voutからトライアックカプラ420のフォトダイオード420dに電流が流れる。するとトライアックカプラ420のフォトトライアック420pに電流制限抵抗421を介して電流が流れ、交流電源101の交流電圧Vacがヒータ117に印加される。ヒータ117の電圧をVhtとする。抵抗419はトライアック418の安定動作用の抵抗である。トライアック418のオンオフの比率を制御することによって、ヒータ117へ供給される電力比率が変わり、ヒータ117へ投入される電力を制御することが可能となる。
[ヒータの電力供給制御]
以降、ヒータ117の電圧Vhtが交流電圧Vacと等しく、ヒータ117の抵抗値が既知であることとして説明する。インレット部の電流定格である15[A]を超えないように、ヒータ117への電力供給を制御する方法について説明する。ここでインレット部の電流定格をI_lim、ヒータ117の抵抗値をR_ht、負荷158の1次側の消費電力をWoutとすると、ヒータ117に供給可能な最大電流値I_ht(max)は、次の式(15)で表される。
以降、ヒータ117の電圧Vhtが交流電圧Vacと等しく、ヒータ117の抵抗値が既知であることとして説明する。インレット部の電流定格である15[A]を超えないように、ヒータ117への電力供給を制御する方法について説明する。ここでインレット部の電流定格をI_lim、ヒータ117の抵抗値をR_ht、負荷158の1次側の消費電力をWoutとすると、ヒータ117に供給可能な最大電流値I_ht(max)は、次の式(15)で表される。
インレット部の電流定格は15[A]、ヒータ117の抵抗値をR=10[Ω]、負荷158の最大の1次側の消費電力を500[W]を実施例5の条件とする。図12は実効電圧値Vac_rms毎の各電流を示したグラフである。図12は横軸に実効電圧値Vac_rms[V]を示し、縦軸に各部の電流[A]を示す。また、ヒータ117に流れる電流(以下、ヒータ電流という)の上限値を点線で示し、ヒータ117への100%電力供給(通電と図示)時におけるヒータ電流を破線で示す。更に、ヒータ117への100%電力供給(通電と図示)時におけるインレット部の電流値(最大インレット電流)を一点鎖線で示し、インレット部の電流定格(インレット電流定格)を実線で示す。
図12において、実効電圧値Vac_rms=90[V]でのヒータ電流の上限値は、上述した各値を用いて式(15)からI_ht(max)=9.4[A]と求められる。一方、100%電力供給時におけるヒータ117の電流値は、上述した各値を用いて式(16)からIht(100)=9[A]と求められ、Iht(100)<I_ht(max)となる。このため、この条件でヒータ117に100%電力を供給してもインレット部の電流定格を超えることはない。また実効電流値Vac_rms=100[V]において、同様にして各電流の値を求めると、I_ht(max)=10[A]、Iht(100)=10[A]となり、Iht(100)=I_ht(max)となる。このため、同じくこの条件でヒータ117に100%電力を供給してもインレット部の電流定格を超えることはない。
一方、実効電流値Vac_rms=110[V]において、同様にして各電流の値を求めると、I_ht(max)=10.5[A]、Iht(100)=11[A]となり、Iht(100)>I_ht(max)となる。このため、ヒータ117への電力供給は100%にすることはできず、ヒータ電流が10.5[A]以下となるように制限する必要がある。
このとき、ヒータ117に印加可能な最大の電力供給の比率を求める。まず、ヒータ117への電流の積算式を求める。ヒータ117の電流実効値をIht、位相0[°]からθ[°](任意の位相)までの電流の積算値は、次の式(17)で表される。
式(17)から、Iht(1−cosθ)となり、交流電源101の周期の1半波であるθ=180[°]のとき、2・Ihtとなる。以上のことから、ヒータ電流の上限値I_ht(max)、100%電力供給時の電流値Iht(100)、位相θは、以下の式(18)の関係となる。式(18)に示すように、両辺のIhtは消えるため、電流実効値Ihtによらず位相θを求めることができる。
ここで、実効電流値Vac_rms=110[V]において、ヒータ117への電流が上述したI_ht(max)の値である10.5[A]となるときの位相θは、Iht(100)が11Aであるため、式(18)を用いてθ=155.4[°]を得る。つまり、インレット部の電流定格を守りつつ、ヒータ117に印加可能な最大の電力供給の比率は、155.4[°]/180[°]=86.3[%]となる。
プリンタ700の交流電源101の電圧仕様が100〜110[V](入力電圧)であった場合を例に精度向上による効果を説明する。交流電源101の電圧の補正をしない場合は、リプル電圧が10[V]程度になるため、式(3)から実効電圧値Vac_rmsとしての誤差は最大7[V]になる。よって実効電圧値Vac_rmsが110[V]のときは、103[V]と検知される。このとき、インレット部の電流定格を守るためには、式(15)からヒータ117への電流を10.1[A]以下に制限する必要がある。しかし実際は、実効電圧値Vac_rmsが110[V]のときにおいて、式(15)からヒータ117への電流を10.5[A]以下に制限すればよい。実施例5の補正によって、入力電圧110[V]を精度よく検知すると、ヒータ117へ供給可能な電流は10.5[A]となり、ヒータ117への電流量を大きくすることが可能となる。よって例えば、プリンタ700がプリント指示を受信してからヒータ117を所定の温度にするまでの時間を極力短くすることが可能となる。なお、実施例5では、検知した交流電圧Vac(実効電圧値Vac_rms)の情報をヒータ117の温度制御に利用する例を説明したが、これは一例に過ぎず、交流電圧Vacの使用方法を限定するものではない。
以上、実施例5によればヒータ117を制御するCPU500が交流電圧Vacを精度良く検知することにより、インレット部の電流定格を確実に守りつつ、ヒータ117への電流を極力大きくすることが可能となる。以上、実施例5によれば、交流電源の電圧検知の精度を向上させることができる。
103 ブリッジダイオード
104 平滑コンデンサ
108 トランス
107 FET
210 電圧検知部
300 ゼロクロス回路
400 電源制御IC
500 CPU
104 平滑コンデンサ
108 トランス
107 FET
210 電圧検知部
300 ゼロクロス回路
400 電源制御IC
500 CPU
Claims (9)
- 交流電源の交流電圧を整流平滑し第1の直流電圧を出力する整流平滑手段と、
1次巻線及び2次巻線を有するトランスと、
前記整流平滑手段から出力された前記第1の直流電圧の前記トランスへの供給をオン又はオフするスイッチング動作を行うスイッチング素子と、
前記スイッチング動作を制御する第1の制御手段と、
を備え、前記2次巻線に誘起された電圧に応じた電力を負荷に供給する電源装置であって、
2次側に設けられ、交流電源の交流電圧を検知する電圧検知手段と、
前記交流電圧のゼロクロスを検知するゼロクロス検知手段と、
前記ゼロクロス検知手段による検知結果に基づいて、前記電圧検知手段により検知した交流電圧を補正する第2の制御手段と、
を備えることを特徴とする電源装置。 - 前記第2の制御手段は、前記ゼロクロス検知手段により検知されたゼロクロスを基準として、前記交流電圧の位相の中で、前記第1の直流電圧と前記負荷に電流が流れないときの第1の直流電圧との差分が最も小さくなる位相で、前記電圧検知手段による電圧検知を行うことを特徴とする請求項1に記載の電源装置。
- 2次側に設けられ、前記負荷に流れる電流を検知する電流検知手段を備え、
前記第2の制御手段は、前記ゼロクロス検知手段及び前記電流検知手段の検知結果に基づいて、前記電圧検知手段により検知された交流電圧の値を補正するための補正値を求め、前記電圧検知手段により検知された交流電圧を前記補正値により補正することを特徴とする請求項1に記載の電源装置。 - 交流電源の交流電圧を整流平滑し第1の直流電圧を出力する整流平滑手段と、
1次巻線及び2次巻線を有するトランスと、
前記整流平滑手段から出力された前記第1の直流電圧の前記トランスへの供給をオン又はオフするスイッチング動作を行うスイッチング素子と、
前記スイッチング動作を制御する第1の制御手段と、
を備え、前記2次巻線に誘起された電圧に応じた電力を負荷に供給する電源装置であって、
1次側に設けられ、交流電源の交流電圧を検知する電圧検知手段と、
前記交流電圧のゼロクロスを検知するゼロクロス検知手段と、
を備え、
前記第1の制御手段は、前記ゼロクロス検知手段による検知結果に基づいて、前記電圧検知手段により検知した交流電圧を補正することを特徴とする電源装置。 - 1次側に設けられ、前記負荷に流れる電流を検知する電流検知手段を備え、
前記第1の制御手段は、前記ゼロクロス検知手段及び前記電流検知手段の検知結果に基づいて、前記電圧検知手段により検知された交流電圧の値を補正するための補正値を求め、前記電圧検知手段により検知された交流電圧を前記補正値により補正することを特徴とする請求項4に記載の電源装置。 - 前記第1の制御手段により補正された交流電圧の情報が伝達される第2の制御手段を備えることを特徴とする請求項5に記載の電源装置。
- 交流電源の交流電圧を整流平滑し第1の直流電圧を出力する整流平滑手段と、
1次巻線及び2次巻線を有するトランスと、
前記整流平滑手段から出力された前記第1の直流電圧の前記トランスへの供給をオン又はオフするスイッチング動作を行うスイッチング素子と、
前記スイッチング動作を制御する第1の制御手段と、
を備え、前記2次巻線に誘起された電圧に応じた電力を負荷に供給する電源装置であって、
1次側に設けられ、交流電源の交流電圧を検知する電圧検知手段と、
前記交流電圧のゼロクロスを検知するゼロクロス検知手段と、
を備え、
前記第1の制御手段は、前記電圧検知手段により検知した交流電圧を補正し、
前記ゼロクロス検知手段による検知結果に基づいて、前記第1の制御手段により補正された交流電圧の情報が伝達される第2の制御手段を備えることを特徴とする電源装置。 - 感光体と、
前記感光体上の静電潜像をトナーにより現像しトナー像を形成する現像手段と、
トナー像を記録材に転写する転写手段と、
記録材上の未定着のトナー像を定着する定着手段と、
請求項1から請求項7のいずれか1項に記載の電源装置と、
を備えることを特徴とする画像形成装置。 - 感光体と、
前記感光体上の静電潜像をトナーにより現像しトナー像を形成する現像手段と、
トナー像を記録材に転写する転写手段と、
記録材上の未定着のトナー像を定着する定着手段と、
請求項1から請求項3、請求項6、請求項7のいずれか1項に記載の電源装置と、
を備え、
前記第2の制御手段は、補正された交流電圧に基づいて、前記定着手段に供給する電力を制御することを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019186160A JP2021061720A (ja) | 2019-10-09 | 2019-10-09 | 電源装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019186160A JP2021061720A (ja) | 2019-10-09 | 2019-10-09 | 電源装置及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021061720A true JP2021061720A (ja) | 2021-04-15 |
Family
ID=75380615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019186160A Pending JP2021061720A (ja) | 2019-10-09 | 2019-10-09 | 電源装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021061720A (ja) |
-
2019
- 2019-10-09 JP JP2019186160A patent/JP2021061720A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9823617B2 (en) | Power supply apparatus and image forming apparatus | |
JP6611530B2 (ja) | 電力供給装置及び画像形成装置 | |
JP5873293B2 (ja) | 電源装置および画像形成装置 | |
JP6824708B2 (ja) | 電源装置及び画像形成装置 | |
US10749425B2 (en) | Power supply apparatus and image forming apparatus | |
JP2018117501A (ja) | 電源装置及び画像形成装置 | |
JP2016136172A (ja) | ヒータ制御装置及び画像形成装置 | |
JP2018082585A (ja) | 電源装置及び画像形成装置 | |
JP7040884B2 (ja) | 電源装置、画像形成装置および制御方法 | |
JP2008172914A (ja) | 電源装置および画像形成装置 | |
JP7224860B2 (ja) | 画像形成装置 | |
JP6029388B2 (ja) | 電源装置及び画像形成装置 | |
JP2015206627A (ja) | ヒータ負荷の消費電力の検出方法および装置、並びに画像形成装置 | |
JP2012252405A (ja) | 電源装置およびそれを備えた画像形成装置 | |
US8655216B2 (en) | Switching power supply device and image forming apparatus including switching power supply device | |
JP2015019533A (ja) | 高圧電源装置及び画像形成装置 | |
JP5904807B2 (ja) | 電源、及び、画像形成装置 | |
JP6961437B2 (ja) | 電源装置及び画像形成装置 | |
JP2021061720A (ja) | 電源装置及び画像形成装置 | |
JP6406798B2 (ja) | 電源装置及び画像形成装置 | |
US11647140B2 (en) | Image forming apparatus that converts an alternating current voltage into a direct current voltage | |
JP5936493B2 (ja) | 電源装置及び画像形成装置 | |
US20220368237A1 (en) | Power supply apparatus and image forming apparatus | |
US11822268B2 (en) | Image forming apparatus | |
JP7400603B2 (ja) | 電源システム、画像形成装置 |