JP2020537359A - 金属堆積用の核生成層としての共形ドープアモルファスシリコン - Google Patents

金属堆積用の核生成層としての共形ドープアモルファスシリコン Download PDF

Info

Publication number
JP2020537359A
JP2020537359A JP2020540695A JP2020540695A JP2020537359A JP 2020537359 A JP2020537359 A JP 2020537359A JP 2020540695 A JP2020540695 A JP 2020540695A JP 2020540695 A JP2020540695 A JP 2020540695A JP 2020537359 A JP2020537359 A JP 2020537359A
Authority
JP
Japan
Prior art keywords
layer
amorphous silicon
substrate
doped amorphous
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020540695A
Other languages
English (en)
Inventor
ルイ チェン，
ルイ チェン，
イーホン チェン，
イーホン チェン，
ヨン ウー，
ヨン ウー，
アブヒジット バス マリック，
アブヒジット バス マリック，
シュリーニヴァース ガンディコッタ，
シュリーニヴァース ガンディコッタ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020537359A publication Critical patent/JP2020537359A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

基板上の核生成層及び／又は接着層としてのドープアモルファスシリコン層上に金属層を堆積させるための方法が開示される。ある実施形態は、ドープアモルファスシリコン層及び金属層が基板に付着する能力を高めるために、接着剤層を組み込むことを更に含む。【選択図】図２Ｂ

Description

[0001] 本開示は、広くは、薄膜を堆積させる方法に関する。特に、本開示は、ドープアモルファスシリコンを含む膜の堆積用のプロセスに関する。
[0002] アモルファスシリコンは、半導体デバイス、フラットパネルディスプレイ、及び太陽電池において広範に使用される。高アスペクト比フィーチャにおける共形性（すなわち良好なステップカバレッジ）又は間隙充填性能を伴う、アモルファスシリコン堆積プロセスの開発には、重大な技術的課題が残っている。従来のLPCVDプロセスは、高温（＞摂氏５５０度）及び低圧に限られ、したがって、不十分なステップカバレッジ及び／又は間隙充填性能を示し、PECVDプロセスも、良好なステップカバレッジ及び／又は間隙充填性能を与えない。
[0003] タングステン薄膜の原子層堆積（ALD）は、シリコン、二酸化ケイ素、及び窒化チタンのサービスでは、不十分な核生成性能のために、非常に長いインキュベーション遅延を示す。核生成層は、通常、この課題を軽減するために使用される。従来、ALD WSix又はWBxは、それぞれ、WF6／Si2H6とWF6／B2H6によって堆積される。しかし、WF6は、基板表面（例えば、Si、SiO2）に直接的に曝露され、基板に損傷を与える。
[0004] したがって、より低い温度で高い共形性を有する金属膜を堆積させる方法が、当該技術分野で必要とされている。
[0005] 本開示の１以上の実施形態は、厚さを有するドープアモルファスシリコン層を形成するために、基板表面をシリコン前駆体及びドーパントに曝露することを含む処理方法を対象とする。ドープアモルファスシリコン層上に金属層が形成される。
[0006] 本開示の更なる実施形態は、酸化物表面を有する基板を備えたスタックを対象とする。酸化物表面上に接着剤層があり、接着剤層はTiNを含む。ドープアモルファスシリコン層が、接着剤層上にあり、ホウ素、リン、ヒ素、又はゲルマニウムのうちの１以上を含む。金属層が、ドープアモルファスシリコン層上にあり、タングステン又はモリブデンのうちの１以上を含む。
[0007] 本開示の更なる実施形態は、酸化ケイ素表面を有するシリコン基板を提供することを含む、処理方法を対象とする。シリコン基板上に接着剤層が形成される。接着剤層は、TiNを含み、約１Åから約３０Åの範囲内の厚さを有する。接着剤層を、ジシランを含むシリコン前駆体及びジボランを含むドーパントに曝露することによって、接着剤層上にドープアモルファスシリコン層が形成される。基板は、摂氏約１００度以下の温度に維持される。アモルファスシリコン層上に金属層が形成される。
[0008] 上述した本開示の特徴を詳細に理解できるように、上記に要約した本開示を、一部が添付の図面に例示されている実施形態を参照しながら、より具体的に説明する。しかし、添付の図面は本開示の典型的な実施形態のみを示すものであり、したがって、本開示の範囲を限定するものと見なすべきではなく、本開示は他の等しく有効な実施形態も許容し得ることに留意されたい。
[0009] 本開示の１以上の実施形態による、膜スタックの概略を示す。 [0010] 本開示の１以上の実施形態による、プロセススキームを示す。 [0011] 図２Ａのプロセススキームによる、膜スタックの概略を示す。 [0012] 本開示の１以上の実施形態による、プロセススキームを示す。 [0013] 本開示の１以上の実施形態による、プロセススキームを示す。 [0014] 図４Ａのプロセススキームによる、膜スタックの概略を示す。 [0015] 本開示の１以上の実施形態による、基板を処理するための例示的なシステムを示す。
[0016] 本開示の幾つかの例示的な実施形態が説明される前に理解するべきことは、本開示が以下の説明で提示される構成又は処理ステップの詳細に限定されないということである。本開示は、他の実施形態も可能であり、様々な方法で実施又は実行することができる。
[0017] 本明細書で使用される「基板」とは、その上で製造処理中に膜処理が実行されるところの、任意の基板又は基板上に形成された材料表面のことを指す。例えば、その上で処理が実行され得るところの基板表面には、用途に応じて、シリコン、酸化ケイ素、歪シリコン、シリコン・オン・インシュレータ（SOI）、炭素がドープされた酸化ケイ素、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに金属、金属窒化物、金属合金、及びその他の導電材料などの任意の他の材料が含まれる。基板は、半導体ウエハを含むが、それに限定されるものではない。基板表面を、研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、及び／又はベークするために、基板に前処理プロセスを受けさせてよい。基板自体の表面上で直接膜処理することに加えて、本開示では、開示される任意の膜処理ステップが、以下でより詳細に開示されるように基板上に形成された下層上で実行されてもよい。「基板表面」という用語は、文脈が示すように、そのような下層を含むことが意図されている。したがって、例えば、膜／層又は部分的な膜／層が、基板表面上に堆積された場合、新しく堆積された膜／層の露出面が、基板表面となる。
[0018] 本明細書及び添付の特許請求の範囲で使用される際に、「前駆体」、「反応物質」、「反応ガス」などの用語は、基板表面と反応することができる任意のガス種を指すために、相互交換可能に使用される。
[0019] 本開示の１以上の実施形態は、金属堆積（例えば、ALDタングステン堆積）用の接着剤層、フッ素拡散バリア、及び／又は核生成層のうちの１以上として、共形ドープアモルファスシリコン薄膜を堆積させる方法を対象とする。タングステン堆積が多くの実施形態で参照されるが、他の金属（例えば、Mo）が、本開示のプロセスによって堆積され得ることを、当業者は理解するだろう。本開示は、ALDタングステン堆積、ALD堆積、又はタングステン堆積に限定されるものではない。
[0020] 本開示の実施形態は、金属ALDプロセス用のプロセス統合スキーム（process integration scheme）を含む。例えば、原子層堆積によってタングステンがシリコン基板上に堆積される。図１を参照すると、スタック１０は、接着剤層１４（例えば、TiN）、核生成層１６（例えば、WSix及びWBx）、及び金属１８（例えば、W）を有する、基板１２（例えば、SiO2）を含んでよい。プロセススキームの１以上の実施形態では、核生成層が、ドープアモルファスシリコン層によって置き替えられる。ある実施形態では、核生成層が、ドープアモルファスシリコン層によって置き替えられ、TiN接着剤層が、より薄く作製される。１以上の実施形態では、核生成層と接着剤層の両方が、ドープアモルファスシリコン層によって置き替えられる。
[0021] 図２Ａ及び図２Ｂを参照すると、本開示の１以上の実施形態が、処理方法１００及び膜スタック２００を対象とする。基板表面２２２を有する基板２２０が、ステップ１１０で設けられる。ステップ１２０では、基板２２０が、シリコン前駆体及びドーパントに曝露されて、基板表面２２２上にドープアモルファスシリコン層２４０を形成する。
[0022] 本開示の幾つかの実施形態は、有利なことに、ドーパントを組み込むことによって核生成層の堆積温度を下げる方法を提供する。ある実施形態では、共形アモルファスシリコン層の堆積中にドーパントを加えることによって、核生成層の形態（morphology）が修正される。ある実施形態では、アモルファスシリコンの堆積温度が、摂氏約４００度以上から摂氏約１００度以下に低減され得る。ある実施形態では、有利なことに、非ドープアモルファスシリコン膜と比較して、ドープシリコン膜の異なる膜特性／形態のために、ドーパント濃度を変更することによって、タングステン膜の特性が修正され得る。
[0023] ある実施形態では、ウエハ温度を最小化しながらシリコン前駆体の分圧を最大化することによって、ドープアモルファスシリコン（ドープa-Si）の形成が実現され得る。ある実施形態では、CVD堆積プロセスを使用して、ドープアモルファスシリコンが堆積される。その場合、シリコン前駆体とドーパントは、同時に基板に曝露される。
[0024] 適切なシリコン前駆体は、ポリシラン（SixHy）及びハロシラン（SixHyXa）を含むが、それらに限定されるものではない。例えば、ポリシランは、シラン、ジシラン（Si2H6）、トリシラン（Si3H8）、テトラシラン（Si4H10）、イソテトラシラン、ネオペンタシラン（Si5H12）、シクロペンタシラン（Si5H10）、ヘキサシラン（C6H14）、シクロヘキサシラン（Si6H12）、又は、一般的に、SixHyであってx＝１以上のSixHy、及びそれらの組み合わせを含む。例えば、中程度の処理温度と高い蒸気圧とを有するジシランが、単独で、又は他の種と組み合わされて、シリコン前駆体として使用されてよい。
[0025] 例えば、ハロシランは、ジハロシラン（SiH2X2）、トリハロシラン（SiHX3）、テトラハロシラン（SiX4）、若しくはヘキサハロジシラン（Si2X6）、又は、一般的に、SixHyXaであってx＝１以上であり且つXがハロゲンであり且つa＝１以上であるSixHyXa、及びそれらの組み合わせを含む。ある実施形態では、ハロシランの中に存在するハロゲンが、フッ素、塩素、臭素、又はヨウ素から個別に選択される。ある実施形態では、ハロゲンが、本質的に塩素から成る。
[0026] ある実施形態では、シリコン前駆体が、実質的にジシランのみを含む。ある実施形態では、シリコン前駆体が、実質的にジクロロシランのみを含む。この明細書及び付随する特許請求の範囲において使用される際に、「実質的に〜のみ（substantially only）」という表現は、活性種の少なくとも９５％が記述された種であることを意味する。キャリアガス及び不活性ガスなどの他のガスも、任意の量だけ含まれてよい。
[0027] ドーパントは、堆積するアモルファスシリコン層をドープするために適切な任意の材料であってよい。ある実施形態では、ドープアモルファスシリコン層は、ホウ素、リン、ヒ素、又はゲルマニウムのうちの１以上を含む。ある実施形態では、ドーパントが、ボラン、ジボラン、ホスフィン、ジホスフィン、アルシン、ジアルシン、ゲルマン、又はジゲルマンのうちの１以上を含む。ある実施形態では、ドーパントが、実質的にジボランのみを含む。ある実施形態では、ドーパントが、実質的にジホスフィンのみを含む。ある実施形態では、ドーパントが、実質的にジアルシンのみを含む。ある実施形態では、ドーパントが、実質的にジゲルマンのみを含む。
[0028] ドープアモルファスシリコン層２４０の厚さが、例えば、基板表面やそれに続く膜とプロセスに応じて変動し得る。ある実施形態では、ドープアモルファスシリコン層２４０が、約２０Å以上の厚さを有する。１以上の実施形態では、ドープアモルファスシリコン層２４０が、約１Åから約２００Åの範囲内、若しくは約１０Åから約１５０Åの範囲内、若しくは約２０Åから約１００Åの範囲内、又は約４０Åから約１００Åの範囲内の厚さを有する。ある実施形態では、ドープアモルファスシリコン層２４０が、約１０Åから約５０Åの範囲内の厚さを有する。ある実施形態では、ドープアモルファスシリコン層２４０の厚さが、０Åより上で且つ約１００Å、７５Å、５０Å、４５Å、又は４０Å以下である。ある実施形態では、ドープアモルファスシリコン層２４０が、連続層を形成するのに十分な最小厚さを有する。本明細書で使用する「連続」という用語は、堆積層の下層の材料を露出させる間隙又はベアスポット（bare spot）がない状態で露出面全体を覆うことを指す。連続層は、膜の総表面積の約１％未満の表面積の間隙又はベアスポットを有し得る。
[0029] ある実施形態では、ドープアモルファスシリコン層２４０が、基板２２０上で共形に形成される。本明細書で使用する「共形な」又は「共形に」という用語は、膜の平均的な厚さに対して、１％未満の変形を有する厚さで露出面に付着して、その露出面を均一に覆う層のことを指す。例えば、１００Åの厚さの膜は、厚さにおいて１Å未満の変形を有することになる。この厚さ及び変形は、凹部の縁部、角部、側部、及び底部を含む。例えば、本開示の様々な実施形態において堆積された共形層は、複雑な表面上で本質的に均一な厚さの堆積領域のカバレッジをもたらすことになる。
[0030] ステップ１３０では、ドープアモルファスシリコン層２４０上に金属層２８０が形成される。金属層２８０は、原子層堆積（ALD）、プラズマ原子層堆積（PE-ALD）、化学気相堆積（CVD）、プラズマ化学気相堆積（PE-CVD）、及び物理的気相堆積（PVD）を含む、任意の適切な技法によって形成され得るが、それらに限定されるものではない。
[0031] 金属層２８０は、任意の適切な金属を含んでよい。ある実施形態では、金属層２８０が、タングステン又はモリブデンのうちの１以上を含む。ある実施形態では、金属層２８０が、本質的にタングステンから成る。ある実施形態では、金属層２８０が、本質的にモリブデンから成る。これに関して使用される際に、「本質的に〜から成る」は、金属層２８０が、指定された成分を約８０、８５、９０、又は９５原子％以上含むことを意味する。例えば、本質的にタングステンから成る金属層２８０は、例えば、約９０原子％以上のタングステンである組成を有する。
[0032] ある実施形態では、金属層２８０が、CVDによって堆積される。金属前駆体及び反応物質は、基板上に層を堆積させるために、処理チャンバの中に共に流されてよい。前駆体と反応物質は、気相内で反応してよい。
[0033] ある実施形態では、金属層２８０が、ALDによって堆積される。時間ドメインALDプロセスでは、金属前駆体が、処理チャンバの中に流されて、表面と反応する。チャンバは、余剰な前駆体及び副生成物がパージされ、反応物質がチャンバの中に流される。前駆体と反応物質は、気相での反応が最小であるか又は全くないように、同じ時間において処理チャンバ内に存在しない。空間ALDプロセスでは、処理チャンバの第１のセクションの中に金属前駆体が流され、反応物質は、それと同時に処理チャンバの第２のセクションの中に流される。第１のセクションと第２のセクションは、前駆体と反応物質の間の気相反応を防止するために、ガスカーテンによって分離されている。基板が、第１のセクションと第２のセクションの間で移動され、連続的に、表面を前駆体と反応物に曝露する。ある実施形態では、連続的に、ドープアモルファスシリコン層２４０を金属前駆体と反応物に曝露することによって、金属層２８０が堆積される。
[0034] 金属前駆体は、金属膜を堆積させるために使用され得る、任意の適切な前駆体であってよい。ある実施形態では、金属前駆体が、タングステン、モリブデン、及びそれらの組み合わせから選択された、金属を含む。１以上の実施形態では、金属前駆体が、WF6とMoF6のうちの１以上を含む。ある実施形態では、金属前駆体が、フッ素含有前駆体である。フッ素は、シリコン表面をエッチングし得ることが知られている。本開示のある実施形態は、有利なことに、フッ素前駆体の使用を可能にする。というのも、ドープアモルファスシリコン層２４０は、前駆体がドープアモルファスシリコン膜の全てを除去しないことを確実にするために十分な厚さまで形成され得るからである。
[0035] 反応物質は、表面上に形成された種と反応することができる、任意の適切な反応物質であってよい。例えば、ALDプロセスでは、WF6が前駆体として使用される場合、表面上に‐WFx種が存在することとなる。反応物質は、WFx種と反応して、W膜を生成することができる。
[0036] 図３は、ドープアモルファスシリコン層２４０の形成後にガス抜きプロセス１２５が含まれる、本開示の別の一実施形態のプロセスフローを示している。ある実施形態では、ドープアモルファスシリコン層２４０が、ガス抜き環境に曝露されて、金属層２８０を形成する前にアウトガス種を除去する。
[0037] 堆積したドープアモルファスシリコン層２４０は、種（例えば水素）を放出又はアウトガスしてよい。ガス抜き環境により、ガス種が放出される機会がもたらされて、完成膜の気泡が最小化される。ガス抜き環境は、膜のガス抜きを可能にするか又は促進する、任意の条件を含んでよい。例えば、ガス抜き環境は、本質的に不活性ガスから成り得る。これに関して使用される際に、「本質的に〜から成る（consists essentially of）」とは、堆積された膜のアウトガスに干渉するガス種がないことを意味する。未だ本質的に不活性ガスから成る一方で、膜のガス抜きを抑制することなしに、他の反応種も存在し得る。
[0038] 好適な不活性ガスは、アルゴン、ヘリウム、窒素、及び／又はそれらの混合物のうちの１以上を含むが、それらに限定されるわけではない。
[0039] １以上の実施形態では、アウトガス種が、水素、SiH2、SiH3、SiH4、及び／又は他の低次のシランを含む。
[0040] 処理チャンバ又は処理チャンバの領域内の圧力は、前駆体曝露及びガス抜き環境向けに、個別に制御されてよい。ある実施形態では、シリコン前駆体、ドーパント、及びガス抜き環境のそれぞれへの曝露が、約１００mTorrから約６００Torrの範囲内の圧力で行われる。ある実施形態では、約５００mTorr以上、若しくは約１Torr以上、若しくは約５Torr以上、若しくは約１０Torr以上、若しくは約２０Torr以上、又は約３０Torr以上の圧力で、シリコン前駆体及び／又はドーパントが、基板に曝露される。
[0041] 基板表面が、シリコン前駆体、ドーパント、及び／又はガス抜き環境に曝露される温度は、例えば、形成されるデバイスとシリコン前駆体及び／又はドーパントとの熱収支に応じて変更されてよい。ある実施形態では、シリコン前駆体、ドーパント、及び／又はガス抜き環境のそれぞれへの曝露が、摂氏約２５度から摂氏約７００度の範囲内の温度で行われる。１以上の実施形態では、ドープアモルファスシリコン層２４０が、摂氏約２５度から摂氏約７００度の範囲内、若しくは摂氏約５０度から摂氏約６００度の範囲内、又は摂氏約１００度から摂氏約５５０度の範囲内の温度で形成される。ある実施形態では、ドープアモルファスシリコン層２４０が、摂氏約２５度以上、且つ、摂氏約５５０度以下、摂氏約４００度以下、摂氏約２５０度以下、摂氏約２００度以下、又は摂氏約１００度以下の温度で形成される。
[0042] ガス抜き環境への曝露前にシリコン前駆体及びドーパントを用いて形成されるドープアモルファスシリコン層２４０の厚さは、修正することができる。ある実施形態では、シリコン前駆体、ドーパント、及びガス抜き環境への各曝露が、約５Åから約２０Å、若しくは約２０Åから約１００Å、又は約４０Åから１００Åの範囲内の厚さを有する膜を成長させる。
[0043] 所定の厚さを有する膜を形成するために、前駆体、ドーパント、及びガス抜き環境が、反復的に順次、基板表面に曝露される。ある実施形態では、アモルファスシリコン膜が、約２０Åから約１μmの範囲内の総厚を有する。
[0044] 図４Ａ及び図４Ｂを参照すると、本開示のある実施形態は、ドープアモルファスシリコン層２４０を形成する前に接着剤層２６０が基板上に堆積されるステップ１６０を更に含む。接着剤層２６０は、ドープアモルファスシリコン層が基板２２０上に直接的に堆積された場合よりもピーリング（peeling）が生じる可能性を低くするところの、ドープアモルファスシリコンが付着する層である。ある実施形態では、接着剤層がTiNを含む。１以上の実施形態では、基板２２０が酸化ケイ素の表面を有し、接着剤層がTiNを含む。
[0045] 接着剤層２６０の厚さは、基板、及び堆積するドープアモルファスシリコンの厚さに応じて変動し得る。ある実施形態では、接着剤層２６０が、約１Åから約３０Åの範囲内、又は約５Åから約３０Åの範囲内の厚さを有する。ある実施形態では、接着剤層２６０が、約２０Å以下、若しくは約１５Å以下、若しくは１０Å以下、又は約５Å以下の厚さを有する。
[0046] 図４Ｂを参照すると、本開示の１以上の実施形態は、酸化物表面２２２を有する基板２２０を備えたスタック２００を対象とする。酸化物表面２２２上に接着剤層２６０がある。ある実施形態の接着剤層は、TiNを含み、約５Åから約３０Åの範囲内の厚さを有する。ドープアモルファスシリコン層２４０が、接着剤層２６０の上にあり、約５Åから約５０Åの範囲内の厚さを有する。金属層２８０が、ドープアモルファスシリコン層２４０の上にあり、タングステンとモリブデンのうちの１以上を含む。
[0047] １以上の実施形態によれば、基板は、層を形成する前及び／又は形成した後に処理を受ける。この処理は、同じチャンバ内又は１以上の別個の処理チャンバ内で実行されてよい。ある実施形態では、基板が、第１のチャンバから、更なる処理のために別の分離した第２のチャンバに移される。基板は、第１のチャンバから別の処理チャンバへ直接的に移動されてよく、又は第１のチャンバから１以上の移送チャンバへ移動され、次いで、別の処理チャンバへ移動されてよい。したがって、処理装置は、移送ステーションに連通する複数のチャンバを備えてよい。この種の装置は、「クラスタツール」又は「クラスタシステム」などと呼ばれ得る。
[0048] クラスタツールは概して、基板の中心検出及び配向、ガス抜き、アニール処理、堆積、及び／又はエッチングを含む様々な機能を実行する、複数のチャンバを備えるモジュールシステムである。１以上の実施形態によれば、クラスタツールは、少なくとも第１のチャンバ及び中央移送チャンバを含む。中央移送チャンバは、処理チャンバとロードロックチャンバとの間で基板を往復搬送することができる、ロボットを収容し得る。移送チャンバは、通常、減圧状態に維持され、基板を、あるチャンバからクラスタツールの前端に配置された別のチャンバ及び／又はロードロックチャンバへ往復搬送するための中間段階を設ける。本開示に適合し得る２つのよく知られたクラスタツールは、両方ともカリフォルニア州サンタクララにあるアプライドマテリアルズ社から購入可能なCentura（登録商標）とEndura（登録商標）である。しかし、チャンバの正確な配置及び組み合わせは、本明細書で説明される処理の特定のステップを実行する目的で変更され得る。使用可能な他の処理チャンバは、限定されないが、周期的層堆積（CLD）、原子層堆積（ALD）、化学気相堆積（CVD）、物理的気相堆積（PVD）、エッチング、予洗浄、化学洗浄、RTPなどの熱処理、プラズマ窒化、ガス抜き、配向、ヒドロキシル化、及びその他の基板処理を含む。クラスタツール上でチャンバ内の処理を実施することにより、後続膜を堆積する前に、酸化を伴わずに、空気中の不純物による基板の表面汚染を回避することができる。
[0049] １以上の実施形態によると、基板は、継続的に減圧条件又は「ロードロック」条件の下にあり、あるチャンバから次のチャンバへと移動されるときに周囲空気に曝露されない。したがって、移送チャンバは、減圧下にあり、減圧下で「ポンプダウン」される。処理チャンバ又は移送チャンバ内に不活性ガスが存在し得る。ある実施形態では、反応物の一部又は全部を除去するために、パージガスとして不活性ガスが使用される。１以上の実施形態によれば、パージガスを堆積チャンバの出口で注入して、反応物質が、堆積チャンバから移送チャンバ及び／又は追加の処理チャンバへ移動することを妨げる。したがって、不活性ガスの流れが、チャンバの出口でカーテンを形成する。
[0050] 図５を参照すると、本開示の更なる実施形態は、本明細書で説明される方法を実行するための処理システム９００を対象とする。図５は、本開示の１以上の実施形態による、基板を処理するために使用され得るシステム９００を示している。システム９００は、クラスタツールと称され得る。システム９００は、内部にロボット９１２を有する中央移送ステーション９１０を含む。ロボット９１２は、単一のブレードロボットとして示されているが、他のロボット９１２構成が本開示の範囲内にあることを、当業者は認識するだろう。ロボット９１２は、中央移送ステーション９１０に連結されたチャンバの間で１以上の基板を移動させるように構成されている。
[0051] 少なくとも１つの予洗浄／緩衝チャンバ９２０が、中央移送ステーション９１０に連結されている。予洗浄／緩衝チャンバ９２０は、ヒータ、ラジカル源、又はプラズマ源のうちの１以上を含んでよい。予洗浄／緩衝チャンバ９２０は、個々の半導体基板用の又は処理のためのウエハのカセット用の保持エリアとして使用されてよい。予洗浄／緩衝チャンバ９２０は、予洗浄プロセスを実行することができ、若しくは処理のために基板を予め加熱することができ、又は単に処理シークエンス向けのステージングエリアであってよい。ある実施形態では、中央移送ステーション９１０に連結された２つの予洗浄／緩衝チャンバ９２０が存在する。
[0052] 図５で示されている実施形態では、予洗浄チャンバ９２０が、ファクトリインターフェース９０５と中央移送ステーション９１０の間の通過チャンバとして働き得る。ファクトリインターフェース９０５は、カセットから予洗浄／緩衝チャンバ９２０に基板を移動させるための１以上のロボット９０６を含んでよい。次いで、ロボット９１２は、予洗浄／緩衝チャンバ９２０からシステム９００内の他のチャンバに基板を移動させてよい。
[0053] 第１の処理チャンバ９３０が、中央移送ステーション９１０に連結されてよい。第１の処理チャンバ９３０は、シリコン層堆積チャンバとして構成されてよく、第１の処理チャンバ９３０に反応ガスの１以上の流れを供給するために、１以上の反応ガス源と流体連通してよい。基板は、ロボット９１２によって、処理チャンバ９３０から及び処理チャンバ９３０へ、遮断弁９１４を通過して移動されてよい。
[0054] 処理チャンバ９４０も、中央移送ステーション９１０に連結されてよい。ある実施形態では、処理チャンバ９４０が、金属堆積チャンバを備え、等方性エッチングプロセスを実行するために、処理チャンバ９４０に反応ガスの流れを供給するように、１以上の反応ガス源と流体連通している。基板は、ロボット９１２によって、処理チャンバ９４０から及び処理チャンバ９４０へ、遮断弁９１４を通過して移動されてよい。
[0055] 処理チャンバ９４５も、中央移送ステーション９１０に連結されてよい。ある実施形態では、処理チャンバ９４５が、処理チャンバ９４０と同じプロセスを実行するように構成された、処理チャンバ９４０と同じ種類のものである。この配置は、処理チャンバ９４０内で行われるプロセスが、処理チャンバ９３０内のプロセスよりもかなり長くかかる場合に、有用であるだろう。
[0056] ある実施形態では、処理チャンバ９６０が、中央移送ステーション９１０に連結され、シリコン層堆積チャンバとして働くように構成されている。処理チャンバ９６０は、１以上の異なるエピタキシャル成長プロセスを実行するように構成されてよい。
[0057] ある実施形態では、処理チャンバ９３０と処理チャンバ９６０が、同時に２つの基板に対してシリコン堆積プロセスを実行するように構成されてよく、処理チャンバ９４０と処理チャンバ９４５が、金属堆積プロセスを実行するように構成されてよい。
[0058] ある実施形態では、処理チャンバ９３０、９４０、９４５、及び９６０のそれぞれが、処理方法の種々の部分を実行するように構成されている。例えば、処理チャンバ９３０は、ドープシリコン層形成プロセスを実行するように構成されてよく、処理チャンバ９４０は、金属層形成プロセスを実行するように構成されてよく、処理チャンバ９４５は、計測ステーションとして又はシリコン層形成プロセスを実行するように構成されてよく、且つ、処理チャンバ９６０は、金属層形成プロセスを実行するように構成されてよい。ツール上の個々の処理チャンバの数及び配置は、変更することが可能であり、図５で示されている実施形態は、単に１つの可能な構成を表していることを、当業者は認識するだろう。
[0059] ある実行形態では、処理システム９００が、１以上の計測ステーショを含む。例えば、計測ステーションは、予洗浄／緩衝チャンバ９２０内、中央移送ステーション９１０内、又は個々の処理チャンバの何れかの範囲内に位置付けられてよい。計測ステーションは、基板を酸化環境に曝露することなく凹部の距離を測定することができる、システム９００内の任意の位置であってよい。
[0060] 少なくとも１つのコントローラ９５０が、中央移送ステーション９１０、予洗浄／緩衝チャンバ９２０、処理チャンバ９３０、９４０、９４５、又は９６０のうちの１以上に接続されている。ある実施形態では、個々のチャンバ又はステーションに接続された２つ以上のコントローラ９５０が存在し、主たる制御プロセッサが、個々のプロセッサのそれぞれに接続されて、システム９００を制御する。コントローラ９５０は、様々なチャンバ及びサブプロセッサを制御するための工業環境で使用され得る、任意の形態の汎用コンピュータプロセッサ、マイクロコントローラ、マイクロプロセッサなどのうちの１つであってよい。
[0061] 少なくとも１つのコントローラ９５０は、プロセッサ９５２、プロセッサ９５２に接続されたメモリ９５４、プロセッサ９５２に接続された入／出力デバイス９５６、及び種々の電子構成要素の間で通信するためのサポート回路９５８を有してよい。メモリ９５４は、一過性のメモリ（例えば、ランダムアクセスメモリ）と非一過性のメモリ（例えば、記憶装置）のうちの１以上を含んでよい。
[0062] プロセッサのメモリ９５４又はコンピュータ可読媒体は、ランダムアクセスメモリ（RAM）、読取り専用メモリ（ROM）、フロッピーディスク、ハードディスク、又は任意の他の形態を採るローカル若しくは遠隔デジタル記憶装置などの、容易に入手可能なメモリのうちの１以上であってよい。メモリ９５４は、システム９００のパラメータ及び構成要素を制御するために、プロセッサ９５２によって実行可能な指示命令の一組を保持することができる。サポート回路９５８は、従来のやり方でプロセッサをサポートするために、プロセッサ９５２に接続されている。例えば、回路は、キャッシュ、電源、クロック回路、入／出力回路、サブシステムなどを含んでよい。
[0063] プロセスは、概して、ソフトウェアルーチンとしてメモリ内に記憶され得る。ソフトウェアルーチンは、プロセッサによって実行されたときに、処理チャンバに、本開示のプロセスを実行させる。ソフトウェアルーチンはまた、プロセッサによって制御されるハードウェアから遠隔に位置付けられた第２のプロセッサ（図示せず）によって、記憶及び／又は実行することもできる。本開示の方法の一部又は全部をハードウェア内で実行することもできる。したがって、プロセスは、ソフトウエアに実装され、ハードウェア内のコンピュータシステムを、例えば、特定用途向け集積回路或いは他の種類のハードウェア実装又はソフトウェアとハードウェアとの組み合わせとして使用して実行されてもよい。ソフトウェアルーチンは、プロセッサよって実行されたときに、汎用コンピュータを、プロセスが実行されるようにチャンバ動作を制御する専用コンピュータ（コントローラ）に変換する。
[0064] ある実施形態では、コントローラ９５０が、該方法を実行するように、個々のプロセス又はサブプロセスを実行するための１以上の構成を有する。コントローラ９５０は、該方法の機能を実行するために中間構成要素を動作させるように接続され又は構成されてよい。例えば、コントローラ９５０は、ガスバルブ、アクチュエータ、モータ、スリットバルブ、減圧制御などのうちの１以上を制御するように接続され且つ構成されてよい。
[0065] ある実施形態のコントローラ９５０は、複数の処理チャンバと計測ステーションの間でロボット上の基板を移動させるための構成、システムに基板をロード及び／又はシステムから基板をアンロードするための構成、ドープアモルファスシリコン層を形成するための構成、金属層を形成するための構成、並びに基板上に接着剤層を堆積させるための構成から選択された、１以上の構成を有する。
[0066] 基板は、単一の基板堆積チャンバ内で処理されてよく、この単一の基板堆積チャンバでは、別の基板が処理される前に、単一の基板がロードされ、処理され、アンロードされる。基板は、複数の基板が個々に、チャンバの第１の部分の中へロードされ、チャンバを通って移動し、チャンバの第２の部分からアンロードされる、コンベヤシステムに類似した連続的なやり方で処理されることも可能である。チャンバ及び関連するコンベヤシステムの形状は、直線経路又は曲線経路を形成することができる。更に、処理チャンバは、複数の基板が、中心軸の周りを移動し、カルーセル経路の間中、堆積、エッチング、アニーリング、洗浄などの処理を受ける、カルーセルであってよい。
[0067] 処理の間、基板を加熱又は冷却することができる。そうした加熱又は冷却は、限定されないが、基板支持体の温度を変化させること、及び、基板表面へ加熱された又は冷却されたガスを流すことを含む、任意の適切な手段によって達成することができる。ある実施形態では、基板支持体が、伝導的に基板温度を変化させるように制御することができるヒータ／クーラを含む。１以上の実施形態では、基板温度を局所的に変化させるため、使用するガス（反応性ガス又は不活性ガスの何れか）が加熱又は冷却される。ある実施形態では、基板温度を対流によって変化させるため、ヒータ／クーラが、チャンバ内部で基板表面に隣接するように配置される。
[0068] 基板はまた、処理の間、静止又は回転させることができる。回転する基板は、連続的に又は非連続に段階的に回転し得る。例えば、基板は、処理全体を通して、回転させてもよいし、又は、基板は、様々な反応性ガス又はパージガスへの曝露の間に、少量ずつ回転させることができる。処理中に基板を（連続的に又は段階的に）回転させることにより、例えば、ガス流形状の局所的可変性の影響が最小限に抑えられ、より均一な堆積又はエッチングの生成に役立つことができる。
[0069] 原子層堆積型チャンバ内で、基板は、空間的若しくは時間的に分離されたプロセスにおいて、第１及び第２の前駆体に曝露され得る。時間的ALDは、第１の前駆体がチャンバ内に流れ込んで表面と反応する、伝統的なプロセスである。第２の前駆体を流す前に、第１の前駆体はチャンバからパージされる。空間的ALDでは、第１の前駆体と第２の前駆体の両方が、同時にチャンバに流されるが、前駆体の混合を防止する領域が流れと流れの間に存在するように空間的に分離される。空間的ALDでは、基板が、ガス分配プレートに対して移動するか又はその逆である。
[0070] １つのチャンバ内で方法の１以上の部分が実行される実施形態では、プロセスは空間的ALDプロセスであり得る。上記の化学特性の１つ以上が両立しない（即ち、基板表面上以外で反応する結果となるか、及び／又はチャンバ上に堆積する結果となる）ものであってよいが、空間的な分離によって、気相にある複数の試薬が互いに曝露されないことが確保される。例えば、時間的ALDは堆積チャンバのパージを伴う。しかし、実際には、追加試薬を流し込む前に余剰試薬をチャンバの外にパージすることが不可能な時もある。したがって、チャンバ内に残存試薬があれば、それが反応し得る。空間的に分離されていれば、余剰の試薬をパージする必要はなく、交差汚染が制限される。更に、チャンバをパージするのに多くの時間を要することがあり、したがって、パージ段階をなくすことによってスループットが増大し得る。
[0071] この明細書全体を通じての、「一実施形態（one embodiment）」、「ある種の実施形態（certain embodiments）」、「１以上の実施形態（one or more embodiments）」、又は、「実施形態（an embodiment）」に対する言及は、実施形態に関連して説明されている特定の特徴、構造、材料、又は特性が、本開示の少なくとも1つの実施形態に含まれることを意味する。故に、この明細書全体の様々な箇所での「１以上の実施形態で」、「特定の実施形態で」、「一実施形態で」、又は「実施形態で」などの表現は、必ずしも、本開示の同一の実施形態に言及するものではない。更に、特定の特徴、構造、材料、又は特質は、１以上の実施形態において、任意の適切なやり方で組み合わされ得る。
[0072] 本明細書の開示は特定の実施形態を参照して説明されているが、これらの実施形態は、本開示の原理及び用途の例示にすぎないことを理解されたい。本開示の精神及び範囲から逸脱することなく、本開示の方法及び装置に対して様々な改変及び変形を行い得ることが、当業者には明らかになろう。したがって、本発明は、添付の特許請求の範囲及びその均等物の範囲内にある修正及び変形を含むことが意図されている。

Claims (15)

  1. 厚さを有するドープアモルファスシリコン層を形成するために、基板表面をシリコン前駆体及びドーパントに曝露すること、並びに
    前記ドープアモルファスシリコン層上に金属層を形成することを含む、処理方法。
  2. 前記基板表面が、同時に前記シリコン前駆体と前記ドーパントに曝露される、請求項１に記載の方法。
  3. 前記シリコン前駆体が、シラン又はハロシランを含む、請求項１に記載の方法。
  4. 前記シランが、シラン、ジシラン、トリシラン、テトラシラン、イソテトラシラン、ネオペンタシラン、シクロペンタシラン、ヘキサシラン、又はシクロヘキサシランのうちの１以上を含む、請求項３に記載の方法。
  5. 前記ハロシランが、ジハロシラン、トリハロシラン、テトラハロシラン、又はヘキサハロジシランのうちの１以上を含む、請求項３に記載の方法。
  6. 前記ドープアモルファスシリコン層が、ホウ素、リン、ヒ素、又はゲルマニウムのうちの１以上を含む、請求項１に記載の方法。
  7. 前記ドーパントが、ボラン、ジボラン、ホスフィン、ゲルマン、又はジゲルマンのうちの１以上を含む、請求項６に記載の方法。
  8. 前記基板表面が、摂氏約１００度以下の温度で曝露される、請求項１に記載の方法。
  9. 前記金属層が、原子層堆積によって堆積される、請求項1に記載の方法。
  10. 前記金属層が、前記ドープアモルファスシリコン層を金属前駆体及び反応物質に曝露することによって形成され、前記金属前駆体が、WF6とMoF6のうちの１以上を含み、前記反応物質が、水素を含む、請求項１に記載の方法。
  11. 前記ドープアモルファスシリコン層を形成する前に前記基板表面上に接着剤層を堆積させることを更に含み、前記接着剤層が、TiNを含む、請求項１に記載の方法。
  12. 酸化ケイ素表面を有するシリコン基板を提供すること、
    前記シリコン基板上に、約１Åから約３０Åの範囲内の厚さを有するTiNを含む接着剤層を形成すること、
    前記接着剤層を、ジシランを含むシリコン前駆体及びジボランを含むドーパントに曝露することによって、前記接着剤層上にドープアモルファスシリコン層を形成することであって、前記基板が、摂氏約１００度以下の温度に維持される、ドープアモルファスシリコン層を形成すること、並びに
    前記ドープアモルファスシリコン層上に金属層を形成することを含む、処理方法。
  13. 前記金属層が、原子層堆積によって形成される、請求項１２に記載の方法。
  14. 前記金属層が、タングステンとモリブデンのうちの１以上を含む、請求項１３に記載の方法。
  15. 前記金属層が、前記ドープアモルファスシリコン層を金属前駆体及び反応物質に曝露することによって堆積され、前記金属前駆体が、WF6とMoF6のうちの１以上を含み、前記反応物質が、水素を含む、請求項１４に記載の方法。
JP2020540695A 2017-10-09 2018-10-09 金属堆積用の核生成層としての共形ドープアモルファスシリコン Pending JP2020537359A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762569883P 2017-10-09 2017-10-09
US62/569,883 2017-10-09
PCT/US2018/054932 WO2019074877A1 (en) 2017-10-09 2018-10-09 DOPED AMORPHOUS SILICON CONFORMS AS A METAL DEPOSITION NUCLEATION LAYER

Publications (1)

Publication Number Publication Date
JP2020537359A true JP2020537359A (ja) 2020-12-17

Family

ID=66101682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020540695A Pending JP2020537359A (ja) 2017-10-09 2018-10-09 金属堆積用の核生成層としての共形ドープアモルファスシリコン

Country Status (6)

Country Link
US (1) US11244824B2 (ja)
JP (1) JP2020537359A (ja)
KR (2) KR20240006002A (ja)
CN (1) CN111194361B (ja)
SG (1) SG11202002270RA (ja)
WO (1) WO2019074877A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023037452A1 (ja) * 2021-09-08 2023-03-16 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240006109A1 (en) * 2022-06-30 2024-01-04 Western Digital Technologies, Inc. Highly Textured 001 BiSb And Materials for Making Same
CN117238848B (zh) * 2023-11-15 2024-02-02 合肥晶合集成电路股份有限公司 一种接触孔结构及其形成方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63262837A (ja) * 1987-04-21 1988-10-31 Matsushita Electric Ind Co Ltd Ｐ型非晶質シリコンの製造方法
JPH03224214A (ja) * 1989-08-31 1991-10-03 Sanyo Electric Co Ltd 非晶質シリコン膜及びその製造方法並びに光半導体装置
JPH052137A (ja) * 1991-06-24 1993-01-08 Nikon Corp 微小物体捕捉装置、検査、および採取装置、並びに微小物体捕捉方法
JPH0521378A (ja) * 1990-08-31 1993-01-29 Hitachi Ltd 半導体装置の製造方法
JPH06283430A (ja) * 1993-01-28 1994-10-07 Applied Materials Inc 単一チャンバー内で多層ｃｖｄを行なう方法
JPH10284732A (ja) * 1997-04-07 1998-10-23 Lsi Logic Corp ２つのキャッピング層を用いて集積回路構造上に改良型ケイ化コバルト層を形成する方法
JP2008003468A (ja) * 2006-06-26 2008-01-10 Mitsubishi Rayon Co Ltd 電磁遮蔽フィルムの製造方法
JP2008034684A (ja) * 2006-07-31 2008-02-14 Sony Corp 固体撮像素子、固体撮像素子の製造方法および撮像装置
US20100075485A1 (en) * 2008-09-22 2010-03-25 Applied Materials, Inc. Integrated emitter formation and passivation
US20120167963A1 (en) * 2010-12-31 2012-07-05 Ovshinsky Stanford R Photovoltaic Device Structure with Primer Layer
US20170125538A1 (en) * 2015-10-29 2017-05-04 Sandisk Technologies Inc. Robust nucleation layers for enhanced fluorine protection and stress reduction in 3d nand word lines
US20170179036A1 (en) * 2015-12-19 2017-06-22 Applied Materials, Inc. Conformal Amorphous Silicon As Nucleation Layer For W ALD Process

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4766006A (en) * 1986-05-15 1988-08-23 Varian Associates, Inc. Low pressure chemical vapor deposition of metal silicide
KR100209856B1 (ko) 1990-08-31 1999-07-15 가나이 쓰도무 반도체장치의 제조방법
US5789030A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for depositing doped amorphous or polycrystalline silicon on a substrate
WO2000006795A1 (en) 1998-07-27 2000-02-10 Applied Materials, Inc. Cvd tungsten deposition on oxide substrates
US6197669B1 (en) * 1999-04-15 2001-03-06 Taiwan Semicondcutor Manufacturing Company Reduction of surface defects on amorphous silicon grown by a low-temperature, high pressure LPCVD process
US7109097B2 (en) * 2004-12-14 2006-09-19 Applied Materials, Inc. Process sequence for doped silicon fill of deep trenches
WO2007075369A1 (en) * 2005-12-16 2007-07-05 Asm International N.V. Low temperature doped silicon layer formation
JP5624425B2 (ja) * 2010-10-14 2014-11-12 株式会社東芝 半導体装置及びその製造方法
CN102176496B (zh) * 2011-01-31 2012-11-21 中国科学院半导体研究所 氢气调制本征层能带结构优化非晶硅太阳电池及制作方法
CN104393120B (zh) * 2014-10-20 2017-01-18 上海空间电源研究所 非晶硅锗薄膜太阳电池顶电池p型层的制备方法及用途
US10468263B2 (en) 2015-12-19 2019-11-05 Applied Materials, Inc. Tungsten deposition without barrier layer

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63262837A (ja) * 1987-04-21 1988-10-31 Matsushita Electric Ind Co Ltd Ｐ型非晶質シリコンの製造方法
JPH03224214A (ja) * 1989-08-31 1991-10-03 Sanyo Electric Co Ltd 非晶質シリコン膜及びその製造方法並びに光半導体装置
JPH0521378A (ja) * 1990-08-31 1993-01-29 Hitachi Ltd 半導体装置の製造方法
JPH052137A (ja) * 1991-06-24 1993-01-08 Nikon Corp 微小物体捕捉装置、検査、および採取装置、並びに微小物体捕捉方法
JPH06283430A (ja) * 1993-01-28 1994-10-07 Applied Materials Inc 単一チャンバー内で多層ｃｖｄを行なう方法
JPH10284732A (ja) * 1997-04-07 1998-10-23 Lsi Logic Corp ２つのキャッピング層を用いて集積回路構造上に改良型ケイ化コバルト層を形成する方法
JP2008003468A (ja) * 2006-06-26 2008-01-10 Mitsubishi Rayon Co Ltd 電磁遮蔽フィルムの製造方法
JP2008034684A (ja) * 2006-07-31 2008-02-14 Sony Corp 固体撮像素子、固体撮像素子の製造方法および撮像装置
US20100075485A1 (en) * 2008-09-22 2010-03-25 Applied Materials, Inc. Integrated emitter formation and passivation
US20120167963A1 (en) * 2010-12-31 2012-07-05 Ovshinsky Stanford R Photovoltaic Device Structure with Primer Layer
US20170125538A1 (en) * 2015-10-29 2017-05-04 Sandisk Technologies Inc. Robust nucleation layers for enhanced fluorine protection and stress reduction in 3d nand word lines
US20170179036A1 (en) * 2015-12-19 2017-06-22 Applied Materials, Inc. Conformal Amorphous Silicon As Nucleation Layer For W ALD Process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023037452A1 (ja) * 2021-09-08 2023-03-16 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体

Also Published As

Publication number Publication date
US20200335334A1 (en) 2020-10-22
KR20240006002A (ko) 2024-01-12
CN111194361B (zh) 2022-12-13
US11244824B2 (en) 2022-02-08
WO2019074877A1 (en) 2019-04-18
CN111194361A (zh) 2020-05-22
SG11202002270RA (en) 2020-04-29
KR20200052994A (ko) 2020-05-15

Similar Documents

Publication Publication Date Title
CN108369897B (zh) 用于钨原子层沉积工艺的作为成核层的共形非晶硅
US10854461B2 (en) Tungsten deposition without barrier layer
CN108140562B (zh) 共形且间隙填充非晶硅薄膜的沉积
JP6913752B2 (ja) 核形成のない間隙充填ａｌｄプロセス
US20220359211A1 (en) Molybdenum templates for tungsten
TW201812999A (zh) 使用沉積/蝕刻技術之無接縫溝道填充
CN109983155A (zh) 用于选择性沉积的选择性改良的原位预清洁
US11244824B2 (en) Conformal doped amorphous silicon as nucleation layer for metal deposition
US10480066B2 (en) Metal deposition methods
TW202009135A (zh) 石墨烯擴散阻障
US10991586B2 (en) In-situ tungsten deposition without barrier layer
KR102489425B1 (ko) 장벽 층이 없는 텅스텐 증착
JP2021167466A (ja) バリア層のないインシトゥタングステン堆積
TWI757478B (zh) 形成鎢支柱的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240126

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240205

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20240524