JP2020514938A - シフトレジスタユニットおよびその駆動方法、ゲート駆動回路、並びに表示装置 - Google Patents

シフトレジスタユニットおよびその駆動方法、ゲート駆動回路、並びに表示装置 Download PDF

Info

Publication number
JP2020514938A
JP2020514938A JP2018520506A JP2018520506A JP2020514938A JP 2020514938 A JP2020514938 A JP 2020514938A JP 2018520506 A JP2018520506 A JP 2018520506A JP 2018520506 A JP2018520506 A JP 2018520506A JP 2020514938 A JP2020514938 A JP 2020514938A
Authority
JP
Japan
Prior art keywords
pull
coupled
node
transistor
signal terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018520506A
Other languages
English (en)
Other versions
JP7187309B2 (ja
Inventor
フェイ・ファン
ジエン・スン
ジェン・ワン
ウェンウェン・チン
シャオジョウ・ジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2020514938A publication Critical patent/JP2020514938A/ja
Application granted granted Critical
Publication of JP7187309B2 publication Critical patent/JP7187309B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

シフトレジスタユニットは、入力回路と、出力回路と、プルダウン制御回路と、プルダウン回路と、を備える。プルダウン制御回路は、第１電源信号端子、第２電源信号端子、プルアップノード、プルダウンノード、およびリセット信号端子に結合される。該プルダウン制御回路は、第１電源信号端子からプルダウンノードに第１電源信号を該第１電源信号の制御下で伝送し、第１電源信号端子からプルダウンノードに第１電源信号をリセット信号の制御下で伝送し、第２電源信号端子からプルダウンノードに第２電源信号をプルアップノードの制御下で伝送する、ように構成される。

Description

関連出願の相互参照
本出願は、２０１７年３月１０日に出願された中国特許出願２０１７１０１４１８５１．１号の優先権を主張するものであり、この先の出願の開示全体をここに参照のために取り込む。
本発明は、一般に、表示技術の分野に関し、より詳細には、シフトレジスタユニットおよびその駆動方法、ゲート駆動回路、並びに表示装置に関する。
表示装置が画像を表示する場合、画素ユニットは、ゲート駆動回路であるシフトレジスタによって走査される必要がある。該シフトレジスタは、それぞれが画素ユニットの１行に対応している、カスケード接続された複数のシフトレジスタユニットを含む。表示装置における画素ユニットの各行への順次走査および駆動は、画像を表示するように、複数のカスケード接続されたシフトレジスタユニットによって実現される。
従来のシフトレジスタユニットは、通常、入力回路である入力モジュールと、出力回路である出力モジュールと、ノイズ低減回路であるノイズ低減モジュールとを含む。入力モジュールは、上位１段のシフトレジスタユニットの出力端子の電位をプルアップノードに出力して、プルアップノードの電位を上昇させるためのものである。出力モジュールは、プルアップノードの制御下で駆動信号を出力端子に出力するためのものである。ノイズ低減モジュールは、クロック信号の制御下でプルアップノードと出力端子との電位を降下させることで、プルアップノードおよび出力端子でのノイズ低減を実現するためのものである。
しかしながら、クロック信号によりノイズ低減モジュールが制御されるため、クロック信号が低レベルとなると、ノイズ低減モジュールにおけるトランジスタが効果的にオンにされないおそれがある。したがって、従来のシフトレジスタユニットにおけるプルアップノードと出力端子には、ノイズがある。
本発明の一態様は、シフトレジスタユニットを提供する。該シフトレジスタユニットは、入力回路と、出力回路と、プルダウン制御回路と、プルダウン回路とを含む。入力回路は、入力信号端子、リセット信号端子、第１制御信号端子、第２制御信号端子、およびプルアップノードに結合される。該入力回路は、入力信号端子からの入力信号、リセット信号端子からのリセット信号、第１制御信号端子からの第１制御信号、および第２制御信号端子からの第２制御信号の制御下で、プルアップノードの電位を制御するように構成される。出力回路は、第１クロック信号端子、プルアップノード、および出力端子に結合される。該出力回路は、プルアップノードの制御下で、第１クロック信号端子から第１クロック信号を出力端子に伝送するように構成される。プルダウン制御回路は、第１電源信号端子、第２電源信号端子、プルアップノード、プルダウンノード、およびリセット信号端子に結合される。該プルダウン制御回路は、第１電源信号の制御下で、第１電源信号端子からプルダウンノードに該第１電源信号を伝送し、リセット信号の制御下で、第１電源信号端子からプルダウンノードに第１電源信号を伝送し、プルアップノードの制御下で、第２電源信号端子からプルダウンノードに第２電源信号を伝送する、ように構成される。第１電源信号は、第１電位にあり、第２電源信号は、第２電位にある。プルダウン回路は、プルダウンノード、第２電源信号端子、プルアップノード、および出力端子に結合される。該プルダウン回路は、プルダウンノードの制御下で、第２電源信号をプルアップノードと出力端子に伝送するように構成される。
本発明の別の一態様は、シフトレジスタユニットを駆動するための方法を提供する。該方法は、入力回路によって第１制御信号端子から第１制御信号をプルアップノードに伝送させるように、入力信号端子で入力信号を提供しており、、入力信号と第１制御信号が第１電位にあることと、出力回路によって第１クロック信号端子から第１クロック信号を出力端子に伝送させるように、該第１クロック信号端子で該第１クロック信号を提供しかつプルアップノードを第１電位に保持しており、、第１クロック信号が第１電位にあることと、入力回路によって第２制御信号端子から第２制御信号をプルアップノードに伝送させ、プルダウン制御回路によって第１電源信号端子から第１電源信号をプルダウンノードに伝送させるように、リセット信号端子でリセット信号を提供しており、、リセット信号が第１電位にあり、第２制御信号が第２電位にあることと、プルダウン制御回路によって第１電源信号をプルダウンノードに伝送させ、プルダウン回路によって第２電源信号端子から第２電源信号をプルアップノードと出力端子に伝送させるように、第１電源信号端子で第１電源信号を提供しており、、第１電源信号が第１電位にあり、第２電源信号が第２電位にあることと、を含む。
以下の図面は、開示された様々な実施形態による例示的な目的のための単なる例であり、本発明の範囲を限定するものではない。
図１は、本発明の様々な実施形態による例示的なシフトレジスタユニットの概略図を示す。 図２は、本発明の様々な実施形態による別の例示的なシフトレジスタユニットの概略図を示す。 図３は、本発明の様々な実施形態による他の例示的なシフトレジスタユニットの概略図を示す。 図４は、本発明の様々な実施形態による例示的なシフトレジスタユニットへの例示的な駆動方法のフローチャートを示す。 図５は、本発明の様々な実施形態による例示的なシフトレジスタユニットの例示的な駆動方式を示す。 図６は、本発明の様々な実施形態による例示的なゲート駆動回路の概略図を示す。 図７は、本発明の様々な実施形態による例示的な表示装置の概略図を示す。
以下、本発明の例示的な実施形態について図面を参照しながらより具体的にを説明する。なお、いくつかの実施形態に係る以下の説明は、例示や説明の目的で提供されたものに過ぎず、本発明を網羅または制限するためのものではない。
本発明の態様および特徴は、添付の図面を参照してさらに詳細に記載される本発明の例示的な実施形態を通じて、当業者によって理解され得る。
いくつかの実施形態では、本発明に係るトランジスタは、同一または類似の特性を有する薄膜トランジスタ、電界効果トランジスタ、または他の適切なデバイスとなり得る。いくつかの実施形態では、回路におけるトランジスタの機能に応じて、トランジスタは、スイッチングトランジスタとなり得る。いくつかの実施形態では、ソース電極とドレイン電極が互いに対称であるスイッチングトランジスタは、ソース電極とドレイン電極が交換可能である。いくつかの実施形態において、ソース電極が第１電極と称され、ドレイン電極が第２電極と称される場合がある。様々な添付図面において、トランジスタの中間端子はゲート電極となり、信号入力端子はソース電極となり、信号出力端子はドレイン電極となり得る。
さらに、ある実施形態では、スイッチングトランジスタは、ｐ型スイッチングトランジスタまたはｎ型スイッチングトランジスタのいずれかを含める。ｐ型スイッチングトランジスタは、ゲート電極が低レベルとなるとオンにされ、ゲート電極が高レベルとなるとオフにされることができる。ｎ型スイッチングトランジスタは、ゲート電極が高レベルとなるとオンにされ、ゲート電極が低レベルとなるとオフにされることができる。また、いくつかの実施形態では、複数の信号は、第１電位および第２電位に対応可能である。第１電位および第２電位は、単に信号の電位の２つの状態を表しており、第１電位または第２電位に所定値が与えられることを示していない。
本発明に係る複数のシフトレジスタユニットは、カスケード接続されてシフトレジスタを形成することができる。各シフトレジスタユニットは、シフトレジスタの１段を構成し、他の２つのシフトレジスタユニットに結合可能である。他の２つのシフトレジスタユニットの一方は、現シフトレジスタユニットの前の１段であり、上位１段のシフトレジスタユニットと称される。他の２つのシフトレジスタユニットの他方は、現シフトレジスタユニットの後の１段であり、下位１段のシフトレジスタユニットと称される。
図１は、本発明の様々な実施形態による例示的なシフトレジスタユニット１０００の概略図を示す。図１に示すように、シフトレジスタユニット1000は、入力回路１００である入力モジュール１００と、出力回路２００である出力モジュール２００と、プルダウン制御回路３００であるプルダウン制御モジュール３００と、プルダウン回路４００であるプルダウンモジュール４００と、を含む。本発明に係るモジュールの各々は、１つ以上のトランジスタのような１つ以上の電子部品を含める。シフトレジスタユニット１０００も、入力信号端子ＩＮ１と、リセット信号端子ＲＳＴと、第１制御信号端子ＣＮと、第２制御信号端子ＣＮＢと、第１クロック信号端子ＣＫと、プルアップノードＰＵと、出力端子ＯＵＴと、第１電源信号端子ＶＧＨと、第２電源信号端子ＶＧＬと、プルダウンノードＰＤとを含める。入力信号端子ＩＮ１は、上位１段のシフトレジスタユニットの出力端子に結合可能であり、リセット信号端子ＲＳＴは、下位１段のシフトレジスタユニットの出力端子に結合可能である。
図１に示すように、入力モジュール１００は、入力信号端子ＩＮ１からの入力信号、リセット信号端子ＲＳＴからのリセット信号、第１制御信号信号端子ＣＮからの第１制御信号、および第２制御信号端子ＣＮＢからの第２制御信号の制御下で、プルアップノードＰＵの電位を制御するように、入力信号端子ＩＮ１、リセット信号端子ＲＳＴ、第１制御信号端子ＣＮ、第２制御信号端子ＣＮＢ、およびプルアップノードＰＵに結合されている。
出力モジュール２００は、プルアップノードＰＵの制御下で、第１クロック信号端子ＣＫから第１クロック信号を出力端子ＯＵＴに伝送するように、第１クロック信号端子ＣＫ、プルアップノードＰＵおよび出力端子ＯＵＴに結合されている。
プルダウン制御モジュール３００は、リセット信号端子ＲＳＴ、第１電源信号端子ＶＧＨ、第２電源信号端子ＶＧＬ、プルアップノードＰＵ、およびプルダウンノードＰＤに結合されている。プルダウン制御モジュール３００は、第１電源電源信号端子ＶＧＨからの第１電源信号をプルダウンノードＰＤに伝送するように、該第１電源信号によって制御可能である。さらに、プルダウン制御モジュール３００は、第２電源信号端子ＶＧＬから第２電源信号をプルダウンノードＰＤに伝送するように、プルアップノードＰＵによって制御可能である。第１電源信号は、第１電位となり、第２電源信号は、第２電位となり得る。いくつかの実施形態では、第１電源信号は、高レベルの直流（ＤＣ）信号となり、第２電源信号は、低レベルのＤＣ信号となり得る。
プルダウンモジュール４００は、プルダウンノードＰＤの制御下で第２電源信号をプルアップノードＰＵと出力端子ＯＵＴに伝送するように、プルダウンノードＰＤ、第２電源信号端子ＶＧＬ、プルアップノードＰＵ、および出力端子ＯＵＴに結合されている。
したがって、本発明は、シフトレジスタユニットを提供する。いくつかの実施形態では、シフトレジスタユニットのプルダウン制御モジュールは、第１電源信号端子に結合可能であり、第１電源信号端子の制御下で該第１電源信号をプルダウンノードに伝送できる。第１電源信号の電位が第１電位に保持可能であるため、プルダウンノードの電位を安定にさせておくことができる。そこで、プルダウンモジュールがプルダウンノードの制御下でプルアップノードおよび出力端子でのノイズを連続的に低減できることを確保する。したがって、プルダウンモジュールのノイズ低減性能を向上させることができる。
図２は、本発明の様々な実施形態による別の例示的なシフトレジスタユニット２０００の概略図を示す。図２の説明では、図１と略同様の部分について説明を省略し、その相違する部分のみについて説明する。シフトレジスタユニット２０００は、図１に示されるシフトレジスタユニット１０００とは異なり、図２に示すように、プレリセット回路５００であるプレリセットモジュール５００と、プレリセット信号端子ＩＮ２とをさらに含む。プレリセット信号端子ＩＮ２は、上位１段のシフトレジスタユニットの入力信号端子に結合可能である。
プレリセットモジュール５００は、プレリセット信号端子ＩＮ２、第２電源信号端子ＶＧＬ、プルアップノードＰＵ、およびプルダウンノードＰＤに結合されている。プレリセットモジュール５００は、第２電源信号をプルアップノードＰＵに伝送しプレリセット信号をプルダウンノードＰＤに伝送するように、プレリセット信号端子ＩＮ２からのプレリセット信号によって制御可能である。
いくつかの実施形態では、上位１段のシフトレジスタユニットの入力信号端子での入力信号が有効電位になる、すなわち、入力信号が第１電位にある、換言すれば、上位１段のシフトレジスタユニットが作動しようとすると、プレリセットモジュール５００は、プレリセット信号端子ＩＮ２の制御下で、現段のシフトレジスタユニット、すなわちシフトレジスタユニット２０００におけるプルダウンノードＰＤの電位を第１電位に上昇させることができる。したがって、プルダウンモジュール４００は、プルアップノードＰＵと出力端子ＯＵＴでのノイズを低減できるとともに、プルダウンノードＰＤの制御下でプルアップノードＰＵと出力端子ＯＵＴをリセットできることで、次の信号入力の準備をされる。
図３は、本発明の様々な実施形態による他の例示的なシフトレジスタユニット３０００の概略図を示す。図３の説明では、図２と略同様の部分について説明を省略し、その相違する部分のみについて説明する。図３に示すように、シフトレジスタユニット３０００のプルダウン制御モジュール３００は、第１プルダウン制御サブ回路３１０である第１プルダウン制御サブモジュール３１０と、第２プルダウン制御サブ回路３２０である第２プルダウン制御サブモジュール３２０と、第３プルダウン制御サブ回路３３０である第３プルダウン制御サブモジュール３３０と、第４プルダウン制御サブ回路３４０である第４プルダウン制御サブモジュール３４０と、第５プルダウン制御サブ回路３５０である第５プルダウン制御サブモジュール３５０と、第６プルダウン制御サブ回路３６０である第６プルダウン制御サブモジュール３６０と、を含む。第１プルダウン制御サブ回路３１０は、第１トランジスタＭ１と、第２トランジスタＭ２と、第３トランジスタＭ３とを含む。
第１トランジスタＭ１は、ゲート電極と第１電極が第１電源信号端子ＶＧＨに結合されている。第１トランジスタＭ１の第２電極は、第２トランジスタＭ２の第１電極に結合されている。第２トランジスタＭ２のゲート電極は、第１電源信号端子ＶＧＨに結合されている。第２トランジスタＭ２の第２電極は、プルダウンノードＰＤに結合されている。
第３トランジスタＭ３は、ゲート電極がプルアップノードＰＵに結合され、第１電極が第２電源信号端子ＶＧＬに結合され、第２電極がプルダウンノードＰＤに結合されている。
第１トランジスタＭ１と第２トランジスタＭ２は、直列に配置して結合されるとともに、合わせて等価的なトランジスタを形成する。等価的なトランジスタのチャネルは、第１トランジスタＭ１と第２トランジスタＭ２のリーク電流を減少させるように、比較的長いチャネル長さを有している。第１トランジスタＭ１と第２トランジスタＭ２のリーク電流を減少させるのは、シフトレジスタユニット３０００の消費電力を減らすだけでなく、トランジスタの過熱および性能低下も防止できるので、作動中のシフトレジスタユニット３０００の安定性を確保する。
さらに、図３に示すように、プルダウン制御モジュール３００は、第２クロック信号端子ＣＫＢおよび出力端子ＯＵＴにも結合されている。プルダウン制御モジュール３００の第２プルダウン制御サブ回路３２０は、第４トランジスタＭ４を含む。第３プルダウン制御サブ回路３３０は、第１１トランジスタＭ１１を含む。第４プルダウン制御サブ回路３４０は、第６トランジスタＭ６を含む。第５プルダウン制御サブ回路３５０は、第５トランジスタＭ５を含む。第６プルダウン制御サブ回路３６０は、第１コンデンサＣ１を含む。
第４トランジスタＭ４は、ゲート電極と第１電極が第２クロック信号端子ＣＫＢに結合されている。第４トランジスタＭ４の第２電極は、プルダウンノードＰＤに結合されている。第２クロック信号端子ＣＫＢからの第２クロック信号が第１電位になると、第４トランジスタＭ４は、プルダウンノードＰＤの電位を上昇できるように、第２クロック信号をプルダウンノードＰＤに伝送可能である。
第５トランジスタＭ５は、ゲート電極が出力端子ＯＵＴに結合され、第１電極が第２電源信号端子ＶＧＬに結合され、第２電極がプルダウンノードＰＤに結合されている。出力端子ＯＵＴの電位が第１電位になると、第５トランジスタは、プルダウンノードＰＤの電位を降下できるように、第２電源信号をプルダウンノードＰＤに伝送可能である。
第６トランジスタＭ６は，ゲート電極がプルアップノードＰＵに結合され、第１電極が第２電源信号端子ＶＧＬに結合され、第２電極がプルダウンノードＰＤに結合されている。プルアップノードＰＵの電位が第１電位になると、第６トランジスタＭ６は、プルダウンノードＰＤの電位を降下できるように、第２電源信号をプルダウンノードＰＤに伝送可能である。
第１コンデンサＣ１は、第１端が第２電源信号端子ＶＧＬに結合され、第２端がプルダウンノードＰＤに結合されている。第１コンデンサＣ１は、プルダウンノードＰＤの電位を安定させるためのものである。
さらに、図３に示すように、第３プルダウン制御サブ回路３３０は、第１電源信号端子ＶＧＨおよびプルダウンノードＰＤにも結合されている。
第１１トランジスタＭ１１は、ゲート電極がリセット信号端子ＲＳＴに結合され、第１電極が第１電源信号端子ＶＧＨに結合され、第２電極がプルダウンノードＰＤに結合されている。リセット信号が第１電位になると、第３プルダウン制御サブ回路３３０の第１１トランジスタＭ１１がオンにされ、第１電源信号端子ＶＧＨが第１電源信号をプルダウンノードＰＤに供給できる。したがって、プルダウンノードＰＤの電位が上昇されることで、プルダウンモジュール４００が作動し始め、プルアップノードＰＵおよび出力端子ＯＵＴでのノイズ低減を行われる。
いくつかの実施形態では、図３に示すように、プレリセットモジュール５００は、第７トランジスタＭ７と、第８トランジスタＭ８とを含む。
第７のトランジスタＭ７は、ゲート電極がプレリセット信号端子ＩＮ２に結合され、第１電極が第２電源信号端子ＶＧＬに結合され、第２電極がプルアップノードＰＵに結合されている。プレリセット信号が第１電位になると、第７トランジスタＭ７は、プルアップノードＰＵの電位を降下できるように、第２電源信号をプルアップノードＰＵに伝送可能である。
第８トランジスタＭ８は、ゲート電極と第１電極がプレリセット信号端子ＩＮ２に結合され、第２電極がプルダウンノードＰＤに結合されている。プレリセット信号が第１電位になると、第８トランジスタＭ８は、プルダウンノードＰＤの電位を上昇できるように、プレリセット信号をプルダウンノードＰＤに伝送するために利用可能である。
いくつかの実施形態では、図３に示すように、入力モジュール１００は、第１入力サブ回路１１０である第１入力サブモジュール１１０と、第２入力サブ回路１２０である第２入力サブモジュール１２０とを含む。第１入力サブ回路１１０は、第９トランジスタＭ９と、第１０トランジスタＭ１０とを含む。
第９トランジスタＭ９は、ゲート電極が入力信号端子ＩＮ１に結合され、第１電極が第１制御信号端子ＣＮに結合され、第２電極がプルアップノードＰＵに結合されている。
第１０トランジスタＭ１０は、ゲート電極がリセット信号端子ＲＳＴに結合され、第１電極が第２制御信号端子ＣＮＢに結合され、第２電極がプルアップノードＰＵに結合されている。
さらに、図３に示すように、入力モジュール１００の第２入力サブ回路１２０は、第１電源信号端子ＶＧＨに結合されるとともに、第１２トランジスタＭ１２を含む。
第１２トランジスタＭ１２は、ゲート電極が第１電源信号端子ＶＧＨに結合され、第１電極が第９トランジスタＭ９の第２電極と第１０トランジスタＭ１０の第２電極に結合され、第２電極がプルアップノードＰＵに結合されている。
第１２トランジスタＭ１２のゲート電極は、第１電源信号端子ＶＧＨに結合されており、第１電源信号の電位は、第１電位となり得る。このように、第１２トランジスタＭ１２を連続的にオンにすることができる。したがって、第１２トランジスタＭ１２のゲート電極およびソース／ドレイン電極は、シフトレジスタユニット３０００でノイズを除去するコンデンサに相当する。
いくつかの実施形態では、図３に示すように、出力モジュール２００は、第１３トランジスタＭ１３と、第１４トランジスタＭ１４と、第２コンデンサＣ２とを含む。
第１３トランジスタＭ１３は、ゲート電極がプルアップノードＰＵに結合され、第１電極が第１クロック信号端子ＣＫに結合され、第２電極が第１４トランジスタＭ１４の第１電極に結合されている。
第１４トランジスタＭ１４は、ゲート電極がプルアップノードＰＵに結合され、第２電極が出力端子ＯＵＴに結合されている。
第２コンデンサＣ２は、一端がプルアップノードＰＵに結合され、第２端が出力端子ＯＵＴに結合されている。
第１３トランジスタＭ１３と第１４トランジスタＭ１４は、直列に配列して結合されることで、第１３トランジスタＭ１３および第１４トランジスタＭ１４のリーク電流を減少する。その結果、シフトレジスタユニット３０００の消費電力の削減に加えて、トランジスタの過熱および性能低下も防止できる。このように、作動中のシフトレジスタユニット３０００の安定性を確保できる。
さらに、図３に示すように、出力モジュール２００は、第３コンデンサＣ３をさらに含む。
第３コンデンサＣ３は、一端が第２電源信号端子ＶＧＬに結合され、第２端がプルアップノードＰＵに結合されている。第３コンデンサＣ３は、プルアップノードＰＵの電位を安定させるとともに、回路でノイズを除去する。
いくつかの実施形態では、図３に示すように、プルダウンモジュール４００は、第１５トランジスタＭ１５と、第１６トランジスタＭ１６とを含む。
第１５トランジスタＭ１５は、ゲート電極がプルダウンノードＰＤに結合され、第１電極が第２電源信号端子ＶＧＬに結合され、第２電極がプルアップノードＰＵに結合されている。
第１６トランジスタＭ１６は、ゲート電極がプルダウンノードＰＤに結合され、第１電極が第２電源信号端子ＶＧＬに結合され、第２電極げ出力端子ＯＵＴに結合されている。
本発明は、シフトレジスタユニットを提供する。いくつかの実施形態では、シフトレジスタユニットは、第１電源信号端子に結合されたプルダウン制御モジュールを含め、第１電源信号端子の制御下で、第１電源信号をプルダウンノードに伝送可能である。第１電源信号の電位が第１電位に連続的に保持されるため、プルダウンノードの電位が安定とされ、プルダウンモジュールがプルダウンノードの制御下でプルアップノードおよび出力端子でのノイズを連続的に低減することができる。したがって、プルダウンモジュールのノイズ低減性能を向上させることができる。また、シフトレジスタユニットはプレリセットモジュールをさらに含める。プレリセットモジュールは、シフトレジスタユニットが作動し始める前にシフトレジスタユニットをリセットして、回路での不確定状態の存在を防止できる。したがって、作動中のシフトレジスタユニットの安定性が向上できるので、対応する表示装置の安定性および歩留まりを向上させることができる。
図４は、本発明の様々な実施形態による例示的なシフトレジスタユニットへの例示的な駆動方法４０００のフローチャートを示す。例示的な駆動方法４０００は、図１ないし３に合わせて説明したシフトレジスタユニットのいずれかとしてのシフトレジスタユニットを駆動するためのものである。該例示的な駆動方法４０００について図４を参照しながら詳細に説明する。
入力位相における１０１では、入力信号端子ＩＮ１からの入力信号が第１電位にある際に、入力モジュール１００は、入力信号の制御下で、第１制御信号端子ＣＮから第１制御信号をプルアップノードＰＵに伝送する。第１制御信号は、第１電位にある。
出力位相における１０２では、第１クロック信号端子ＣＫからの第１クロック信号が第１電位にある際に、プルアップノードＰＵは、第１電位を保持しており、出力モジュール２００は、プルアップノードＰＵの制御下で第１クロック信号を出力端子ＯＵＴに伝送する。
リセット位相における１０３では、リセット信号端子ＲＳＴからのリセット信号が第１電位にある際に、入力モジュール１００は、第２制御信号端子ＣＮＢから第２制御信号をプルアップノードＰＵに伝送しており、プルダウン制御モジュール３００は、第１電源信号端子から第１電源信号をプルダウンノードＰＤに伝送する。第２制御信号は、第２電位にある。
ノイズ低減位相における１０４では、第１電源信号端子ＶＧＨからの第１電源信号が第１電位にある際に、プルダウン制御モジュール３００は、第１電源信号をプルダウンノードＰＤに伝送しており、プルダウンモジュール４００は、プルダウンノードＰＤの制御下で第２電源信号端子ＶＧＬから第２電源信号をプルアップノードＰＵと出力端子ＯＵＴに伝送する。第２電源信号は、第２電位にある。
したがって、本発明は、シフトレジスタユニットへの駆動方法を提供する。いくつかの実施形態では、駆動方法のノイズ低減位相において、第１電源信号が第１電位に連続的に保持されるため、プルダウン制御モジュールは、プルダウンノードの電位を第１電位に保持することができる。したがって、プルダウンモジュールは、プルダウンノードの制御下で、プルアップノードと出力端子でのノイズ低減を連続的に実行てき、それによって、シフトレジスタユニットでのノイズを効果的に低減する。
いくつかの実施形態では、この方法は、入力位相の前で、プレリセット位相をさらに含める。プレリセット位相において、プレリセット信号端子ＩＮ２からのプレリセット信号が第１電位にある際に、プレリセットモジュール５００は、第２電源信号をプルアップノードＰＵに伝送するとともに、プレリセット信号をプルダウンノードＰＤに伝送しており、プルダウンモジュール４００は、プルダウンノードＰＤの制御下で、第２電源信号をプルアップノードＰＵと出力端子ＯＵＴに伝送して、プルアップノードＰＵと出力端子ＯＵＴをリセットする。
図５は、本発明の様々な実施形態による例示的なシフトレジスタユニットの例示的な駆動方式を示す。開示されるシフトレジスタユニットの駆動原理について図３に示されるシフトレジスタユニットを参照しながら詳細に説明する。
図５に示すように、プレリセット位相Ｔ１において、上位１段のシフトレジスタユニットの入力信号端子に結合されたプレリセット信号端子ＩＮ２からのプレリセット信号は、第１電位にある。第７トランジスタＭ７と第８トランジスタＭ８は、オンにされる。したがって、第２電源信号端子ＶＧＬは、第７トランジスタＭ７を介して第２電源信号をプルアップノードＰＵに伝送しており、プレリセット信号端子ＩＮ２は、プルダウンノードＰＤの電位が第１電位になるように、第８トランジスタＭ８を介してプレリセット信号をプルダウンノードＰＤに伝送する。プルダウンモジュール４００における第１５トランジスタＭ１５および第１６トランジスタは、プルダウンノードＰＤの制御下でオンにされる。第２電源信号端子ＶＧＬは、第２電位にある第２電源信号をプルアップノードＰＵと出力端子ＯＵＴに伝送し、それによって、プルアップノードＰＵと出力端子ＯＵＴでのノイズ低減を実行し、回路での不確定状態の存在が後続の通常動作に影響を及ぼさないようにする。
入力位相Ｔ２において、入力信号端子ＩＮ１からの入力信号が第１電位にあることで、第９トランジスタＭ９がオンにされる。つまり、力信号端子ＩＮ１は、第１制御信号端子ＣＮから第１制御信号をプルアップノードＰＵに伝送するように、第９トランジスタＭ９を制御する。第１制御信号は、第１電位にある。その結果、第２コンデンサＣ２と第３コンデンサＣ３が充電されることで、プルアップノードＰＵの電位が上昇される。プルアップノードＰＵでの高電位は、第３トランジスタＭ３と第６トランジスタＭ６をオンにさせることで、第２電源信号端子ＶＧＬが第２電源信号をプルダウンノードＰＤに伝送し、プルダウンノードＰＤの電位が降下される。
出力位相Ｔ３において、第１クロック信号端子ＣＫからの第1クロック信号は第１電位にあり、第２コンデンサＣ２のブートストラップによってプルアップノードＰＵの電位がさらに上昇される。第１３トランジスタＭ１３と第１４トランジスタＭ１４は、オンにされており、第１クロック信号端子ＣＫは、第１電位にある第１クロック信号を出力端子ＯＵＴに伝送する。これに応じて、プルダウン制御モジュール３００における、第３トランジスタＭ３、第５トランジスタＭ５、および第６トランジスタＭ６は、オンにされており、第２電源信号端子ＶＧＬは、プルダウンノードＰＤを第２電位に保持させるように、プルダウンノードＰＤに第２電源信号を伝送し続ける。その結果、第１５トランジスタＭ１５と第１６トランジスタＭ１６がオフにされることで、出力端子ＯＵＴから出力された信号の安定性を確保する。
リセット位相Ｔ４において、リセット信号端子ＲＳＴからのリセット信号は、第１電位にあるので、第１０トランジスタＭ１０と第１１トランジスタＭ１１をオンにさせる。したがって、第２制御信号端子ＣＮＢは、第２電位にある第２制御信号をプルアップノードＰＵに伝送することで、プルアップノードＰＵをリセットする。一方、第１電源信号端子ＶＧＨは、第１１トランジスタＭ１１を介して第１電位にある第１電源信号をプルダウンノードＰＤに伝送し、その結果、プルダウンモジュール４００がプルダウンノードＰＤの影響下で、プルアップノードＰＵおよび出力端子ＯＵＴをリセットする。
さらに、ノイズ低減位相Ｔ５において、第１電源信号端子ＶＧＨからの第１電源信号は、第１電位にあり、プルダウン制御モジュール３００における第１トランジスタＭ１および第２トランジスタＭ２は、常時オン状態にある。したがって、第１電源信号端子ＶＧＨは、第１電源信号をプルダウンノードＰＤに連続的に供給可能であり、プルダウンモジュール４００は、次の画像フレームの走査開始まで、すなわち、入力信号端子ＩＮ１が再び第１電位にある入力信号を供給するまで、プルダウンノードＰＤの制御下で、プルアップノードＰＵと出力端子ＯＵＴでのノイズ低減を連続して実行する。
また、図５に示すように、ノイズ低減位相Ｔ５において、第２クロック信号端子ＣＫＢからの第２クロック信号が第1電位にあると、第４トランジスタＭ４はオンにされ、プルダウンノードＰＤを充電するために第１電位にある第２クロック信号をプルダウンノードＰＤに伝送することも可能である。さらに、プルダウン制御モジュール３００における第１コンデンサＣ１は、プルダウンノードＰＤの電位の安定性を確保するように、電荷を記憶可能である。
いくつかの実施形態では、例えば上述した実施形態のように、第１ないし第１６トランジスタはｎ型トランジスタとなり、第１電位は第２電位よりも高くなる。いくつかの他の実施形態では、第１ないし第１６トランジスタはｐ型トランジスタとなり、それに応じて、第１電位は第２電位よりも低くなる。これらの実施形態では、各信号端子での電位変化は、図５に示される電位変化とは逆であってもよい。換言すれば、２つの位相間の位相差は１８０度であってもよい。
本発明は、シフトレジスタユニットの駆動方法を提供する。いくつかの実施形態では、駆動方法のノイズ低減位相において、第１電源信号が第１電位に連続的に保持可能であるため、プルダウン制御モジュールがプルダウンノードの電位を第１電位に保持させることができる。したがって、プルダウンモジュールは、プルダウンノードの制御下で、プルアップノードと出力端子でのノイズ低減を連続的に実行でき、それによって、シフトレジスタユニットでのノイズを効果的に低減する。
本発明は、ゲート駆動回路をさらに提供する。図６は、本発明の様々な実施形態による例示的なゲート駆動回路６０００の概略図を示す。図６に示すように、ゲート駆動回路６０００は、カスケード接続されたシフトレジスタユニット６０１を少なくとも２つ含んでおり、各シフトレジスタユニット６０１は、本発明に係るシフトレジスタユニット、例えば図１〜３に合わせて説明した例示的なシフトレジスタユニットのいずれかを含める。
図６に示すように、各シフトレジスタユニット６０１の入力信号端子ＩＮ１は、上位１段のシフトレジスタユニット６０１の出力端子ＯＵＴに結合されている。各シフトレジスタユニット６０１のリセット信号端子ＲＳＴは、下位１段のシフトレジスタユニット６０１の出力端子ＯＵＴに結合されている。各シフトレジスタユニット６０１のプレリセット信号端子ＩＮ２は、上位１段のシフトレジスタユニット６０１の入力信号端子ＩＮ１に結合されるとともに、上位２段のシフトレジスタユニット６０１、すなわち、現シフトレジスタユニット６０１の２段前のシフトレジスタユニット６０１にも結合される。また、図６に示すように、ゲート駆動回路６０００は、１段目のシフトレジスタユニット６０１、すなわち、上段シフトレジスタユニット６０１なしのシフトレジスタユニット６０１の、入力信号端子ＩＮ１が、スタート垂直信号端子ＳＴＶに結合されている。１段目のシフトレジスタユニット６０１のプレリセット信号端子ＩＮ２は、最終段のシフトレジスタユニット６０１（図６において図示されないので、その結合も図示されない）の入力信号端子ＩＮ１に結合可能である。
また、図６に示されるゲート駆動回路において、第１クロック信号端子ＣＫと第２クロック信号端子ＣＫＢからのクロック信号は、コンプリメンタリ信号である。つまり、第１クロック信号端子ＣＫと第２クロック信号端子ＣＫＢからのクロック信号は、同頻度と逆位相を持っている。第１電源信号端子ＶＧＨは、高レベルのＤＣ信号を供給可能であり、第２電源信号端子ＶＧＬは、低レベルのＤＣ信号を供給可能である。第１制御信号端子ＣＮと第２制御信号端子ＣＮＢは、正方向および逆方向の走査制御信号端子となり得る。第１制御信号端子ＣＮが第１電位にある第１制御信号を提供し、第２制御信号端子ＣＮＢが第２電位にある第２制御信号を提供する場合、ゲート駆動回路におけるシフトレジスタユニット６０１は、１段目のシフトレジスタユニット６０１から逐次開始することで、表示装置の正方向走査を実現する。第１制御信号端子ＣＮが第２電位にある第１制御信号を提供し、第２制御信号端子ＣＮＢが第１電位にある第２制御信号を提供する場合、ゲート駆動回路におけるシフトレジスタユニット６０１は、最終段のシフトレジスタユニット６０１から逐次開始することで、表示装置の逆方向走査を実現する。
本発明は、表示装置をさらに提供する。図７は、本発明の様々な実施形態による例示的な表示装置７０００の概略図を示す。図７に示される表示装置７０００は、本発明に係る、図６に示されたゲート駆動回路６０００を含む。ゲート駆動回路６０００は、カスケード接続された、本発明に係るシフトレジスタユニットを少なくとも２つ含んでおり、該シフトレジスタユニットは、例えば少なくとも２つの、図１〜３に合わせて説明した例示的なシフトレジスタユニットである。表示装置７０００は、ゲート駆動回路６０００に加えて、他の適切な構造をさらに含める。例えば、図７に示すように、表示装置７０００は、本発明に係るゲート駆動回路６０００がさらに含まれる表示パネル７００１を含む。
表示装置７０００は、例えば、液晶パネル、電子ペーパー、有機発光ダイオード（ＯＬＥＤ）パネル、アクティブマトリクス型有機発光ダイオード（ＡＭＯＬＥＤ）パネル、携帯電話、タブレットコンピュータ、テレビ、モニタ、ノートブックコンピュータ、デジタルフォトフレーム、ナビゲーション装置、または表示機能を有する他の適切な製品または部品を含める。本発明に係るゲート駆動回路を含む任意の表示装置は、本発明の範囲内に含まれる。
シフトレジスタユニットおよびモジュールの動作処理は、上述した例示的な方法と同様であるので詳細な説明は省略する。
本発明は、シフトレジスタユニットおよびその駆動方法、ゲート駆動回路、並びに表示装置を提供する。シフトレジスタユニットは、入力モジュールと、出力モジュールと、プルダウン制御モジュールと、プルダウンモジュールとを含める。プルダウン制御モジュールは、第１電源信号端子に結合されるとともに、第１電源信号端子の制御下で第１電源信号をプルダウンノードに伝送可能である。第１電源信号の電位が第１電位に連続的に保持可能であるため、プルダウンノードの電位を安定にさせておくことができる。そこで、プルダウンモジュールがプルダウンノードの制御下でプルアップノードおよび出力端子でのノイズを連続的に低減できることを確保する。したがって、プルダウンモジュールのノイズ低減性能を向上させることができる。
本発明の実施形態について前述した説明は、例示または説明するためのものである。前述した説明は、本発明を網羅すること、または、詳細な形態や例示的実施例に限定することを意図していない。従って、前述した説明は、限定ではなく例示とみなされるべきである。当業者であれば、様々な変形や変更が行えることは明らかであろう。実施形態は、技術を説明する目的で提供されたものであり、実際的または意図的な適用に応じて様々な変更が可能である。本発明の範囲は、添付した特許請求の範囲によって定義されることが意図されており、ここで使用されるすべての用語は特に説明しない限り、それらの最も広くで合理的な意味を表す。従って、「発明」、「本発明」などのような用語は、必ずしも請求の範囲を特定の実施形態に限定するものではない。本発明の実施形態に関する記載は、特に限定する意味ではなく、そのような限定も推測されるべきではない。また、これらの請求項は、名詞または構成要素が続く「第１」、「第２」などを使用する場合がある。数を特定しない限り、そのような用語は、名称と理解されるべき、構成要素の数量を制限するように解釈されるものではない。上記した利点および効果のいずれかは、すべての実施形態に適用されるかあるいは適用されない場合がある。当業者であれば、本発明の範囲から逸脱することなしに、前述した実施形態に様々な変更を行うことができるのが好ましい。また、本開示における構成要素または部品は、クレームされているかどうかに関係なく、公衆に献呈されたとはいえない。
１００ 入力回路
１１０ 入力サブ回路
１２０ 入力サブ回路
２００ 出力回路
３００ プルダウン制御回路
３１０ プルダウン制御サブ回路
３２０ プルダウン制御サブ回路
３３０ プルダウン制御サブ回路
３４０ プルダウン制御サブ回路
３５０ プルダウン制御サブ回路
３６０ プルダウン制御サブ回路
４００ プルダウン回路
５００ プレリセット回路
６０１ シフトレジスタユニット
１０００ シフトレジスタユニット
２０００ シフトレジスタユニット
３０００ シフトレジスタユニット
６０００ ゲート駆動回路
７０００ 表示装置
７００１ 表示パネル

Claims (20)

  1. 入力信号端子、リセット信号端子、第１制御信号端子、第２制御信号端子、およびプルアップノードに結合されるとともに、前記入力信号端子からの入力信号、前記リセット信号端子からのリセット信号、前記第１制御信号端子からの第１制御信号、および前記第２制御信号端子からの第２制御信号の制御下で、前記プルアップノードの電位を制御するように構成される入力回路と、
    第１クロック信号端子、前記プルアップノード、および出力端子に結合されるとともに、前記プルアップノードの制御下で、前記第１クロック信号端子から第１クロック信号を前記出力端子に伝送するように構成される出力回路と、
    第１電源信号端子、第２電源信号端子、前記プルアップノード、プルダウンノード、および前記リセット信号端子に結合されるとともに、
    第１電源信号の制御下で、前記第１電源信号端子から前記プルダウンノードに該第１電源信号を該伝送し、
    前記リセット信号の制御下で、前記第１電源信号端子から前記プルダウンノードに前記第１電源信号を伝送し、
    前記プルアップノードの制御下で、前記第２電源信号端子から前記プルダウンノードに第２電源信号を伝送する、ように構成されるプルダウン制御回路であって、
    前記第１電源信号が第１電位にあり前記第２電源信号が第２電位にあるプルダウン制御回路と、
    前記プルダウンノード、前記第２電源信号端子、前記プルアップノード、および前記出力端子に結合されるとともに、前記プルダウンノードの制御下で、前記第２電源信号を前記プルアップノードと前記出力端子に伝送するように構成されるプルダウン回路と、を備える
    シフトレジスタユニット。
  2. 前記プルダウン制御回路は、第１プルダウン制御サブ回路、第２プルダウン制御サブ回路、第３プルダウン制御サブ回路、第４プルダウン制御サブ回路、第５プルダウン制御サブ回路、および第６プルダウン制御サブ回路を含み、
    前記入力回路は、第１入力サブ回路および第２入力サブ回路を含む
    請求項１に記載のシフトレジスタユニット。
  3. プレリセット信号端子、前記第２電源信号端子、前記プルアップノード、および前記プルダウンノードに結合されるとともに、前記プレリセット信号端子からのプレリセット信号の制御下で、前記第２電源信号を前記プルアップノードに伝送し前記プレリセット信号を前記プルダウンノードに伝送するように構成されるプレリセット回路をさらに備える
    請求項１に記載のシフトレジスタユニット。
  4. 前記第１プルダウン制御サブ回路は、第１トランジスタと、第２トランジスタと、第３トランジスタと、を含み、
    前記第１トランジスタは、ゲート電極と第１電極が前記第１電源信号端子に結合され、
    前記第２トランジスタは、ゲート電極が前記第１電源信号端子に結合され、第１電極が前記第１トランジスタの第２電極に結合され、第２電極が前記プルダウンノードに結合され、
    前記第３トランジスタは、ゲート電極が前記プルアップノードに結合され、第１電極が前記第２電源信号端子に結合され、第２電極が前記プルダウンノードに結合される
    請求項２に記載のシフトレジスタユニット。
  5. 前記プルダウン制御回路は、第２クロック信号端子と前記出力端子にさらに結合され、
    前記第２プルダウン制御サブ回路は第４トランジスタを含み、該第４トランジスタは、ゲート電極と第１電極が前記第２クロック信号端子に結合され、第２電極が前記プルダウンノードに結合され、
    前記第５プルダウン制御サブ回路は第５トランジスタを含み、該第５トランジスタは、ゲート電極が前記出力端子に結合され、第１電極が前記第２電源信号端子に結合され、第２電極が前記プルダウンノードに結合され、
    前記第４プルダウン制御サブ回路は第６トランジスタを含み、該第６トランジスタは、ゲート電極が前記プルアップノードに結合され、第１電極が前記第２電源信号端子に結合され、第２電極が前記プルダウンノードに結合され、
    前記第６プルダウン制御サブ回路は第１コンデンサを含み、該第１コンデンサは、第１端が前記第２電源信号端子に結合され、第２端が前記プルダウンノードに結合される
    請求項４に記載のシフトレジスタユニット。
  6. 前記プレリセット回路は、第７トランジスタと、第８トランジスタと、を含み、
    前記第７トランジスタは、ゲート電極が前記プレリセット信号端子に結合され、第１電極が前記第２電源信号端子に結合され、第２電極が前記プルアップノードに結合され、
    該第８トランジスタは、ゲート電極と第１電極が前記プレリセット信号端子に結合され、第２電極が前記プルダウンノードに結合される
    請求項３に記載のシフトレジスタユニット。
  7. 前記第１入力サブ回路は、第９トランジスタと、第１０トランジスタと、を含み、
    前記第９トランジスタは、ゲート電極が前記入力信号端子に結合され、第１電極が前記第１制御信号端子に結合され、第２電極が前記プルアップノードに結合され、
    前記第１０トランジスタは、ゲート電極が前記リセット信号端子に結合され、第１電極が前記第２制御信号端子に結合され、第２電極が前記プルアップノードに結合される
    請求項２に記載のシフトレジスタユニット。
  8. 前記第３プルダウン制御サブ回路は、第１１トランジスタを含み、
    前記第１１トランジスタは、ゲート電極が前記リセット信号端子に結合され、第１電極が前記第１電源信号端子に結合され、第２電極が前記プルダウンノードに結合されている
    請求項２に記載のシフトレジスタユニット。
  9. 前記入力回路は、前記第１電源信号端子にさらに結合され、
    前記第２入力サブ回路は第１２トランジスタを含み、該第１２トランジスタは、ゲート電極が前記第１電源信号端子に結合され、第１電極が前記第９トランジスタの前記第２電極と前記第１０トランジスタの前記第２電極に結合され、第２電極が前記プルアップノードに結合される
    請求項７に記載のシフトレジスタユニット。
  10. 前記出力回路は、第１３トランジスタと、第１４トランジスタと、第２コンデンサと、を含み、
    前記第１３トランジスタは、ゲート電極が前記プルアップノードに結合され、第１電極が前記第１クロック信号端子に結合され、
    前記第１４トランジスタは、ゲート電極が前記プルアップノードに結合され、第１電極が前記第１３トランジスタの第２電極に結合され、第２電極が前記出力端子に結合され、
    前記第２コンデンサは、第１端が前記プルアップノードに結合され、第２端が前記出力端子に結合される
    請求項１に記載のシフトレジスタユニット。
  11. 前記出力回路は、第３コンデンサをさらに含み、
    前記第３コンデンサは、第１端が前記第２電源信号端子に結合され、第２端が前記プルアップノードに結合される
    請求項１０に記載のシフトレジスタユニット。
  12. 前記プルダウン回路は、第１５トランジスタと、第１６トランジスタと、を含み、
    前記第１５トランジスタは、ゲート電極が前記プルダウンノードに結合され、第１電極が前記第２電源信号端子に結合され、第２電極が前記プルアップノードに結合され、
    前記第１６トランジスタは、ゲート電極が前記プルダウンノードに結合され、第１電極が前記第２電源信号端子に結合され、第２電極が前記出力端子に結合される
    請求項１に記載のシフトレジスタユニット。
  13. 前記トランジスタは、ｎ型トランジスタであり、
    前記第１電位は、前記第２電位よりも高い
    請求項４〜１２のいずれか一項に記載のシフトレジスタユニット。
  14. 前記トランジスタは、ｐ型トランジスタであり、
    前記第１電位は、前記第２電位よりも低い
    請求項４〜１２のいずれか一項に記載のシフトレジスタユニット。
  15. シフトレジスタユニットを駆動するための方法であって、
    入力回路によって第１制御信号端子から第１制御信号をプルアップノードに伝送させるように、入力信号端子で入力信号を提供しており、、前記入力信号と前記第１制御信号が第１電位にあることと、
    出力回路によって第１クロック信号端子から第１クロック信号を出力端子に伝送させるように、該第１クロック信号端子で該第１クロック信号を提供しかつ前記プルアップノードを前記第１電位に保持しており、、前記第１クロック信号が前記第１電位にあることと、
    前記入力回路によって第２制御信号端子から第２制御信号を前記プルアップノードに伝送させ、プルダウン制御回路によって第１電源信号端子から第１電源信号をプルダウンノードに伝送させるように、リセット信号端子でリセット信号を提供しており、、前記リセット信号が前記第１電位にあり、前記第２制御信号が第２電位にあることと、
    前記プルダウン制御回路によって前記第１電源信号を前記プルダウンノードに伝送させ、プルダウン回路によって第２電源信号端子から第２電源信号を前記プルアップノードと前記出力端子に伝送させるように、第１電源信号端子で前記第１電源信号を提供しており、、前記第１電源信号が前記第１電位にあり、前記第２電源信号が前記第２電位にあることと、を含む
    方法。
  16. プレリセット回路によって前記第２電源信号を前記プルアップノードに、プレリセット信号を前記プルダウンノードに伝送させ、前記プルダウン回路によって前記第２電源信号を前記プルアップノードと前記出力端子に伝送させるように、プレリセット信号端子で前記プレリセット信号を提供することをさらに含む
    請求項１５に記載の方法。
  17. 前記第１電位は、前記第２電位よりも高い
    請求項１５または１６に記載の方法。
  18. 前記第１電位は、前記第２電位よりも低い
    請求項１５または１６に記載の方法。
  19. カスケード接続された、少なくとも２つの請求項１〜１２のいずれか一項に記載のシフトレジスタユニットを備えるゲート駆動回路。
  20. 請求項１９に記載のゲート駆動回路を備える表示装置。
JP2018520506A 2017-03-10 2017-10-12 シフトレジスタユニットおよびその駆動方法、ゲート駆動回路、並びに表示装置 Active JP7187309B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710141851.1A CN108573668B (zh) 2017-03-10 2017-03-10 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN201710141851.1 2017-03-10
PCT/CN2017/105839 WO2018161565A1 (en) 2017-03-10 2017-10-12 Shift register unit, driving method thereof, gate driving circuit and display device

Publications (2)

Publication Number Publication Date
JP2020514938A true JP2020514938A (ja) 2020-05-21
JP7187309B2 JP7187309B2 (ja) 2022-12-12

Family

ID=63448878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018520506A Active JP7187309B2 (ja) 2017-03-10 2017-10-12 シフトレジスタユニットおよびその駆動方法、ゲート駆動回路、並びに表示装置

Country Status (5)

Country Link
US (1) US10319274B2 (ja)
EP (1) EP3593343A4 (ja)
JP (1) JP7187309B2 (ja)
CN (1) CN108573668B (ja)
WO (1) WO2018161565A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107633801B (zh) * 2017-10-31 2021-04-30 武汉天马微电子有限公司 显示面板和显示装置
CN108564912B (zh) * 2018-04-18 2021-01-26 京东方科技集团股份有限公司 移位寄存器电路及驱动方法、显示装置
CN109192238B (zh) * 2018-10-30 2021-01-22 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN109767740B (zh) * 2019-03-25 2021-01-22 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN110728943A (zh) * 2019-10-30 2020-01-24 京东方科技集团股份有限公司 降噪电路、移位寄存器单元、栅极驱动电路和显示装置
CN111179837B (zh) * 2020-02-20 2021-08-24 京东方科技集团股份有限公司 一种移位寄存器、驱动方法、驱动电路及显示装置
CN111179813B (zh) * 2020-03-18 2022-05-17 合肥京东方卓印科技有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
TWI742752B (zh) * 2020-07-07 2021-10-11 凌巨科技股份有限公司 顯示面板之閘極驅動電路
CN114495783A (zh) * 2020-10-27 2022-05-13 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动电路、栅极驱动方法和显示装置
CN115244603A (zh) * 2020-12-22 2022-10-25 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示面板及其驱动方法
TWI746343B (zh) * 2021-01-06 2021-11-11 友達光電股份有限公司 閘極驅動電路
CN113035258A (zh) * 2021-03-09 2021-06-25 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示面板
CN114999397A (zh) * 2022-04-27 2022-09-02 湖北长江新型显示产业创新中心有限公司 一种发光控制电路、显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001506044A (ja) * 1996-12-09 2001-05-08 トムソン マルチメディア ソシエテ アノニム 二方向シフトレジスタ
US20050156858A1 (en) * 2003-12-30 2005-07-21 Ahn Seong J. Driving circuit of liquid crystal display
US20060269038A1 (en) * 2005-05-26 2006-11-30 Lg.Philips Lcd Co., Ltd. Shift register
US20070248204A1 (en) * 2006-04-25 2007-10-25 Mitsubishi Electric Corporation Shift register circuit and image display apparatus equipped with the same
US20130077736A1 (en) * 2011-09-23 2013-03-28 Hydis Technologies Co., Ltd. Shift Register and Driving Circuit Using the Same
US20130169609A1 (en) * 2011-12-30 2013-07-04 Hydis Technologies Co., Ltd. Shift Register and Gate Driving Circuit Using the Same
US20170061913A1 (en) * 2015-04-21 2017-03-02 Boe Technology Group Co., Ltd. Shift register and driving method thereof, gate driving device, display panel

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056375B1 (ko) * 2004-10-01 2011-08-11 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 게이트 구동 회로 및표시 패널
JP2006164477A (ja) * 2004-12-10 2006-06-22 Casio Comput Co Ltd シフトレジスタ、該シフトレジスタの駆動制御方法及び該シフトレジスタを備えた表示駆動装置
JP5090008B2 (ja) * 2007-02-07 2012-12-05 三菱電機株式会社 半導体装置およびシフトレジスタ回路
JP2009288562A (ja) 2008-05-29 2009-12-10 Casio Comput Co Ltd 駆動制御回路、電子機器及び駆動制御回路の駆動方法
CN102024500B (zh) * 2009-09-10 2013-03-27 北京京东方光电科技有限公司 移位寄存器单元及液晶显示器栅极驱动装置
JP5396543B2 (ja) * 2010-09-02 2014-01-22 シャープ株式会社 信号処理回路、ドライバ回路、表示装置
KR101719567B1 (ko) * 2010-10-28 2017-03-27 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101552420B1 (ko) * 2011-05-23 2015-09-10 샤프 가부시키가이샤 주사 신호선 구동 회로, 그것을 구비한 표시 장치 및 주사 신호선의 구동 방법
CN102708779B (zh) * 2012-01-13 2014-05-14 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
WO2013114495A1 (ja) * 2012-02-01 2013-08-08 パナソニック株式会社 Ｅｌ表示装置およびそれに用いる配線基板
CN103000151B (zh) * 2012-11-29 2014-09-10 京东方科技集团股份有限公司 一种栅极驱动装置及显示设备
CN103226981B (zh) * 2013-04-10 2015-09-16 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN103426414B (zh) * 2013-07-16 2015-12-09 北京京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103996367B (zh) * 2014-04-18 2017-01-25 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示装置
CN104021769B (zh) * 2014-05-30 2016-06-15 京东方科技集团股份有限公司 一种移位寄存器、栅线集成驱动电路及显示屏
CN104318909B (zh) * 2014-11-12 2017-02-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示面板
CN104599620B (zh) * 2014-12-10 2017-09-26 华南理工大学 栅极集成驱动电路的反相器、栅极集成驱动器及驱动方法
CN104392704A (zh) 2014-12-15 2015-03-04 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
JP6683418B2 (ja) * 2014-12-22 2020-04-22 エルジー ディスプレイ カンパニー リミテッド 表示装置用の駆動回路および表示装置
CN104700805B (zh) 2015-03-26 2016-09-07 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN104700803B (zh) * 2015-03-26 2017-02-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN106409207A (zh) * 2016-10-27 2017-02-15 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001506044A (ja) * 1996-12-09 2001-05-08 トムソン マルチメディア ソシエテ アノニム 二方向シフトレジスタ
US20050156858A1 (en) * 2003-12-30 2005-07-21 Ahn Seong J. Driving circuit of liquid crystal display
JP2005196158A (ja) * 2003-12-30 2005-07-21 Boe Hydis Technology Co Ltd 液晶表示装置の駆動回路
US20060269038A1 (en) * 2005-05-26 2006-11-30 Lg.Philips Lcd Co., Ltd. Shift register
US20070248204A1 (en) * 2006-04-25 2007-10-25 Mitsubishi Electric Corporation Shift register circuit and image display apparatus equipped with the same
JP2007293995A (ja) * 2006-04-25 2007-11-08 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
US20130077736A1 (en) * 2011-09-23 2013-03-28 Hydis Technologies Co., Ltd. Shift Register and Driving Circuit Using the Same
JP2013069400A (ja) * 2011-09-23 2013-04-18 Hydis Technologies Co Ltd シフトレジスタ及びこれを用いたゲート駆動回路
US20130169609A1 (en) * 2011-12-30 2013-07-04 Hydis Technologies Co., Ltd. Shift Register and Gate Driving Circuit Using the Same
JP2013140665A (ja) * 2011-12-30 2013-07-18 Hydis Technologies Co Ltd ゲート駆動回路及びシフトレジスタ
US20170061913A1 (en) * 2015-04-21 2017-03-02 Boe Technology Group Co., Ltd. Shift register and driving method thereof, gate driving device, display panel

Also Published As

Publication number Publication date
CN108573668A (zh) 2018-09-25
US10319274B2 (en) 2019-06-11
EP3593343A4 (en) 2020-12-23
JP7187309B2 (ja) 2022-12-12
CN108573668B (zh) 2021-05-18
EP3593343A1 (en) 2020-01-15
WO2018161565A1 (en) 2018-09-13
US20190073932A1 (en) 2019-03-07

Similar Documents

Publication Publication Date Title
JP7187309B2 (ja) シフトレジスタユニットおよびその駆動方法、ゲート駆動回路、並びに表示装置
US10943554B2 (en) Anti-leakage circuit for shift register unit, method of driving shift register unit, gate driver on array circuit and touch display device
US11011088B2 (en) Shift register unit, driving method, gate drive circuit, and display device
US10825413B2 (en) Shift register circuit, gate driving circuit and method for driving the same, and display apparatus
US20180122289A1 (en) Shift register, driving method, gate driving circuit and display device
US10775925B2 (en) Shift register unit and method for driving the same, gate driving circuit and display apparatus
US11120718B2 (en) Shift register unit, driving method thereof, gate driving circuit and display device
US11289039B2 (en) Gate-driving unit circuit having pre-pull down sub-circuit, gate driver on array circuit, driving method, and display apparatus thereof
US10311961B2 (en) Shift register unit and driving unit thereof, gate electrode driving circuit and display apparatus
WO2017181647A1 (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US10976866B2 (en) Shift-register circuit, gate drive circuit, liquid crystal display and touch panel
WO2016145780A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US11217148B2 (en) Shift register unit, driving method, gate driver on array and display device
WO2018233306A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
WO2019080626A1 (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US10650768B2 (en) Shift register unit and driving method thereof, gate driving circuit and display panel
US11081031B2 (en) Gate control unit, driving method thereof, gate driver on array and display apparatus
WO2018223834A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US10319325B2 (en) Shift register unit, driving method thereof, gate driving circuit, and display device
WO2020082956A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
US11423823B2 (en) Shift register and driving method thereof, gate driving circuit and display device capabling reset the output terminal
CN107610737B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106448539B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109389926B (zh) 移位寄存器、栅极驱动电路、阵列基板
CN108231032B (zh) 移位寄存器、栅极驱动电路、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221130

R150 Certificate of patent or registration of utility model

Ref document number: 7187309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150