JP2020502786A - 化合物半導体デバイス構造内の遷移金属窒化物層の選択的酸化 - Google Patents

化合物半導体デバイス構造内の遷移金属窒化物層の選択的酸化 Download PDF

Info

Publication number
JP2020502786A
JP2020502786A JP2019528491A JP2019528491A JP2020502786A JP 2020502786 A JP2020502786 A JP 2020502786A JP 2019528491 A JP2019528491 A JP 2019528491A JP 2019528491 A JP2019528491 A JP 2019528491A JP 2020502786 A JP2020502786 A JP 2020502786A
Authority
JP
Japan
Prior art keywords
tmn
material layer
layer
semiconductor
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019528491A
Other languages
English (en)
Inventor
マイヤー，デイビッド，ジェイ．
ダウニー，ブライアン，ピー．
グリーン，ダニエル，エス．
Original Assignee
ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ，アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー
ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ，アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ，アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー, ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ，アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー filed Critical ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ，アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー
Publication of JP2020502786A publication Critical patent/JP2020502786A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

構造内の遷移金属窒化物（ＴＭＮ）層の選択的酸化を介して、遷移金属酸化物（ＴＭＯ）層を化合物半導体デバイス構造に組み込むための方法。【選択図】図３Ｄ

Description

関連出願の相互参照
本出願は、２０１６年１２月１６日に出願された米国特許仮出願第６２／４３５，１０５号の非仮出願であり、当該米国特許仮出願に基づく、米国特許法第１１９条の優先権の利益を主張するものである。
本発明は、化合物半導体デバイス、特に、選択的酸化を介して化合物半導体デバイス構造内に酸化した遷移金属窒化物（ＴＭＮ）層を組み込むための方法に関する。
多数の電子及び光電子半導体系デバイスでは、高品質な電気絶縁層の適用が求められる。これら絶縁層は、通常、酸化物状態の元素又は化合物であり、その形成は、物理気相成長、化学気相成長、原子層堆積法、スパッタリング、電子ビームもしくは熱蒸着などの成膜技術を含む様々な手段により、又は前述の方法により既に成膜又は成長した材料を酸化させることにより完成させることができる。
多くの半導体系デバイスでは、とりわけ、垂直共振器面発光レーザー（ＶＣＳＥＬ）において（Ｐ．Ｄ．Ｆｌｏｙｄによる「埋め込み型不純物ソースを介した不純物誘導層不規則化（ＩＩＬＤ）を用いた埋め込み型ヘテロ構造垂直共振器面発光レーザーダイオード（Ｂｕｒｉｅｄ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ ｖｅｒｔｉｃａｌ−ｃａｖｉｔｙ ｓｕｒｆａｃｅ−ｅｍｉｔｔｉｎｇ ｌａｓｅｒ ｄｉｏｄｅｓ ｕｓｉｎｇ ｉｍｐｕｒｉｔｙ ｉｎｄｕｃｅｄ ｌａｙｅｒ ｄｉｓｏｒｄｅｒｉｎｇ（ＩＩＬＤ） ｖｉａ ａ ｂｕｒｉｅｄ ｉｍｐｕｒｉｔｙ ｓｏｕｒｃｅ）」という名称の米国特許第６，２３８，９４４号参照）、及び電流アパーチャ垂直電子トランジスタ（ＣＡＶＥＴ）において（Ｙ．Ｇａｏ、Ｉ．Ｂｅｎ−Ｙａａｃｏｖ、Ｕ．Ｋ．Ｍｉｓｈｒａ、及びＥ．Ｌ．Ｈｕの「光電気化学ウェットエッチングにより製作されるＡｌＧａＮ／ＧａＮ電流アパーチャ垂直電子トランジスタ（ＣＡＶＥＴ）の適正化（Ｏｐｔｉｍｉｚａｔｉｏｎ ｏｆ ＡｌＧａＮ／ＧａＮ ｃｕｒｒｅｎｔ ａｐｅｒｔｕｒｅ ｖｅｒｔｉｃａｌ ｅｌｅｃｔｒｏｎ ｔｒａｎｓｉｓｔｏｒ （ＣＡＶＥＴ） ｆａｂｒｉｃａｔｅｄ ｂｙ ｐｈｏｔｏｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｗｅｔ ｅｔｃｈｉｎｇ）」Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ９６，６９２５（２００４）参照）など、絶縁層が単結晶半導体層間に存在することは、利点を有する。
ＶＣＳＥＬ及びＣＡＶＥＴの特定の場合において、半導体系デバイスの動作は、埋め込み型絶縁層が面内に連続せず、層の非絶縁部が電気伝導性であることを要する。この種の半導体デバイス構造は、通常、構造内をエピタキシャルに成長することができ、同一デバイス構造内の他の材料が著しく酸化されない様式（「選択的酸化」として知られる）でラテラル酸化することができる材料を要し、選択的酸化工程の間、隣接する材料と反応しない。
ＩＩＩ−Ａｓ材料システムにおいて、エピタキシャル埋め込み型半導体層のラテラル酸化のこの性質は、アルミニウムモル分率ｘの高いＡｌｘＧａ１−ｘＡｓ層を介して成し遂げられ（Ｋ．Ｄ．Ｃｈｏｑｕｅｔｔｅ、Ｋ．Ｍ．Ｇｅｉｂ、Ｃ．Ｉ．Ｈ．Ａｓｈｂｙ、Ｒ．Ｄ．Ｔｗｅｓｔｅｎ、Ｏ．Ｂｌｕｍ、Ｈ．Ｑ．Ｈｏｕ、Ｄ．Ｍ．Ｆｏｌｌｓｔａｅｄｔ、Ｂ．Ｅ．Ｈａｍｍｏｎｓ、Ｄ．Ｍａｔｈｅｓ、及びＲ．Ｈｕｌｌの「ＡｌＧａＡｓ合金の選択的ウェット酸化における進歩（Ａｄｖａｎｃｅｓ ｉｎ ｓｅｌｅｃｔｉｖｅ ｗｅｔ ｏｘｉｄａｔｉｏｎ ｏｆ ＡｌＧａＡｓ ａｌｌｏｙｓ）」ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｅｌｅｃｔｅｄ Ｔｏｐｉｃｓ ｉｎ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ ３，９１６（１９９７）参照）、ＩＩＩ−Ａｓ系ＶＣＳＥＬの製作のため幅広く活用されている（上記の米国特許第６，２３８，９４４号参照、及びＭ．ＤｅＶｉｔｔｏｒｉｏ、Ｐ．Ｏ．Ｖａｃｃａｒｏ、Ｍ．ＤｅＧｉｏｒｇｉ、Ｓ．ＤｅＲｉｎａｌｄｉｓ、及びＲ．Ｃｉｎｇｏｌａｎｉの「ラテラル注入型垂直共振器面発光レーザーにおける、選択的に酸化されたＡｌＧａＡｓ／ＡｌＡｓ分布ブラッグ反射器の局所的劣化（Ｌｏｃａｌ ｄｅｇｒａｄａｔｉｏｎ ｏｆ ｓｅｌｅｃｔｉｖｅｌｙ ｏｘｉｄｉｚｅｄ ＡｌＧａＡｓ／ＡｌＡｓ ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ ｒｅｆｌｅｃｔｏｒｓ ｉｎ ｌａｔｅｒａｌ −ｉｎｊｅｃｔｉｏｎ ｖｅｒｔｉｃａｌ−ｃａｖｉｔｙ ｓｕｒｆａｃｅ−ｅｍｉｔｔｉｎｇ ｌａｓｅｒｓ）」Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ７７，３９０５（２０００）も参照）。埋め込み型絶縁体層に加え、半導体デバイス構造の表面にある絶縁層は、例えば、トランジスタ構造におけるゲート誘電体層又は表面パッシベーション層を代表するものである。
Ｓｉ系トランジスタにおいて、Ｓｉの表面を酸化することにより、高品質な絶縁体を形成することができる。しかし、多くの他の半導体材料システム、特に化合物半導体において、半導体の直接酸化は、相応な電気特性を有する酸化物層を提供しない。
あるいは、表面に絶縁層がある場合、半導体デバイス層を成長させた直後に、半導体デバイス表面を絶縁材料で成膜し、半導体／絶縁体界面にて異物混入の量及び欠陥の形成を制限することは、利点を有し得る。材料の適合問題は、同一の成長チャンバー内での様々な半導体、絶縁体、及び金属の成膜を妨げることがあり、そのため、半導体上に絶縁体をｉｎ ｓｉｔｕ成膜させることができない可能性がある。この場合、半導体の成長技術に適合し、隣接する半導体材料と反応することなく選択的に酸化させることができる材料で成膜しなければならない。
トランジスタのゲート酸化物のためのＳｉの酸化及びＶＣＳＥＬのための埋め込み型ＡｌｘＧａ１−ｘＡｓ層のラテラル酸化は、十分に確立されたが、これら技術の適用は、ＩＩＩ−Ｎ（すなわち、ＧａＮ、ＡｌＮ、ＩｎＮ、及びその合金）及びＳｉＣワイドギャップ半導体にとってさらに難しいものである。これら半導体は、ハイパワーエレクトロニクス、高周波トランジスタ、発光ダイオード、及びレーザーを含む様々な電子及び光電子の用途で使用される。
高品質な絶縁層をこれら半導体内に及び／又は半導体デバイス表面に取り入れることができることで、現行のデバイス性能を高め、デバイス設計の新たな道が開かれるであろう。ＩＩＩ−Ｎ類の場合、ＧａＮの直接酸化は、高温、通常８００℃超を要し、乾燥Ｏ２環境で８００℃、５時間後の酸化物成長の酸化速度が、たった数ナノメーターであり（Ｓ．Ｄ．Ｗｏｌｔｅｒ、Ｊ．Ｍ．ＤｅＬｕｃｃａ、Ｓ．Ｅ．Ｍｏｈｎｅｙ、Ｒ．Ｓ．Ｋｅｒｎ、及びＣ．Ｐ．Ｋｕｏの「窒化ガリウムにおける酸化物成長の早期段階の研究（Ａｎ ｉｎｖｅｓｔｉｇａｔｉｏｎ ｉｎｔｏ ｔｈｅ ｅａｒｌｙ ｓｔａｇｅｓ ｏｆ ｏｘｉｄｅ ｇｒｏｗｔｈ ｏｎ ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ）」Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ ３７１，１５３（２０００）（「Ｗｏｌｔｅｒ ２０００」）参照）、乾燥空気環境で９００℃の酸化速度が大凡２０ｎｍ／時である（Ｓ．Ｄ．Ｗｏｌｔｅｒ、Ｓ．Ｅ．Ｍｏｈｎｅｙ、Ｈ．Ｖｅｎｕｇｏｐａｌａ、Ａ．Ｅ．Ｗｉｃｋｅｎｄｅｎ、及びＤ．Ｄ．Ｋｏｌｅｓｋｅの「乾燥空気における窒化ガリウムの酸化の反応速度研究（Ｋｉｎｅｔｉｃ ｓｔｕｄｙ ｏｆ ｔｈｅ ｏｘｉｄａｔｉｏｎ ｏｆ ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ ｉｎ ｄｒｙ ａｉｒ）」Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ １４５，６２９（１９９８）（「Ｗｏｌｔｅｒ １９９８」）参照）。これら酸化状態は、他のＩＩＩ−Ｎ材料又は金属に選択的でなく、酸化速度は、ラテラル酸化の実用的な用途には不十分である。
ＧａＮを酸化する代替方法は、リン酸水溶液における酸化処理を誘発するために紫外線（ＵＶ）光を使用する、光で促進されるウェット酸化を介する（Ｌ．−Ｈ．Ｐｅｎｇ、Ｙ．−Ｃ．Ｈｓｕ、Ｃ．−Ｙ．Ｃｈｅｎ、Ｊ．−Ｋ．Ｈｏ、及びＣ，−Ｎ．Ｈｕａｎｇによる「室温でＵＶ光による照明で促進した窒化物材料を酸化する方法（Ｍｅｔｈｏｄ ｏｆ ｏｘｉｄｉｚｉｎｇ ｎｉｔｒｉｄｅ ｍａｔｅｒｉａｌ ｅｎｈａｎｃｅｄ ｂｙ ｉｌｌｕｍｉｎａｔｉｏｎ ｗｉｔｈ ＵＶ ｌｉｇｈｔ ａｔ ｒｏｏｍ ｔｅｍｐｅｒａｔｕｒｅ）」という名称の米国特許第６，１９０，５０８号参照）。この処理は、カソードとして作用させるため、サンプル上に金属電極を成膜し、酸化工程後エッチングでそれを除去しなければならないなどの追加処理工程を含む、多くの固有な欠点を有する。加えて、この処理は、ＧａＮ層をＵＶ光に晒す必要があるため、ＵＶ光がＧａＮ層に達し得る前にＵＶ光を吸収するバンドギャップの小さい材料下にＧａＮ層を埋め込むことができず、デバイスデザインを制限する。
さらに、酸化処理に要する酸性環境は、所望な材料全てに適合できない。
ＩＩＩ−Ｎ材料の選択的ラテラル酸化のために報告された方法は、ニトリロ三酢酸溶液での、ＧａＮと格子整合する埋め込み型Ｉｎ０．１８Ａｌ０．８２Ｎ層の陽極酸化を経る（Ｊ．Ｄｏｒｓａｚ、Ｈ．−Ｊ．Ｂｕｈｌｍａｎｎ、Ｊ．−Ｆ．Ｃａｒｌｉｎ、Ｎ．Ｇｒａｎｄｊｅａｎ、及びＭ．Ｉｌｅｇｅｍｓの「ＩＩＩ−窒化物デバイスにおける電流閉じ込めのためのＡｌＩｎＮ層の選択的酸化（Ｓｅｌｅｃｔｉｖｅ ｏｘｉｄａｔｉｏｎ ｏｆ ＡｌＩｎＮ ｌａｙｅｒｓ ｆｏｒ ｃｕｒｒｅｎｔ ｃｏｎｆｉｎｅｍｅｎｔ ｉｎ ＩＩＩ−Ｎｉｔｒｉｄｅ ｄｅｖｉｃｅｓ）」Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ８７，０７２１０２（２００５）参照）。Ｉｎ０．１８Ａｌ０．８２Ｎ層は、ＧａＮ及びＩｎＧａＮ層の上、何マイクロメートル分も選択的にラテラル酸化されると示されているが、処理は、金属電極をサンプル上に成膜することを要し、追加処理工程を生む。さらに、Ｉｎ０．１８Ａｌ０．８２Ｎは、電気抵抗率が高く、多くの用途では望ましくない。
代替方法は、ｐ型ＧａＮ、意図せずドープされたＧａＮ、及びＩｎＧａＮからなるＩＩＩ−Ｎデバイス構造における埋め込まれた導電性ｎ型ＧａＮ層のラテラル酸化がある（Ｃ．−Ｆ．Ｌｉｎ、Ｗ．−Ｃ．Ｌｅｅ、Ｂ．−Ｃ．Ｓｈｉｅｈ、Ｄ．Ｃｈｅｎ、Ｄ．Ｗａｎｇ、及びＪ．Ｈａｎの「導電性ＧａＮ：Ｓｉエピタキシャル層を絶縁性ＧａＯｘ層に変換することによる電流狭窄口径構造の製作（Ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｃｕｒｒｅｎｔ ｃｏｎｆｉｎｅｍｅｎｔ ａｐｅｒｔｕｒｅ ｓｔｒｕｃｔｕｒｅ ｂｙ ｔｒａｎｓｆｏｒｍｉｎｇ ａ ｃｏｎｄｕｃｔｉｖｅ ＧａＮ：Ｓｉ ｅｐｉｔａｘｉａｌ ｌａｙｅｒ ｉｎｔｏ ａｎ ｉｎｓｕｌａｔｉｎｇ ＧａＯｘ ｌａｙｅｒ）」ＡＣＳ Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ ａｎｄ Ｉｎｔｅｒｆａｃｅｓ ６，２２２３５（２０１４）参照）。まず、この方法は、ｎ型ＧａＮ層をナノ多孔性ＧａＮ構造に変更するため、シュウ酸溶液でのウェット電気化学エッチング工程を要する。次いで、脱イオン水での光電気化学酸化を介して新たに形成された多孔性ＧａＮ層の酸化を行う。先に説明した方法と同様に、この工程は、構造中の他のｎ型ＧａＮ層も同様にエッチング及び酸化されるため、ウェットエッチング及び酸化工程のためサンプル上への金属電極の成膜などさらなる処理工程を要し、ウェットエッチング環境が有する材料の不適合問題及びデバイスデザインの制限がある。
本概要は、単純化された形態で、発明を実施する形態に別途記載される構想の選択を紹介することを意図している。本概要は、請求項に係る主題の鍵となる又は必須の特徴を特定することを意図せず、請求項に係る主題の範囲を決定する一助として使用されることも意図していない。その代わり、本明細書にて記載され、主張する主題の基本的な概要として単に提示される。
本発明は、強化した電気性能及び／又は従来利用できなかった機能を加えることを目的として、選択的酸化を介して、当該化合物半導体デバイス構造内に、酸化した遷移金属窒化物（ＴＭＮ）層を組み込むための方法を提供する。
本発明に係る半導体デバイス構造及びこの構造を製造するための方法は、ＳｉＣ基板及びＩＩＩ−Ｎ半導体材料と組み合わせてエピタキシャル金属層として使用される電気伝導性遷移金属窒化物（ＴＭＮ）層を提供することを含む。そこで、本発明によれば、ＴＭＮ層は、完全に又は部分的に酸化された電気絶縁性埋め込み層又は表層を作るのに十分な半導体材料の酸化が生じるよりも低い温度で選択的に熱酸化され得る。
例示的な実施形態において、パターニングされたエッチングマスクは、基板と、基板上に形成されるエピタキシャルＴＭＮ層と、ＴＭＮ層上に形成される１つ又は複数の半導体層とを含むサンプルの一番上の半導体層に成膜される。エッチング液は、そのとき、エピタキシャルＴＭＮ層のラテラル酸化が開始するデバイス構造のエッジを定めるために使用され、その後、エッチングマスクを除去する。エッチングは、ドライプラズマ又はウェットエッチングなどの任意の適した処理を用いて成し遂げることができる。いくつかの実施形態において、エッチングは、ＴＭＮ層全体にわたり進めることができるが、他の実施形態において、エッチングは、ＴＭＮ層を露出するのに十分な分だけ進めることができる。
エッチング及びエッチングマスクの除去後、エッチングされたエピタキシャルＴＭＮ層は、エッチング工程で定められたエッジから酸化することができ、最も簡潔に言うと、昇温で純Ｏ２などの酸素含有環境にサンプルが置かれる。Ｏ２は、エピタキシャルＴＭＮ層と反応し、ＴＭＮ材料に遷移金属酸化物（ＴＭＯ）区域を作る。ラテラル酸化反応は、酸化材料の所望の空間プロファイルを取得するまで続く。それが生じると、サンプルを酸化環境から除去するか、又は温度を著しい酸化物成長の臨界温度より低く下げる。
場合によっては、エピタキシャルＴＭＮ層は、エピタキシャルＴＭＮ層の全てがＴＭＯ層になるように、デバイスの全長に沿って完全に酸化することができる。他の事例において、酸化反応は、電気伝導性の未酸化なＴＭＮの区画がＴＭＮ層上の他の場所に残存すると共に、Ｏ２がＴＭＮ材料と接触している領域の最も近くで電気絶縁性ＴＭＯ材料の区画を産するように、エピタキシャルＴＭＮ層が完全に酸化される前に停止され得る。
エピタキシャルＴＭＮ層を選択的にエッチングしてＯ２に晒される領域を定め、その後、これら定められた領域をＯ２に晒す時間を制御することにより、ＴＭＯ材料の、制御され、選択された空間プロファイルを取得することができる。
１つ又は複数の半導体層の下に埋め込まれたＴＭＮ金属層を有する基板の断面ブロック概略図である。 ６Ｈ−ＳｉＣ基板で成長した単相の、２００ｎｍのＡｌＮ／１００ｎｍのＴａ２Ｎ膜スタックを示すＸＲＤデータプロットを含有する図である。 図３Ａ〜図３Ｄは、本開示の１つ又は複数の態様に係る酸化したＴＭＮ材料を有するデバイスを製作する例示的方法の態様を示す断面ブロック概略図である。 埋め込み型Ｔａ２Ｎ層のラテラル酸化を示す光学画像である。 様々な酸化時間で、Ｏ２雰囲気及び８００℃での埋め込み型Ｔａ２Ｎ層の酸化長さを示すプロットである。 デバイス表面にＴＭＮ層を有する半導体デバイスを示す断面ブロック概略図である。 図７Ａ及び図７Ｂは、本開示の１つ又は複数の態様に係る、ＮｂＮｘ層の選択的熱酸化前後の、表面に成膜されたｉｎ ｓｉｔｕのＮｂＮｘ層を有する例示的なＡｌ０．３８Ｇａ０．６２Ｎ／ＧａＮ構造の態様を示す断面ブロック概略図である。 ＴＭＮ層の選択的熱酸化前後の例示的なＮｂＮｘ／Ａｌ０．３８Ｇａ０．６２Ｎ／ＧａＮ構造を比較するプロットであり、図８Ａは、当該構造の電流−電圧プロットであり、図８Ｂは、当該構造の静電容量−電圧プロットである。 本開示の１つ又は複数の態様に係る、２つの半導体層間に、酸化区域があるＴＭＮ層を有するデバイス構造の断面ブロック概略図である。 本開示の１つ又は複数の態様に係る、対応する半導体層間に、酸化区域がある複数のＴＭＮ層を有するデバイス構造の断面ブロック概略図である。 図１１Ａ〜図１１Ｄは、本開示の１つ又は複数の態様に係る、酸化したＴＭＮ材料を有するデバイスを製作する、別の例示的方法の態様を図解する断面ブロック概略図である。
上記で概説した本発明の態様及び特徴は、様々な形態で具現化することができる。以下の記載は、実例として、態様及び特徴を実現することができる組み合わせ及び構成を示す。記載される態様、特徴、及び／又は実施形態は、単なる例であり、当業者であれば、本開示の範囲を逸脱することなく、他の態様、特徴、及び／もしくは実施形態を利用し得る、又は構造的及び機能的変更形態を作製し得ることを理解されたい。
窒化タンタル（ＴａＮｘ）、窒化ニオブ（ＮｂＮｘ）、窒化タングステン（ＷＮｘ）、及び窒化モリブデン（ＭｏＮｘ）などの遷移金属窒化物（ＴＭＮ）材料は、炭化ケイ素（ＳｉＣ）、及び窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、及び窒化インジウム（ＩｎＮ）などのＩＩＩ族窒化物（ＩＩＩ−Ｎ類）、並びにそれらの様々な合金などの対象となる多くの関連半導体と同様の結晶構造を有し、そのため、半導体デバイスへの重要な添加物となることができる。ＩＩＩ−Ｎ材料ＧａＮ、ＡｌＮ、及びＩｎＮとのＴＭＮ類の合金、例えば、合金ＴｉｘＩｎＮ、ＮｂｘＩｎＮ、ＴａｘＩｎＮ、及びＨｆｘＡｌＮは、ＧａＮ及びＡｌＮとのより良い格子整合を提供し得、そのため、特に対象とし得る場合もある。同様に、ＩＩＩ−Ｖ層と組み合わせたＴＭＮ材料の層は、酸化処理又は酸化とアニールとの組み合わせを通して異なる酸化物化学量論組成を実現し得る。
加えて、ＴＭＮ材料は、優れた熱安定性を有し、ｉｎ ｓｉｔｕで他の半導体材料により成膜することができ、結果として、ＴＭＮ層は、エピタキシャルな半導体デバイス構造内に埋め込むことができる（本発明と共通の数人の発明者を共有するＤ．Ｊ．Ｍｅｙｅｒ、Ｂ．Ｐ．Ｄｏｗｎｅｙ、及びＤ．Ｓ．Ｋａｔｚｅｒによる米国特許出願公報第２０１６／００３５８５１号「化合物半導体デバイスのためのエピタキシャル金属の遷移金属窒化物層（Ｅｐｉｔａｘｉａｌ ｍｅｔａｌｌｉｃ ｔｒａｎｓｉｔｉｏｎ ｍｅｔａｌ ｎｉｔｒｉｄｅ ｌａｙｅｒｓ ｆｏｒ ｃｏｍｐｏｕｎｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅｓ）」参照）。
本発明は、強化した電気性能及び／又は従来利用できなかった機能を加えることを目的として、選択的酸化を介して、当該化合物半導体デバイス構造内に酸化した遷移金属窒化物（ＴＭＮ）層を組み込むための方法を提供する。
以下の説明において、図中、同じ構成要素を指すものとして同じ符号を使用し、参照符号の上一桁は、その構成要素が示される図を反映するよう変更している。例えば、本明細書で記載する構造におけるＴＭＮ層は、図１の説明ではＴＭＮ層１０２、図３の説明ではＴＭＮ層３０２、図６の説明ではＴＭＮ層６０２などと称する。
本発明に係る構造及び方法は、半導体デバイス構造において、ＳｉＣ基板及びＩＩＩ−Ｎ半導体材料と組み合わせる金属層として使用される電気伝導性のあるＴＭＮ層を提供することを含む。いくつかの実施形態において、ＴＭＮ層は、「埋め込むこと」、すなわち、半導体デバイス構造内に設置することができる。このような場合、ＴＭＮ層は、エピタキシャル層であるべきである。他の実施形態において、ＴＭＮ層は、半導体デバイス構造の上面に設置することができる。このような場合、ＴＭＮ層は、エピタキシャル層である必要はないが、ＴＭＮ及び表層が酸化の間反応しないように、ＴＭＮ層は、その下の表層と共に良好な熱安定性を有することが重要である。いずれかの場合、本発明によれば、ＴＭＮ層は、その後、半導体材料の著しい酸化が生じ、完全に又は部分的に酸化した電気的絶縁性のある埋め込み型又は表面ＴＭＮ層を作るよりも低い温度で、選択的に熱酸化することができる。
ここで、本発明に係る構造及び方法は、具体的な材料、例えば、窒化タンタル（Ｔａ２Ｎ）及び窒化ニオブ（Ｎｂ２Ｎ）といったＴＭＮ材料及び／又は窒化アルミニウム（ＡｌＮ）といった半導体材料の内容で本開示にて度々記載するが、このような具体的な材料は、単なる例であり、その記載は、決して、本開示の範囲及び本明細書に示す特許請求の範囲を限定するものとみなすべきではないことに留意されたい。
Ｔａ２Ｎ及びＮｂ２Ｎは、共に、ＳｉＣ及びＩＩＩ−Ｎ半導体との安定なエピタキシャル関係のために必要な特性を持ち、そのため、ＴＭＮ層に適した材料である（上記の米国特許出願公開第２０１６／００３５８５１号参照）。Ｔａ２Ｎ及びＮｂ２Ｎは、共に、一般的に使用される４Ｈ又は６ＨポリタイプのＳｉＣと同様に、これら全ては、六方晶の結晶構造を有し、これらの面内格子定数ａは、近似し、ａＳｉＣ＝３．０７３Å、ａＴａ２Ｎ＝３．０４１Å、及びａＮｂ２Ｎ＝３．０５Åである。ＩＩＩ−Ｎ半導体のＧａＮ及びＡｌＮもまた、結晶構造を有し、面内格子定数は、Ｔａ２Ｎ及びＮｂ２Ｎのものに近似し、ＧａＮ及びＡｌＮの結晶構造は、格子定数がａＧａＮ＝３．１８９Å及びａＡｌＮ＝３．１１２Åのウルツ鉱型である。これら材料の全ては、一般的に、その同様の結晶構造及び面内格子定数により、４Ｈ−又は６Ｈ−ＳｉＣ基板上で成長する。加えて、立方晶ＮｂＮなどいくつかのＴＭＮ材料の立方相は、上記で列挙した六方晶材料（ＳｉＣ、ＡｌＮ、ＧａＮなど）の面内格子定数ａと比較して、結晶学的（１１１）面において同様の原子間スペースを有し、また、本発明の多くの実現形態に適するであろう。
Ｔａ２Ｎ及びＮｂ２Ｎの生成熱及び高い融点（＞２５００℃）に基づき、１３００℃未満の温度で成し遂げることができる、分子線エピタキシー法（ＭＢＥ）、有機金属気相エピタキシー法（ＭＯＶＰＥ）、原子層エピタキシー法（ＡＬＥ）、スパッタリングなどの最も一般的に使用されるエピタキシャル成長法にとって通常の成長温度でＳｉＣ、ＡｌＮ、又はＧａＮとの熱力学安定性を維持することが予想される。ＴＭＮと半導体の間のこの高い熱安定性は、デバイス構造全体が成長した後のＴＭＮ層の熱酸化のためにも必要とされる。この成長技術は、６Ｈ−ＳｉＣ基板で成長するＴａ２Ｎ及び様々なＩＩＩ−Ｎ半電導性層のＭＢＥ成長を使用して実験的に実証されている。
図１は、エピタキシャルＴＭＮ層１０２が、基板１０１と１つ又は複数の半導体層１０３の間に設置される、すなわち「それらの間に埋め込まれる」、本発明に係る例示的構造を示す。例えば、エピタキシャルＴａ２Ｎ層１０２は、分子線エピタキシー法（ＭＢＥ）により、６Ｈ−ＳｉＣ基板１０１に、所望の厚さまで成長させられ得る。このような実施形態において、ＡｌＮ層１０３は、Ｔａ２Ｎ層１０２の成長が終了した直後、同一のＭＢＥチャンバーにおいてｉｎ ｓｉｔｕで成長させることができる。スパッタリング、有機金属気相エピタキシー法（ＭＯＶＰＥ）、又は原子層エピタキシー法（ＡＬＥ）など代替成長技術を使用してＴＭＮ層（例えば、以上で言及したようなＴａ２Ｎ層１０２）を成長させる他の実施形態において、ＡｌＮ層１０３は、Ｔａ２Ｎ層１０２の形成後、ｅｘ ｓｉｔｕで成長させることができる。
デバイス構造を成長させた後に使用することができる多くの任意な処理工程がある。例えば、デバイスは、フォトリソグラフィー、メタライゼーション、エッチング、アニール、イオン注入などの一般的な半導体デバイス処理技術を使用してさらに処理され得る。ＴＭＮ層の融点及び熱力学安定性が高いため、大きなサーマルバジェットを後続の処理工程で利用可能である。ＴＭＮ層の酸化は、同様の条件下で酸化される、いくつかの金属など他の材料が半導体デバイス構造に組み込まれる前に、生じさせなければならない。
本発明の発明者らが分析したこのような構造の実験に基づく実施形態において、１００ｎｍの厚さの単相六方晶Ｔａ２Ｎ膜１０２は、６Ｈ−ＳｉＣ基板１０１のＳｉ面で成長し、次いで、２００ｎｍのＡｌＮ層１０３が成長した。この１００ｎｍのＴａ２Ｎ層のシート抵抗は、１１Ω／ｓｑと測定された。
図２は、６Ｈ−ＳｉＣ基板で成長した、単相のこのような２００ｎｍのＡｌＮ／１００ｎｍのＴａ２Ｎ膜スタックを示すＸ線回析（ＸＲＤ）プロットを含有する。ＸＲＤデータにおけるピークの同定を介して、Ｔａ２Ｎ及びＡｌＮ層は、エピタキシャルであり、単相であると示されると同時に、（０００４）ＡｌＮ及びＴａ２Ｎピークの半値全幅が、それぞれ０．２°及び０．６°と小さく、これにより膜の高い結晶品質が基板上で成し遂げられたことが実証される。
本発明によれば、当該構造におけるエピタキシャルＴＭＮ層は、その後、以下に記載される処理工程を使用して選択的に酸化することができる。
図３Ａ〜図３Ｄは、化合物半導体デバイス構造内のエピタキシャルＴＭＮ層の制御可能な選択的酸化を成し遂げるための処理の第１の例示的実施形態の態様を図解する断面概略図である。
図３Ａ〜図３Ｄに図解する実施形態に係る処理は、ＴＭＮ層３０２が構造内に「埋め込まれる」ように、基板３０１の上に形成されるエピタキシャルＴＭＮ層３０２及びＴＭＮ層の上に形成される１つ又は複数の半導体層がある基板３０１を含む、図３Ａに示されるもののようなサンプルの形成から始まる。半導体層３０３は、通常、単結晶ＩＩＩ族窒化物材料又は単結晶ＳｉＣから形成されるであろうが、このような単結晶ＩＩＩ族窒化物材料及び／又はＳｉＣから形成されるヘテロ構造の形態とすることもできる。パターニングされたエッチングマスク３０４は、その後、一番上の半導体層３０３の上面に成膜することができ、エピタキシャルＴＭＮ層３０２のラテラル酸化が生じるであろうデバイス構造の外郭を定める。エッチングマスクは、ポリマー、金属、絶縁体、又は半導体など適した処理に適合した任意の材料で形成することができ、通常、フォトリソグラフィーを介してパターニングされる。
図３Ｂに示す次の工程において、エピタキシャルＴＭＮ層３０２のラテラル酸化を開始するデバイス構造のエッジを定めるため、エッチング液３０５が使用される。エッチングは、ＴＭＮ層全体にわたり処理されるべきであり、ドライプラズマ又はウェットエッチングなど任意の適した処理を用いて成し遂げることができる。多くの場合、エッチング処理の異方性によりドライエッチングが好ましいが、半導体層３０３及びＴＭＮ層３０２に使用される材料に応じて、他のエッチング化学作用が採用されてもよい。例えば、Ｔａ２Ｎ及びＮｂ２Ｎは共に、フッ素及び塩素含有プラズマ化学作用を使用してエッチングすることができるが、他のＴＭＮ材料では他の適したエッチング液を使用してもよい。
エッチング後、図３Ｃに示すように、エッチングマスク３０４は、任意の適したウェット又はドライエッチング処理を使用して半導体層から除去することができる。
最終的に、図３Ｄに示すように、エピタキシャルＴＭＮ層３０２は、エッチング工程により定められたエッジから酸化することができる。エピタキシャルＴＭＮ層３０２は、様々な方法により酸化することができるが、酸化は、適した温度の、純粋なＯ２１０６など、酸素を含有する環境にサンプルを置くことにより、最も単純に行うことができる。Ｔａ２Ｎ及びＮｂ２ＮといったＴＭＮ類は、共に、５５０〜８００℃の間の温度で、Ｏ２環境において、制御可能な速度で酸化し、ＳｉＣ又はＩＩＩ−Ｎ材料の著しい酸化が生じる温度未満の温度でのＴＭＮ材料の酸化を可能にすると、実験的に示されている。
この工程の間、Ｏ２１０６は、エピタキシャルＴＭＮ層３０２にあるＴＭＮ材料と反応し、ＴＭＮ層３０２に遷移金属酸化物（ＴＭＯ）区域３０７を作る。この反応の一部として、Ｏ２１０６は、窒素含有ガス反応生成物であって、ＴＭＯ材料に取り込まれず、代わりに、ＴＭＯ区域３０７から離れ、酸化雰囲気に横方向に拡散する窒素含有ガス反応生成物をも作る。ラテラル酸化反応は、ＴＭＮ材料の酸化の所望のラテラル度を達成するまで、続くであろう。このことが生じたとき、サンプルが酸化環境から除去されるか、又は著しい酸化膜成長のための臨界温度未満まで温度が下げられる。場合によっては、エピタキシャルＴＭＮ層３０２は、エピタキシャルＴＭＮ層３０２の全てがＴＭＯ層となるように、デバイスの全長に沿って完全に酸化することができる。図３Ｄに示すものなど、他の事例では、電気伝導性の未酸化なＴＭＮ材料の区画がＴＭＮ層３０２上の他の場所に残存すると共に、Ｏ２１０６がＴＭＮ材料と接触している領域の最も近くで電気絶縁性ＴＭＯ材料の区画３０７を産するように、エピタキシャルＴＭＮ層３０２が完全に酸化される前に酸化反応は停止され得る。本発明によれば、Ｏ２１０６に晒される領域を定めるため、エピタキシャルＴＭＮ層３０２を選択的にエッチングし、その後、これら定められた領域を酸素に晒す時間を制御することにより、ＴＭＯ材料の制御された所定の空間プロファイルを取得することができる。
以下に、より詳細に記載されるように、多くの実施形態において、エピタキシャルＴＭＮ層３０２は成長させたままの構造のウエハのエッジから酸化することができるが、それぞれ個別のデバイスのエッジからの埋め込み型エピタキシャルＴＭＮ層３０２へのアクセスを開くために追加のエッチング工程が使用されるであろう。
図４Ａ及び図４Ｂは、本発明に係る埋め込み型ＴＭＮ層のこのような選択的酸化の態様を図解し、図４Ａは、上部に成長した５００ｎｍのＡｌＮ層がある例示的な１００ｎｍの埋め込み型エピタキシャルＴａ２Ｎ層のこのような選択的酸化の実験的観察結果を示し、図４Ｂではこれを断面概略図で図解する。
図４Ａで観察された例示的な事例において、従来の光学フォトリソグラフィーを使用してＡｌＮ層をパターニングし、塩素系プラズマを使用してＳｉＣ基板に至るまでＡｌＮ及びＴａ２Ｎ層をエッチングし、アセトンを使用してフォトレジストエッチングマスクを除去した。その後、サンプルをラピッドサーマルアニール（ＲＴＡ）のファーネスに置き、ここで、システムの中にＯ２を流すより前に２×ｌ０−４ｍｂａｒの基準圧力まで真空引きした。その後、ＲＴＡファーネスを０．０１３０ｍｂａｒの随伴圧力で、１００ｓｃｃｍのＯ２流量下で、８００℃まで加熱し、埋め込み型エピタキシャルＴａ２Ｎ層の酸化を提供した。
時間の関数としての、サンプルのラテラル酸化長を、図５においてプロットで示し、ここで、酸化は、Ｂ．Ｅ．Ｄｅａｌ及びＡ．Ｓ．Ｇｒｏｖｅの「ケイ素の熱酸化のための一般的関係（Ｇｅｎｅｒａｌ ｒｅｌａｔｉｏｎｓｈｉｐ ｆｏｒ ｔｈｅ ｔｈｅｒｍａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）」Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ３６（１２），３７７０−３７７８（１９６５）に記載されるＤｅａｌ−Ｇｒｏｖｅ酸化モデルに従い、図４Ａからわかるように、光学顕微鏡下で、サンプルの色の変化により測定することができる。図４Ａに示したこれら材料の色の変化がないことに反映されるように、ＡｌＮ層又はＳｉＣ基
板の著しい酸化は観察されなかった。
図６は、本発明に係るＴＭＮ層の選択的酸化のための処理において使用することができるサンプル構造の代替実施形態を図解する。
図６に示す実施形態において、ＴＭＮ層６０２は、上記で説明した図１及び図３Ａ〜図３Ｄに示す実施形態のように半導体層の下の基板６０１の表面上ではなく、半導体層６０３の表面にｉｎ ｓｉｔｕで成長し得る。図６に示す実施形態において、ＴＭＮ層は、対象の半導体上にエピタキシャルに成長しなければならないことはないが、選択的酸化が要する温度でも、熱力学的に安定でなければならないであろう。ＴＭＮ層６０２は、図３Ａ〜図３Ｄと関連して以上に記載されるような所定の酸化温度及び時間を使用する選択的酸化を介して、表面絶縁層を作るために使用することができ、例えば、ゲート絶縁体又は表面パッシベーション層としての使用が挙げられる。ここで、酸化される領域は、ＴＭＮ層の上面に成膜されたマスクにある開口により定められ、酸化温度及び時間は、ＴＭＮ層６０２内に所定の空間プロファイルを有するＴＭＯ材料６０７の領域を産するよう構成される。図３Ａ〜図３Ｄに関連して以上にて記載される酸化のように、このようなＴＭＯ材料は、半導体構造内に「埋め込まれる」電気絶縁性ＴＭＯ材料６０７の領域を産するように、半導体材料層６０３のパターニングされない部分の下に延在することができる。本発明に係るＴＭＯ材料の領域６０７の形成は、異物混入がなく、欠陥率が低い酸化物／半導体界面に貢献するであろうし、半導体デバイスにとって利点を有する。
他の実施形態において、ＴＭＮ層は、半導体デバイスの上面に設置することができる。このような場合、表面ＴＭＮ層は、下にある半導体層でするよりも低い温度で酸化するであろう。ＴＭＮ層は、エピタキシャル層である必要はないが、ＴＭＮ及び表層が酸化の間反応しないよう、ＴＭＮ層が下にある表層との良好な熱安定性を有することが重要である。
図７Ａ及び図７Ｂは、発明者らにより実験的に検証されている半導体デバイス構造の上部にあるこのようなＴＭＮ層の選択的酸化を概略的に図解する。図７Ａに示される断面ブロック概略図において示されるような、Ａｌ０．３８Ｇａ０．６２Ｎ／ＧａＮヘテロ構造上でのＭＢＥを介した、３００℃で、４０ｎｍの厚さのＮｂＮｘ層のｉｎ ｓｉｔｕ成膜を介して半導体構造を製作した。ＡｌＧａＮ／ＧａＮ構造は、ＡｌＧａＮ／ＧａＮの境界で、二次元電子ガス（２ＤＥＧ）を作るため、高電子移動度トランジスタ（ＨＥＭＴ）のために一般的に使用される。加えて、いくつかのＩＩＩ−Ｎ系ＨＥＭＴ構造においてゲート・リーク電流を低減するためゲート絶縁体層を含むことは利点を有する。発明者らが調べた例示的構造において、Ａｌ０．３８Ｇａ０．６２Ｎ／ＧａＮ構造は、６Ｈ−ＳｉＣ基板に成長した、２０ｎｍのＡｌ０．３８Ｇａ０．６２Ｎ層、１．２μｍのＧａＮ層、及び１００ｎｍのＡｌＮ核形成層からなっていた。４０ｎｍのＮｂＮｘ層は、半導体デバイス成長直後に同一のＭＢＥ成長チャンバーにおいて成長させた。
ＮｂＮｘの選択的熱酸化を、ＲＴＡファーネスにて、５５０℃、１００ｓｃｃｍのＯ２流量下で、０．０１３０ｍｂａｒの随伴圧力で、１２０秒間、行い、図７Ｂに示すように半導体層のいずれかとの観察可能な反応はなく、ＮｂＮｘからの窒素がその表面から周囲環境に単に拡散して、６０ｎｍのＮｂＯｘＴＭＯ層を作った。
ＮｂＯｘ層の形成後、Ｎｉ／Ａｕ接点を、ＴＭＮ層の酸化前後のＮｂＯｘ／Ａｌ０．３８Ｇａ０．６２Ｎ／ＧａＮ構造の電気的特徴付けのため、上部に成膜した。ここで、先の事例において、ＮｂＮｘ層は、Ａｌ０．３８Ｇａ０．６２Ｎ／ＧａＮ構造とのショットキー接触部として作用する。この特徴付けの結果を図８Ａ及び図８Ｂにてプロットで示す。図８Ａにてプロットで示すように、電流−電圧測定は、ＮｂＮｘショットキー接触部を有するＡｌ０．３８Ｇａ０．６２Ｎ／ＧａＮ構造と比較して、ＮｂＯｘ／Ａｌ０．３８Ｇａ０．６２Ｎ／ＧａＮ構造では順方向バイアス及び逆方向バイアスの両方において１００倍超のリーク電流が減少したことを示す。図８Ｂにてプロットで表す静電容量−電圧測定は、Ａｌ０．３８Ｇａ０．６２Ｎ層と連続した絶縁性ＮｂＯｘ層の追加に一致する、ＮｂＯｘ／Ａｌ０．３８Ｇａ０．６２Ｎ／ＧａＮ構造での静電容量の低下を示す。６０と高い比誘電率は、図８Ｂにある２つの曲線間の相違から抽出され、Ｎｂ２０５の比誘電率として報告された値と同一である（Ｇ．Ｐｏｕｒｔｏｉｓ、Ｓ．Ｃｌｉｍａ、Ｋ．Ｓａｎｋａｒａｎ、Ｐ．Ｄｅｌｕｇａｓ、Ｖ．Ｆｉｏｒｅｎｔｉｎｉ、Ｗ．Ｍａｇｎｕｓ、Ｂ．Ｓｏｒｅｅ、Ｓ．Ｖａｎ Ｅｌｓｈｏｃｈｔ、Ｃ．Ａｄｌｍａｎ、Ｊ．Ｖａｎ Ｈｏｕｄｔ、Ｄ．Ｗｏｕｔｅｒｓ、Ｓ．Ｄｅ Ｇｅｎｄｔ、Ｍ．Ｍ．Ｈｅｙｎｓ、及びＪ．Ａ．Ｋｉｔｔｌの「メモリベースのアプリケーションのための代替ｈｉｇｈ−κ誘電体のモデリング（Ｍｏｄｅｌｉｎｇ ｏｆ ａｌｔｅｒｎａｔｉｖｅ ｈｉｇｈ−κ ｄｉｅｌｅｃｔｒｉｃｓ ｆｏｒ ｍｅｍｏｒｙ ｂａｓｅｄ ａｐｐｌｉｃａｔｉｏｎｓ）」ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ ２５（６），１３１−１４５（２００９）参照）。
本発明に従い形成されたデバイス構造の考えられる追加の実現形態は多い。例えば、本発明のベストモードとしてＴａ２Ｎ及びＮｂ２Ｎについて言及したが、ＴａＮｘ、ＮｂＮｘ、ＷＮｘ、もしくはＭｏＮｘ、又は格子定数が六方晶ＳｉＣ又は六方晶ＩＩＩ−Ｎ半導体のものと近い六方晶の結晶相を有する任意のＴＭＮ三元化合物を含む様々な金属ＴＭＮ層が使用されてもよい。立方晶ＮｂＮなどいくつかのＴＭＮ材料の立方相は、上記で列挙した六方晶材料（ＳｉＣ及びＩＩＩ−Ｎ半導体）の面内格子定数と比較して、結晶学的（１１１）面において同様の原子間スペースを有し、エピタキシャル成長が生じることを可能にする。ＩＩＩ−Ｎ材料ＧａＮ、ＡｌＮ、及びＩｎＮとのＴＭＮ類の合金、例えば、合金ＴｉｘＩｎＮ、ＮｂｘＩｎＮ、ＴａｘＩｎＮ、及びＨｆｘＡｌＮは、ＧａＮ及びＡｌＮとのよりよい格子整合を提供し得、そのため特に対象とすることができる場合もある。
加えて、立方対称性を有する金属ＴＭＮ層は、３Ｃ−ＳｉＣ及び立方晶ＩＩＩ−Ｎ半導体とほぼ格子整合することができる。例えば、立方晶δ−ＮｂＮｘ相（Ｆｍ３ｍ空間群、ａ＝０．４３８１１）及び立方晶ε’−ＴａＮｘ相（Ｆｍ３ｍ空間群、ａ＝０．４３５ｎｍ）は、３Ｃ−ＳｉＣ及びＧａＮと密接に格子整合し、そのため、六方晶ＴＭＮ類、ＳｉＣ、及びＩＩＩ−Ｎ類に関して、本明細書に記載する方法論は、立方相のＴＭＮ類、ＳｉＣ、及びＩＩＩ−Ｎ材料に容易に拡張することができる。たいていのＴＭＮ類は、また、ＳｉＣ又はＩＩＩ−Ｎ材料と比較してより低い酸化温度を有する。
加えて、デバイス構造設計は、ＴＭＮ層の上面で成長した１つ又は複数の半導体層がある基板上で成長したエピタキシャルＴＭＮ層を有する構造に限定されない。他の実施形態において、ＴＭＮ層及び半導体層は、具体的なデバイス設計に対し求められる又は利点を有する任意の手段で成長することができる。
例えば、これは、図９に示す断面ブロック概略図にあるように、ＴＭＮ層９０２が、２つの半導体含有層９０３ａ及び９０３ｂの間に設置される構造を含んでもよい。
あるいは、図１０に示すように、デバイス構造は、複数のＴＭＮ層１００２ａ／１００２ｂ及び複数の半導体層１００３ａ／１００３ｂ／１００３ｃを有してもよい。このような構造において、ＴＭＮ層１００２ａがＮｂ２Ｎであり、ＴＭＮ層１００２ｂがＴａ２Ｎであり、酸化速度又は酸化物特性が、各ＴＭＮ層間で異なっていてもよい構造など、ＴＭＮ層１００２ａ及び１００２ｂは、同一とすることも、異なるものとすることもできる。いくつかのこのような事例において、下にあるＴＭＮ層１００２ａは酸化されないままとし、完全に導電性がある一方、一番上のＴＭＮ層１００２ｂのみが露出し、選択的に酸化されるように、構造にある開口部を、半導体層１００３ｂまでエッチングしてもよい。他の事例において、開口部を、半導体層１００３ａまでエッチングし、ラテラル酸化のためＴＭＮ層１００２ｂ及び１００２ａの両方を露出させ、ＴＭＯ材料の領域１００７ｂ及び１００７ａの領域を産してもよく、これによりＴＭＮ層におけるＴＭＯ材料の空間プロファイルが、層１００２ｂ及び１００２ａに使用されるＴＭＮ材料の酸化速度に応じて、同一であっても異なっていてもよい。利点がある材料特性を有する複数の埋め込み型ＴＭＮ層の利点を得るため、上記構造に適用することができるであろう標準的な半導体処理技術を使用する多くの他の考えられるシナリオがある。
半導体デバイスに取り入れられる酸化したＴＭＮ層を有する半導体デバイスを形成するための方法の代替実施形態を図１１Ａ〜図１１Ｄに示す断面ブロック概略図にて図解する。
この代替方法は、「ゲートシュリンク」法と呼ぶこともでき、図１１Ａに示すように、半導体トランジスタデバイス上にＴＭＮ層１１０２を成膜することによって実現することができる。本実施形態において、ＴＭＮ層１１０２は、下層の半導体層１１０３にエピタキシャルに成長する必要はないが、スパッタリング、蒸着、ＡＬＤなどの任意の適した方法を使用して成膜することができる。パターニングした金属酸化マスク１１０８は、その後、ＴＭＮ層１１０２の上部に成膜することができる。この金属酸化マスクは、図１１Ｄに示すように最終ゲート構造の上の部分としても作用することができる。図１１Ｃに示すように、本発明に係るＴＭＮ層１１０２の選択的酸化は、その後、ＴＭＮ層１１０２のマスクをしていない領域を、制御した温度で、制御した時間Ｏ２に晒すことにより成し遂げることができ、酸化マスク１１０８により覆われていない領域に電気絶縁性ＴＭＯ１１０７が作られ、ここで、酸化温度及び酸化時間は、ＴＭＮ層１１０２内にＴＭＯ材料１１０７の所望の空間プロファイルを作るように構成され、そのため、ＴＭＯ材料１１０７が酸化マスク１１０９の下で横方向に延在し、導電性ＴＭＮ材料１１０２の所望な横方向の長さを残すように停止し、その結果金属マスク１１０８及び残存するＴＭＮ材料１１０２は、一般的にＲＦトランジスタに使用される「Ｔ形状」のゲート構造を形成する。ＴＭＮ材料層１１０２の酸化速度及び金属マスク１１０８の横方向の長さを知ることにより、このように産したゲート構造の長さは、精密に制御され、従来の光リソグラフィー法を使用して非常に短いゲート長を産することができる。ＴＭＯ材料１１０７は、その後、必要に応じて、ウェット化学エッチングなどの従来の方法により選択的に除去することができ、図１１Ｄに示すゲート構造が残る。あるいは、下層の半導体に機械的歪みを工作し、半導体の電気的又は光学的特質を向上させるため、ＴＭＯ材料は、適所に残されても、選択的に除去されてもよい。
利点及び新規の特徴
本発明は、電気伝導性層の酸化部分がデバイスの絶縁体としての機能を果たすことができる、ＳｉＣ又はＩＩＩ−Ｎデバイス構造内の電気伝導性層の選択的酸化を可能にする。半導体デバイス内に組み込まれるエピタキシャルＴＭＮ層は、実用的な速度及びＧａＮと比較して低い温度で熱酸化することができる（上記のＷｏｌｔｅｒ ２０００、及び上記のＷｏｌｔｅｒ １９９８参照）。先に報告されたＩＩＩ−Ｎ層の選択的酸化は、低い温度を使用するが、金属電極蒸着及びエッチングなどの追加の処理工程、及び他の材料とは適合することができない水溶液の使用を要する（上記の米国特許第６，１９０，５０８号、上記のＤｏｒｓａｚ、及び上記のＬｉｎ参照）。本明細書に記載される方法は、追加の処理工程を要することなく、ＴＭＮを酸化する従来の熱酸化方法を利用する。さらに、ＩＩＩ−Ｎ半導体とのＴＭＮ材料の高い熱力学安定性により、これらが酸化前の高いサーマルバジェットを許容することを可能にし、デバイスを処理する技術者に高いレベルの柔軟性を提供する。
本方法の別の利点は、酸化したＴＭＮ層が、通常、誘電率が極めて高い誘電材料を産することである。Ｔａ及びＮｂの酸化物（Ｔａ２Ｏ５及びＮｂ２Ｏ５）は、比誘電率がそれぞれ４０及び６０と報告されている（Ｇ．Ｐｏｕｒｔｏｉｓ、Ｓ．Ｃｌｉｍａ、Ｋ．Ｓａｎｋａｒａｎ、Ｐ．Ｄｅｌｕｇａｓ、Ｖ．Ｆｉｏｒｅｎｔｉｎｉ、Ｗ．Ｍａｇｎｕｓ、Ｂ．Ｓｏｒｅｅ、Ｓ．Ｖａｎ Ｅｌｓｈｏｃｈｔ、Ｃ．Ａｄｅｌｍａｎ、Ｊ．Ｖａｎ Ｈｏｕｄｔ、Ｄ．Ｗｏｕｔｅｒｓ、Ｓ．Ｄｅ Ｇｅｎｄｔ、Ｍ．Ｍ．Ｈｅｙｎｓ、及びＪ．Ａ．Ｋｉｔｔｌの「メモリベースのアプリケーションのための代替ｈｉｇｈ−κ誘電体のモデリング（Ｍｏｄｅｌｉｎｇ ｏｆ ａｌｔｅｒｎａｔｉｖｅ ｈｉｇｈ−κ ｄｉｅｌｅｃｔｒｉｃｓ ｆｏｒ ｍｅｍｏｒｙ ｂａｓｅｄ ａｐｐｌｉｃａｔｉｏｎｓ）」ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ ２５（６），１３１−１４５（２００９）参照）。これは、比誘電率が通常９〜１０であるＧａ２Ｏ３及びＡｌ２Ｏ３などのＩＩＩ族金属酸化物よりも十分に高い。
本方法を使用して作製される積層コンデンサなどのデバイス構造（Ｓ．Ｃ．Ｈａｍｍ、Ｌ．Ｃｕｒｒａｎｏ、及びＳ．Ｇａｎｇｏｐａｄｈｙａｙの「Ｐｔ及びＲｕ電極の選択的エッチングによる積層薄膜コンデンサ（Ｍｕｌｔｉｌａｙｅｒ ｔｈｉｎ ｆｉｌｍ ｃａｐａｃｉｔｏｒｓ ｂｙ ｓｅｌｅｃｔｉｖｅ ｅｔｃｈｉｎｇ ｏｆ Ｐｔ ａｎｄ Ｒｕ ｅｌｅｃｔｒｏｄｅｓ）」Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｉｎｇ １３３，９２−９７（２０１５）参照）は、他の材料システム及び製作技術を超える大幅な性能改善を有することができよう。
いくつかの実施形態において、本発明に従い形成された半導体デバイス構造にあるＴＭＯ層は、電流フローを防ぎ、上にあるデバイスの静電変調容量を改善するエネルギー障壁を提供することができる。
いくつかの実施形態において、本発明に従い形成された半導体デバイス構造にあるＴＭＯ層は、選択的ドライ又はウェットエッチング化学作用における上にあるデバイス層のエピタキシャルリフトオフに貢献するための犠牲層として使用することができる。
いくつかの実施形態において、本発明に従い形成された半導体デバイス構造にあるＴＭＯ層は、酸化物−酸化物ウエハ接合処理において１つの層として使用することができる。
いくつかの実施形態において、本発明に従い形成された半導体デバイス構造にあるＴＭＯ層は、上にある又は隣接する層に歪みをもたらすために使用することができる。
高い比誘電率の酸化物絶縁体で製作されるトランジスタは、ＩＩＩ−Ｖチャネルが今日開発されている大規模デジタル論理回路のためのより良い性能となる所与の絶縁体厚さによってトランジスタのゲインを増やすことにより向上した性能をも示す。
この利点は、寄生リーク電流を制限しつつ、高周波のためゲインを向上させ得るＲＦドメインにまでも拡張される。加えて、埋め込み型絶縁体層は、キャリア閉じ込めを向上させ、基板リークなどの寄生デバイス効果を防ぎ得る。
本方法の最終的な利点は、半導体上にエピタキシャルに成膜された酸化物膜の極めて優れた平面性に影響を与える。酸化物と酸化物の間の結合は、個別に処理された半導体ダイのチップスタックを作るために幅広く使用され、組み込み型及び異種の組み込み型半導体デバイスの解決策を実現する（Ｑ．−Ｙ．Ｔｏｎｇ、Ｇ．Ｇ．Ｆｏｕｎｔａｉｎ，Ｊｒ、及びＰ．Ｍ．Ｅｎｑｕｉｓｔによる「低温結合のための方法及び結合構造（Ｍｅｔｈｏｄ ｆｏｒ ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｂｏｎｄｉｎｇ ａｎｄ ｂｏｎｄｅｄ ｓｔｒｕｃｔｕｒｅ）」という名称の米国特許第６，９０２，９８７号参照、Ｄ．Ｓ．Ｇｒｅｅｎ、Ｃ．Ｌ．Ｄｏｈｒｍａｎ、Ｊ．Ｄｅｍｍｉｎ、Ｙ．Ｚｈｅｎｇ、及びＴ．Ｈ．Ｃｈａｎｇの「ＤＡＲＰＡからの変革の兆し：ＤＡＲＰＡでの革新的なマイクロ波／ミリ波回路の異種組み込み：進捗及び今後の方向性（Ａ Ｒｅｖｏｌｕｔｉｏｎ ｏｎ ｔｈｅ Ｈｏｒｉｚｏｎ ｆｒｏｍ ＤＡＲＰＡ：Ｈｅｔｅｒｏｇｅｎｅｏｕｓ Ｉｎｔｅｇｒａｔｉｏｎ ｆｏｒ Ｒｅｖｏｌｕｔｉｏｎａｒｙ Ｍｉｃｒｏｗａｖｅ／Ｍｉｌｌｉｍｅｔｅｒ−Ｗａｖｅ Ｃｉｒｃｕｉｔｓ ａｔ ＤＡＲＰＡ：Ｐｒｏｇｒｅｓｓ ａｎｄ Ｆｕｔｕｒｅ Ｄｉｒｅｃｔｉｏｎｓ）」ＩＥＥＥ Ｍｉｃｒｏｗａｖｅ Ｍａｇａｚｉｎｅ，ｖｏｌ．１８，ｎｏ．２，ｐｐ．４４−５９（２０１７）も参照）。しかし、従来の化学気相成長技術で成膜された酸化物から相応な平面性を得ることは、挑戦的なものであり、化学機械的研磨に費やす時間を要する。本方法は、これら処理工程を排除しつつ、単一のデバイス又は回路への複数の半導体ダイの組み込みを可能にする、平らな酸化物膜を実現するための手段を提案する。
特定の実施形態、態様、及び特徴を記載及び図解したが、本明細書に記載する発明は、これら実施形態、態様、及び特徴のみに限定されないことに留意すべきであり、当業者であれば変更形態を作製し得ることは容易に理解されるべきである。本出願は、本明細書に記載され、主張される根底にある発明の精神及び範囲内の任意及び全ての変更形態を予期し、このような実施形態全ては、本開示の範囲及び精神の内にある。

Claims (23)

  1. 半導体デバイスに組み込まれた電気絶縁性酸化層を有する半導体デバイスを作製するための方法であって、
    基板と、前記基板の上面にある遷移金属窒化物（ＴＭＮ）層と、前記ＴＭＮ材料層の上面にある半導体材料層とを備えるデバイス構造を提供することと、
    前記半導体材料層の上面にパターニングされたエッチングマスクを成膜することと
    前記半導体材料層及び前記ＴＭＮ材料層をエッチングし、前記エピタキシャルＴＭＮ材料層の所定の領域を露出させることと、
    前記ＴＭＮ材料層の所定の領域を、所定温度及び所定時間、酸素に制御可能に晒し、露出したＴＭＮ材料を酸化し、前記露出したＴＭＮ材料から電気絶縁性遷移金属酸化物（ＴＭＯ）材料の領域を形成することと、
    を含み、
    前記温度及び前記時間は、前記ＴＭＮ材料層内でＴＭＯ材料の所定の空間プロファイルを取得するように構成される、方法。
  2. 前記ＴＭＮ材料層は、前記基板上でエピタキシャルに成長し、エピタキシャルＴＭＮ材料層を形成する、請求項１に記載の方法。
  3. 前記ＴＭＮ材料層は、窒化タンタル（ＴａＮｘ）、窒化ニオブ（ＮｂＮｘ）、窒化タングステン（ＷＮｘ）、又は窒化モリブデン（ＭｏＮｘ）を含む、請求項１に記載の方法。
  4. 前記ＴＭＮ材料層は、ＴｉｘＩｎＮ、ＮｂｘＩｎＮ、ＴａｘＩｎＮ、又はＨｆｘＡｌＮを含む、請求項１に記載の方法。
  5. 前記半導体材料層は、単結晶ＩＩＩ族窒化物材料層又は単結晶ＳｉＣ層を含む、請求項１に記載の方法。
  6. 前記半導体材料層は、少なくとも１つのＩＩＩ族窒化物材料層又はＳｉＣ層を含む半導体ヘテロ構造を備える、請求項１に記載の方法。
  7. 前記デバイス構造は、前記基板と前記ＴＭＮ材料層の間に配される半導体材料層をさらに備える、請求項１に記載の方法。
  8. 半導体デバイスに組み込まれた電気絶縁性酸化層を有する半導体デバイスを作製するための方法であって、
    基板を提供することと、
    前記基板上に半導体材料層を形成することと、
    前記半導体材料層の上面に遷移金属窒化物（ＴＭＮ）材料層を形成することと、
    前記ＴＭＮ材料から電気絶縁性遷移金属酸化物（ＴＭＯ）材料を形成するために、前記ＴＭＮ材料層を、所定温度及び所定時間、酸素に制御可能に晒し、前記ＴＭＮ材料を酸化することと、
    を含み、
    前記温度及び前記時間は、前記ＴＭＮ材料層内でＴＭＯ材料の所定の空間プロファイルを取得するように構成される、方法。
  9. 前記ＴＭＮ材料層の上面にパターニングマスクを成膜することであって、前記パターニングマスクは、酸化される、前記ＴＭＮ材料層の少なくとも１つの所定領域を露出させることと、
    前記ＴＭＮ材料層の所定領域を、所定温度及び所定時間、酸素に制御可能に晒し、前記ＴＭＮ材料の露出領域を酸化し、露出したＴＭＮ材料から電気絶縁性遷移金属酸化物（ＴＭＯ）材料の領域を形成することと
    をさらに含み、
    前記温度及び前記時間は、前記ＴＭＮ材料層内のＴＭＯ材料の所定の空間プロファイルを取得するように構成される、請求項８に記載の方法。
  10. 前記ＴＭＮ層の上面にパターニングされた金属マスクを成膜することであって、前記パターニングマスクは、酸化される、前記ＴＭＮ材料層の少なくとも１つの所定領域を露出させることと、
    前記ＴＭＮ材料層の所定領域を、所定温度及び所定時間、酸素に制御可能に晒し、前記ＴＭＮ材料の露出領域を酸化し、露出したＴＭＮ材料から電気絶縁性遷移金属酸化物（ＴＭＯ）材料の領域を形成することと
    をさらに含み、
    前記温度及び前記時間は、前記ＴＭＮ材料層内のＴＭＯ材料の所定の空間プロファイルを取得するように構成され、その結果、前記ＴＭＯ材料が前記マスクによって覆われた前記ＴＭＮ材料層の領域の下に延在する、請求項８に記載の方法。
  11. 前記酸化温度及び酸化時間は、所定の横方向の長さで残存するＴＭＮ材料を残すために、前記ＴＭＯ材料を前記マスクの下で所定の程度まで横方向に延在させるように構成され、その結果、前記マスク及び残存するＴＭＮ材料がＴ形状ゲート構造を形成する、請求項１０に記載の方法。
  12. 前記ＴＭＮ材料層は、窒化タンタル（ＴａＮｘ）、窒化ニオブ（ＮｂＮｘ）、窒化タングステン（ＷＮｘ）、又は窒化モリブデン（ＭｏＮｘ）を含む、請求項８に記載の方法。
  13. 前記ＴＭＮ材料層は、ＴｉｘＩｎＮ、ＮｂｘＩｎＮ、ＴａｘＩｎＮ、又はＨｆｘＡｌＮを含む、請求項８に記載の方法。
  14. 前記半導体材料層は、単結晶ＩＩＩ族窒化物材料層又は単結晶ＳｉＣ層を含む、請求項８に記載の方法。
  15. 前記半導体材料層は、少なくとも１つのＩＩＩ族窒化物材料層又はＳｉＣ層を含む半導体ヘテロ構造を備える、請求項８に記載の方法。
  16. 半導体デバイスに組み込まれた電気絶縁性酸化層を有する半導体デバイスを作製するための方法であって、
    基板上に第１半導体材料層を形成することと、
    前記半導体材料層の上面に第１遷移金属窒化物（ＴＭＮ）材料層を形成することと、
    前記第１ＴＭＮ材料層上に第２半導体材料層を形成することと、
    前記第２半導体材料層の上面に第２遷移金属窒化物（ＴＭＮ）材料層を形成することと、
    前記第２ＴＭＮ材料層上に第３半導体材料層を形成することと、
    前記半導体材料層の上面に、パターニングされたエッチングマスクを成膜することと、
    前記第３半導体材料層及び第２ＴＭＮ材料層をエッチングし、前記第２ＴＭＮ材料層の所定領域を露出させることと、
    前記第２ＴＭＮ材料層の所定領域を、所定温度及び所定時間、酸素に制御可能に晒し、前記第２ＴＭＮ材料層の所定領域を酸化させ、露出した第２ＴＭＮ材料から電気絶縁性第１遷移金属酸化物（ＴＭＯ）材料の第１領域を形成することと、
    を含み、
    前記温度及び時間は、前記第２ＴＭＮ材料層内に第１ＴＭＯ材料の所定の空間プロファイルを取得するように構成される、方法。
  17. 前記第２半導体材料層及び前記第１ＴＭＮ材料層をエッチングし、前記第１ＴＭＮ材料層の所定領域をさらに露出させることと、
    前記第２及び第１ＴＭＮ材料層の所定領域を、所定温度及び所定時間、酸素に制御可能に晒し、前記第２及び第１ＴＭＮ材料層の所定領域を酸化し、露出した第２ＴＭＮ材料から電気絶縁性第１遷移金属酸化物（ＴＭＯ）材料の領域を、露出した第１ＴＭＮ材料から電気絶縁性第２遷移金属酸化物（ＴＭＯ）材料の領域を形成することと、
    をさらに含み、
    前記所定温度及び所定時間は、前記第２ＴＭＮ材料層内に第１ＴＭＯ材料の所定の空間プロファイルを、前記第１ＴＭＮ材料層内に第２ＴＭＯ材料の所定の空間プロファイルを取得するように構成される、請求項１６に記載の方法。
  18. 前記第１及び第２ＴＭＮ材料層は、同一のものである、請求項１６に記載の方法。
  19. 前記第１及び第２ＴＭＮ材料層は、異なるものである、請求項１６に記載の方法。
  20. 前記第１及び第２ＴＭＮ材料層は、窒化タンタル（ＴａＮｘ）、窒化ニオブ（ＮｂＮｘ）、窒化タングステン（ＷＮｘ）、又は窒化モリブデン（ＭｏＮｘ）を含む、請求項１６に記載の方法。
  21. 前記第１及び第２ＴＭＮ材料層の少なくとも１つは、ＴｉｘＩｎＮ、ＮｂｘＩｎＮ、ＴａｘＩｎＮ、及びＨｆｘＡｌＮを含む、請求項１６に記載の方法。
  22. 前記第１、第２、及び第３半導体材料層の少なくとも１つは、単結晶ＩＩＩ族窒化物材料層又は単結晶ＳｉＣ層を含む、請求項１６に記載の方法。
  23. 前記第１、第２、及び第３半導体材料層の少なくとも１つは、少なくとも１つのＩＩＩ族窒化物材料層又はＳｉＣ層を含む半導体ヘテロ構造を備える、請求項１６に記載の方法。
JP2019528491A 2016-12-16 2017-12-15 化合物半導体デバイス構造内の遷移金属窒化物層の選択的酸化 Pending JP2020502786A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662435105P 2016-12-16 2016-12-16
US62/435,105 2016-12-16
PCT/US2017/066581 WO2018112295A1 (en) 2016-12-16 2017-12-15 Selective oxidation of transition metal nitride layers within compound semiconductor device structures

Publications (1)

Publication Number Publication Date
JP2020502786A true JP2020502786A (ja) 2020-01-23

Family

ID=62559790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019528491A Pending JP2020502786A (ja) 2016-12-16 2017-12-15 化合物半導体デバイス構造内の遷移金属窒化物層の選択的酸化

Country Status (4)

Country Link
US (1) US10262856B2 (ja)
EP (1) EP3555906A4 (ja)
JP (1) JP2020502786A (ja)
WO (1) WO2018112295A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102516486B1 (ko) 2017-12-05 2023-04-03 삼성디스플레이 주식회사 레이저 결정화 장치
CN112930605B (zh) * 2018-09-07 2022-07-08 苏州晶湛半导体有限公司 半导体结构及其制备方法
US11099393B2 (en) * 2019-11-22 2021-08-24 Facebook Technologies, Llc Surface emitting light source with lateral variant refractive index profile
US20230039342A1 (en) * 2020-01-13 2023-02-09 King Abdullah University Of Science And Technology Heteroepitaxial growth method of compound semiconductor materials on multi-oriented semiconductor substrates and devices
EP4158685A1 (en) 2020-05-29 2023-04-05 The Government of the United States of America, as represented by the Secretary of the Navy Transferring large-area group iii-nitride semiconductor material and devices to arbitrary substrates
US11749964B2 (en) 2020-06-24 2023-09-05 Meta Platforms Technologies, Llc Monolithic light source with integrated optics based on nonlinear frequency conversion
CN113314951B (zh) * 2021-06-11 2021-11-23 福建慧芯激光科技有限公司 一种vcsel芯片氧化实时监控方法及设备
CN113270358B (zh) * 2021-07-15 2021-09-14 苏州浪潮智能科技有限公司 一种制作GaN芯片的方法及GaN芯片

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719891A (en) * 1995-12-18 1998-02-17 Picolight Incorporated Conductive element with lateral oxidation barrier
EP0996967B1 (de) * 1997-06-30 2008-11-19 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung von schichtartigen Gebilden auf einem Halbleitersubstrat, Halbleitersubstrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
TW369671B (en) 1998-04-07 1999-09-11 Ind Tech Res Inst Ultraviolet-aided growing method for oxidized film of nitride material at room temperature
US6002150A (en) * 1998-06-17 1999-12-14 Advanced Micro Devices, Inc. Compound material T gate structure for devices with gate dielectrics having a high dielectric constant
US6306675B1 (en) * 1998-10-09 2001-10-23 Arizona Board Of Regents Acting On Behalf Of Arizona State University Method for forming a low-defect epitaxial layer in the fabrication of semiconductor devices
US6238944B1 (en) 1999-12-21 2001-05-29 Xerox Corporation Buried heterostructure vertical-cavity surface-emitting laser diodes using impurity induced layer disordering (IILD) via a buried impurity source
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
FR2881876B1 (fr) * 2005-02-07 2007-05-25 Centre Nat Rech Scient Procede d'oxydation planaire pour realiser un isolant enterre localise
US7612342B1 (en) * 2005-09-27 2009-11-03 Radiation Monitoring Devices, Inc. Very bright scintillators
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
KR101129762B1 (ko) * 2006-06-23 2012-03-26 히다치 가세고교 가부시끼가이샤 반도체 디바이스의 제조 방법
DE102007028800B4 (de) * 2007-06-22 2016-11-03 Advanced Mask Technology Center Gmbh & Co. Kg Maskensubstrat, Photomaske und Verfahren zur Herstellung einer Photomaske
US8563229B2 (en) * 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US8304324B2 (en) * 2008-05-16 2012-11-06 Corporation For National Research Initiatives Low-temperature wafer bonding of semiconductors to metals
US8425749B1 (en) * 2008-06-10 2013-04-23 Sandia Corporation Microfabricated particle focusing device
KR101024940B1 (ko) 2009-02-03 2011-03-31 삼성전기주식회사 표면 산화된 전이금속질화물 에어로젤을 이용한 하이브리드수퍼커패시터
US20110293830A1 (en) * 2010-02-25 2011-12-01 Timo Hatanpaa Precursors and methods for atomic layer deposition of transition metal oxides
US9613844B2 (en) * 2010-11-18 2017-04-04 Monolithic 3D Inc. 3D semiconductor device having two layers of transistors
US8866121B2 (en) * 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8753924B2 (en) * 2012-03-08 2014-06-17 Texas Instruments Incorporated Grown carbon nanotube die attach structures, articles, devices, and processes for making them
US8962466B2 (en) 2013-03-13 2015-02-24 Macronix International Co., Ltd. Low temperature transition metal oxide for memory device
US10340353B2 (en) * 2014-08-01 2019-07-02 The United States Of America, As Represented By The Secretary Of The Navy Epitaxial metallic transition metal nitride layers for compound semiconductor devices
US9656859B2 (en) * 2015-04-16 2017-05-23 The United States Of America, As Represented By The Secretary Of The Navy Method for fabricating suspended MEMS structures
US20180108554A1 (en) * 2016-10-14 2018-04-19 Research Foundation Of The City University Of New York Method for self-aligning a thin-film device on a host substrate

Also Published As

Publication number Publication date
EP3555906A4 (en) 2020-08-26
US20180174833A1 (en) 2018-06-21
WO2018112295A1 (en) 2018-06-21
US10262856B2 (en) 2019-04-16
EP3555906A1 (en) 2019-10-23

Similar Documents

Publication Publication Date Title
US10262856B2 (en) Selective oxidation of transition metal nitride layers within compound semiconductor device structures
TWI767741B (zh) 與工程基板整合之電力元件
US10319829B2 (en) Method and system for in-situ etch and regrowth in gallium nitride based devices
EP2317554B1 (en) Integrated semiconductor substrate structure and method of manufacturing an integrated semiconductor substrate structure
JP5462161B2 (ja) Ｉｉｉ−ｖ族ｍｅｓｆｅｔでのダマシンコンタクト製造方法
JP5564815B2 (ja) 半導体装置及び半導体装置の製造方法
JP5203220B2 (ja) 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
JP4339657B2 (ja) 半導体装置及びその製造方法
US9093284B2 (en) Aluminum gallium nitride etch stop layer for gallium nitride based devices
KR101955195B1 (ko) 반도체 소자 및 그 제조 방법
JP2008511172A (ja) 凹部形成された半導体デバイス
TW200539264A (en) Methods of fabricating nitride-based transistors having regrown ohmic contact regions and nitride-based transistors having regrown ohmic contact regions
JP5889171B2 (ja) 炭化珪素半導体装置及びその製造方法
TWI641133B (zh) 半導體單元
JP4876927B2 (ja) 半導体デバイスを形成する方法
CN110660850A (zh) 高电子移动率晶体管及其制造方法
TWI569439B (zh) 半導體單元
JP2024042046A (ja) エンハンスメント型金属－絶縁体－半導体高電子移動度トランジスタ
JP7052503B2 (ja) トランジスタの製造方法
US11670699B2 (en) Semiconductor device and method of manufacturing the same
US8759204B1 (en) Method for manufacturing semiconductor substrate
TWI788692B (zh) 功率半導體元件及其形成方法
TWI652820B (zh) 半導體結構的製造方法及半導體裝置
US20210005444A1 (en) Method for manufacturing a silicon on nitride substrate
US9245890B2 (en) Method of manufacturing precise semiconductor contacts