JP7052503B2 - トランジスタの製造方法 - Google Patents

トランジスタの製造方法 Download PDF

Info

Publication number
JP7052503B2
JP7052503B2 JP2018072904A JP2018072904A JP7052503B2 JP 7052503 B2 JP7052503 B2 JP 7052503B2 JP 2018072904 A JP2018072904 A JP 2018072904A JP 2018072904 A JP2018072904 A JP 2018072904A JP 7052503 B2 JP7052503 B2 JP 7052503B2
Authority
JP
Japan
Prior art keywords
layer
substrate
barrier layer
bonding
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018072904A
Other languages
English (en)
Other versions
JP2019186316A (ja
Inventor
拓也 星
佑樹 吉屋
弘樹 杉山
秀昭 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2018072904A priority Critical patent/JP7052503B2/ja
Priority to US16/981,603 priority patent/US11430875B2/en
Priority to PCT/JP2019/013184 priority patent/WO2019194042A1/ja
Publication of JP2019186316A publication Critical patent/JP2019186316A/ja
Application granted granted Critical
Publication of JP7052503B2 publication Critical patent/JP7052503B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、窒化物半導体を用いたトランジスタの製造方法に関する。
ＧａＮなどの窒化物半導体は、バンドギャップが大きく高い絶縁破壊電界強度を有することから、窒化物半導体から構成したトランジスタなどの電子デバイスは、高い耐圧特性を示す。また、窒化物半導体は、ｃ軸方向に分極を有するため、例えば、ＡｌＧａＮとＧａＮとのヘテロ接合を形成することによって、分極の効果によって自発的に１０13ｃｍ-3程度の高密度のシートキャリアが形成可能である。
上述したような特徴を利用して作製されるＧａＮ系の高電子移動度トランジスタ（High Electron Mobility Transistor ：ＨＥＭＴ）は、数ＧＨｚ以上の高周波かつ２００Ｗ以上の高出力が要求される無線通信用ＩＣ用途において、すでに実用化されている。今後、無線通信容量の拡大に向けて、数十から数百ＧＨｚ程度まで、さらに高周波特性を向上させたＧａＮ系ＨＥＭＴが必要となる。ＨＥＭＴの高周波特性の向上のためには、デバイスのさらなるスケーリングが有効である。
ここで、窒化物半導体を用いたＨＥＭＴの基本的な構成について、図３を参照して説明する。このＨＥＭＴは、まず、基板３０１の上、エピタキシャル成長によって形成されたバッファ層３０２、チャネル層３０３，バリア層３０４が順次に積層されている。チャネル層３０３は、ＧａＮから構成され、バリア層３０４は、ＡｌＧａＮから構成されている。
バリア層３０４とチャネル層３０３とは、分極の大きさが異なり、この結果、バリア層３０４とチャネル層３０３との界面のチャネル層３０３の側に、シートキャリア（２次元電子ガス）が形成される。このような状態の半導体積層構造に対して、よく知られた半導体製造プロセスにより、バリア層３０４の上に、ゲート電極３１１を形成し、ゲート電極３１１を挾んでソース電極３１２，ドレイン電極３１３を形成する。ゲート電極３１１は、いわゆるショットキー接続とし、ソース電極３１２，ドレイン電極３１３は、チャネル層３０３にオーミック接続させる。
上述したようなＨＥＭＴにおいて、デバイススケーリングのためには、ゲート長を短くすることが考えられる。しかし、短ゲート長化は、同時にゲートからの電界がチャネル層へ効きにくくなる、いわゆる短チャネル効果を引き起こす。このため、ゲート長の短縮と対応し、ゲート－チャネル間距離も短くすることが重要となる。ゲート－チャネル間距離の短縮には、ＡｌＧａＮからなるバリア層をより薄くすることが考えられる。
しかし、ＡｌＧａＮの層とＧａＮの層とのヘテロ接合によるＨＥＭＴの場合、ＡｌＧａＮからなるバリア層とＧａＮからなるチャネル層との分極差によって、シートキャリアを形成している。このため、むやみにＡｌＧａＮ層を薄層化すると、分極の効果が弱まり、シートキャリア密度の低下、すなわち抵抗の増大が引き起こされる。この問題の解決策として、ＡｌＧａＮ層におけるＡｌ組成の増大や、Ｉｎとの混晶化による分極電界の増大が考えられる。しかしながら、混晶組成増大による結晶品質の劣化や信頼性への影響が懸念される。
上述した薄層化による問題を解決するために、ＧａＮの極性を制御する技術が報告されている。一般的なＧａＮ系素子は、いわゆるＧａ極性(ＩＩＩ族極性)の状態で、結晶成長およびデバイス作製される。一方、Ｎ極性（Ｖ族極性）面を主面方位として結晶成長しデバイス作製する技術も報告されている（非特許文献１）。このデバイスにおいては、従来のＧａ極性で作製されたデバイスと比べて分極の向きが反転しており、ＡｌＧａＮバリア層を、ＧａＮチャネル層よりも基板側に形成することで、ＧａＮチャネルとＡｌＧａＮバリア（バックバリア層）との界面にシートキャリアを形成することができる。
このようなＮ極性ＨＥＭＴ構造は、バリア層がチャネル層よりも基板側にくるため、ゲート長を縮小しても、ゲート－チャネル間距離は一定であることから、短チャネル効果を抑制し、従来のＧａ極性デバイスよりもさらに高周波特性を拡大することができると期待される。
上述したように、高周波特性の向上が期待されるＮ極性ＨＥＭＴではあるが、結晶成長が非常に難しいという課題を有する。一般に、窒化物半導体の結晶成長は、サファイアやＳｉＣなどの異種基板を用いるが、主表面をＮ極製として窒化物半導体を結晶成長させるためには、オフ角などがあらかじめ制御されたサファイアなどの基板の表面窒化処理によって特殊なバッファ層を形成する、などといった技術を必要とする。このような特殊なバッファ層の導入は、結晶成長装置ごとの特性や基板の素性の影響が大きく、高い技術を要する。また、このようにしてＮ極性のＧａＮを得られたとしても、この後の結晶成長は、成長途中のＮ極性からＧａ極性への極性反転や、表面平坦性の悪化、不純物が取り込まれやすい、などといった問題がある。
近年、Ｎ極性面を主面方位として作製されたＮ極性ＧａＮ基板を用い、Ｎ極性成長する技術が報告されているが、このような特殊なバッファ層を用いないホモエピタキシャル成長の系であったとしても、上記のような結晶成長過程における課題は残存し、高品質のＮ極性エピタキシャル成長した高品質な窒化物半導体によるＨＥＭＴ作製するためには、高い技術を要する（非特許文献２）。
上記のような課題を解決する技術として、基板転写により主表面をＮ極性としたＧａＮによるＨＥＭＴの作製が報告されている（非特許文献３）。非特許文献３においては、まず、Ｓｉ基板上に、主表面をＧａ極性とした状態でＧａＮをエピタキシャル成長することでＨＥＭＴ構造を形成する。次に、これらを水素シルセスキオキサン（Hydrogen Silsesquixane；ＨＳＱ）を介し、所定の貼り合わせ技術により異種基板に貼り合わせる。この後、Ｓｉ基板を除去し、エピタキシャル成長させたＧａＮの層を露出させ、ＨＥＭＴの製造プロセスを実施することで、主表面をＮ極性としたＧａＮによるＨＥＭＴを形成する。
上述した非特許文献３の技術の利点は、Ｎ極性成長しないところになる。Ｇａ極性ＧａＮの成長は、すでに技術的に成熟されているため、Ｓｉ基板上にＧａ極性でＡｌＧａＮ／ＧａＮによるＨＥＭＴ構造を作製するのは比較的容易であり、前述したＮ極性成長における課題が生じない。
S. Wienecke et al., "N-Polar GaN Cap MISHEMT With Record Power Density Exceeding 6.5 W/mm at 94 GHz", IEEE Electron Device Letters, vol. 38, no. 3, pp. 359-362, 2017. T. Akasaka et al., "Surface supersaturation in flow-rate modulation epitaxy of GaN", Journal of Crystal Growth, vol. 468, pp. 821-826, 2017. J. W. Chung et al., "N-Face GaN/AlGaN HEMTs Fabricated Through Layer Transfer Technology", IEEE Electron Device Letters, vol. 30, no. 2, pp. 113-116, 2009.
ところで、さらなる高周波特性の向上に向けて、上述した基板転写により作製したＨＥＭＴにも課題が存在する。基板転写時の接合界面の影響である。基板転写は、２枚のウェハを対向して貼り合わせ、高温かつ高圧によって接合する技術や、プラズマによって表面を活性化した状態で接合する、いわゆる表面活性化接合などがある。いずれの技術においても、結晶へのダメージという観点から、トランジスタ特性への影響を排除しきれない。上述した貼り合わせ技術では、接合による結晶欠陥の導入で、本来のトランジスタ特性が引き出せない可能性がある。
上述したような貼り合わせによる接合部の結晶品質が、デバイス特性に及ぼす影響としては、例えばソースからドレインへのリーク電流が想定される。ソースとドレインとの間には、ゲート電位がオフ状態であれば、理想的には電流は流れない。しかし、接合部に欠陥が多数導入されると、これらの欠陥準位を介してソース－ドレイン間にリーク電流が流れるようになる。このように、従来の技術では、貼り合わせた接合部の結晶欠陥によりデバイス特性が劣化するという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、貼り合わせた接合部の結晶欠陥によるデバイス特性の劣化の抑制を目的とする。
本発明に係るトランジスタの製造方法は、第１基板の上に窒化物半導体からなるバッファ層を形成する第１工程と、窒化物半導体からなる第１バリア層、チャネル層、第２バリア層、第１接合層を、これらの順に主表面をＩＩＩ族極性面とした状態でバッファ層の上に結晶成長する第２工程と、第２基板の上に窒化物半導体からなる第２接合層を形成する第３工程と、第１接合層と第２接合層と向かい合わせた状態で第１基板と第２基板とを貼り合わせる第４工程と、バッファ層の一部または全部および第１基板を除去し、第２基板の上に、第２バリア層、チャネル層、第１バリア層が、これらの順に主表面をＶ族極性面とした状態で第２基板の上に形成された状態とする第５工程と、第１基板を除去した後で、第２バリア層、チャネル層、第１バリア層からなるトランジスタを第２基板の上に形成する第６工程とを備え、チャネル層は、第１バリア層および第２バリア層よりバンドギャップの小さい材料から構成し、チャネル層は、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＮの少なくとも１つから構成し、第１バリア層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＡｌＮ、ＧａＮの少なくとも１つから構成し、第２バリア層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＡｌＮ、ＧａＮの少なくとも１つから構成し、第１接合層および第２接合層の少なくとも一方は、Ｃ、Ｆｅ、ＺｎまたはＭｇがドープされて高抵抗化またはｐ型化された窒化物半導体から構成する。
本発明に係るトランジスタの製造方法は、第１基板の上に窒化物半導体からなるバッファ層を形成する第１工程と、窒化物半導体からなる第１バリア層、チャネル層、第２バリア層、第１接合層を、これらの順に主表面をＩＩＩ族極性面とした状態でバッファ層の上に結晶成長する第２工程と、第１接合層と第２基板と向かい合わせた状態で第１基板と第２基板とを貼り合わせる第３工程と、バッファ層の一部または全部および第１基板を除去し、第２基板の上に、第２バリア層、チャネル層、第１バリア層が、これらの順に主表面をＶ族極性面とした状態で第２基板の上に形成された状態とする第４工程と、第１基板を除去した後で、第２バリア層、チャネル層、第１バリア層からなるトランジスタを第２基板の上に形成する第５工程とを備え、チャネル層は、第１バリア層および第２バリア層よりバンドギャップの小さい材料から構成し、チャネル層は、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＮの少なくとも１つから構成し、第１バリア層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＡｌＮ、ＧａＮの少なくとも１つから構成し、第２バリア層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＡｌＮ、ＧａＮの少なくとも１つから構成し、第１接合層は、Ｃ、Ｆｅ、ＺｎまたはＭｇがドープされて高抵抗化またはｐ型化された窒化物半導体から構成する。
上記トランジスタの製造方法において、第１基板と第２基板とを貼り合わせる前に、第２基板の上に窒化物半導体からなる第２接合層を形成する第６工程をさらに備え、第３工程では、第１接合層と第２基板と向かい合わせた状態で第１基板と第２基板とを貼り合わせる。また、第２接合層は、Ｃ、Ｆｅ、ＺｎまたはＭｇがドープされて高抵抗化またはｐ型化された窒化物半導体から構成してもよい。
以上説明したように、本発明によれば、Ｃ、Ｆｅ、ＺｎまたはＭｇがドープされて高抵抗化またはｐ型化された窒化物半導体から構成した第１接合層を介して貼り合わせることによる基板転写により、主表面をＮ極性としたＧａＮによるＨＥＭＴを作製するので、貼り合わせた接合部の結晶欠陥によるデバイス特性の劣化が抑制できるという優れた効果が得られる。
図１Ａは、本発明の実施の形態１におけるトランジスタの製造方法を説明するための途中工程の状態を示す断面図である。 図１Ｂは、本発明の実施の形態１におけるトランジスタの製造方法を説明するための途中工程の状態を示す断面図である。 図１Ｃは、本発明の実施の形態１におけるトランジスタの製造方法を説明するための途中工程の状態を示す断面図である。 図１Ｄは、本発明の実施の形態１におけるトランジスタの製造方法を説明するための途中工程の状態を示す断面図である。 図１Ｅは、本発明の実施の形態１におけるトランジスタの製造方法を説明するための途中工程の状態を示す断面図である。 図２Ａは、本発明の実施の形態２におけるトランジスタの製造方法を説明するための途中工程の状態を示す断面図である。 図２Ｂは、本発明の実施の形態２におけるトランジスタの製造方法を説明するための途中工程の状態を示す断面図である。 図２Ｃは、本発明の実施の形態２におけるトランジスタの製造方法を説明するための途中工程の状態を示す断面図である。 図２Ｄは、本発明の実施の形態２におけるトランジスタの製造方法を説明するための途中工程の状態を示す断面図である。 図３は、高電子移動度トランジスタの構成を示す断面図である。
以下、本発明の実施の形態おけるトランジスタの製造方法について説明する。
［実施の形態１］
はじめに、本発明の実施の形態１におけるトランジスタの製造方法について図１Ａ～図１Ｅを参照して説明する。
まず、図１Ａに示すように、第１基板１０１の上に窒化物半導体からなるバッファ層１０２を形成する（第１工程）。次いで、窒化物半導体からなる第１バリア層１０３、チャネル層１０４、第２バリア層１０５、第１接合層１０６を、これらの順に主表面をＩＩＩ族極性面とした状態でバッファ層１０２の上に結晶成長する（第２工程）。ここで、実施の形態１では、バッファ層１０２の上に剥離犠牲層１０７を形成し、この上に、第１バリア層１０３を形成している。また、第２バリア層１０５の上に、組成傾斜層１０８を形成し、この上に、第１接合層１０６を形成している。組成傾斜層１０８は、第２バリア層１０５および第１接合層１０６に接して形成する。各層は、よく知られた有機金属気相成長法により形成すればよい。
第１基板１０１は、例えば、Ａｌ2Ｏ3から構成する。なお、第１基板１０１は、ＳｉＣや単結晶のＳｉなどでもよく、ＧａＮなどの窒化物半導体の成長に用いることができる材料から構成すればよい。また、バッファ層１０２は、例えば、ＧａＮから構成すればよい。バッファ層１０２は、いわゆる初期核形成を行うための低温成長ＧａＮ緩衝層を適用すればよい。また、バッファ層１０２は、ＡｌＮから構成してもよい。
また、剥離犠牲層１０７は、ＧａＮから構成すればよい。また、第１バリア層１０３は、ＡｌＧａＮから構成し、チャネル層１０４は、ＧａＮから構成し、第２バリア層１０５は、ＡｌＧａＮから構成すればよい。この場合、第１バリア層１０３、第２バリア層１０５のＡｌ組成および厚さは、トランジスタの応用領域に応じて適宜に設定すればよい。
なお、第１バリア層１０３、第２バリア層１０５は、チャネル層１０４よりもバンドギャップが大きい材料から構成することが重要である。第１バリア層１０３、第２バリア層１０５は、ＡｌＧａＮに限らず、ＡｌＮ、ＡｌＩｎＮ、ＡｌＩｎＧａＮから構成してもよい。第１バリア層１０３、第２バリア層１０５は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＡｌＮ、ＧａＮの少なくとも１つから構成すればよい。
チャネル層１０４は、例えば、アンドープのＧａＮから構成すればよい。また、チャネル層１０４は、ＩｎＧａＮやＩｎＮなどとの積層構造によるコンポジットチャネルとしてもよい。チャネル層１０４は、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＮの少なくとも１つから構成すればよい。
次に、組成傾斜層１０８は、例えば、ＡｌＧａＮから構成する。組成傾斜層１０８は、ＡｌＧａＮのＡｌ組成を、第２バリア層１０５の側からにかけて、高い状態から低い状態へと徐々に変化するように設計する。このように構成した組成傾斜層１０８の上に、鉄（Ｆｅ）をドープした高抵抗なＡｌＧａＮを成長することで第１接合層１０６とする。この構成において、第１接合層１０６のＡｌ組成は、ＡｌＧａＮによる組成傾斜層１０８のＡｌ組成よりも小さく設定する。
なお、第１接合層１０６は、ＦｅをドープしたＧａＮから構成してもよい。なお、第１接合層１０６は、高抵抗な層とすることが重要である。このため、第１接合層１０６においては、ドーピングはＦｅに限らず、例えば亜鉛（Ｚｎ）や炭素（Ｃ）でもよい。また、リーク電流を打ち消す目的として、第１接合層１０６は、マグネシウム（Ｍｇ）などをドーパントとして用いたｐ型の窒化物半導体から構成してもよい。
上述した第１バリア層１０３、チャネル層１０４、第２バリア層１０５、第１接合層１０６は、一般的なＧａＮバッファ層を用いる成長法によれば、ＩＩＩ族極性の状態が得られやすく、主表面をＩＩＩ族極性面とした状態で結晶成長することは容易である。
ところで、Ｆｅ、Ｚｎは、結晶成長最中のエピタキシャル成長層への不純物拡散による混入、Ｍｇについては成長炉内のメモリ効果による影響が生じる場合がある。また、Ｃドープの場合は、通常のエピタキシャル成長条件とは異なり、Ｃが混入しやすいが結晶品質が低下しやすい成長条件を用いることがある。しかし、第１接合層１０６は、最上層として形成するため、これよりも下層の第１バリア層１０３、チャネル層１０４、第２バリア層１０５への影響を抑制することができる。これらの層は、ＨＥＭＴの特性において重要であるが、実施の形態によれば、これらの層における高い結晶品質を維持したまま、リーク電流抑制のための高抵抗な第１接合層１０６が形成できる。
次に、図１Ｂに示すように、第２基板１２１の上に、窒化物半導体からなる第２接合層１２２を形成する（第３工程）。実施の形態１では、第２基板１２１の上に、バッファ層１２３を介して第２接合層１２２を形成する。例えば、よく知られた有機金属気相成長法により、第２基板１２１の上に、バッファ層１２３，第２接合層１２２を順次に結晶成長すればよい。
第２基板１２１は、ＧａＮなどの窒化物半導体の成長に用いることができる材料から構成すればよい。例えば、第２基板１２１は、高周波デバイスへの適用を想定し、放熱特性に優れるＳｉＣから構成すればよい。バッファ層１２３は、例えば、ＡｌＮやＡｌＧａＮなどのＡｌを含む窒化物半導体から構成すればよい。
第２接合層１２２は、例えば、ＦｅをドープしたＧａＮから構成すればよい。なお、この場合においても、前述同様であり、Ｆｅをドープする第２接合層１２２は、最上層に形成されるため、不純物導入による影響は、第２接合層１２２より下の層への影響は小さい。
次に、図１Ｃに示すように、第１接合層１０６と第２接合層１２２と向かい合わせた状態で第１基板１０１と第２基板１２１とを貼り合わせる（第４工程）。第１基板１０１の上に成長させた最上層と、第２基板１２１の上に成長させた最上層とを当接させて貼り合わせる。
上述した貼り合わせは、よく知られたウェハ接合法を用いればよい。ウェハ接合は、直接接合による技術が望ましく、例えばプラズマを照射して表面活性な状態とし、常温または数百度程度の加熱下で、圧力を印加して接合する表面活性化接合などの技術を用いる。熱処理の影響を排除できるのであれば、第１基板１０１と第２基板１２１との間に高い圧力を加え、かつ高温に加熱することによって接合する技術を用いてもよい。なお、ウェハ接合によってダメージを受けるのは、どちらの基板上においても、Ｆｅをドープして高抵抗化した接合層であり、これ以外の第１バリア層１０３、チャネル層１０４、第２バリア層１０５などへの影響は、ほとんど無くすことが可能である。
上述したような直接接合を行うためには、貼り合わせの面の高い平坦性が要求される。例えば、ＧａＮ層同士の表面活性化接合であれば、原子間力顕微鏡等で観測した表面平坦性として、平均二乗粗さで１ｎｍ以下程度の平坦性が必要である。このような高い平坦性を得るために、貼り合わせ面となる第１接合層１０６の表面および第２接合層１２２の表面を、接合する前に、化学機械研磨（ＣＭＰ）などによって平坦化してもよい。このような平坦化により、第１接合層１０６および第２接合層１２２へのダメージが生じるが、実施の形態によれば、平坦化される層が高抵抗化されているため、前述のように、結晶へのダメージによるトランジスタ特性への影響を小さくすることができる。
次に、バッファ層１０２の一部または全部および第１基板１０１を除去し、図１Ｄに示すように、第２基板１２１の上に、第２バリア層１０５、チャネル層１０４、第１バリア層１０３が、これらの順に主表面をＶ族極性面とした状態で第２基板１２１の上に形成された状態とする（第５工程）。
例えば、レーザリフトオフなどの公知の技術を用いることで、第１基板１０１を剥離することは可能である。また、バッファ層１０２を、ＧａＮ／ＡｌＧａＮのヘテロ構造とし、ＣＭＰなどの研削研磨技術によってある程度、第１基板１０１を除去し、この後、ＧａＮ／ＡｌＧａＮの選択エッチングを利用することで、第１基板１０１を除去することができる。また、第１基板１０１をＳｉから構成し、ＧａＮから構成したバッファ層１０２との選択エッチング特性を利用し、第１基板１０１を除去してもよい。
第１基板１０１を除去してバッファ層１０２，剥離犠牲層１０７を露出させた後、これらをＣＭＰによって研磨して平坦化し、また選択エッチングを用いることで、第１バリア層１０３を露出させればよい。
次に、第１基板１０１を除去した後で、第２バリア層１０５、チャネル層１０４、第１バリア層１０３からなるトランジスタを第２基板１２１の上に形成する（第６工程）。例えば、図１Ｅに示すように、第１バリア層１０３の上に、ゲート電極１２４を形成し、ゲート電極１２４を挾んでソース電極１２５，ドレイン電極１２６を形成する。ゲート電極１２４は、いわゆるショットキー接続とする。また、ソース電極１２５，ドレイン電極１２６は、チャネル層１０４にオーミック接続させる。
例えば、ソース電極１２５，ドレイン電極１２６を形成する箇所に開口を備えたマスクを、公知のフォトリソグラフィによって形成する。この後、マスクの開口部に電極材料とする金属を堆積する。この金属は、一般的にチャネル層１０４とオーミックコンタクトを形成できる材料であればよく、例えばＴｉ／Ａｌ／Ｎｉ／Ａｕなどの積層構造が一般的に用いられる。これらの金属は、スパッタ法や高真空電子線蒸着法などの技術によって形成される。また、オーミックコンタクト形成のために、金属を堆積した後、窒素ガスの雰囲気で、８００℃以上の高温加熱処理により化合物半導体との合金層を形成する。この後、ゲート電極１２４を形成する。ゲート電極１２４は、第１バリア層１０３とショットキー接触を形成する金属から構成すればよい。また、ゲート電極１２４と第１バリア層１０３との間に、誘電率の高い絶縁膜などをゲート絶縁膜としてあらかじめ形成しておいてもよい。
上述した実施の形態１によれば、第２基板１２１の上に主表面をＩＩＩ族極性面として成長された第１バリア層１０３、チャネル層１０４、第２バリア層１０５は、第２基板１２１の上に転写されたことにより、第２基板１２１の上で主表面をＶ族極性面として積層された状態となる。言い換えると、第２基板１２１の上に、積層された第２バリア層１０５、チャネル層１０４、第１バリア層１０３は、主表面をＶ族極性面とされた状態となる。
また、貼り合わせられた第１接合層１０６および第２接合層１２２は、Ｆｅがドープされている。このため、これらの層では、半導体のバンドギャップ内の深い準位にキャリアがトラップされるようになり、電気伝導が抑制され、抵抗を高くする効果を備えた状態となる。このため、実施の形態１によれば、貼り合わせによって発生する結晶欠陥のトランジスタ特性への影響が抑制できる。
ところで、通常これらの高抵抗層は、エピタキシャル成長によって形成する際、チャネル層よりも基板に近い側に導入される。しかし、例えばＦｅやＺｎなどのドーパントは、エピタキシャル成長の際に、ドープした層よりも上層の領域に拡散しやすい材料であり、通常の転写を行わないＨＥＭＴの作製においてはエピタキシャル成長においては注意を要する。しかし、実施の形態によれば、最後に形成する層としてＦｅドープ層を成長するため、これより下の領域へのＦｅやＺｎの拡散を極力小さくすることができる。
なお、以上に説明した実施の形態１では、第１接合層１０６および第２接合層１２２を、高抵抗な層としたが、これに限るものではない。第１接合層１０６および第２接合層１２２の少なくとも一方が、Ｃ、Ｆｅ、ＺｎまたはＭｇがドープされて高抵抗化またはｐ型化された窒化物半導体から構成されていればよい。例えば、第１接合層１０６は、アンドープのＧａＮから構成し、第２接合層１２２は、ＦｅをドープしたＧａＮから構成してもよい。
［実施の形態２］
次に、本発明の実施の形態２におけるトランジスタの製造方法について図２Ａ～図２Ｄを参照して説明する。
まず、図２Ａに示すように、第１基板２０１の上に窒化物半導体からなるバッファ層２０２を形成する（第１工程）。次いで、窒化物半導体からなる第１バリア層２０３、チャネル層２０４、第２バリア層２０５、第１接合層２０６を、これらの順に主表面をＩＩＩ族極性面とした状態でバッファ層２０２の上に結晶成長する（第２工程）。ここで、実施の形態２では、バッファ層２０２の上に剥離犠牲層２０７を形成し、この上に、第１バリア層２０３を形成している。また、第２バリア層２０５の上に、組成傾斜層２０８を形成し、この上に、第１接合層２０６を形成している。組成傾斜層２０８は、第２バリア層２０５および第１接合層２０６に接して形成する。各層は、よく知られた有機金属気相成長法により形成すればよい。
第１基板２０１は、例えば、Ａｌ2Ｏ3から構成する。なお、第１基板２０１は、ＳｉＣや単結晶のＳｉなどでもよく、ＧａＮなどの窒化物半導体の成長に用いることができる材料から構成すればよい。また、バッファ層２０２は、例えば、ＧａＮから構成すればよい。バッファ層２０２は、いわゆる初期核形成を行うための低温成長ＧａＮ緩衝層を適用すればよい。また、バッファ層２０２は、ＡｌＮから構成してもよい。
また、剥離犠牲層２０７は、ＧａＮから構成すればよい。また、第１バリア層２０３は、ＡｌＧａＮから構成し、チャネル層２０４は、ＧａＮから構成し、第２バリア層２０５は、ＡｌＧａＮから構成すればよい。この場合、第１バリア層２０３、第２バリア層２０５のＡｌ組成および厚さは、トランジスタの応用領域に応じて適宜に設定すればよい。
なお、第１バリア層２０３、第２バリア層２０５は、チャネル層２０４よりもバンドギャップが大きい材料から構成することが重要である。第１バリア層２０３、第２バリア層２０５は、ＡｌＧａＮに限らず、ＡｌＮ、ＡｌＩｎＮ、ＡｌＩｎＧａＮから構成してもよい。第１バリア層２０３、第２バリア層２０５は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＡｌＮ、ＧａＮの少なくとも１つから構成すればよい。
チャネル層２０４は、例えば、アンドープのＧａＮから構成すればよい。また、チャネル層２０４は、ＩｎＧａＮやＩｎＮなどとの積層構造によるコンポジットチャネルとしてもよい。チャネル層２０４は、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＮの少なくとも１つから構成すればよい。
次に、組成傾斜層２０８は、例えば、ＡｌＧａＮから構成する。組成傾斜層２０８は、ＡｌＧａＮのＡｌ組成を、第２バリア層２０５の側からにかけて、高い状態から低い状態へと徐々に変化するように設計する。このように構成した組成傾斜層２０８の上に、鉄（Ｆｅ）をドープした高抵抗なＡｌＧａＮを成長することで第１接合層２０６とする。この構成において、第１接合層２０６のＡｌ組成は、ＡｌＧａＮによる組成傾斜層２０８のＡｌ組成よりも小さく設定する。
なお、第１接合層２０６は、ＦｅをドープしたＧａＮから構成してもよい。なお、第１接合層２０６は、高抵抗な層とすることが重要である。このため、第１接合層２０６においては、ドーピングはＦｅに限らず、例えば亜鉛（Ｚｎ）や炭素（Ｃ）でもよい。また、リーク電流を打ち消す目的として、第１接合層２０６は、マグネシウム（Ｍｇ）などをドーパントとして用いたｐ型の窒化物半導体から構成してもよい。
上述した第１バリア層２０３、チャネル層２０４、第２バリア層２０５、第１接合層２０６は、一般的なＧａＮバッファ層を用いる成長法によれば、ＩＩＩ族極性の状態が得られやすく、主表面をＩＩＩ族極性面とした状態で結晶成長することは容易である。なお、上述した構成は、前述した実施の形態１と同様である。
ところで、Ｆｅ、Ｚｎは、結晶成長最中のエピタキシャル成長層への不純物拡散による混入、Ｍｇについては成長炉内のメモリ効果による影響が生じる場合がある。また、Ｃドープの場合は、通常のエピタキシャル成長条件とは異なり、Ｃが混入しやすいが結晶品質が低下しやすい成長条件を用いることがある。しかし、第１接合層２０６は、最上層として形成するため、これよりも下層の第１バリア層２０３、チャネル層２０４、第２バリア層２０５への影響を抑制することができる。これらの層は、ＨＥＭＴの特性において重要であるが、実施の形態によれば、これらの層における高い結晶品質を維持したまま、リーク電流抑制のための高抵抗な第１接合層２０６が形成できる。
次に、図２Ｂに示すように、第１接合層２０６と第２基板２２１と向かい合わせた状態で第１基板２０１と第２基板２２１とを貼り合わせる（第３工程）。第２基板２２１は、ＧａＮなどの窒化物半導体の成長に用いることができる材料から構成すればよい。例えば、第２基板２２１は、高周波デバイスへの適用を想定し、放熱特性に優れるＳｉＣから構成すればよい。バッファ層１２３は、例えば、ＡｌＮやＡｌＧａＮなどのＡｌを含む窒化物半導体から構成すればよい。
上述した貼り合わせは、よく知られたウェハ接合法を用いればよい。ウェハ接合は、直接接合による技術が望ましく、例えばプラズマを照射して表面活性な状態とし、常温または数百度程度の加熱下で、圧力を印加して接合する表面活性化接合などの技術を用いる。熱処理の影響を排除できるのであれば、第１基板２０１と第２基板２２１との間に高い圧力を加え、かつ高温に加熱することによって接合する技術を用いてもよい。なお、ウェハ接合によってダメージを受けるのは、Ｆｅをドープして高抵抗化した第１接合層２０６であり、これ以外の第１バリア層２０３、チャネル層２０４、第２バリア層２０５などへの影響は、ほとんど無くすことが可能である。
上述したような直接接合を行うためには、貼り合わせの面の高い平坦性が要求される。例えば、ＧａＮ層とＳｉＣ基板との表面活性化接合であれば、原子間力顕微鏡等で観測した表面平坦性として、平均二乗粗さで１ｎｍ以下程度の平坦性が必要である。このような高い平坦性を得るために、貼り合わせ面となる第１接合層２０６の表面および第２基板２２１の表面を、接合する前に、化学機械研磨（ＣＭＰ）などによって平坦化してもよい。このような平坦化により、第１接合層２０６へのダメージが生じるが、実施の形態によれば、第１接合層２０６が高抵抗化されているため、前述のように、結晶へのダメージによるトランジスタ特性への影響を小さくすることができる。
次に、バッファ層２０２の一部または全部および第１基板２０１を除去し、図２Ｃに示すように、第２基板２２１の上に、第２バリア層２０５、チャネル層２０４、第１バリア層２０３が、これらの順に主表面をＶ族極性面とした状態で第２基板２２１の上に形成された状態とする（第４工程）。
例えば、レーザリフトオフなどの公知の技術を用いることで、第１基板２０１を剥離することは可能である。また、バッファ層２０２を、ＧａＮ／ＡｌＧａＮのヘテロ構造とし、ＣＭＰなどの研削研磨技術によってある程度、第１基板２０１を除去し、この後、ＧａＮ／ＡｌＧａＮの選択エッチングを利用することで、基板１を除去することができる。また、第１基板２０１をＳｉから構成し、ＧａＮから構成したバッファ層２０２との選択エッチング特性を利用し、第１基板２０１を除去してもよい。
第１基板２０１を除去してバッファ層２０２，剥離犠牲層２０７を露出させた後、これらをＣＭＰによって研磨して平坦化し、また選択エッチングを用いることで、第１バリア層２０３を露出させればよい。
次に、第１基板２０１を除去した後で、第２バリア層２０５、チャネル層２０４、第１バリア層２０３からなるトランジスタを第２基板２２１の上に形成する（第５工程）。例えば、図２Ｅに示すように、第１バリア層２０３の上に、ゲート電極１２４を形成し、ゲート電極１２４を挾んでソース電極１２５，ドレイン電極１２６を形成する。ゲート電極１２４は、いわゆるショットキー接続とする。また、ソース電極１２５，ドレイン電極１２６は、チャネル層２０４にオーミック接続させる。
例えば、ソース電極１２５，ドレイン電極１２６を形成する箇所に開口を備えたマスクを、公知のフォトリソグラフィによって形成する。この後、マスクの開口部に電極材料とする金属を堆積する。この金属は、一般的にチャネル層２０４とオーミックコンタクトを形成できる材料であればよく、例えばＴｉ／Ａｌ／Ｎｉ／Ａｕなどの積層構造が一般的に用いられる。これらの金属は、スパッタ法や高真空電子線蒸着法などの技術によって形成される。また、オーミックコンタクト形成のために、金属を堆積した後、窒素ガスの雰囲気で、８００℃以上の高温加熱処理により化合物半導体との合金層を形成する。この後、ゲート電極１２４を形成する。ゲート電極１２４は、第１バリア層２０３とショットキー接触を形成する金属から構成すればよい。また、ゲート電極１２４と第１バリア層２０３との間に、誘電率の高い絶縁膜などをゲート絶縁膜としてあらかじめ形成しておいてもよい。
上述した実施の形態２によれば、第２基板２２１の上に主表面をＩＩＩ族極性面として成長された第１バリア層２０３、チャネル層２０４、第２バリア層２０５は、第２基板２２１の上に転写されたことにより、第２基板２２１の上で主表面をＶ族極性面として積層された状態となる。言い換えると、第２基板２２１の上に、積層された第２バリア層２０５、チャネル層２０４、第１バリア層２０３は、主表面をＶ族極性面とされた状態となる。
また、貼り合わせられた第１接合層２０６は、Ｆｅがドープされている。このため、第１接合層２０６では、半導体のバンドギャップ内の深い準位にキャリアがトラップされるようになり、電気伝導が抑制され、抵抗を高くする効果を備えた状態となる。このため、実施の形態２によれば、貼り合わせによって発生する結晶欠陥のトランジスタ特性への影響が抑制できる。
ところで、通常、上述したような高抵抗層は、エピタキシャル成長によって形成する際、チャネル層よりも基板に近い側に導入される。しかし、例えばＦｅやＺｎなどのドーパントは、エピタキシャル成長の際に、ドープした層よりも上層の領域に拡散しやすい材料であり、通常の転写を行わないＨＥＭＴの作製においてはエピタキシャル成長においては注意を要する。しかし、実施の形態によれば、最後に形成する層としてＦｅドープ層を成長するため、これより下の領域へのＦｅやＺｎの拡散を極力小さくすることができる。
なお、以上に説明した実施の形態２では、第１接合層２０６を高抵抗な層とし、第１接合層２０６に第２基板２２１を接合したが、これに限るものではない。例えば、第２基板２２１の上に、窒化物半導体からなる第２接合層を形成し（第６工程）、この第２接合層と第１接合層２０６とを向かい合わせて接合することで、第１基板２０１と第２基板２２１とを貼り合わせてもよい（第３工程）。また、第２接合層においても、Ｃ、Ｆｅ、ＺｎまたはＭｇがドープされて高抵抗化またはｐ型化された窒化物半導体から構成してもよい。
以上に説明したように、本発明では、Ｃ、Ｆｅ、ＺｎまたはＭｇがドープされて高抵抗化またはｐ型化された窒化物半導体から構成した第１接合層を介して貼り合わせることによる基板転写により、主表面をＮ極性としたＧａＮによるＨＥＭＴを作製するので、貼り合わせた接合部の結晶欠陥によるデバイス特性の劣化が抑制できるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
１０１…第１基板、１０２…バッファ層、１０３…第１バリア層、１０４…チャネル層、１０５…第２バリア層、１０６…第１接合層、１０７…剥離犠牲層、１０８…組成傾斜層、１２１…第２基板、１２２…第２接合層、１２３…バッファ層、１２４…ゲート電極、１２５…ソース電極、１２６…ドレイン電極。

Claims (3)

  1. 第１基板の上に窒化物半導体からなるバッファ層を形成する第１工程と、
    窒化物半導体からなる第１バリア層、チャネル層、第２バリア層、第１接合層を、これらの順に主表面をＩＩＩ族極性面とした状態で前記バッファ層の上に結晶成長する第２工程と、
    第２基板の上に窒化物半導体からなる第２接合層を形成する第３工程と、
    前記第１接合層と前記第２接合層と向かい合わせた状態で前記第１基板と前記第２基板とを貼り合わせる第４工程と、
    前記バッファ層の一部または全部および前記第１基板を除去し、前記第２基板の上に、前記第２バリア層、前記チャネル層、前記第１バリア層が、これらの順に主表面をＶ族極性面とした状態で前記第２基板の上に形成された状態とする第５工程と、
    前記第１基板を除去した後で、前記第２バリア層、前記チャネル層、前記第１バリア層からなるトランジスタを前記第２基板の上に形成する第６工程と
    を備え、
    前記チャネル層は、前記第１バリア層および前記第２バリア層よりバンドギャップの小さい材料から構成し、
    前記チャネル層は、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＮの少なくとも１つから構成し、
    前記第１バリア層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＡｌＮ、ＧａＮの少なくとも１つから構成し、
    前記第２バリア層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＡｌＮ、ＧａＮの少なくとも１つから構成し、
    前記第１接合層および前記第２接合層の少なくとも一方は、Ｃ、Ｆｅ、ＺｎまたはＭｇがドープされて高抵抗化またはｐ型化された窒化物半導体から構成する
    ことを特徴とするトランジスタの製造方法。
  2. 第１基板の上に窒化物半導体からなるバッファ層を形成する第１工程と、
    窒化物半導体からなる第１バリア層、チャネル層、第２バリア層、第１接合層を、これらの順に主表面をＩＩＩ族極性面とした状態で前記バッファ層の上に結晶成長する第２工程と、
    前記第１接合層と第２基板と向かい合わせた状態で前記第１基板と前記第２基板とを貼り合わせる第３工程と、
    前記バッファ層の一部または全部および前記第１基板を除去し、前記第２基板の上に、前記第２バリア層、前記チャネル層、前記第１バリア層が、これらの順に主表面をＶ族極性面とした状態で前記第２基板の上に形成された状態とする第４工程と、
    前記第１基板を除去した後で、前記第２バリア層、前記チャネル層、前記第１バリア層からなるトランジスタを前記第２基板の上に形成する第５工程と
    を備え、
    前記第１基板と前記第２基板とを貼り合わせる前に、前記第２基板の上に窒化物半導体からなる第２接合層を形成する第６工程をさらに備え、
    前記第３工程では、前記第１接合層と前記第２基板と向かい合わせた状態で前記第１基板と前記第２基板とを貼り合わせ、
    前記チャネル層は、前記第１バリア層および前記第２バリア層よりバンドギャップの小さい材料から構成し、
    前記チャネル層は、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＮの少なくとも１つから構成し、
    前記第１バリア層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＡｌＮ、ＧａＮの少なくとも１つから構成し、
    前記第２バリア層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＡｌＮ、ＧａＮの少なくとも１つから構成し、
    前記第１接合層は、Ｃ、Ｆｅ、ＺｎまたはＭｇがドープされて高抵抗化またはｐ型化された窒化物半導体から構成する
    ことを特徴とするトランジスタの製造方法。
  3. 請求項２記載のトランジスタの製造方法において、
    前記第２接合層は、Ｃ、Ｆｅ、ＺｎまたはＭｇがドープされて高抵抗化またはｐ型化された窒化物半導体から構成する
    ことを特徴とするトランジスタの製造方法。
JP2018072904A 2018-04-05 2018-04-05 トランジスタの製造方法 Active JP7052503B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018072904A JP7052503B2 (ja) 2018-04-05 2018-04-05 トランジスタの製造方法
US16/981,603 US11430875B2 (en) 2018-04-05 2019-03-27 Method for manufacturing transistor
PCT/JP2019/013184 WO2019194042A1 (ja) 2018-04-05 2019-03-27 トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018072904A JP7052503B2 (ja) 2018-04-05 2018-04-05 トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2019186316A JP2019186316A (ja) 2019-10-24
JP7052503B2 true JP7052503B2 (ja) 2022-04-12

Family

ID=68100203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018072904A Active JP7052503B2 (ja) 2018-04-05 2018-04-05 トランジスタの製造方法

Country Status (3)

Country Link
US (1) US11430875B2 (ja)
JP (1) JP7052503B2 (ja)
WO (1) WO2019194042A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7252111B2 (ja) 2019-10-09 2023-04-04 株式会社Soken 推定装置
CN112510088B (zh) * 2020-12-01 2023-08-29 晶能光电股份有限公司 沟槽栅增强型GaN基HEMT器件及其制备方法
WO2023276275A1 (ja) * 2021-06-30 2023-01-05 ソニーグループ株式会社 半導体装置、半導体モジュール、および無線通信装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342810A (ja) 2003-05-15 2004-12-02 Fujitsu Ltd 化合物半導体装置
US20090072272A1 (en) 2007-09-17 2009-03-19 Transphorm Inc. Enhancement mode gallium nitride power devices
JP2014022752A (ja) 2012-07-23 2014-02-03 Samsung Electronics Co Ltd 窒化物系半導体素子及びその製造方法
JP2015065241A (ja) 2013-09-24 2015-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2015207771A (ja) 2015-06-03 2015-11-19 コバレントマテリアル株式会社 化合物半導体基板
JP2016039327A (ja) 2014-08-08 2016-03-22 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
JP2017228577A (ja) 2016-06-20 2017-12-28 株式会社アドバンテスト 化合物半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130119404A1 (en) * 2008-02-13 2013-05-16 Triquint Semiconductor, Inc. Device structure including high-thermal-conductivity substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342810A (ja) 2003-05-15 2004-12-02 Fujitsu Ltd 化合物半導体装置
US20090072272A1 (en) 2007-09-17 2009-03-19 Transphorm Inc. Enhancement mode gallium nitride power devices
JP2014022752A (ja) 2012-07-23 2014-02-03 Samsung Electronics Co Ltd 窒化物系半導体素子及びその製造方法
JP2015065241A (ja) 2013-09-24 2015-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2016039327A (ja) 2014-08-08 2016-03-22 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
JP2015207771A (ja) 2015-06-03 2015-11-19 コバレントマテリアル株式会社 化合物半導体基板
JP2017228577A (ja) 2016-06-20 2017-12-28 株式会社アドバンテスト 化合物半導体装置の製造方法

Also Published As

Publication number Publication date
WO2019194042A1 (ja) 2019-10-10
US11430875B2 (en) 2022-08-30
US20210020760A1 (en) 2021-01-21
JP2019186316A (ja) 2019-10-24

Similar Documents

Publication Publication Date Title
TWI767741B (zh) 與工程基板整合之電力元件
JP5355888B2 (ja) キャップ層および埋込みゲートを有する窒化物ベースのトランジスタを作製する方法
US8698162B2 (en) Gallium nitride based semiconductor devices and methods of manufacturing the same
JP5621006B2 (ja) 金属及びシリコンの交互層を含むコンタクト構造体並びに関連デバイスの形成方法
US20060006435A1 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
CN108780811B (zh) 层结构竖直场效应晶体管及其制造方法
JP2013004967A (ja) エンハンスメント型ｉｉｉ−ｖ族高電子移動度トランジスタ（ｈｅｍｔ）および製造方法
US9842905B2 (en) Semiconductor device and method for fabricating the same
JP2008124262A (ja) 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
JP7092051B2 (ja) 電界効果トランジスタの作製方法
JP7052503B2 (ja) トランジスタの製造方法
JP5415668B2 (ja) 半導体素子
JP2016139655A (ja) 半導体装置及び半導体装置の製造方法
WO2020191629A1 (zh) 一种半导体结构及其制造方法
JP2010114219A (ja) 半導体装置及びその製造方法
JP2010165783A (ja) 電界効果型トランジスタおよびその製造方法
JP2009246307A (ja) 半導体装置及びその製造方法
US20230360911A1 (en) Semiconductor multilayer structure and manufacturing method therefor, and manufacturing method for semiconductor device
JP5463529B2 (ja) 電界効果トランジスタの製造方法
JP2008227432A (ja) 窒化物化合物半導体素子およびその製造方法
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
JP6360239B2 (ja) 半導体装置の製造方法および半導体装置
JP2003197645A (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
WO2023223375A1 (ja) 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法
WO2023282846A1 (en) Semiconductor apparatus and method for fabricating thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220314

R150 Certificate of patent or registration of utility model

Ref document number: 7052503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150