JP2020202205A - Printed wiring board and method for manufacturing printed wiring board - Google Patents

Printed wiring board and method for manufacturing printed wiring board Download PDF

Info

Publication number
JP2020202205A
JP2020202205A JP2019105984A JP2019105984A JP2020202205A JP 2020202205 A JP2020202205 A JP 2020202205A JP 2019105984 A JP2019105984 A JP 2019105984A JP 2019105984 A JP2019105984 A JP 2019105984A JP 2020202205 A JP2020202205 A JP 2020202205A
Authority
JP
Japan
Prior art keywords
insulating layer
wiring board
printed wiring
layer
resin insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019105984A
Other languages
Japanese (ja)
Inventor
曜志 澤田
Yoji Sawada
曜志 澤田
展久 黒田
Nobuhisa Kuroda
展久 黒田
上田　和幸
Kazuyuki Ueda
和幸 上田
翔太 立花
Shota Tachibana
翔太 立花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2019105984A priority Critical patent/JP2020202205A/en
Publication of JP2020202205A publication Critical patent/JP2020202205A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

To provide a printed wiring board having a metal post.SOLUTION: A printed wiring board 10 includes an outermost resin insulating layer 50A consisting of a resin layer 50AR and a plurality of inorganic particles 50AP dispersed in the resin layer 50AR, and a metal post 58P consisting of a portion (embedded portion) 58AE embedded in the outermost resin insulating layer 50A, and a portion (protruding portion) 58AP which is connected to the embedded portion 58AE and protrudes from the outermost resin insulating layer 50A. The outermost resin insulating layer 50A has an exposed surface F, and the exposed surface F is formed by the surface FR of the resin layer 50AR and the surfaces FP of the inorganic particles 50AP exposed from the surface FR of the resin layer 50AR.SELECTED DRAWING: Figure 1

Description

本発明は、金属ポストを有するプリント配線板とそのプリント配線板の製造方法に関する。 The present invention relates to a printed wiring board having a metal post and a method for manufacturing the printed wiring board.

特許文献１は、絶縁層から突出するビア導体を有する配線基板の製造方法を開示している。 Patent Document 1 discloses a method for manufacturing a wiring board having a via conductor protruding from an insulating layer.

特開２０１０−３４３２４号公報Japanese Unexamined Patent Publication No. 2010-34324

特許文献１では、絶縁層の一部をエッチングすることで、ビア導体の一部が絶縁層の表面から突出する。エッチングの例はサンドブラストである。サンドブラストで選択的に絶縁層をエッチングすることは難しいと考えられる。 In Patent Document 1, by etching a part of the insulating layer, a part of the via conductor protrudes from the surface of the insulating layer. An example of etching is sandblasting. It is considered difficult to selectively etch the insulating layer by sandblasting.

本発明に係るプリント配線板の製造方法は、樹脂層と前記樹脂層内に分散されている複数の無機粒子とからなる最外の樹脂絶縁層を準備することと、電子部品を搭載するための金属ポストを形成することと、前記最外の樹脂絶縁層内に前記金属ポストを埋めることと、
前記金属ポストの一部といくつかの前記無機粒子が突出するように、前記最外の樹脂絶縁層を薄くすることと、前記最外の樹脂絶縁層から突出している前記無機粒子を除去すること、とを含む。 The method for manufacturing a printed wiring board according to the present invention is to prepare an outermost resin insulating layer composed of a resin layer and a plurality of inorganic particles dispersed in the resin layer, and to mount an electronic component. Forming a metal post and burying the metal post in the outermost resin insulating layer
The outermost resin insulating layer is thinned so that a part of the metal post and some of the inorganic particles are projected, and the inorganic particles protruding from the outermost resin insulating layer are removed. , And.

本発明に係るプリント配線板は、樹脂層と前記樹脂層内に分散されている複数の無機粒子とからなる最外の樹脂絶縁層と、前記最外の樹脂絶縁層内に埋まっている部分（埋込部分）と前記埋込部分に繋がっていて前記最外の樹脂絶縁層から突出する部分（突出部）とからなる金属ポスト、とを有する。そして、前記最外の樹脂絶縁層は露出面を有し、前記露出面は前記樹脂層の表面と前記樹脂層の表面から露出する前記無機粒子の表面で形成される。 The printed wiring board according to the present invention has an outermost resin insulating layer composed of a resin layer and a plurality of inorganic particles dispersed in the resin layer, and a portion buried in the outermost resin insulating layer ( It has a metal post formed of a portion (embedded portion) and a portion (protruding portion) connected to the embedded portion and projecting from the outermost resin insulating layer. The outermost resin insulating layer has an exposed surface, and the exposed surface is formed by the surface of the resin layer and the surface of the inorganic particles exposed from the surface of the resin layer.

[実施形態の効果]
例えば、露出面が樹脂層のみで形成されると、露出面とアンダーフィル間の角度（接触角）が大きすぎる。例えば、露出面が無機粒子のみで形成されると、露出面とアンダーフィル間の角度（接触角）が小さすぎる。しかしながら、本発明の実施形態のプリント配線板によれば、最外の樹脂絶縁層の露出面は樹脂層の表面と樹脂層の表面から露出する無機粒子の表面で形成される。そのため、露出面とアンダーフィル間の接触角の大きさを適切な範囲に制御することができる。露出面上にアンダーフィルが形成されても、不具合の発生を抑えることができる。例えば、プリント配線板上に第１電子部品と第２電子部品が実装される。まず、プリント配線板上に第１電子部品が実装される。その後、第１電子部品と露出面間にアンダーフィルが充填される。その時、第２電子部品を実装するための金属ポストやパッド上にアンダーフィルが至らない。第２電子部品を実装するための金属ポストやパッドはアンダーフィルで覆われない。 [Effect of embodiment]
For example, if the exposed surface is formed only of the resin layer, the angle (contact angle) between the exposed surface and the underfill is too large. For example, if the exposed surface is formed only of inorganic particles, the angle (contact angle) between the exposed surface and the underfill is too small. However, according to the printed wiring board of the embodiment of the present invention, the exposed surface of the outermost resin insulating layer is formed by the surface of the resin layer and the surface of the inorganic particles exposed from the surface of the resin layer. Therefore, the size of the contact angle between the exposed surface and the underfill can be controlled within an appropriate range. Even if an underfill is formed on the exposed surface, the occurrence of defects can be suppressed. For example, the first electronic component and the second electronic component are mounted on the printed wiring board. First, the first electronic component is mounted on the printed wiring board. After that, an underfill is filled between the first electronic component and the exposed surface. At that time, the underfill does not reach on the metal post or pad for mounting the second electronic component. The metal posts and pads for mounting the second electronic component are not covered with underfill.

本発明の実施形態のプリント配線板の製造方法は、最外の樹脂絶縁層から突出している無機粒子を除去することを含む。そのため、最外の樹脂絶縁層に含まれる無機粒子に起因する不具合を抑えることができる。不具合の例は、歩留まりの低下やショートの発生である。最外の樹脂絶縁層上にアンダーフィルが形成されるとき、アンダーフィルが過剰に広がらない。第２電子部品を実装するためのパッドや金属ポストをアンダーフィルで覆うことは難しい。 The method for manufacturing a printed wiring board according to an embodiment of the present invention includes removing inorganic particles protruding from the outermost resin insulating layer. Therefore, it is possible to suppress defects caused by inorganic particles contained in the outermost resin insulating layer. Examples of defects are a decrease in yield and the occurrence of short circuits. When the underfill is formed on the outermost resin insulating layer, the underfill does not spread excessively. It is difficult to cover the pads and metal posts for mounting the second electronic component with underfill.

図１（Ａ）は第１実施形態のプリント配線板の断面図であり、図１（Ｂ）は、応用例の断面図であり、図１（Ｃ）は金属ポストの径と隣接する金属ポスト間のピッチ、隣接する金属ポスト間の距離を示す。1 (A) is a cross-sectional view of the printed wiring board of the first embodiment, FIG. 1 (B) is a cross-sectional view of an application example, and FIG. 1 (C) is a metal post adjacent to the diameter of the metal post. Shows the pitch between and the distance between adjacent metal posts. 第１実施形態のプリント配線板の製造工程図Manufacturing process diagram of the printed wiring board of the first embodiment 第１実施形態のプリント配線板の製造工程図Manufacturing process diagram of the printed wiring board of the first embodiment 図４（Ａ）は図１（Ａ）のプリント配線板の一部を示し、図４（Ｂ）は金属ポストの拡大図であり、図４（Ｃ）は第２実施形態のプリント配線板の断面図である。4 (A) shows a part of the printed wiring board of FIG. 1 (A), FIG. 4 (B) is an enlarged view of the metal post, and FIG. 4 (C) is the printed wiring board of the second embodiment. It is a sectional view. 図５（Ａ）は最外の樹脂絶縁層を示し、図５（Ｂ）は最外の樹脂絶縁層から突出している無機粒子を示す顕微鏡写真であり、図５（Ｃ）は露出面を示す顕微鏡写真である。5 (A) shows the outermost resin insulating layer, FIG. 5 (B) is a photomicrograph showing inorganic particles protruding from the outermost resin insulating layer, and FIG. 5 (C) shows an exposed surface. It is a micrograph. 第２実施形態のプリント配線板の製造工程図Manufacturing process diagram of the printed wiring board of the second embodiment

[第１実施形態]
図１（Ａ）は、第１実施形態のプリント配線板１０の断面を示す。プリント配線板１０は、最外の樹脂絶縁層（第１樹脂絶縁層）５０Ａと最外の樹脂絶縁層５０Ａから突出する金属ポスト５８Ｐを有する。 [First Embodiment]
FIG. 1A shows a cross section of the printed wiring board 10 of the first embodiment. The printed wiring board 10 has an outermost resin insulating layer (first resin insulating layer) 50A and a metal post 58P protruding from the outermost resin insulating layer 50A.

図５（Ａ）に示されるように、最外の樹脂絶縁層５０Ａは樹脂層５０ＡＲと樹脂層５０ＡＲ内に分散されている複数の無機粒子５０ＡＰで形成されている。最外の樹脂絶縁層５０Ａは繊維で形成される補強材を含まない。繊維で形成される補強材の例はガラスクロスである。最外の樹脂絶縁層５０Ａは露出面Ｆと露出面Ｆと反対側の第２面Ｓを有する。図５（Ｃ）は露出面Ｆを示す顕微鏡写真である。図５（Ａ）と図５（Ｃ）に示されるように、露出面Ｆは樹脂層５０ＡＲの表面ＦＲと樹脂層５０ＡＲの表面ＦＲから露出する無機粒子５０ＡＰの表面ＦＰで形成される。 As shown in FIG. 5A, the outermost resin insulating layer 50A is formed of the resin layer 50AR and a plurality of inorganic particles 50AP dispersed in the resin layer 50AR. The outermost resin insulating layer 50A does not contain a reinforcing material formed of fibers. An example of a reinforcing material formed of fibers is glass cloth. The outermost resin insulating layer 50A has an exposed surface F and a second surface S opposite to the exposed surface F. FIG. 5C is a photomicrograph showing the exposed surface F. As shown in FIGS. 5A and 5C, the exposed surface F is formed by the surface FR of the resin layer 50AR and the surface FP of the inorganic particles 50AP exposed from the surface FR of the resin layer 50AR.

無機粒子５０ＡＰの例はシリカやアルミナである。無機粒子５０ＡＰの形状の例は球である。 Examples of the inorganic particles 50AP are silica and alumina. An example of the shape of the inorganic particle 50AP is a sphere.

露出面Ｆを形成する無機粒子５０ＡＰのそれぞれは樹脂層５０ＡＲ内に部分的に埋まっている。樹脂層５０ＡＲ内に埋まっている無機粒子５０ＡＰは、樹脂層５０ＡＲ内に埋まっている第１部分５０ＡＰ１と樹脂層５０ＡＲから突出する第２部分５０ＡＰ２で形成される。第１部分５０ＡＰ１の体積は第２部分５０ＡＰ２の体積より大きい。 Each of the inorganic particles 50AP forming the exposed surface F is partially embedded in the resin layer 50AR. The inorganic particles 50AP embedded in the resin layer 50AR are formed by a first portion 50AP1 embedded in the resin layer 50AR and a second portion 50AP2 protruding from the resin layer 50AR. The volume of the first portion 50AP1 is larger than the volume of the second portion 50AP2.

金属ポスト５８Ｐは、最外の樹脂絶縁層５０Ａ内に埋まっている部分（埋込部分）５８ＡＥと最外の樹脂絶縁層５０Ａの露出面Ｆから突出する部分（突出部）５８ＡＰで形成されている。突出部５８ＡＰは埋込部分５８ＡＥに繋がっていて、露出面Ｆから突出している。埋込部分５８ＡＥと突出部５８ＡＰは一体的に形成されている。埋込部分５８ＡＥと突出部５８ＡＰは連続している。埋込部分５８ＡＥと突出部５８ＡＰとの間に界面は存在しない。金属ポスト５８Ｐが突出しているので、金属ポスト５８Ｐはストレスを受けやすい。しかしながら、埋込部分５８ＡＥと突出部５８ＡＰは連続しているので、両者間で接続信頼性が低下し難い。 The metal post 58P is formed of a portion (embedded portion) 58AE embedded in the outermost resin insulating layer 50A and a portion (projecting portion) 58AP protruding from the exposed surface F of the outermost resin insulating layer 50A. .. The protruding portion 58AP is connected to the embedded portion 58AE and protrudes from the exposed surface F. The embedded portion 58AE and the protruding portion 58AP are integrally formed. The embedded portion 58AE and the protruding portion 58AP are continuous. There is no interface between the embedded portion 58AE and the protruding portion 58AP. Since the metal post 58P protrudes, the metal post 58P is susceptible to stress. However, since the embedded portion 58AE and the protruding portion 58AP are continuous, the connection reliability between the two is unlikely to decrease.

図１（Ａ）に示されるプリント配線板１０は、第１樹脂絶縁層（最外の樹脂絶縁層）５０Ａと、第１樹脂絶縁層５０Ａの露出面Ｆ上に形成されている金属ポスト５８Ｐと、第１樹脂絶縁層５０Ａの第２面Ｓ上に形成されている第２導体層５８Ｂと、第１樹脂絶縁層５０Ａを貫通し、金属ポスト５８Ｐと第２導体層５８Ｂとを接続する第１ビア導体６０Ａを有する。図１（Ａ）の例では、プリント配線板１０は、さらに、第１樹脂絶縁層５０Ａの第２面Ｓと第２導体層５８Ｂ上に形成されている第２樹脂絶縁層５０Ｂと、第２樹脂絶縁層５０Ｂ上に形成されている第３導体層５８Ｃと、第２樹脂絶縁層５０Ｂを貫通し、第２導体層５８Ｂと第３導体層５８Ｃとを接続する第２ビア導体６０Ｂを有する。第２樹脂絶縁層５０Ｂは第３面と第３面と反対側の第４面を有する。第２面Ｓと第３面が向かい合っている。第４面上に第３導体層５８Ｃが形成されている。
プリント配線板１０は、さらに、第２樹脂絶縁層５０Ｂの第４面と第３導体層５８Ｃ上にソルダーレジスト層７０を有することができる。ソルダーレジスト層７０は第３導体層５８Ｃを露出する開口７１を有する。 The printed wiring board 10 shown in FIG. 1A includes a first resin insulating layer (outermost resin insulating layer) 50A and a metal post 58P formed on the exposed surface F of the first resin insulating layer 50A. , A first conductor layer 58B formed on the second surface S of the first resin insulating layer 50A, penetrating the first resin insulating layer 50A, and connecting the metal post 58P and the second conductor layer 58B. It has a via conductor 60A. In the example of FIG. 1A, the printed wiring board 10 further includes a second resin insulating layer 50B formed on the second surface S of the first resin insulating layer 50A and the second conductor layer 58B, and a second resin insulating layer 50B. It has a third conductor layer 58C formed on the resin insulating layer 50B and a second via conductor 60B that penetrates the second resin insulating layer 50B and connects the second conductor layer 58B and the third conductor layer 58C. The second resin insulating layer 50B has a third surface and a fourth surface opposite to the third surface. The second side S and the third side face each other. A third conductor layer 58C is formed on the fourth surface.
The printed wiring board 10 can further have a solder resist layer 70 on the fourth surface of the second resin insulating layer 50B and the third conductor layer 58C. The solder resist layer 70 has an opening 71 that exposes the third conductor layer 58C.

第１樹脂絶縁層５０Ａは、露出面Ｆ側に凹部５８０を有する。凹部５８０内に金属ポスト５８Ｐを含む第１導体層５８Ａが形成されている。図１（Ａ）に示されるように、金属ポスト５８Ｐを含む第１導体層５８Ａは凹部５８０内に形成されている部分５８ＡＥと第１樹脂絶縁層５０Ａの露出面Ｆから突出している部分（突出部）５８ＡＰで形成されている。凹部５８０内に形成されている部分５８ＡＥは第１樹脂絶縁層５０Ａ内に埋まっている。部分５８ＡＥは埋込部分である。 The first resin insulating layer 50A has a recess 580 on the exposed surface F side. A first conductor layer 58A including a metal post 58P is formed in the recess 580. As shown in FIG. 1A, the first conductor layer 58A including the metal post 58P has a portion 58AE formed in the recess 580 and a portion (protruding) protruding from the exposed surface F of the first resin insulating layer 50A. Part) It is made up of 58 APs. The portion 58AE formed in the recess 580 is buried in the first resin insulating layer 50A. Part 58AE is an embedded part.

金属ポスト５８Ｐは、上面５８Ａｔと上面５８Ａｔと反対側の下面５８Ａｂを有する。下面５８Ａｂに第１ビア導体６０Ａが至っている。図１（Ａ）は、上面５８Ａｔに垂直な面でプリント配線板１０を切断することで得られる図を示している。 The metal post 58P has an upper surface 58At and a lower surface 58Ab opposite to the upper surface 58At. The first via conductor 60A reaches the lower surface 58Ab. FIG. 1 (A) shows a diagram obtained by cutting the printed wiring board 10 on a plane perpendicular to the upper surface 58 At.

図４（Ａ）は、図１（Ａ）の一部を示している。図４（Ａ）に示されるように、金属ポスト５８Ｐは上面５８Ａｔと下面５８Ａｂとの間に第１の側壁５８Ｌ１と第２の側壁５８Ｌ２とを有する。第１の側壁５８Ｌ１と第２の側壁５８Ｌ２は凹凸５８αを有する。金属ポスト５８Ｐの側面５８Ａｓは凹凸５８αを有する。埋込部分５８ＡＥの側面５８Ａｓのみが凹凸５８αを有しても良い。突出部５８ＡＰを介し埋込部分５８ＡＥにストレスが伝わっても、金属ポスト５８Ｐと第１樹脂絶縁層５０Ａ間で剥離が発生し難い。
金属ポスト５８Ｐは突出部５８ＡＰの上面５８Ａｔに凹凸５８βを有することができる。金属ポスト５８Ｐは埋込部分５８ＡＥの下面５８Ａｂに凹凸５８αを有することができる。上面５８Ａｔ上の凹凸５８βと金属ポスト５８Ｐの側面上の凹凸５８αは別々に形成される。 FIG. 4 (A) shows a part of FIG. 1 (A). As shown in FIG. 4A, the metal post 58P has a first side wall 58L1 and a second side wall 58L2 between the upper surface 58At and the lower surface 58Ab. The first side wall 58L1 and the second side wall 58L2 have unevenness 58α. The side surface 58As of the metal post 58P has an unevenness 58α. Only the side surface 58As of the embedded portion 58AE may have the unevenness 58α. Even if stress is transmitted to the embedded portion 58AE via the projecting portion 58AP, peeling is unlikely to occur between the metal post 58P and the first resin insulating layer 50A.
The metal post 58P can have unevenness 58β on the upper surface 58At of the protrusion 58AP. The metal post 58P can have an unevenness 58α on the lower surface 58Ab of the embedded portion 58AE. The unevenness 58β on the upper surface 58At and the unevenness 58α on the side surface of the metal post 58P are formed separately.

図４（Ａ）に示されるように、突出部５８ＡＰは高さｔ４を有する。高さｔ４は上面５８Ａｔと露出面Ｆとの間の距離である。高さｔ４は、３μｍ以上である。プリント配線板１０と電子部品９間の接続信頼性を高くすることができる。高さｔ４は、１０μｍ以下である。ヒートサイクル時、突出部５８ＡＰの変形を小さくすることができる。プリント配線板１０の信頼性が長い期間保たれる。高さｔ４は、３μｍ以上、１０μｍ以下である。プリント配線板１０上に４以上の電子部品９が実装されても、各電子部品９とプリント配線板１０間の接続信頼性を高くすることができる。 As shown in FIG. 4 (A), the protrusion 58AP has a height t4. The height t4 is the distance between the upper surface 58 At and the exposed surface F. The height t4 is 3 μm or more. The connection reliability between the printed wiring board 10 and the electronic component 9 can be improved. The height t4 is 10 μm or less. During the heat cycle, the deformation of the protrusion 58AP can be reduced. The reliability of the printed wiring board 10 is maintained for a long period of time. The height t4 is 3 μm or more and 10 μm or less. Even if four or more electronic components 9 are mounted on the printed wiring board 10, the connection reliability between each electronic component 9 and the printed wiring board 10 can be improved.

図４（Ａ）に示されるように、埋込部分５８ＡＥは厚みｔ３を有する。厚みｔ３は露出面Ｆと下面５８Ａｂとの間の距離である。厚みｔ３は高さｔ４より大きい（関係１）。プリント配線板１０の熱膨張係数と電子部品９の熱膨張係数は異なる。両者の熱膨張係数の差により、突出部５８ＡＰが変形しやすい。しかしながら、プリント配線板１０は関係１を有するので、埋込部分５８ＡＥが突出部５８ＡＰの変形を抑制することができる。 As shown in FIG. 4 (A), the embedded portion 58AE has a thickness t3. The thickness t3 is the distance between the exposed surface F and the lower surface 58Ab. The thickness t3 is larger than the height t4 (relationship 1). The coefficient of thermal expansion of the printed wiring board 10 and the coefficient of thermal expansion of the electronic component 9 are different. Due to the difference in the coefficient of thermal expansion between the two, the protruding portion 58AP is easily deformed. However, since the printed wiring board 10 has the relationship 1, the embedded portion 58AE can suppress the deformation of the protruding portion 58AP.

図４（Ａ）に示されるように、金属ポスト５８Ｐは厚みｔ１を有する。第２導体層５８Ｂは厚みｔ２を有する。厚みｔ２と厚みｔ３は略等しい。厚みｔ３と厚みｔ２が等しいと、プリント配線板内の応力の偏りを防ぐことができる。
厚みｔ１は厚みｔ２より大きい。そのため、プリント配線板１０の露出面Ｆ側が強化される。露出面Ｆの平坦性を高くすることができる。各突出部５８ＡＰの上面５８Ａｔを同一平面上に位置することができる。プリント配線板１０に電子部品９を容易に実装することができる。プリント配線板１０と電子部品９間の接続信頼性を高くすることができる。プリント配線板１０上に４以上の電子部品９が実装されても、プリント配線板１０と各電子部品９間の接続信頼性が長期に渡って維持される。 As shown in FIG. 4 (A), the metal post 58P has a thickness t1. The second conductor layer 58B has a thickness t2. The thickness t2 and the thickness t3 are substantially equal. When the thickness t3 and the thickness t2 are equal to each other, it is possible to prevent the stress in the printed wiring board from being biased.
The thickness t1 is larger than the thickness t2. Therefore, the exposed surface F side of the printed wiring board 10 is strengthened. The flatness of the exposed surface F can be increased. The upper surface 58At of each protrusion 58AP can be located on the same plane. The electronic component 9 can be easily mounted on the printed wiring board 10. The connection reliability between the printed wiring board 10 and the electronic component 9 can be improved. Even if four or more electronic components 9 are mounted on the printed wiring board 10, the connection reliability between the printed wiring board 10 and each electronic component 9 is maintained for a long period of time.

図４（Ａ）に示されるように、埋込部分５８ＡＥの第１の側壁５８Ｌ１と埋込部分５８ＡＥの第２の側壁５８Ｌ２との間の距離は、露出面Ｆから下面５８Ａｂに向かって徐々に小さくなっている。そして、下面５８Ａｂに繋がっている第１ビア導体６０Ａは第２面Ｓから下面５８Ａｂに向かって徐々に細くなっている。このように、埋込部分５８ＡＥと第１ビア導体６０Ａは第１樹脂絶縁層５０Ａに埋まっていて、両者は下面５８Ａｂに向かって小さくなっている。そのため、第１樹脂絶縁層５０Ａ内に埋まっている導体が良いバランスで配置される。各突出部５８ＡＰの高さｔ４が一致しやすい。各突出部５８ＡＰの上面５８Ａｔの位置が同じ位置に位置しやすい。 As shown in FIG. 4A, the distance between the first side wall 58L1 of the embedded portion 58AE and the second side wall 58L2 of the embedded portion 58AE gradually increases from the exposed surface F toward the lower surface 58Ab. It's getting smaller. The first via conductor 60A connected to the lower surface 58Ab gradually becomes thinner from the second surface S toward the lower surface 58Ab. As described above, the embedded portion 58AE and the first via conductor 60A are embedded in the first resin insulating layer 50A, and both become smaller toward the lower surface 58Ab. Therefore, the conductors buried in the first resin insulating layer 50A are arranged in a good balance. The height t4 of each protrusion 58AP is likely to match. The position of the upper surface 58At of each protrusion 58AP is likely to be the same.

図４（Ａ）に示されるように、突出部５８ＡＰの第１の側壁５８Ｌ１と突出部５８ＡＰの第２の側壁５８Ｌ２は、上面５８Ａｔから露出面Ｆに向かって曲がっている。突出部５８ＡＰの第１の側壁５８Ｌ１と第２の側壁５８Ｌ２は外側に向かって膨らんでいる。上面５８Ａｔの位置での第１の側壁５８Ｌ１と第２の側壁５８Ｌ２間の距離は、露出面Ｆの位置での第１の側壁５８Ｌ１と第２の側壁５８Ｌ２間の距離より小さい。突出部５８ＡＰの側面が図４（Ａ）に示される形状を有すると、突出部５８ＡＰの側面を介して伝えられるストレスが最短距離で第１樹脂絶縁層５０Ａに伝わらない。第１樹脂絶縁層５０Ａにクラックが発生し難い。 As shown in FIG. 4A, the first side wall 58L1 of the protrusion 58AP and the second side wall 58L2 of the protrusion 58AP are curved from the upper surface 58At toward the exposed surface F. The first side wall 58L1 and the second side wall 58L2 of the protrusion 58AP bulge outward. The distance between the first side wall 58L1 and the second side wall 58L2 at the position of the upper surface 58At is smaller than the distance between the first side wall 58L1 and the second side wall 58L2 at the position of the exposed surface F. When the side surface of the protruding portion 58AP has the shape shown in FIG. 4A, the stress transmitted through the side surface of the protruding portion 58AP is not transmitted to the first resin insulating layer 50A at the shortest distance. Cracks are unlikely to occur in the first resin insulating layer 50A.

図４（Ｂ）は、金属ポスト５８Ｐの拡大図である。図４（Ｂ）の例では、プリント配線板１０は、埋込部分５８ＡＥの側面と第１樹脂絶縁層５０Ａとの間に隙間５８Ａｄを有する。隙間５８Ａｄにより、金属ポスト５８Ｐから第１樹脂絶縁層５０Ａに至るストレスの大きさを小さくすることができる。第１樹脂絶縁層５０Ａにクラックが発生し難い。隙間５８Ａｄは埋込部分５８ＡＥの側面５８Ａｓに沿っている。隙間５８Ａｄは露出面Ｆから下面５８Ａｂまで至る。あるいは、隙間５８Ａｄは露出面Ｆから露出面Ｆと下面５８Ａｂとの中間辺りの位置まで至る。 FIG. 4B is an enlarged view of the metal post 58P. In the example of FIG. 4B, the printed wiring board 10 has a gap 58Ad between the side surface of the embedded portion 58AE and the first resin insulating layer 50A. Due to the gap 58Ad, the magnitude of stress from the metal post 58P to the first resin insulating layer 50A can be reduced. Cracks are unlikely to occur in the first resin insulating layer 50A. The gap 58Ad is along the side surface 58As of the embedded portion 58AE. The gap 58Ad extends from the exposed surface F to the lower surface 58Ab. Alternatively, the gap 58Ad extends from the exposed surface F to a position near the middle between the exposed surface F and the lower surface 58Ab.

図４（Ａ）に示されるように、突出部５８ＡＰの上面５８Ａｔと側面上に耐食層６１が形成されている。耐食層６１の例は、Ｎｉ層／Ｐｄ層／Ａｕ層である。Ｎｉ層／Ｐｄ層／Ａｕ層は、Ｎｉ層とＮｉ層上のＰｄ層とＰｄ層上のＡｕ層であって、Ｎｉ層は上面５８Ａｔ上に形成されている。耐食層６１の別例は、Ｎｉ／Ａｕである。
プリント配線板１０が隙間５８Ａｄを有する場合、耐食層６１が隙間５８Ａｄ内に入り込む。そのため、隙間５８Ａｄに水分が溜まり難い。プリント配線板１０の絶縁信頼性の低下を防ぐことができる。 As shown in FIG. 4A, a corrosion resistant layer 61 is formed on the upper surface 58 At and the side surface of the protruding portion 58 AP. An example of the corrosion resistant layer 61 is a Ni layer / Pd layer / Au layer. The Ni layer / Pd layer / Au layer is a Ni layer, a Pd layer on the Ni layer, and an Au layer on the Pd layer, and the Ni layer is formed on the upper surface 58 At. Another example of the corrosion resistant layer 61 is Ni / Au.
When the printed wiring board 10 has a gap of 58 Ad, the corrosion resistant layer 61 enters the gap of 58 Ad. Therefore, it is difficult for water to collect in the gap 58Ad. It is possible to prevent a decrease in the insulation reliability of the printed wiring board 10.

図１（Ｂ）は第１実施形態のプリント配線板１０の応用例１１１を示す。図１（Ｂ）に示されるように、プリント配線板１０は金属ポスト５８Ｐ上に半田バンプ７４を有することができる。半田バンプ７４を介して電子部品９がプリント配線板１０上に実装される。電子部品９の電極９２と金属ポスト５８Ｐが半田バンプ７４で接続される。 FIG. 1B shows an application example 111 of the printed wiring board 10 of the first embodiment. As shown in FIG. 1B, the printed wiring board 10 can have solder bumps 74 on the metal posts 58P. The electronic component 9 is mounted on the printed wiring board 10 via the solder bump 74. The electrode 92 of the electronic component 9 and the metal post 58P are connected by a solder bump 74.

図１（Ｂ）に示されるように、金属ポスト５８Ｐは、第１電子部品９０を搭載するための第１金属ポスト５８Ｐ１と第２電子部品８０を搭載するための第２金属ポスト５８Ｐ２を有することができる。第１電子部品９０の例はロジックであり、第２電子部品８０の例はメモリである。 As shown in FIG. 1B, the metal post 58P has a first metal post 58P1 for mounting the first electronic component 90 and a second metal post 58P2 for mounting the second electronic component 80. Can be done. An example of the first electronic component 90 is logic, and an example of the second electronic component 80 is a memory.

プリント配線板１０と第１電子部品９０間にアンダーフィル８８を充填することができる。プリント配線板１０が露出面Ｆを有するので、第２金属ポスト５８Ｐ２の上面５８Ａｔがアンダーフィル８８で覆われない。その後、第２金属ポスト５８Ｐ２を介し、プリント配線板１０に第２電子部品８０を実装することができる。例えば、露出面Ｆの算術平均粗さ（Ｒａ）は０．１μｍ以上、０．５μｍ以下である。プリント配線板１０と第１電子部品９０間に充填されるアンダーフィル８８の広がりを制御することができる。そのため、アンダーフィル８８が第２金属ポスト５８Ｐ２の上面５８Ａｔを覆わない。隣接する第１金属ポスト５８P１と第２金属ポスト５８P２間の距離を小さくすることができる。第２金属ポスト５８P２と第２電子部品８０間の接続信頼性を高くすることができる。例えば、露出面Ｆの接触角は３０度以上、６０度以下である。アンダーフィル８８の広がりを小さくすることができる。第１電子部品９０と第２電子部品８０間の距離を小さくすることができる。第１電子部品９０と第２電子部品８０間を伝送するデータが劣化し難い。 The underfill 88 can be filled between the printed wiring board 10 and the first electronic component 90. Since the printed wiring board 10 has the exposed surface F, the upper surface 58At of the second metal post 58P2 is not covered with the underfill 88. After that, the second electronic component 80 can be mounted on the printed wiring board 10 via the second metal post 58P2. For example, the arithmetic mean roughness (Ra) of the exposed surface F is 0.1 μm or more and 0.5 μm or less. It is possible to control the spread of the underfill 88 filled between the printed wiring board 10 and the first electronic component 90. Therefore, the underfill 88 does not cover the upper surface 58At of the second metal post 58P2. The distance between the adjacent first metal post 58P1 and the second metal post 58P2 can be reduced. The connection reliability between the second metal post 58P2 and the second electronic component 80 can be increased. For example, the contact angle of the exposed surface F is 30 degrees or more and 60 degrees or less. The spread of the underfill 88 can be reduced. The distance between the first electronic component 90 and the second electronic component 80 can be reduced. The data transmitted between the first electronic component 90 and the second electronic component 80 is unlikely to deteriorate.

[第１実施形態のプリント配線版の製造方法]
第１実施形態のプリント配線板の製造方法が図２と図３に示される。
銅張積層板２０と銅箔２６が準備される。銅張積層板２０上に銅箔２６が積層される。銅箔２６上にめっきレジストが形成される。電解めっきで電解銅めっき膜４６から成る第１導体層５８Ａがめっきレジストから露出する銅箔２６上に形成される。めっきレジストが除去される。第１導体層５８Ａの表面に凹凸５８αが形成される（図２（Ａ））。第１面Ｅと第１面Ｅと反対側の第２面Ｓとを有する第１樹脂絶縁層５０Ａが準備される。第１面Ｅと銅箔２６が向かい合うように、銅箔２６上に第１樹脂絶縁層５０Ａが積層される。この時、第１樹脂絶縁層５０Ａ内に第１導体層５８Ａが埋まる。第１樹脂絶縁層５０Ａを貫通し、第１導体層５８Ａに至る第１ビア導体６０Ａ用の第１開口５３が形成される。続いて、セミアディティブ法で、第１樹脂絶縁層５０Ａの第２面Ｓ上に第２導体層５８Ｂが形成される。同時に、第２導体層５８Ｂと第１導体層５８Ａとを接続する第１ビア導体６０Ａが第１開口５３内に形成される（図２（Ｂ））。第１樹脂絶縁層５０Ａの第２面Ｓと第２導体層５８Ｂ上に第２樹脂絶縁層５０Ｂが形成される。その後、第２樹脂絶縁層５０Ｂを貫通し、第２導体層５８Ｂに至る第２ビア導体６０Ｂ用の第２開口５４が形成される。続いて、セミアディティブ法で、第２樹脂絶縁層５０Ｂ上に第３導体層５８Ｃが形成される。同時に、第２導体層５８Ｂと第３導体層５８Ｃとを接続する第２ビア導体６０Ｂが第２開口５４内に形成される。第２樹脂絶縁層５０Ｂと第３導体層５８Ｃ上にソルダーレジスト層７０が形成される（図２（Ｃ））。ソルダーレジスト層７０は第３導体層５８Ｃを露出する開口７１を有する。銅箔２６上に図２（Ｃ）に示される中間体１１０が形成される。 [Manufacturing method of printed wiring board of the first embodiment]
The method for manufacturing the printed wiring board of the first embodiment is shown in FIGS. 2 and 3.
A copper-clad laminate 20 and a copper foil 26 are prepared. The copper foil 26 is laminated on the copper-clad laminate 20. A plating resist is formed on the copper foil 26. In electrolytic plating, a first conductor layer 58A made of an electrolytic copper plating film 46 is formed on a copper foil 26 exposed from a plating resist. The plating resist is removed. Concavities and convexities 58α are formed on the surface of the first conductor layer 58A (FIG. 2A). A first resin insulating layer 50A having a first surface E and a second surface S on the opposite side of the first surface E is prepared. The first resin insulating layer 50A is laminated on the copper foil 26 so that the first surface E and the copper foil 26 face each other. At this time, the first conductor layer 58A is buried in the first resin insulating layer 50A. A first opening 53 for the first via conductor 60A that penetrates the first resin insulating layer 50A and reaches the first conductor layer 58A is formed. Subsequently, the second conductor layer 58B is formed on the second surface S of the first resin insulating layer 50A by the semi-additive method. At the same time, a first via conductor 60A connecting the second conductor layer 58B and the first conductor layer 58A is formed in the first opening 53 (FIG. 2B). The second resin insulating layer 50B is formed on the second surface S of the first resin insulating layer 50A and the second conductor layer 58B. After that, a second opening 54 for the second via conductor 60B that penetrates the second resin insulating layer 50B and reaches the second conductor layer 58B is formed. Subsequently, the third conductor layer 58C is formed on the second resin insulating layer 50B by the semi-additive method. At the same time, a second via conductor 60B connecting the second conductor layer 58B and the third conductor layer 58C is formed in the second opening 54. A solder resist layer 70 is formed on the second resin insulating layer 50B and the third conductor layer 58C (FIG. 2C). The solder resist layer 70 has an opening 71 that exposes the third conductor layer 58C. The intermediate 110 shown in FIG. 2C is formed on the copper foil 26.

銅箔２６と中間体１１０との間で両者が分離される（図３（Ａ））。銅箔２６がエッチングで除去される（図３（Ｂ））。第１樹脂絶縁層５０Ａの第１面Ｅと第１導体層５８Ａのトップ面５８Ａｔｐが露出する。第１導体層５８Ａのトップ面５８Ａｔｐは銅箔２６と接している面である。
第１面Ｅを除去することで、第１樹脂絶縁層５０Ａの一部が除去される（図３（Ｃ））。第１樹脂絶縁層５０Ａの厚みが薄くなる。第２面Ｓと反対側の露出面Ｆを有する第１樹脂絶縁層５０Ａが形成される。第１導体層５８Ａの一部が第１樹脂絶縁層５０Ａの露出面Ｆから突出する。上面５８Ａｔを有する突出部５８ＡＰと埋込部分５８ＡＥとからなる金属ポスト５８Ｐが形成される。第１面Ｅを除去する方法の例は、プラズマ処理やブラスト処理である。プラズマ処理で使用されるガスの例は、ＣＦ4とＯ2を含むガスである。図５（Ｂ）は第１面Ｅを除去することで得られる第１樹脂絶縁層５０Ａの表面の顕微鏡写真である。第１樹脂絶縁層５０Ａの厚みを薄くすることで、第１樹脂絶縁層５０Ａの樹脂層５０ＡＲが選択的に除去される。そのため、図５（Ｂ）に示されるように、露出面Ｆ上に無機粒子５０ＡＰが存在している。露出面Ｆ上に存在している無機粒子５０ＡＰは第１樹脂絶縁層（最外の樹脂絶縁層）５０Ａから突出している。露出面Ｆ上に存在している無機粒子５０ＡＰは樹脂層５０ＡＲに埋まっていない。あるいは、露出面Ｆ上に存在している無機粒子５０ＡＰは樹脂層５０ＡＲに部分的に埋まっている。露出面Ｆ上に存在している無機粒子５０ＡＰが樹脂層５０ＡＲに部分的に埋まっていると、埋まっている部分の体積を無機粒子５０ＡＰの体積で割ることで得られる値は０．２以下である。図５（Ｂ）では、第１樹脂絶縁層５０Ａの表面の大部分を無機粒子５０ＡＰが占める。第１面Ｅ除去直後の第１樹脂絶縁層５０Ａの表面は、大きな粗度を有する。第１面Ｅ除去直後の第１樹脂絶縁層５０Ａの表面は大きな濡れ性を有する。もし、露出面Ｆ上に存在している無機粒子５０ＡＰを有するプリント配線板と第１電子部品９０間にアンダーフィル８８が充填されると、アンダーフィル８８が第２金属ポスト５８P２の上面５８Ａｔを覆う。そのため、第１実施形態の製法方法は露出面Ｆ上に存在している無機粒子５０ＡＰを除去することを含む。これにより、露出面Ｆが露出する。例えば、露出面Ｆ上に存在している無機粒子５０ＡＰを除去することは、ウェットブラスト処理により行われる。図５（Ｃ）は露出面Ｆの顕微鏡写真である。突出部５８ＡＰの上面５８Ａｔと側面５８Ａｓ上に耐食層６１が形成される。同時に、ソルダーレジスト層７０の開口７１から露出する第３導体層５８Ｃ上に耐食層６１が形成される。図１（Ａ）に示されるプリント配線板１０が完成する。金属ポスト５８Ｐ上に半田バンプ７４を形成することができる。第１金属ポスト５８Ｐ１上に半田バンプ７４を介して第１電子部品９０が実装される。その後、プリント配線板１０と第１電子部品９０との間にアンダーフィル８８が充填される。この時、アンダーフィル８８が第２金属ポスト５８Ｐ２の上面５８Ａｔを覆わない。その後、第２金属ポスト５８Ｐ２上に第２電子部品８０が実装される（図１（Ｂ））。 Both are separated between the copper foil 26 and the intermediate 110 (FIG. 3 (A)). The copper foil 26 is removed by etching (FIG. 3 (B)). The first surface E of the first resin insulating layer 50A and the top surface 58Atp of the first conductor layer 58A are exposed. The top surface 58Atp of the first conductor layer 58A is a surface in contact with the copper foil 26.
By removing the first surface E, a part of the first resin insulating layer 50A is removed (FIG. 3 (C)). The thickness of the first resin insulating layer 50A becomes thin. A first resin insulating layer 50A having an exposed surface F on the opposite side to the second surface S is formed. A part of the first conductor layer 58A protrudes from the exposed surface F of the first resin insulating layer 50A. A metal post 58P composed of a protruding portion 58AP having an upper surface 58At and an embedded portion 58AE is formed. Examples of the method for removing the first surface E are plasma treatment and blast treatment. An example of a gas used in plasma treatment is a gas containing CF4 and O2. FIG. 5B is a photomicrograph of the surface of the first resin insulating layer 50A obtained by removing the first surface E. By reducing the thickness of the first resin insulating layer 50A, the resin layer 50AR of the first resin insulating layer 50A is selectively removed. Therefore, as shown in FIG. 5B, the inorganic particles 50AP are present on the exposed surface F. The inorganic particles 50AP existing on the exposed surface F protrude from the first resin insulating layer (outermost resin insulating layer) 50A. The inorganic particles 50AP existing on the exposed surface F are not buried in the resin layer 50AR. Alternatively, the inorganic particles 50AP existing on the exposed surface F are partially buried in the resin layer 50AR. When the inorganic particles 50AP existing on the exposed surface F are partially buried in the resin layer 50AR, the value obtained by dividing the volume of the buried portion by the volume of the inorganic particles 50AP is 0.2 or less. is there. In FIG. 5B, the inorganic particles 50AP occupy most of the surface of the first resin insulating layer 50A. The surface of the first resin insulating layer 50A immediately after the removal of the first surface E has a large roughness. The surface of the first resin insulating layer 50A immediately after the removal of the first surface E has a large wettability. If the underfill 88 is filled between the printed wiring board having the inorganic particles 50AP existing on the exposed surface F and the first electronic component 90, the underfill 88 covers the upper surface 58At of the second metal post 58P2. .. Therefore, the production method of the first embodiment includes removing the inorganic particles 50AP existing on the exposed surface F. As a result, the exposed surface F is exposed. For example, removing the inorganic particles 50AP existing on the exposed surface F is performed by a wet blast treatment. FIG. 5C is a photomicrograph of the exposed surface F. A corrosion resistant layer 61 is formed on the upper surface 58 At and the side surface 58 As of the protruding portion 58 AP. At the same time, the corrosion resistant layer 61 is formed on the third conductor layer 58C exposed from the opening 71 of the solder resist layer 70. The printed wiring board 10 shown in FIG. 1 (A) is completed. The solder bump 74 can be formed on the metal post 58P. The first electronic component 90 is mounted on the first metal post 58P1 via the solder bump 74. After that, the underfill 88 is filled between the printed wiring board 10 and the first electronic component 90. At this time, the underfill 88 does not cover the upper surface 58At of the second metal post 58P2. After that, the second electronic component 80 is mounted on the second metal post 58P2 (FIG. 1 (B)).

[第２実施形態]
図４（Ｃ）は第２実施形態のプリント配線板１００を示す。プリント配線板１００は、第５面Ｆ５と第５面Ｆ５と反対側の第６面Ｆ６とを有する樹脂絶縁層１０Ａと、樹脂絶縁層１０Ａの第５面Ｆ５上に形成されている導体層５Ａと、樹脂絶縁層１０Ａと導体層５Ａ上に形成されている最外の樹脂絶縁層５０Ａと、最外の樹脂絶縁層５０Ａを貫通し最外の樹脂絶縁層５０Ａから突出する金属ポスト５８Ｐ、とを有する。金属ポスト５８Ｐは最外の樹脂絶縁層５０Ａの露出面Ｆから突出している。第１実施形態の最外の樹脂絶縁層５０Ａと第２実施形態の最外の樹脂絶縁層５０Ａは同様である。 [Second Embodiment]
FIG. 4C shows the printed wiring board 100 of the second embodiment. The printed wiring board 100 has a resin insulating layer 10A having a fifth surface F5 and a sixth surface F6 opposite to the fifth surface F5, and a conductor layer 5A formed on the fifth surface F5 of the resin insulating layer 10A. The outermost resin insulating layer 50A formed on the resin insulating layer 10A and the conductor layer 5A, and the metal post 58P penetrating the outermost resin insulating layer 50A and protruding from the outermost resin insulating layer 50A. Has. The metal post 58P projects from the exposed surface F of the outermost resin insulating layer 50A. The outermost resin insulating layer 50A of the first embodiment and the outermost resin insulating layer 50A of the second embodiment are the same.

導体層５Ａは樹脂絶縁層１０Ａの第５面Ｆ５上に形成されているシード層５２とシード層５２上に形成されている電解めっき膜（第１電解めっき膜）５６で形成されている。シード層５２は第５面Ｆ５に接している。第１電解めっき膜５６はシード層５２に接している。第１電解めっき膜５６は電解銅めっき膜である。 The conductor layer 5A is formed of a seed layer 52 formed on the fifth surface F5 of the resin insulating layer 10A and an electrolytic plating film (first electrolytic plating film) 56 formed on the seed layer 52. The seed layer 52 is in contact with the fifth surface F5. The first electrolytic plating film 56 is in contact with the seed layer 52. The first electrolytic plating film 56 is an electrolytic copper plating film.

金属ポスト５８Ｐは第１電解めっき膜５６上に直接形成されている。金属ポスト５８Ｐと第１電解めっき膜５６は異なるプロセスで形成される。そのため、金属ポスト５８Ｐは導体層５Ａに接しているが、金属ポスト５８Ｐと導体層５Ａは一体的に形成されていない。金属ポスト５８Ｐと導体層５Ａとの間に界面が存在する。導体層５Ａは金属ポスト用導体回路５ＡＰを含む。金属ポスト用導体回路５ＡＰに金属ポスト５８Ｐは直接接続している。金属ポスト用導体回路５ＡＰ直上に金属ポスト５８Ｐは形成されている。 The metal post 58P is formed directly on the first electrolytic plating film 56. The metal post 58P and the first electrolytic plating film 56 are formed by different processes. Therefore, the metal post 58P is in contact with the conductor layer 5A, but the metal post 58P and the conductor layer 5A are not integrally formed. There is an interface between the metal post 58P and the conductor layer 5A. The conductor layer 5A includes a conductor circuit 5AP for a metal post. The metal post 58P is directly connected to the metal post conductor circuit 5AP. The metal post 58P is formed directly above the conductor circuit 5AP for the metal post.

金属ポスト５８Ｐは電解めっき膜（第２電解めっき膜）８０で形成されている。金属ポスト５８Ｐが第２電解めっき膜８０のみで形成されると、金属ポスト５８Ｐ内に界面が存在しない。そのため、金属ポスト５８Ｐを介する接続信頼性を高くすることができる。金属ポスト５８Ｐの抵抗値が変化し難い。 The metal post 58P is formed of an electrolytic plating film (second electrolytic plating film) 80. When the metal post 58P is formed only by the second electrolytic plating film 80, there is no interface in the metal post 58P. Therefore, the connection reliability via the metal post 58P can be improved. The resistance value of the metal post 58P is hard to change.

第１電解めっき膜５６と第２電解めっき膜８０は共通のシード層５２を用いて形成されている。第２電解めっき膜８０は第１電解めっき膜５６上に直接形成されている。そのため、第１電解めっき膜５６と第２電解めっき膜８０間の接着強度を高くすることができる。金属ポスト５８Ｐと導体層５Ａとの間に界面が存在しても、金属ポスト５８Ｐと導体層５Ａ間の接続信頼性を長期間維持することができる。第１電解めっき膜５６の厚みと第２電解めっき膜８０の厚みを容易に制御することができる。金属ポスト８６の高さｔ４のバラツキを小さくすることができる。 The first electrolytic plating film 56 and the second electrolytic plating film 80 are formed by using a common seed layer 52. The second electrolytic plating film 80 is formed directly on the first electrolytic plating film 56. Therefore, the adhesive strength between the first electrolytic plating film 56 and the second electrolytic plating film 80 can be increased. Even if an interface exists between the metal post 58P and the conductor layer 5A, the connection reliability between the metal post 58P and the conductor layer 5A can be maintained for a long period of time. The thickness of the first electrolytic plating film 56 and the thickness of the second electrolytic plating film 80 can be easily controlled. The variation in the height t4 of the metal post 86 can be reduced.

[第２実施形態のプリント配線版の製造方法]
第２実施形態のプリント配線板１００の製造方法が図６に示される。
第５面Ｆ５と第５面Ｆ５と反対側の第６面Ｆ６とを有する樹脂絶縁層１０Ａが準備される。第１面Ｅと第１面Ｅと反対側の第２面Ｓとを有する最外の樹脂絶縁層５０Ａが準備される。樹脂絶縁層１０Ａの第５面Ｆ５上にシード層５２が形成される。シード層５２の例は無電解銅めっき膜やスパッタで形成される銅膜である。シード層５２上に第１めっきレジストが形成される。第１めっきレジストから露出するシード層５２上に第１電解めっき膜５６が形成される。第１めっきレジストが除去される。シード層５２と第１電解めっき膜５６上に第２めっきレジスト８７が形成される。図６（Ａ）に示されるように、第２めっきレジスト８７は第１電解めっき膜５６を露出する開口８７Ａを有し、第１電解めっき膜５６の外周を被覆している。開口８７Ａは金属ポスト用導体回路５ＡＰを露出する。図６（Ｂ）に示されるように、第２めっきレジスト８７から露出する第１電解めっき膜５６上に第２電解めっき膜８０が形成される。第１電解めっき膜５６と第１電解めっき膜５６上の第２電解めっき膜８０が共通のシード層５２を用いて形成される。そのため、第２電解めっき膜８０の厚みを容易に制御することができる。第２電解めっき膜８０が金属ポスト５８Ｐを形成するので、各金属ポスト５８Ｐの上面５８Ａｔが同一平面上に位置しやすい。金属ポスト５８Ｐの高さｔ４のバラツキを小さくすることができる。第２めっきレジスト８７が除去される。図６（Ｃ）に示されるように、第１電解めっき膜５６と第２電解めっき膜８０から露出するシード層５２が除去される。シード層５２とシード層５２上の第１電解めっき膜５６で形成される導体層５Ａが形成される。導体層５Ａはパッド５ＡＰＤと金属ポスト用導体回路５ＡＰを含む。図６（Ｄ）に示されるように、樹脂絶縁層１０Ａの第５面Ｆ５と第１電解めっき膜５６と第２電解めっき膜８０上に最外の樹脂絶縁層５０Ａが形成される。この時、第１電解めっき膜５６と第２電解めっき膜８０は最外の樹脂絶縁層５０Ａ内に埋められる。最外の樹脂絶縁層５０Ａの第２面Ｓと樹脂絶縁層１０Ａの第５面Ｆ５が対向している。最外の樹脂絶縁層５０Ａを薄くすることが行われる。薄くすることで、最外の樹脂絶縁層５０Ａの第１面Ｅが除去される。第２面Ｓと第２面Ｓと反対側の露出面Ｆとを有する最外の樹脂絶縁層５０Ａが樹脂絶縁層１０Ａと導体層５Ａ上に形成される。最外の樹脂絶縁層５０Ａを薄くする方法の例はプラズマ処理やブラスト処理である。最外の樹脂絶縁層５０Ａを薄くすることで、最外の樹脂絶縁層５０Ａから第２電解めっき膜８０の一部が露出する。最外の樹脂絶縁層５０Ａにパッド５ＡＰＤを露出する第３開口７Ｆが形成される。第３開口７Ｆを形成する方法の例はレーザである。あるいは、最外の樹脂絶縁層５０Ａを薄くする方法で第３開口７Ｆを形成することができる。その場合、最外の樹脂絶縁層５０Ａを薄くすることと第３開口７Ｆを形成することは同時に行われる。
金属ポスト５８P上に第１電子部品９０が実装される。第１電子部品９０とプリント配線板１００間にアンダーフィルが充填される。この時、プリント配線板１００が露出面Ｆを有するので、第２電子部品８０を搭載するためのパッド５ＡＰＤ上にアンダーフィルが形成されない。パッド５ＡＰＤはアンダーフィルで覆われない。パッド５ＡＰＤを介し第２電子部品８０をプリント配線板１００に実装することができる。第２電子部品８０とプリント配線板１００間の接続信頼性を長期間維持することができる。 [Manufacturing method of printed wiring board of the second embodiment]
A method of manufacturing the printed wiring board 100 of the second embodiment is shown in FIG.
A resin insulating layer 10A having a fifth surface F5 and a sixth surface F6 opposite to the fifth surface F5 is prepared. The outermost resin insulating layer 50A having the first surface E and the second surface S on the opposite side of the first surface E is prepared. The seed layer 52 is formed on the fifth surface F5 of the resin insulating layer 10A. An example of the seed layer 52 is an electroless copper plating film or a copper film formed by sputtering. The first plating resist is formed on the seed layer 52. The first electrolytic plating film 56 is formed on the seed layer 52 exposed from the first plating resist. The first plating resist is removed. A second plating resist 87 is formed on the seed layer 52 and the first electrolytic plating film 56. As shown in FIG. 6A, the second plating resist 87 has an opening 87A that exposes the first electrolytic plating film 56, and covers the outer periphery of the first electrolytic plating film 56. The opening 87A exposes the metal post conductor circuit 5AP. As shown in FIG. 6B, the second electrolytic plating film 80 is formed on the first electrolytic plating film 56 exposed from the second plating resist 87. The first electrolytic plating film 56 and the second electrolytic plating film 80 on the first electrolytic plating film 56 are formed by using a common seed layer 52. Therefore, the thickness of the second electrolytic plating film 80 can be easily controlled. Since the second electrolytic plating film 80 forms the metal post 58P, the upper surface 58At of each metal post 58P is likely to be located on the same plane. The variation in the height t4 of the metal post 58P can be reduced. The second plating resist 87 is removed. As shown in FIG. 6C, the seed layer 52 exposed from the first electrolytic plating film 56 and the second electrolytic plating film 80 is removed. A conductor layer 5A formed by the seed layer 52 and the first electrolytic plating film 56 on the seed layer 52 is formed. The conductor layer 5A includes a pad 5APD and a conductor circuit 5AP for a metal post. As shown in FIG. 6D, the outermost resin insulating layer 50A is formed on the fifth surface F5 of the resin insulating layer 10A, the first electrolytic plating film 56, and the second electrolytic plating film 80. At this time, the first electrolytic plating film 56 and the second electrolytic plating film 80 are buried in the outermost resin insulating layer 50A. The second surface S of the outermost resin insulating layer 50A and the fifth surface F5 of the resin insulating layer 10A face each other. The outermost resin insulating layer 50A is thinned. By making the thickness thinner, the first surface E of the outermost resin insulating layer 50A is removed. The outermost resin insulating layer 50A having the second surface S and the exposed surface F on the opposite side of the second surface S is formed on the resin insulating layer 10A and the conductor layer 5A. Examples of methods for thinning the outermost resin insulating layer 50A are plasma treatment and blast treatment. By thinning the outermost resin insulating layer 50A, a part of the second electrolytic plating film 80 is exposed from the outermost resin insulating layer 50A. A third opening 7F that exposes the pad 5APD is formed in the outermost resin insulating layer 50A. An example of a method of forming the third opening 7F is a laser. Alternatively, the third opening 7F can be formed by thinning the outermost resin insulating layer 50A. In that case, thinning the outermost resin insulating layer 50A and forming the third opening 7F are performed at the same time.
The first electronic component 90 is mounted on the metal post 58P. An underfill is filled between the first electronic component 90 and the printed wiring board 100. At this time, since the printed wiring board 100 has the exposed surface F, an underfill is not formed on the pad 5APD for mounting the second electronic component 80. Pad 5APD is not covered with underfill. The second electronic component 80 can be mounted on the printed wiring board 100 via the pad 5APD. The connection reliability between the second electronic component 80 and the printed wiring board 100 can be maintained for a long period of time.

図１（Ｃ）は、金属ポスト５８Ｐの径φ１と隣接する金属ポスト５８Ｐ間のピッチＰ１、隣接する金属ポスト５８Ｐ間の距離（絶縁間隔）Ｄ１を示す。金属ポスト５８Ｐの直径φ１は２５μｍ以上、５０μｍ以下である。隣接する金属ポスト５８Ｐ間のピッチＰ１は６０μｍ以上、９０μｍである。隣接する金属ポスト５８Ｐ間の絶縁間隔Ｄ１は２５μｍ以上、４５μｍである。径φ１と絶縁間隔Ｄ１は露出面Ｆ上の位置で測定される。 FIG. 1C shows the pitch P1 between the diameter φ1 of the metal post 58P and the adjacent metal post 58P, and the distance (insulation interval) D1 between the adjacent metal posts 58P. The diameter φ1 of the metal post 58P is 25 μm or more and 50 μm or less. The pitch P1 between the adjacent metal posts 58P is 60 μm or more and 90 μm. The insulation interval D1 between the adjacent metal posts 58P is 25 μm or more and 45 μm. The diameter φ1 and the insulation interval D1 are measured at positions on the exposed surface F.

１０ プリント配線板
２６ 銅箔
５０Ａ 最外の樹脂絶縁層
５８Ｐ 金属ポスト
５８Ａ 第１導体層
５８Ａｂ 下面
５８Ａｔ 上面
５８Ａｓ 側面
５８α、５８β 凹凸
Ｆ 露出面
10 Printed wiring board 26 Copper foil 50A Outermost resin insulation layer 58P Metal post 58A First conductor layer 58Ab Lower surface 58At Upper surface 58As Side surface 58α, 58β Concavo-convex F Exposed surface

Claims (11)

樹脂層と前記樹脂層内に分散されている複数の無機粒子とからなる最外の樹脂絶縁層を準備することと、
電子部品を搭載するための金属ポストを形成することと、
前記最外の樹脂絶縁層内に前記金属ポストを埋めることと、
前記金属ポストの一部といくつかの前記無機粒子が突出するように、前記最外の樹脂絶縁層を薄くすることと、
前記最外の樹脂絶縁層から突出している前記無機粒子を除去すること、とを含むプリント配線板の製造方法。 To prepare the outermost resin insulating layer composed of the resin layer and a plurality of inorganic particles dispersed in the resin layer, and
Forming metal posts for mounting electronic components and
By burying the metal post in the outermost resin insulating layer,
By thinning the outermost resin insulating layer so that a part of the metal post and some of the inorganic particles protrude.
A method for manufacturing a printed wiring board, which comprises removing the inorganic particles protruding from the outermost resin insulating layer. 請求項１のプリント配線板の製造方法であって、前記無機粒子を除去することにより、前記最外の樹脂絶縁層の露出面が露出し、前記露出面は前記樹脂層の表面と前記樹脂層の表面から露出する前記無機粒子の表面で形成される。 The method for manufacturing a printed wiring board according to claim 1, wherein the exposed surface of the outermost resin insulating layer is exposed by removing the inorganic particles, and the exposed surface is the surface of the resin layer and the resin layer. It is formed on the surface of the inorganic particles exposed from the surface of the plastic. 請求項２のプリント配線板の製造方法であって、前記露出面を形成する前記無機粒子のそれぞれは前記樹脂層内に部分的に埋まっている。 The method for manufacturing a printed wiring board according to claim 2, wherein each of the inorganic particles forming the exposed surface is partially embedded in the resin layer. 請求項３のプリント配線板の製造方法であって、前記樹脂層内に埋まっている前記無機粒子は、前記樹脂層内に埋まっている第１部分と前記樹脂層から突出する第２部分で形成され、前記第１部分の体積は前記第２部分の体積より大きい。 The method for manufacturing a printed wiring board according to claim 3, wherein the inorganic particles embedded in the resin layer are formed by a first portion embedded in the resin layer and a second portion protruding from the resin layer. The volume of the first portion is larger than the volume of the second portion. 請求項１のプリント配線板の製造方法であって、前記薄くすることはプラズマ処理を含み、前記除去することはウェットブラスト処理を含む。 The method for manufacturing a printed wiring board according to claim 1, wherein the thinning includes a plasma treatment, and the removal includes a wet blast treatment. 請求項１のプリント配線板の製造方法であって、前記最外の樹脂絶縁層は繊維からなる補強材を含まない。 The method for manufacturing a printed wiring board according to claim 1, wherein the outermost resin insulating layer does not include a reinforcing material made of fibers. 樹脂層と前記樹脂層内に分散されている複数の無機粒子とからなる最外の樹脂絶縁層と、
前記最外の樹脂絶縁層内に埋まっている部分（埋込部分）と前記埋込部分に繋がっていて前記最外の樹脂絶縁層から突出する部分（突出部）とからなる金属ポスト、とを有するプリント配線板であって、
前記最外の樹脂絶縁層は露出面を有し、前記露出面は前記樹脂層の表面と前記樹脂層の表面から露出する前記無機粒子の表面で形成される。 An outermost resin insulating layer composed of a resin layer and a plurality of inorganic particles dispersed in the resin layer,
A metal post composed of a portion (embedded portion) buried in the outermost resin insulating layer and a portion (protruding portion) connected to the embedded portion and protruding from the outermost resin insulating layer. It is a printed wiring board that has
The outermost resin insulating layer has an exposed surface, and the exposed surface is formed by the surface of the resin layer and the surface of the inorganic particles exposed from the surface of the resin layer. 請求項７のプリント配線板であって、前記突出部の高さは、３μｍ以上、１０μｍ以下である。 The printed wiring board according to claim 7, wherein the height of the protruding portion is 3 μm or more and 10 μm or less. 請求項７のプリント配線板であって、前記露出面はプラズマ処理と前記プラズマ処理後のウェットブラスト処理により形成される。 In the printed wiring board of claim 7, the exposed surface is formed by a plasma treatment and a wet blast treatment after the plasma treatment. 請求項７のプリント配線板であって、前記露出面を形成する前記無機粒子のそれぞれは前記樹脂層内に部分的に埋まっている。 In the printed wiring board of claim 7, each of the inorganic particles forming the exposed surface is partially embedded in the resin layer. 請求項１０のプリント配線板であって、前記樹脂層内に埋まっている前記無機粒子は、前記樹脂層内に埋まっている第１部分と前記樹脂層から突出する第２部分で形成され、前記第１部分の体積は前記第２部分の体積より大きい。 The printed wiring board according to claim 10, wherein the inorganic particles embedded in the resin layer are formed of a first portion embedded in the resin layer and a second portion protruding from the resin layer. The volume of the first part is larger than the volume of the second part.
JP2019105984A 2019-06-06 2019-06-06 Printed wiring board and method for manufacturing printed wiring board Pending JP2020202205A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019105984A JP2020202205A (en) 2019-06-06 2019-06-06 Printed wiring board and method for manufacturing printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019105984A JP2020202205A (en) 2019-06-06 2019-06-06 Printed wiring board and method for manufacturing printed wiring board

Publications (1)

Publication Number Publication Date
JP2020202205A true JP2020202205A (en) 2020-12-17

Family

ID=73743507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019105984A Pending JP2020202205A (en) 2019-06-06 2019-06-06 Printed wiring board and method for manufacturing printed wiring board

Country Status (1)

Country Link
JP (1) JP2020202205A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123271A (en) * 2003-10-14 2005-05-12 Sanken Electric Co Ltd Method for manufacturing semiconductor device
JP2007165540A (en) * 2005-12-13 2007-06-28 Tdk Corp Method for manufacturing multilayer ceramic substrate, and the multilayer ceramic aggregate substrate
JP2011146477A (en) * 2010-01-13 2011-07-28 Shinko Electric Ind Co Ltd Wiring board, manufacturing method thereof, and semiconductor package
JP2015079795A (en) * 2013-10-15 2015-04-23 新光電気工業株式会社 Wiring board, semiconductor device and wiring board manufacturing method
JP2016018806A (en) * 2014-07-04 2016-02-01 新光電気工業株式会社 Wiring board and wiring board manufacturing method
JP2017073520A (en) * 2015-10-09 2017-04-13 新光電気工業株式会社 Wiring board, semiconductor device, and manufacturing method of wiring board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123271A (en) * 2003-10-14 2005-05-12 Sanken Electric Co Ltd Method for manufacturing semiconductor device
JP2007165540A (en) * 2005-12-13 2007-06-28 Tdk Corp Method for manufacturing multilayer ceramic substrate, and the multilayer ceramic aggregate substrate
JP2011146477A (en) * 2010-01-13 2011-07-28 Shinko Electric Ind Co Ltd Wiring board, manufacturing method thereof, and semiconductor package
JP2015079795A (en) * 2013-10-15 2015-04-23 新光電気工業株式会社 Wiring board, semiconductor device and wiring board manufacturing method
JP2016018806A (en) * 2014-07-04 2016-02-01 新光電気工業株式会社 Wiring board and wiring board manufacturing method
JP2017073520A (en) * 2015-10-09 2017-04-13 新光電気工業株式会社 Wiring board, semiconductor device, and manufacturing method of wiring board

Similar Documents

Publication Publication Date Title
KR102032172B1 (en) Wiring board and method for manufacturing the same
JP3914239B2 (en) Wiring board and method for manufacturing wiring board
JP2008300507A (en) Wiring substrate and manufacturing process of the same
JP2012191204A (en) Manufacturing method of printed wiring board
JP2010092943A (en) Wiring board and method of fabricating the same
US20120247818A1 (en) Printed wiring board
JPWO2010052942A1 (en) Electronic component built-in wiring board and manufacturing method thereof
JP6510897B2 (en) Wiring board, method of manufacturing the same and electronic component device
JP5576546B2 (en) Wiring board manufacturing method
JP2007103878A (en) Wiring board and manufacturing method thereof
JP5221887B2 (en) Wiring board manufacturing method
JP2014086651A (en) Printed wiring board and manufacturing method for printed wiring board
JP2018032657A (en) Printed wiring board and method for manufacturing printed wiring board
US11222791B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP5660462B2 (en) Printed wiring board
JP2008294330A (en) Substrate with built-in chip
JP5432800B2 (en) Wiring board manufacturing method
JP2020202205A (en) Printed wiring board and method for manufacturing printed wiring board
JP2017005205A (en) Wiring board and manufacturing method of the same
JP6737627B2 (en) Wiring board
JP2016115823A (en) Printed wiring board
JP5779970B2 (en) Printed wiring board and printed wiring board manufacturing method
JP2020188208A (en) Printed wiring board and manufacturing method thereof
JP2020188210A (en) Printed wiring board and manufacturing method thereof
JP2016162851A (en) Method for manufacturing printed-wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230829