JP2020161752A - パワー半導体装置 - Google Patents

パワー半導体装置 Download PDF

Info

Publication number
JP2020161752A
JP2020161752A JP2019062196A JP2019062196A JP2020161752A JP 2020161752 A JP2020161752 A JP 2020161752A JP 2019062196 A JP2019062196 A JP 2019062196A JP 2019062196 A JP2019062196 A JP 2019062196A JP 2020161752 A JP2020161752 A JP 2020161752A
Authority
JP
Japan
Prior art keywords
submodule
power semiconductor
semiconductor device
semiconductor element
intermediate substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019062196A
Other languages
English (en)
Other versions
JP7240221B2 (ja
Inventor
仁徳 長崎
Hitonori Nagasaki
仁徳 長崎
加藤 徹
Toru Kato
徹 加藤
高志 平尾
Takashi Hirao
高志 平尾
信太朗 田中
Shintaro Tanaka
信太朗 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2019062196A priority Critical patent/JP7240221B2/ja
Priority to CN202080019736.7A priority patent/CN113614917A/zh
Priority to DE112020000532.1T priority patent/DE112020000532T5/de
Priority to PCT/JP2020/003314 priority patent/WO2020195140A1/ja
Priority to US17/439,048 priority patent/US11894348B2/en
Publication of JP2020161752A publication Critical patent/JP2020161752A/ja
Application granted granted Critical
Publication of JP7240221B2 publication Critical patent/JP7240221B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】主回路インダクタンスの増大を抑制しながら、パワー半導体装置の生産性を向上させる。【解決手段】第1パワー半導体素子505を有する第1サブモジュールと、第2パワー半導体素子を有する第2サブモジュール402と、を備えたパワー半導体装置100であって、第2サブモジュール402は、第2パワー半導体素子の電極面と第1パワー半導体素子505の電極面の向きが反転するように配置され、第2サブモジュール402の高さ方向であって当該第2サブモジュール402の一部と中間基板に挟まれた空間には信号中継導体701が配置される。中間基板は、信号中継導体701と接続されかつ信号端子と電気的に接続される配線を有する。【選択図】図8

Description

本発明は、パワー半導体装置に関し、特に車載用駆動用のモータを制御するパワー半導体装置に関する。
近年、車載用の電力変換装置では、高出力密度化が要求されている。高出力密度化のためには、損失を低減し発熱を抑える必要がある。損失を低減するための一つの手法として、スイッチング速度を上げることでスイッチング損失を低減する手法があるが、スイッチング速度が上がることによってサージ電圧が大きくなる。
そこで、サージ電圧の原因である主回路の寄生インダクタンスの低減が必要となる。特許文献1では、放熱性を高めるためにパワー半導体素子を両面から冷却する構造が開示されている。特許文献2では、インダクタンスの低減や冷却性能向上のために、上下アームの一方である片アームのパワー半導体素子を反転させた構造が開示されている。
しかしながら、特許文献1のような両面冷却構造に特許文献2のような、片アームのパワー半導体素子を反転させた構造を適用させようとした場合、上下アームを含むパワー半導体装置の生産性の更なる向上が求められている。
特開2014−23327号公報 特開2017−183430号公報
本発明の課題は、主回路インダクタンスの増大を抑制しながら、パワー半導体装置の生産性を向上させることである。
本発明に係るパワー半導体装置は、第1パワー半導体素子を有する第1サブモジュールと、第2パワー半導体素子を有する第2サブモジュールと、正極側導体部及び負極側導体部と、第1サブモジュールを挟んで負極側導体部と対向する負極側対向部と第2サブモジュールを挟んで正極側導体部と対向する正極側対向部を形成する中間基板と、第1パワー半導体素子又は第2パワー半導体素子を制御するため信号を伝達する複数の信号端子と、を備え、第2サブモジュールは、第2パワー半導体素子の電極面と第1パワー半導体素子の電極面の向きが反転するように配置され、第2サブモジュールの高さ方向であって当該第2サブモジュールの一部と中間基板に挟まれた空間には信号中継導体部が配置され、中間基板は、信号中継導体部と接続されかつ信号端子と電気的に接続される配線を有する。
本発明によれば、主回路インダクタンスの増大を抑制しながら、パワー半導体装置の生産性を向上させることができる。
本実施形態に係るパワー半導体装置100の外観正面図である。 図1に示されたパワー半導体装置100からモールド材206、冷却金属部207、絶縁層306、はんだ接合用パターン307、はんだ材602を取り除いた内部構造図である。 図2に示されたパワー半導体装置100から高電位側配線301及び低電位側配線302を取り除いた内部構造図である。 図3に示されたパワー半導体装置100から第一サブモジュール401及び第二サブモジュール402を取り除いた内部構造図である。 本実施形態に係るサブモジュール400の外観正面図である。 図5に示されたサブモジュール400からサブモジュール内低電位側導体部403を取り除いた内部構造図である。 図5に示されたサブモジュール400の一点鎖線D−D’を通る断面を矢印方向から見た断面図である。 図1に示されたパワー半導体装置100の一点鎖線A−A’を通る断面を矢印方向から見た断面図である。 図1に示されたパワー半導体装置100の一点鎖線B−B’を通る断面を矢印方向から見た断面図である。 図1に示されたパワー半導体装置100の一点鎖線C−C’を通る断面を矢印方向から見た断面図である。 実施形態2に係る、図1に示されたパワー半導体装置100の一点鎖線A−A’を通る断面を矢印方向から見た断面図である。 実施形態2に係る、図1に示されたパワー半導体装置100の一点鎖線B−B’を通る断面を矢印方向から見た断面図である。 実施形態3に係る、図1に示されたパワー半導体装置100の一点鎖線A−A’を通る断面を矢印方向から見た断面図である。 実施形態3に係る、図1に示されたパワー半導体装置100の一点鎖線B−B’を通る断面を矢印方向から見た断面図である。 実施形態4に係る、図1に示されたパワー半導体装置100の一点鎖線A−A’を通る断面を矢印方向から見た断面図である。 実施形態2に係るパワー半導体装置の製造工程を示す、第一サブモジュールおよび第二サブモジュールの断面図である。 実施形態2に係るパワー半導体装置の製造工程を示す、第一サブモジュールおよび第二サブモジュールの上面図である。 実施形態2に係るパワー半導体装置の製造工程を示す、交流出力側基板801および直流入力側基板802に第一サブモジュールおよび第二サブモジュールを搭載した断面図である。 実施形態2に係るパワー半導体装置の製造工程を示す、交流出力側基板801および直流入力側基板802に第一サブモジュールおよび第二サブモジュールを搭載した上面図である。 実施形態2に係るパワー半導体装置の製造工程を示す、図16( b−1)にワイヤボンディング601を接続した断面図である。 実施形態2に係るパワー半導体装置の製造工程を示す、図16( b−2)にワイヤボンディング601を接続した上面図である。 実施形態2に係るパワー半導体装置の製造工程を示す、図16( c−1)に冷却金属部207を実装した断面図である。 実施形態2に係るパワー半導体装置の製造工程を示す、図16( c−2)に冷却金属部207を実装した上面図である。 実施形態2に係るパワー半導体装置の製造工程を示す、図16( d−1)を樹脂封止した断面図である。 実施形態2に係るパワー半導体装置の製造工程を示す、図16( d−2) を樹脂封止した上面図である。
以下、図面を参照して、本発明に係るパワー半導体装置の実施の形態について説明する。なお、各図において同一要素については同一の符号を記し、重複する説明は省略する。本発明は以下の実施形態に限定されることなく、本発明の技術的な概念の中で種々の変形例や応用例をもその範囲に含むものである。
[実施形態1]
本実施形態1に係るパワー半導体装置100を図1から10を用いて説明する。
図1は、本実施形態1に係るパワー半導体装置100の外観正面図である。図1に示されるように、パワー半導体装置100は、高電位側端子201、低電位側端子202、交流出力端子203、正極センス端子204U及び204L、負極センス端子205U及び205L及び冷却金属部207を有する。それぞれの一部が、モールド材206によって樹脂封止されている。これにより、各部材間の絶縁性を確保している。
高電位側端子201、低電位側端子202、交流出力端子203、正極センス端子204、負極センス端子205は、モールド材206から突出しており、それぞれ外部装置と接続される。冷却金属部207は、表面にフィンを備える。これにより、冷却性能を向上することができる。
次に、パワー半導体100の積層構造について、図3、図8から図10を用いて説明する。
図3は、図2に示されたパワー半導体装置100から高電位側配線301及び低電位側配線302を取り除いた内部構造図である。図8は、図1に示されたパワー半導体装置100の一点鎖線A−A’を通る断面を矢印方向から見た断面図である。図9は、図1に示されたパワー半導体装置100の一点鎖線B−B’を通る断面を矢印方向から見た断面図である。図10は、図1に示されたパワー半導体装置100の一点鎖線C−C’を通る断面を矢印方向から見た断面図である。
図8、図9及び図10に示されるように、断面方向から見て上側の絶縁層306の表面には、高電位側配線301と、低電位側配線302が形成される。また、その逆側の表面には、冷却金属部207を熱的に接続するための半田接合用パターン307が形成される。半田接合用パターン307は、半田材602を介して、冷却金属部207と熱的に接続される。
図3及び図8に示されるように、断面方向から見て下側の絶縁層306の一方の表面には、交流出力配線303、正極センス配線304U(図3参照)、負極センス配線305U(図3参照)、高電位側端子接合用パターン308(図3参照)、低電位側端子接合用パターン309(図3参照)が形成される。他方の表面には、冷却金属部207を熱的に接続するための半田接合用パターン307が形成されている。半田接合用パターン307は、半田材602を介して、冷却金属部207と熱的に接続される。
図2は、図1に示されるパワー半導体装置100からモールド材206、冷却金属部207、絶縁層306、はんだ接合用パターン307、はんだ材602を取り除いた内部構造図である。
図2及び図3に示されるように、低電位側端子202は、半田材602を介して低電位側端子接合用パターン309および低電位側配線302と電気的に接続される。また、低電位側端子202は、バッテリーからの直流電圧を平滑化するキャパシタ(不図示)の低電位側と、ねじ止め、レーザー溶接、などによって電気的に接続される。
ここで、図5、図6及び図7を用いて、サブモジュール400の構造について説明する。
図5は、本実施形態に係るサブモジュール400の外観正面図である。図6は、図5に示されたサブモジュール400からサブモジュール内低電位側導体部403を取り除いた内部構造図である。図7は、図5に示されたサブモジュール400の一点鎖線D−D’を通る断面を矢印方向から見た断面図である。
パワー半導体素子500は、例えばMOSFETまたはIGBTが用いられる。パワー半導体装置100は、インバータ回路の上アームを構成する第1パワー半導体素子505と、インバータ回路の下アームを構成する第2パワー半導体素子506と、により構成される。図5ないし図7は、上アームを構成するサブモジュール400を示す。
図6に示されるように、第1パワー半導体素子505は、正極センス電極503と、負極センス電極504と、低電位側電極501と、高電位側電極502(パワー半導体素子500の裏面側)と、をそれぞれ備える。これらの電極は、IGBTの場合には、正極センス電極503がゲート電極、負極センス電極504がケルビンエミッタ電極、低電位側電極501がエミッタ電極、高電位側電極502がコレクタ電極に相当する。また、MOSFETの場合には、正極センス電極503がゲート電極、負極センス電極504がケルビンソース電極、低電位側電極501がソース電極、高電位側電極502がドレイン電極に相当する。
また、パワー半導体素子の種類によっては、負極センス電極504を持たず、低電位側電極501を負極センス電極として用いるパワー半導体素子もあり、本実施形態においても、そのような半導体素子を用いることができる。
図7に示されるように、サブモジュール内高電位側導体部404は、サブモジュール内絶縁層407と、サブモジュール内正極センス配線405と、サブモジュール内負極センス配線406を備える。
サブモジュール内絶縁層407は、高電位側導体部404の表面の、第1パワー半導体素子505が実装されていない領域に形成される。サブモジュール内絶縁層407は、高電位側導体部404と、サブモジュール内正極センス配線405およびサブモジュール内負極センス配線406を絶縁する。
サブモジュール内正極センス配線405と、サブモジュール内負極センス配線406は、サブモジュール内絶縁層407の表面に形成され、それぞれパワー半導体500に電気的な信号を伝達する。
なお本実施形態において、サブモジュール内絶縁層407は、T字型に形成されているが、必ずしもT字型である必要はなく、第1パワー半導体素子505の配置によって様々な形が想定される。
サブモジュール内高電位側導体部404には、半田材602を介して高電位側電極502が接続される。
低電位側電極501には、半田材602を介してサブモジュール内低電位側導体部403が電気的に接続される。正極センス電極503は、ワイヤボンディング601を介してサブモジュール内正極センス配線405と電気的に接続される。負極センス電極504は、ワイヤボンディング601を介してサブモジュール内負極センス配線406と電気的に接続される。
図9及び図10に示されるように、第1サブモジュール401のサブモジュール内低電位側導体部403Lは、半田材602を介して低電位側配線302と電気的に接続される。第1サブモジュール401のサブモジュール内高電位側導体部404Lは、半田材602を介して交流出力配線303と電気的に接続される。
図3は、図2に示されたパワー半導体装置100から高電位側配線301及び低電位側配線302を取り除いた内部構造図である。図4は、図3に示されたパワー半導体装置100から第1サブモジュール401及び第2サブモジュール402を取り除いた内部構造図である。
図3に示されるように、交流出力端子203は、半田材602を介して交流出力配線303と電気的に接続される。また、交流出力端子203は、モータと接続されるバスバー(不図示)と、ねじ止め、レーザー溶接、などによって電気的に接続される。
正極センス端子204Lは、ワイヤボンディング601を介して、サブモジュール内正極センス配線405Lと電気的に接続される。また、負極センス端子205Lは、ワイヤボンディング601を介して、サブモジュール内負極センス配線406Lと電気的に接続される。正極センス端子204L及び負極センス端子205Lは、制御基板(不図示)と電気的に接続され、パワー半導体素子500に制御信号を送る機能を有する。
図3及び図8に示されるように、正極センス端子204Uは、ワイヤボンディング601を介して、正極センス配線304Uと電気的に接続される。負極センス配線304Uは、半田材602を介して、信号中継導体701と電気的に接続される。負極センス端子205Uは、ワイヤボンディング601を介して、負極センス配線305Uと電気的に接続される。
図8に示されるように、負極センス配線305Uは、半田材602を介して、信号中継導体701と電気的に接続される。信号中継導体701は、半田材602を介して、サブモジュール内負極センス配線406Uと電気的に接続される。正極センス端子204U及び負極センス端子205Uは、制御基板(不図示)と電気的に接続され、パワー半導体素子500に制御信号を送る機能を有する。
図8に示されるように、第2サブモジュール402のサブモジュール内低電位側導体部403Uは、半田材602を介して交流出力配線303と電気的に接続される。第2サブモジュール402のサブモジュール内高電位側導体部404Uは、半田材602を介して高電位側配線301と電気的に接続される。
このように、第2サブモジュール402は、第1サブモジュール401と反転させた向きで半田材602を介して交流出力配線303と電気的に接続される。第2サブモジュール402を反転させて接続することによって、パワー半導体装置内部の電流経路が短くなり、インダクタンスを低減する効果が見込める。
ここで、モールド工程においては、パワー半導体装置100を金型で挟み込むため、端子の高さが揃っていない場合、樹脂漏れや位置ずれなどの問題が発生し、製造上に問題がある。
また、中継端子701を用いない場合、パワー半導体装置100を反転させ、ワイヤレスボンディングを行う必要があり、生産性が低下する虞がある。
これに対し、信号中継導体701を有することによって、高電位側端子201、低電位側端子202、交流出力端子203、正極センス端子204、負極センス端子205、のA−A’断面方向からみた高さおよび厚さを同一にすることができ、モールド工程時の生産性を確保することができる。
図8に示されるように、負極センス配線305Uは、半田材602を介して、信号中継導体701と電気的に接続される。信号中継導体701は、半田材602を介して、サブモジュール内負極センス配線406Uと電気的に接続される。これにより、負極センス配線305Uを基準にワイヤレスボンディングの高さを統一することができるため、生産性の低下を抑制することができる。
正極センス配線304Uに関しても、同様の接続で信号中継導体701を介してサブモジュール内正極センス配線405と接続されている。これにより、正極センス端子204Uと、負極センス端子205Uと、高電位側端子201と、低電位側端子202の端子の高さを全て揃えることができる。
したがって、本実施形態により、端子の高さを揃えることができ、モールド工程時の生産性を確保することができる。
[実施形態2]
本発明に係る実施形態2を図11及び図12を用いて説明する。
図11は、実施形態2に係るパワー半導体装置100の一点鎖線A−A’を通る断面を矢印方向から見た断面図である。図12は、実施形態2に係る、図1に示されたパワー半導体装置100の一点鎖線B−B’を通る断面を矢印方向から見た断面図である。
本実施形態では、図11及び図12に示されるように、パワー半導体素子500の電極面に対して直角方向からみた ワイヤボンディング601の上部に非積層部702を有する。これにより、モールド材206以外の部品をはんだ接合した後でもワイヤボンディング601を接合しやすくなる。よって、生産性を確保することができる。
図16に本実施形態に係るパワー半導体装置100の製造工程を示す。
図16(a−1)は製造工程を示す、第1サブモジュール401および第2サブモジュール402の断面図である。図16(a−2)は製造工程を示す、第1サブモジュール401および第2サブモジュール402の上面図である。図16(b−1)は製造工程を示す、交流出力側基板801および直流入力側基板802に第1サブモジュール401および第2サブモジュール402を搭載した断面図である。
図16(b−2)は製造工程を示す、交流出力側基板801および直流入力側基板802に第1サブモジュール401および第2サブモジュール402を搭載した上面図である。図16(c−1)は製造工程を示す、図16(b−1)にワイヤボンディング601を接続した断面図である。図16(c−2)は製造工程を示す、図16(b−2)にワイヤボンディング601を接続した上面図である。
直流入力側基板802が、交流出力側基板801より小さいことにより、非積層部702を有し、直流入力側基板802および交流出力側基板801にサブモジュールを同時に搭載した場合においても、ワイヤボンディング601を接続することが可能になる。
図16(d−1)は製造工程を示す、図16(c−1)に冷却金属部207を実装した断面図である。図16(d−2)は製造工程を示す、図16(c−2)に冷却金属部207を実装した上面図である。
図16(e−1)は製造工程を示す、図16(d−1)を樹脂封止した断面図である。図16(e−2)は製造工程を示す、図16(d−2)を樹脂封止した上面図である。
以上の製造工程により、直流入力側基板802および交流出力側基板801を片側ずつ搭載する通常の製造工程よりも工程を短縮することができ、更に片側ずつ搭載する際に発生する基板剃りを抑制することが可能になる。
[実施形態3]
本発明に係る第3の実施形態を図13及び図14を用いて説明する。
図13は、実施形態3に係る、図1に示されたパワー半導体装置100の一点鎖線A−A’を通る断面を矢印方向から見た断面図である。図14は、実施形態3に係る、図1に示されたパワー半導体装置100の一点鎖線B−B’を通る断面を矢印方向から見た断面図である。
本実施形態では、信号中継導体703が鉤型となっている。これにより、上下アームの形状を同一にしながら、ワイヤボンディング工程を短縮することができる。
図13および図14に示すように、負極センス端子205Uは、半田材602を介して、負極センス配線305Uと電気的に接続される。負極センス配線305Uは、半田材602を介して、鉤型の信号中継導体703と電気的に接続される。信号中継導体703は、半田材602を介して、サブモジュール内負極センス配線406Uおよび、固定用配線704と電気的に接続される。
正極センス端子205Uは、半田材602を介して、正極センス配線305Uと電気的に接続される。正極センス配線305Uは、半田材602を介して、信号中継導体703と電気的に接続される。鉤型の信号中継導体703は、半田材602を介して、サブモジュール内負極センス配線406Uおよび、固定用配線704と電気的に接続される。
不図示ではあるが、同様に、負極センス端子205Lは、半田材602を介して、負極センス配線305Lと電気的に接続される。負極センス配線305Lは、半田材602を介して、信号中継導体703と電気的に接続される。信号中継導体703は、半田材602を介して、サブモジュール内負極センス配線406Lおよび、固定用配線704と電気的に接続される。
図14に示されるように、正極センス端子204Lは、半田材602を介して、正極センス配線304Lと電気的に接続される。正極センス配線304Lは、半田材602を介して、鉤型の信号中継導体703と電気的に接続される。鉤型の信号中継導体703は、半田材602を介して、サブモジュール内正極センス配線406Lおよび、固定用配線704と電気的に接続される。
信号中継導体703を用いることにより、正極センス端子204U、負極センス端子205U、高電位側端子201、及び低電位側端子202の端子の高さを全て揃えることができる。正極センス端子204Lと、負極センス端子205Lと、交流出力端子203の端子の高さを全て揃えることができる。信号中継導体703を用いることによって、上下アームの形状を同一にしながら、ワイヤボンディング工程を短縮することができる。したがって、生産性が向上する。
[実施形態4]
図15は、実施形態4に係る、図1に示されたパワー半導体装置100の一点鎖線A−A’を通る断面を矢印方向から見た断面図である。実施形態4は、実施形態1と信号中継導体701を除いて同等の接続を有する。
図15に示されるように、実施形態1の信号中継導体701の代わりに、信号中継ワイヤ705を有する。信号中継ワイヤ705は、例えば超音波接合により負極センス配線305Uおよび、サブモジュール内負極センス配線406Uと電気的に接続される。
信号中継ワイヤ705は、超音波接合により正極センス配線304Uおよび、サブモジュール内正極センス配線405Uと電気的に接続される。信号中継ワイヤ705を用いることによって、実施形態1の信号中継導体701の接続に用いている半田材602を用いずに電気的に接続することができ、半田材未接合による歩留り低下を防ぐことができる。
上述の実施形態は本発明の好適な実施の一例ではあるが、その範囲を限定するものではなく 本発明の要旨を逸脱しない範囲で変更することができる。
100…パワー半導体装置、201…高電位側端子、202…低電位側端子、203…交流出力端子、204…正極センス端子、205…負極センス端子、206…モールド材、207…冷却金属部、301…高電位側配線、302…低電位側配線、303…交流出力配線、304…正極センス配線、305…負極センス配線、306…絶縁層、307…半田接合用パターン、308…高電位側端子接合用パターン、309…低電位側端子接合用パターン、400…サブモジュール、401…第1サブモジュール、402…第2サブモジュール、403…サブモジュール内低電位側導体部、404…サブモジュール内高電位側導体部、405…サブモジュール内正極センス配線、406…サブモジュール内負極センス配線、407…サブモジュール内絶縁層、
500…パワー半導体素子、501…低電位側電極、502…高電位側電極、503…正極センス電極、504…負極センス電極、505…第1パワー半導体素子、506…第2パワー半導体素子、601…ワイヤボンディング、602…半田材、701…信号中継導体、702…非積層部、703…信号中継導体、704…固定用配線、705…信号中継ワイヤ、801…交流出力側基板、802…直流入力側基板、U…上アーム、L…下アーム

Claims (5)

  1. 第1パワー半導体素子を有する第1サブモジュールと、
    第2パワー半導体素子を有する第2サブモジュールと、
    正極側導体部及び負極側導体部と、
    前記第1サブモジュールを挟んで前記負極側導体部と対向する負極側対向部及び前記第2サブモジュールを挟んで前記正極側導体部と対向する正極側対向部を形成する中間基板と、
    前記第1パワー半導体素子又は前記第2パワー半導体素子を制御するため信号を伝達する複数の信号端子と、を備え、
    前記第2サブモジュールは、前記第2パワー半導体素子の電極面と前記第1パワー半導体素子の電極面の向きが反転するように配置され、
    前記第2サブモジュールの高さ方向であって当該第2サブモジュールの一部と前記中間基板に挟まれた空間には信号中継導体部が配置され、
    前記中間基板は、前記信号中継導体部と接続されかつ前記信号端子と電気的に接続される配線を有するパワー半導体装置。
  2. 請求項1に記載されたパワー半導体装置であって、
    前記中間基板に設けられる配線と前記信号端子を接続するボンディングワイヤを備え、
    前記中間基板は、前記第1サブモジュールと前記第2サブモジュールを挟む第1中間基板と第2中間基板とにより構成され、
    前記第2パワー半導体素子の電極面の直角方向から見た場合、
    前記第1中間基板は、前記第2中間基板とは重ならない非積層部を有し、
    前記配線とボンディングワイヤとの接続部が、前記非積層部に設けられるパワー半導体装置。
  3. 請求項1又は2に記載されたパワー半導体装置であって、
    前記第2サブモジュールの高さ方向であって当該第2サブモジュールの一部と前記中間基板に挟まれた空間に前記信号中継導体が配置され、
    前記中間基板は、前記信号中継導体と接続されかつ前記信号端子と電気的に接続される配線を有するパワー半導体装置。
  4. 請求項1に記載されたパワー半導体装置であって、
    前記第2サブモジュールの高さ方向であって当該第2サブモジュールの一部と前記中間基板に挟まれた空間には信号中継ワイヤが配置され、
    前記中間基板は、前記信号中継ワイヤと接続されかつ前記信号端子と電気的に接続される配線を有するパワー半導体装置。
  5. 第1パワー半導体素子を有する第1サブモジュールと、
    第2パワー半導体素子を有する第2サブモジュールと、
    正極側導体部及び負極側導体部と、
    前記第1サブモジュールと前記第2サブモジュールを挟む第1中間基板と第2中間基板と、
    前記第1パワー半導体素子又は前記第2パワー半導体素子を制御するため信号を伝達する複数の信号端子と、を備えるパワー半導体装置の製造方法であって、
    前記第1サブモジュールと前記第2サブモジュールを、前記第2パワー半導体素子の電極面と前記第1パワー半導体素子の電極面の向きが反転するように半田材を介して前記第1中間基板に並べて配置する第1工程と、
    前記第1中間基板が配置された側とは反対側であって、前記第1サブモジュールと前記第2サブモジュールに半田材を介して前記第2中間基板を、当該第2中間基板と前記第1中間基板とは重ならない非積層部を設けるように配置する第2工程と、
    前記半田材を溶融して前記第1サブモジュールと前記第2サブモジュールと前記第1中間基板と前記第2中間基板を接合する第3工程と、
    ボンディングワイヤを介して、前記非積層部に設けられた配線と複数の信号端子を接続する第4工程と、を備えるパワー半導体装置の製造方法。
JP2019062196A 2019-03-28 2019-03-28 パワー半導体装置 Active JP7240221B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019062196A JP7240221B2 (ja) 2019-03-28 2019-03-28 パワー半導体装置
CN202080019736.7A CN113614917A (zh) 2019-03-28 2020-01-30 功率半导体装置
DE112020000532.1T DE112020000532T5 (de) 2019-03-28 2020-01-30 Leistungshalbleitervorrichtung
PCT/JP2020/003314 WO2020195140A1 (ja) 2019-03-28 2020-01-30 パワー半導体装置
US17/439,048 US11894348B2 (en) 2019-03-28 2020-01-30 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019062196A JP7240221B2 (ja) 2019-03-28 2019-03-28 パワー半導体装置

Publications (2)

Publication Number Publication Date
JP2020161752A true JP2020161752A (ja) 2020-10-01
JP7240221B2 JP7240221B2 (ja) 2023-03-15

Family

ID=72610002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019062196A Active JP7240221B2 (ja) 2019-03-28 2019-03-28 パワー半導体装置

Country Status (5)

Country Link
US (1) US11894348B2 (ja)
JP (1) JP7240221B2 (ja)
CN (1) CN113614917A (ja)
DE (1) DE112020000532T5 (ja)
WO (1) WO2020195140A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066895A (ja) * 2004-07-29 2006-03-09 Yamaha Motor Co Ltd パワーモジュールおよびこれを用いた電動輸送機器
JP2013115167A (ja) * 2011-11-28 2013-06-10 Toyota Motor Corp 半導体装置
WO2017168992A1 (ja) * 2016-03-30 2017-10-05 日立オートモティブシステムズ株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022355A1 (en) 2004-07-29 2006-02-02 Takayuki Murai Power module and electric transportation apparatus incorporating the same
JP5953152B2 (ja) 2012-07-20 2016-07-20 日立オートモティブシステムズ株式会社 パワー半導体モジュール及びそれを用いた電力変換装置
JP5975180B2 (ja) * 2013-10-03 2016-08-23 富士電機株式会社 半導体モジュール
JP2017183430A (ja) 2016-03-29 2017-10-05 アイシン・エィ・ダブリュ株式会社 スイッチング素子ユニット
KR101786343B1 (ko) * 2016-05-04 2017-10-18 현대자동차주식회사 양면냉각형 파워모듈

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066895A (ja) * 2004-07-29 2006-03-09 Yamaha Motor Co Ltd パワーモジュールおよびこれを用いた電動輸送機器
JP2013115167A (ja) * 2011-11-28 2013-06-10 Toyota Motor Corp 半導体装置
WO2017168992A1 (ja) * 2016-03-30 2017-10-05 日立オートモティブシステムズ株式会社 半導体装置

Also Published As

Publication number Publication date
DE112020000532T5 (de) 2021-10-07
WO2020195140A1 (ja) 2020-10-01
US20220157788A1 (en) 2022-05-19
JP7240221B2 (ja) 2023-03-15
CN113614917A (zh) 2021-11-05
US11894348B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
JP4973059B2 (ja) 半導体装置及び電力変換装置
US20140367736A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2014061211A1 (ja) 半導体装置
US10720383B2 (en) Semiconductor device configuring upper and lower arms including auxiliary terminals
US20210407875A1 (en) Semiconductor device
JP7124474B2 (ja) 半導体装置
JP2020136516A (ja) 半導体モジュールとそれを用いた電力変換装置
JP2007173703A (ja) 半導体装置
US11735557B2 (en) Power module of double-faced cooling
US11201099B2 (en) Semiconductor device and method of manufacturing the same
JP4910889B2 (ja) 半導体装置
US10950526B2 (en) Semiconductor device
JP2018046164A (ja) 半導体装置および半導体装置の製造方法
WO2020195140A1 (ja) パワー半導体装置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
US11302612B2 (en) Lead frame wiring structure and semiconductor module
JP2015018946A (ja) 基板回路の構造および製造方法
JP6873382B2 (ja) 半導体装置
JP2004048084A (ja) 半導体パワーモジュール
JP7278439B1 (ja) 半導体装置及びそれを用いた電力変換装置
JP6952824B2 (ja) パワーモジュール及びこれを用いた電力用半導体装置
WO2023276100A1 (ja) パワーモジュール
JP2010062492A (ja) 半導体装置
JP2023118480A (ja) 半導体装置及び車両
JP2023118481A (ja) 半導体装置及び車両

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190329

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200110

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230303

R150 Certificate of patent or registration of utility model

Ref document number: 7240221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150