JP2020155748A - リードフレーム - Google Patents
リードフレーム Download PDFInfo
- Publication number
- JP2020155748A JP2020155748A JP2019055685A JP2019055685A JP2020155748A JP 2020155748 A JP2020155748 A JP 2020155748A JP 2019055685 A JP2019055685 A JP 2019055685A JP 2019055685 A JP2019055685 A JP 2019055685A JP 2020155748 A JP2020155748 A JP 2020155748A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- lead frame
- silver
- plating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007747 plating Methods 0.000 claims abstract description 362
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 151
- 229910052709 silver Inorganic materials 0.000 claims abstract description 151
- 239000004332 silver Substances 0.000 claims abstract description 151
- 239000000463 material Substances 0.000 claims abstract description 88
- 239000013078 crystal Substances 0.000 claims abstract description 78
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052802 copper Inorganic materials 0.000 claims abstract description 35
- 239000010949 copper Substances 0.000 claims abstract description 35
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 110
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 64
- 229910052759 nickel Inorganic materials 0.000 claims description 55
- 229910052763 palladium Inorganic materials 0.000 claims description 32
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 25
- 229910052737 gold Inorganic materials 0.000 claims description 23
- 239000010931 gold Substances 0.000 claims description 23
- 229920005989 resin Polymers 0.000 abstract description 43
- 239000011347 resin Substances 0.000 abstract description 43
- 238000007789 sealing Methods 0.000 abstract description 23
- 239000010410 layer Substances 0.000 abstract 5
- 239000002344 surface layer Substances 0.000 abstract 2
- 239000002585 base Substances 0.000 description 108
- 229910052751 metal Inorganic materials 0.000 description 51
- 239000002184 metal Substances 0.000 description 51
- 239000004065 semiconductor Substances 0.000 description 47
- 230000000052 comparative effect Effects 0.000 description 34
- 229910000510 noble metal Inorganic materials 0.000 description 27
- 238000000034 method Methods 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 19
- 230000004888 barrier function Effects 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 18
- 229910045601 alloy Inorganic materials 0.000 description 16
- 239000000956 alloy Substances 0.000 description 16
- AFVFQIVMOAPDHO-UHFFFAOYSA-N Methanesulfonic acid Chemical compound CS(O)(=O)=O AFVFQIVMOAPDHO-UHFFFAOYSA-N 0.000 description 14
- 230000000694 effects Effects 0.000 description 12
- 238000009713 electroplating Methods 0.000 description 12
- 238000007788 roughening Methods 0.000 description 12
- 229910000881 Cu alloy Inorganic materials 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 238000011156 evaluation Methods 0.000 description 8
- 239000010970 precious metal Substances 0.000 description 8
- 229940098779 methanesulfonic acid Drugs 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 229910000923 precious metal alloy Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 2
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 2
- 239000004327 boric acid Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 2
- KERTUBUCQCSNJU-UHFFFAOYSA-L nickel(2+);disulfamate Chemical compound [Ni+2].NS([O-])(=O)=O.NS([O-])(=O)=O KERTUBUCQCSNJU-UHFFFAOYSA-L 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- JSYGRUBHOCKMGQ-UHFFFAOYSA-N dichloramine Chemical compound ClNCl JSYGRUBHOCKMGQ-UHFFFAOYSA-N 0.000 description 1
- 238000001887 electron backscatter diffraction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Chemical group 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
- H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48105—Connecting bonding areas at different heights
- H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/81439—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85439—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
Description
この問題に対しては、リードフレーム基材の表面をマイクロエッチング処理によって凹凸を形成した粗化状態とすることで物理的なアンカー効果を生み出し、封止樹脂との密着性を向上させる手法が知られている。
しかし、リードフレームの製造において多く用いられているリードフレーム基材は、ケイ素を含む銅合金からなり、マイクロエッチング処理によってスマットと呼ばれる不純物残渣が発生する。このため、銅合金からなるリードフレーム基材の表面をマイクロエッチング処理によって凹凸を形成した粗化状態とする手法は使用できない。
その一方で、近年、半導体パッケージは小型化、低コスト化のため、軽薄短小での高密度実装が求められている。小型化のためには、めっき層の厚さをより薄くすることが求められており、貴金属または貴金属合金からなるめっき層の厚さに関しては、低コスト化の観点からもより一層薄くすることが求められている。
しかし、貴金属または貴金属合金からなるめっき層が薄くなると樹脂との密着性が悪化し易い。
また、樹脂との密着性を向上させるための他の方策として、リードフレーム基材の表面に平滑な貴金属めっき層を形成後、貴金属めっき層の表面を粗化することも考えられるが、貴金属めっき層の表面を、樹脂との密着性を向上できる凹凸形状を有する粗化面となるように形成するには、粗化面を形成する前の平滑な貴金属めっき層を厚く形成する必要があるため、貴金属めっき層のコストが増大し、生産性が低下してしまう。
しかも、平滑なめっき層を形成後、表面を粗化するのでは、粗化する際に除去されるめっき金属が無駄となってしまう。
本件発明者は、表面の粗化面を形成するためのコストや作業時間を低減して、生産性を向上させながら、封止樹脂との密着性を向上させ、且つ、めっき層全体の厚さを薄くするためには、リードフレーム基材に対し、表面が粗化された下地めっき層を設けずに、表面が粗化された銀めっき層を、平滑な銀めっき層の表面を粗化することなく形成するか、下地めっき層を平滑に形成し、その上に表面が粗化された銀めっき層を、平滑な銀めっき層の表面を粗化することなく形成することが必要であると考えた。
そして、本件発明者は、試行錯誤の過程において、銅系材料からなるリードフレーム基材の上面、側面、下面のうち、上面と側面に、平滑な銀めっき層の表面を粗化することなく表面が粗化された銀めっき層として、針状の突起群を有する粗化銀めっき層を最表層のめっき層として備えたリードフレームを導出した。
なお、本願において、粗化銀めっき層が有する針状の突起群とは、表面積比(ここでは、平滑な面の表面積に対する、粗化銀めっき層の表面積の比率)が1.30以上6.00以下となる複数の針状の突起の集合体をいう。
粗化銀めっき層を、このような表面積比となる針状の突起群を有する形態に形成すると、封止樹脂が個々の針状の突起の根元にまで流入し易くなり、封止樹脂が硬化したときに接触面積の増加や凹凸形状による物理的なアンカー効果を発揮し得ることが判明した。
本発明のリードフレームのように、粗化銀めっき層が、1.30以上6.00以下となる表面積比(ここでは、平滑な面の表面積に対する粗化銀めっき層の表面積の比率)の針状の突起群を有していれば、封止樹脂が個々の針状の突起の根元にまで流入し易くなる。このため、封止樹脂が硬化したときに接触面積の増加や凹凸形状による物理的なアンカー効果を発揮し、良好な密着性を得ることができる。なお、針状の突起群における個々の針状の突起の伸びる方向は一様では無く、上方向や斜め方向は勿論のこと、曲がった針の形状も含まれる。針状の突起群における個々の針状の突起が放射線状にランダムに伸びた形態であると、より一層の封止樹脂へのアンカー効果を高めることができる。
また、本発明のリードフレームのようにすれば、上面側における半導体素子を搭載する半導体素子搭載部や、半導体素子と直接的に又はワイヤーを介して電気的な接続を行う内部接続用端子部においては、粗化銀めっき層の針状の突起群により、半田やペースト等の接続部材との接触面積が増加することで水分の浸入を防止できるとともに、熱膨張によるひずみが抑制され、接続部材とめっき被膜間の層間剥離が抑制される。
また、本発明のリードフレームのようにすれば、結晶方位<001>、<111>、<101>の比率のうち結晶方位<101>の比率が最も高い結晶構造を有する、針状の突起群を有する粗化銀めっき層により、封止樹脂との密着性を格段に向上させることができる結果、高温環境下における、リードフレーム基材の材料をなす銅の拡散を抑制するためのバリアめっき層を下地めっき層として形成する必要がある場合は、下地の銅の拡散を抑制する厚さまで、バリアめっき層を薄く平滑に形成すれば足り、表面が粗化されたバリアめっき層の形成は不要となる。
また、結晶方位<001>、<111>、<101>の夫々の比率のうち結晶方位<101>の比率が最も高い結晶構造を有する、針状の突起群を有する粗化銀めっき層は、後述の条件での銀めっきにより、平滑な銀めっき層の表面を粗化することなく形成できる。
このため、本発明のリードフレームのようにすれば、樹脂との密着性を向上させるための粗化面の形成コストを最小化でき、且つ、めっき層全体の厚さを最小化することが可能となる。
粗化銀めっき層の平均結晶粒径が、0.28μm以上であると、銀めっきの結晶が高さ方向に成長したときの結晶同士の間隔が広くなり、1.30以上6.00以下の表面積比(ここでは、平滑な面の表面積に対する粗化銀めっき層の表面積の比率)が得られない。
粗化銀めっき層の平均結晶粒径が、0.28μmより小さければ、銀めっきの結晶が高さ方向に成長したときの結晶同士の間隔が狭くなり、1.30以上6.00以下の表面積比(ここでは、平滑な面の表面積に対する粗化銀めっき層の表面積の比率)が得られる。なお、より好ましくは、粗化銀めっき層の平均結晶粒径は、0.15μm以上0.25μm以下であるのがよい。
本発明のリードフレームにおける粗化銀めっき層が有する針状の突起群の形状は、その下地の表面形態に何ら影響されずに粗化銀めっき層のみで形成されたものであることが好ましいが、下地の表面状態は平滑であっても粗化されていてもよい。生産性等のコストを考慮すれば、下地はリードフレーム基材の表面に活性化処理を施すのみで、その上に粗化銀めっき層を形成するのが好ましい。高温環境下における、下地のリードフレーム基材の材料をなす銅の拡散の影響を考慮する場合は、リードフレーム基材と粗化銀めっき層との間に、平滑な下地めっき層をバリアめっき層として設けるのがよい。この場合、下地の銅の拡散を抑制する厚さまで、めっき層を薄く平滑に形成すれば足りるため、薄い下地めっき層が好ましい。
下地にバリアめっき層として、例えばニッケルめっき層を設ける場合には、リードフレーム基材の上面と側面に備わる、ニッケルめっき層の厚さは、0.3μm以上3.0μm以下であることが好ましい。詳しくは、リードフレーム基材の上面及び側面の表面にニッケルめっき層を0.3μm以上3.0μm以下、好ましくは1.0μm形成し、その上に針状の突起群を表面に持つ粗化銀めっき層を0.2μm以上3.0μm以下、好ましくは0.5μm積層するのがよい。
下地のニッケルめっき層と、粗化銀めっき層との間に、例えばパラジウムめっき層を設ける場合には、パラジウムめっき層の厚さは、0.005μm以上0.1μm以下であることが好ましい。詳しくは、リードフレーム基材の上面及び側面の表面に形成されたニッケルめっき層の上にパラジウムめっき層を0.005μm以上0.1μm以下、好ましくは0.01μm形成するのがよい。
下地のニッケルめっき層及びパラジウムめっき層と、粗化銀めっき層との間に、例えば金めっき層を設ける場合には、金めっき層の厚さは、0.0005μm以上0.01μm以下であることが好ましい。詳しくは、リードフレーム基材の上面及び側面の表面に形成されたニッケルめっき層及びパラジウムめっき層の上に金めっき層を0.0005μm以上0.01μm以下、好ましくは0.001μm形成するのがよい。
図1は本発明の第1実施形態に係るリードフレームの一例を示す図で、(a)は上面図、(b)は下面図、(c)は(a)のA−A断面を模式的に示した説明図である。図2は本発明の第1実施形態に係る多列配列されたリードフレームの一例を示す平面図である。図3は本発明の第1実施形態に係る半導体素子実装用のリードフレームの製造手順の一例を示す説明図である。図4は本発明の第1実施形態に係る半導体素子実装用のリードフレームを用いた半導体パッケージの製造手順の一例を示す説明図である。
粗化銀めっき層11は、1.30以上6.00以下の表面積比(ここでは、平滑な面の表面積に対する粗化銀めっき層の表面積の比率)となる針状の突起群を有している。
また、粗化銀めっき層11は、結晶方位<001>、<111>、<101>の夫々の比率のうち結晶方位<101>の比率が最も高い結晶構造を有している。
粗化銀めっき層11の平均結晶粒径は、0.28μmより小さい大きさを有している。
なお、本実施形態の変形例として、銅系材料からなるリードフレーム基材10と粗化銀めっき層11との間に、高温下での銅の拡散を阻止するバリアめっき層として機能する下地めっき層を備えていてもよい。その場合の下地めっき層は、ニッケルめっき、ニッケル/パラジウムめっき、ニッケル/パラジウム/金めっき、のいずれかからなるめっき層で構成することができる。その場合、粗化銀めっき層11は、0.2μm以上3.0μm以下の厚さに形成するのがよい。
詳しくは、例えば、半導体素子との電気的接続を半田で行う場合の銅の拡散を阻止するバリアめっき層として機能する下地めっき層を、ニッケル/パラジウムめっきからなるめっき層、または、ニッケル/パラジウム/金めっきからなるめっき層で構成する場合は、粗化銀めっき層11は、0.2μm以上3.0μm以下の厚さに形成するのがよい。
また、本実施形態のリードフレーム1は、リードフレーム基材10の下面に、ニッケル、パラジウム、金の順に積層された外部接続用めっき層13を備えている。
また、本実施形態のリードフレーム1は、図2に示すように個々のリードフレーム1が多列配列されている。
まず、リードフレーム基材として、銅系材料からなる金属板10を準備する(図3(a)参照)。
次に、金属板10の両面にレジスト層R1を形成する(図3(b)参照)。
次に、金属板10の上面側の第1のレジスト層R1の全領域を露光・現像するとともに、金属板10の下面側の第1のレジスト層R1を外部接続用端子部10bに対応した所定形状が描画されたガラスマスクを用いて露光・現像し、金属板10の上面側の全領域を覆うとともに、金属板10の下面側の外部接続用端子部10bに対応した部位が開口した第1のめっき用レジストマスク31−1を形成する(図3(c)参照)。
次に、第1のめっき用レジストマスク31−1を用いて、金属板10の下面における外部接続用端子部10bに対応した部位に、例えば、厚さ0.3〜3μmのニッケルめっき層、厚さ0.005〜0.1μmのパラジウムめっき層、厚さ0.0005〜0.1μmの金めっき層を順に積層し、外部接続用めっき層13を形成する(図3(d)参照)。
次に、第1のめっき用レジストマスク31−1を除去し(図3(e)参照)、金属板10の上面に早い剥離性を有する第2のレジスト層R2を形成し、金属板10の下面に剥離時間が5分程度の遅い剥製性を有する第2のレジスト層R2’を形成する(図3(f)参照)。
次に、所定のリードフレーム形状が描画されたガラスマスクを用いて露光・現像し、エッチング用レジストマスク32、32’を形成する(図3(g)参照)。
次に、両面にエッチング加工を施し、所定のリードフレーム形状を形成する(図3(h)参照)。
次に、金属板10の上面側のエッチング用レジストマスク32を除去し、金属板10の下面側のエッチング用レジストマスク32’は除去せずに残し(図3(i)参照)、第2のめっき用レジストマスクとして用いて、金属板10の上面と側面に、針状の突起群を有する粗化銀めっき層11を最表層のめっき層として形成する(図3(j)参照)。
次に、金属板10の下面側のレジストマスク32’を除去する(図3(k)参照)。
これにより、本実施形態のリードフレーム1が完成する。
銀濃度が1.0g/L未満であると、十分な粗化銀めっき被膜を形成することができないので好ましくない。銀濃度が10g/Lよりも高いと、形成される粗化銀めっき被膜が平滑表面となってしまい、銀の針状結晶を得ることができないので好ましくない。
さらに、半導体素子との接合性を向上させるために金または金を含有する合金のめっき層を粗化銀めっき層11の下に形成してもよい。
また、半導体素子との電気的接続を半田で行う場合の銅の拡散を阻止するバリアとして機能する下地めっき層として下地めっき層をニッケル/パラジウムめっきからなるめっき層、または、ニッケル/パラジウム/金めっきからなるめっき層を設ける場合は、粗化銀めっき層11の厚さは、0.2μm以上3.0μm以下とするのがよい。
まず、図3に示した製造手順によって製造された、本実施形態のリードフレーム1を準備する(図4(a)参照)。
次に、リードフレーム1の上面の内部接続用端子部10aの上に、半田14を印刷し、その上に半導体素子20を搭載し、固定することで、半導体素子20の電極とリードフレーム1の内部接続用端子部10aとを電気的に接続する(図4(b)参照)。
次に、モールド金型を用いて、リードフレーム1の下面の外部接続用端子部10b以外の空間領域を封止樹脂15で封止する(図4(c)参照)。
最後に、多列配列された半導体パッケージを、ダイシングやプレス等で個片化する(図4(d)参照)。
これにより、本実施形態のリードフレーム1を用いた半導体パッケージ2が得られる(図4(e)参照)。
図5は本発明の第2実施形態に係るリードフレームの一例を示す図で、(a)は上面図、(b)は下面図、(c)は(a)のB−B断面を模式的に示した説明図である。図6は本発明の第2実施形態に係る多列配列されたリードフレームの一例を示す平面図である。図7は本発明の第2実施形態に係る半導体素子実装用のリードフレームの製造手順の一例を示す説明図である。図8は本発明の第2実施形態に係る半導体素子実装用のリードフレームを用いた半導体パッケージの製造手順の一例を示す説明図である。
粗化銀めっき層11は、1.30以上6.00以下の表面積比(ここでは、平滑な面の表面積に対する粗化銀めっき層の表面積の比率)となる針状の突起群を有している。
また、粗化銀めっき層11は、結晶方位<001>、<111>、<101>の夫々の比率のうち結晶方位<101>の比率が最も高い結晶構造を有している。
粗化銀めっき層11の平均結晶粒径は、0.28μmより小さい大きさを有している。
なお、本実施形態の変形例として、銅系材料からなるリードフレーム基材10と粗化銀めっき層11との間に、高温下での銅の拡散を阻止するバリアめっき層として機能する下地めっき層を備えていてもよい。その場合の下地めっき層は、ニッケルめっき、ニッケル/パラジウムめっき、ニッケル/パラジウム/金めっき、のいずれかからなるめっき層で構成することができる。その場合、粗化銀めっき層11は、0.2μm以上3.0μm以下の厚さに形成するのがよい。
詳しくは、例えば、半導体素子との電気的接続をワイヤボンディング方式で行う場合の銅の拡散を阻止するバリアめっき層として機能する下地めっき層を、ニッケルめっきからなるめっき層で構成する場合は、粗化銀めっき層11は、0.2μm以上3.0μm以下の厚さに形成するのがよい。
また、例えば、半導体素子との電気的接続をワイヤボンディング方式で行う場合の銅の拡散を阻止するバリアめっき層として機能する下地めっき層を、ニッケル/パラジウムめっきからなるめっき層で構成する場合は、粗化銀めっき層11は、0.2μm以上3.0μm以下の厚さに形成するのがよい。
また、本実施形態のリードフレーム1’は、リードフレーム基材10の下面に、ニッケル、パラジウム、金の順に積層された外部接続用めっき層13を備えている。
また、本実施形態のリードフレーム1’は、図6に示すように個々のリードフレーム1’が多列配列されている。
本実施形態のリードフレーム1’の製造工程は、図3に示した第1実施形態のリードフレーム1の製造工程と略同様であり、最表層のめっき層として針状の突起群を有する粗化銀めっき層11の形成手順も第1実施形態のリードフレーム1におけるものと略同様である(図7(a)〜図7(k)参照)。
また、半導体素子との電気的接続をワイヤボンディング方式で行う場合の銅の拡散を阻止するバリアとして機能する下地めっき層として、ニッケルめっき層を設ける場合には、粗化銀めっき層11の厚さは、0.2μm以上3.0μm以下とするのがよい。
また、半導体素子との電気的接続をワイヤボンディング方式で行う場合の銅の拡散を阻止するバリアとして機能する下地めっき層として、ニッケル/パラジウムめっきからなるめっき層を設ける場合は、粗化銀めっき層11の厚さは、0.2μm以上3.0μm以下とするのがよい。
まず、図7に示した製造手順によって製造された、本実施形態のリードフレーム1’を準備する(図8(a)参照)。
次に、リードフレーム1’の上面のパッド部10cの上に、ダイボンド16を介して半導体素子20を搭載し、固定するとともに、半導体素子20の電極とリードフレーム1’の内部接続用端子部10aとをボンディングワイヤ17を介して電気的に接続する(図8(b)参照)。
次に、モールド金型を用いて、リードフレーム1’の下面の外部接続用端子部10b以外の空間領域を封止樹脂15で封止する(図8(c)参照)。
最後に、多列配列された半導体パッケージを、ダイシングやプレス等で個片化する(図8(d)参照)。
これにより、本実施形態のリードフレーム1’を用いた半導体パッケージ2’が得られる(図8(e)参照)。
実施例1のリードフレームは、下地めっき無しでリードフレーム基材10を下地として、リードフレーム基材10の上面と側面に粗化銀めっき層11を形成したリードフレームの一例である。
実施例1では、リードフレーム基材10として、厚さ0.2mm、幅180mmの帯状銅材を準備し(図3(a)参照)、この銅材の両面に、厚さ25μmの第1のレジスト層R1を形成し(図3(b)参照)、金属板10の上面側の第1のレジスト層R1の全領域を露光・現像するとともに、金属板10の下面側の第1のレジスト層R1を外部接続用端子部10bに対応した所定形状が描画されたガラスマスクを用いて露光・現像し、金属板10の上面側の全領域を覆うとともに、金属板10の下面側の外部接続用端子部10bに対応した部位が開口した第1のめっき用レジストマスク31−1を形成した(図3(c)参照)。
次に、第1のめっき用レジストマスク31−1を用いて、金属板10の下面における外部接続用端子部10bに対応した部位に、厚さ1.0μmのニッケルめっき層、厚さ0.01μmのパラジウムめっき層、厚さ0.001μmの金めっき層を順に積層し、外部接続用めっき層13を形成した(図3(d)参照)。
次に、第1のめっき用レジストマスク31−1を除去し(図3(e)参照)、金属板10の上面に剥離時間が1分程度の早い剥離性を有する第2のレジスト層R2を形成し、金属板10の下面に剥離時間が5分程度の遅い剥離性を有する第2のレジスト層R2’を形成した(図3(f)参照)。
次に、所定のリードフレーム形状が描画されたガラスマスクを用いて露光・現像し、エッチング用レジストマスク32、32’を形成した(図3(g)参照)。
次に、両面にエッチング加工を施し、所定のリードフレーム形状を形成した(図3(h)参照)。
次に、剥離液槽に1分程度浸漬し、金属板10の上面側のエッチング用レジストマスク32を除去し、金属板10の下面側のエッチング用レジストマスク32’は除去せずに残した(図3(i)参照)。
メタンスルホン酸系銀めっき液からなる、銀濃度3.5g/Lの銀めっき浴を用いて、温度60℃、電流密度5A/dm2で45秒間めっきを行い、針状の突起群を有し、表面積比(ここでは、平滑な面の表面積に対する粗化銀めっき層の表面積の比率)、結晶方位<001>、<111>、<101>の比率、結晶粒径(平均値)が表1に示す値となる、厚さが約1.5μmの粗化銀めっき層11を形成した(図3(j)参照)。
次に、剥離液槽に4分程度浸漬し、金属板10の下面側のレジストマスク32’を除去する(図3(k)参照)ことで、実施例1のリードフレーム1を得た。
実施例2のリードフレームは、半導体素子との電気的接続をワイヤボンディング(金ワイヤー又は銅ワイヤー)方式で行う場合に、下地のバリアめっき層として、リードフレーム基材10の上面と側面にニッケルめっき層を施して、リードフレーム基材10に存在する銅の熱拡散を防止する構造のリードフレームの一例である。
実施例2では、金属板10の上面側のエッチング用レジストマスク32の除去(図7(i)参照)、金属板10の上面と側面に対する電気めっきの前処理までは実施例1と略同様に行った。その後の電気めっき処理に際し、まず、スルファミン酸ニッケルと塩化ニッケル、ホウ酸からなるニッケルめっき浴を用いて、電流密度2A/dm2で1分30秒間めっきを行い、厚さが約1.0μmの平滑な下地としてのニッケルめっき層を形成した。次に、メタンスルホン酸系銀めっき液からなる、銀濃度3.5g/Lの銀めっき浴を用いて、温度60℃、電流密度5A/dm2で15秒間めっきを行い、針状の突起群を有し、表面積比(ここでは、平滑な面の表面積に対する粗化銀めっき層の表面積の比率)、結晶方位<001>、<111>、<101>の比率、結晶粒径(平均値)が表1に示す値となる、厚さが約0.5μmの粗化銀めっき層11を形成した。その後、実施例1と略同様に金属板10の下面側のレジストマスク32’を除去し(図7(k)参照)、実施例2のリードフレーム1’を得た。
実施例3のリードフレームは、実施例2のリードフレームと同様、半導体素子との電気的接続をワイヤボンディング(金ワイヤー又は銅ワイヤー)方式で行う場合に、下地のバリアめっき層として、リードフレーム基材10の上面と側面にニッケルめっき層とパラジウムめっき層を積層して、リードフレーム基材10に存在する銅の熱拡散を防止する構造のリードフレームの一例である。
実施例3では、金属板10の上面と側面に対する電気めっき処理におけるニッケルめっき層の形成までは、実施例2と略同様に行った。次に、ジクロロアミン系パラジウムめっき液からなるパラジウムめっき浴を用いて、電流密度2A/dm2で10秒間めっきを行い、厚さが約0.01μmの平滑な下地としてのパラジウムめっき層を形成した。次に、メタンスルホン酸系銀めっき液からなる、銀濃度3.5g/Lの銀めっき浴を用いて、温度60℃、電流密度5A/dm2で15秒間めっきを行い、針状の突起群を有し、表面積比(ここでは、平滑な面の表面積に対する粗化銀めっき層の表面積の比率)、結晶方位<001>、<111>、<101>の比率、結晶粒径(平均値)が表1に示す値となる、厚さが約0.6μmの粗化銀めっき層11を形成した。その後、実施例1と略同様に金属板10の下面側のレジストマスク32’を除去し(図7(k)参照)、実施例3のリードフレーム1’を得た。
実施例4のリードフレームは、半導体素子との電気的接続を半田にて行う場合に、下地のバリアめっきとして、リードフレーム基材10の上面と側面に銀めっき層を施すことにより、半田への銀拡散をし易くした構造のリードフレームの一例である。
実施例4では、金属板10の上面側のエッチング用レジストマスク32の除去(図3(i)参照)、金属板10の上面と側面に対する電気めっきの前処理までは実施例1と略同様に行った。その後の電気めっき処理に際し、シアン系銀めっき液からなる銀めっき浴を用いて、電流密度3A/dm2で60秒間めっきを行い、厚さが約1.1μmの平滑な下地としての銀めっき層を形成した。次に、メタンスルホン酸系銀めっき液からなる、銀濃度3.5g/Lの銀めっき浴を用いて、温度60℃、電流密度5A/dm2で15秒間めっきを行い、針状の突起群を有し、表面積比(ここでは、平滑な面の表面積に対する粗化銀めっき層の表面積の比率)、結晶方位<001>、<111>、<101>の比率、結晶粒径(平均値)が表1に示す値となる、厚さが約0.6μmの粗化銀めっき層11を形成した。その後、実施例1と略同様に金属板10の下面側のレジストマスク32’を除去し(図3(k)参照)、実施例4のリードフレーム1を得た。
実施例5のリードフレームは、実施例4のリードフレームと同様、半導体素子との電気的接続を半田にて行う場合に、下地のバリアめっきとして、リードフレーム基材10の上面と側面にニッケルめっき層とパラジウムめっき層と金めっき層とを積層して、リードフレーム基材10に存在する銅の拡散を防止する構造のリードフレームの一例である。
実施例5では、金属板10の上面と側面に対する電気めっき処理におけるパラジウムめっき層の形成までは、実施例3と略同様に行った。次に、シアン系金めっき液からなる金めっき浴を用いて、電流密度2A/dm2で10秒間めっきを行い、厚さが約0.001μmの平滑な下地としての金めっき層を形成した。次に、メタンスルホン酸系銀めっき液からなる、銀濃度3.5g/Lの銀めっき浴を用いて、温度60℃、電流密度5A/dm2で15秒間めっきを行い、針状の突起群を有し、表面積比(ここでは、平滑な面の表面積に対する粗化銀めっき層の表面積の比率)、結晶方位<001>、<111>、<101>の比率、結晶粒径(平均値)が表1に示す値となる、厚さが約0.5μmの粗化銀めっき層11を形成した。その後、実施例1と略同様に金属板10の下面側のレジストマスク32’を除去し(図3(k)参照)、実施例5のリードフレーム1を得た。
比較例1のリードフレームは、下地めっき無しでリードフレーム基材の上面と側面に平滑な銀めっき層を形成したリードフレームの一例である。
比較例1では、金属板の上面側のエッチング用レジストマスクの除去、金属板の上面と側面に対する電気めっきの前処理までは実施例1と略同様に行った。その後の電気めっき処理に際し、シアン系銀めっき液からなる、銀濃度65g/Lの銀めっき浴を用いて、電流密度3A/dm2で3分間めっきを行い、平滑面を有する、厚さが約2.5μmの銀めっき層を形成した。その後、実施例1と略同様に金属板の下面側のレジストマスクを除去し、比較例1のリードフレームを得た。
比較例2のリードフレームは、表面積比(ここでは、平滑な面の表面積に対する銀めっき層の表面積の比率)が1.30未満の凹凸による粗化面を有する銀めっき層をリードフレーム基材の上面と側面に形成したリードフレームの一例である。
比較例2では、金属板の上面側のエッチング用レジストマスクの除去、金属板の上面と側面に対する電気めっきの前処理までは実施例1と略同様に行った。その後の電気めっき処理に際し、シアン系銀めっき液からなる、銀濃度65g/Lの銀めっき浴を用いて、電流密度3A/dm2で6分間めっきを行い、平滑な面を有する、厚さが約5.0μmの銀めっき層を形成した。次に、銀めっき剥離液を用いて、銀めっき層の表面を、2分間マイクロエッチング処理を施すことで、銀めっき層の表面に凹凸を有する粗化面を形成した。このとき、表面に凹凸を有する粗化面が形成された銀めっき層の厚さは2.8μmとなり、平滑面を有する銀めっき層の約半分程度の厚さとなった。その後、実施例1と略同様に金属板の下面側のレジストマスクを除去し、比較例2のリードフレームを得た。
比較例3のリードフレームは、リードフレーム基材の上面と側面に、表面に粗化面を有する下地めっき層を形成し、その上に銀めっき層を形成したリードフレームの一例である。
比較例3では、金属板の上面側のエッチング用レジストマスクの除去、金属板の上面と側面に対する電気めっきの前処理までは実施例1と略同様に行った。その後の電気めっき処理に際し、まず、スルファミン酸ニッケルと塩化ニッケル、ホウ酸からなるニッケルめっき浴を用いて、電流密度2A/dm2で7分30秒間めっきを行い、平滑な面を有する、厚さが約5.0μmのニッケルめっき層を形成した。次に、ニッケルめっき剥離液を用いて、ニッケルめっき層の表面を、2分間マイクロエッチング処理を施すことで、ニッケルめっき層の表面に凹凸を有する粗化面を形成した。このとき、表面に凹凸を有する粗化面が形成されたニッケルめっき層の厚さは2.6μmとなり、平滑面を有するニッケルめっき層の約半分程度の厚さとなった。次に、シアン系銀めっき液からなる、銀濃度65g/Lの銀めっき浴を用いて、電流密度3A/dm2で1分30秒間めっきを行い、ニッケルめっき層の粗化面の形状に追従した、表面積比(ここでは、平滑な面の表面積に対する銀めっき層の表面積の比率)、結晶方位<001>、<111>、<101>の比率、結晶粒径(平均値)が表1に示す値となる、厚さが約1.5μmの、凹凸を持つ粗化面を有する銀めっき層を形成した。その後、実施例1と略同様に金属板の下面側のレジストマスクを除去し、比較例3のリードフレームを得た。
なお、結晶方位比率は、走査型電子顕微鏡(SEM: Scanning Electron Microscope)を用いて、10,000倍で観察した視野について電子線後方散乱回折解析装置(ESBD:Electron Backscatter Diffraction)により解析を行い、<001>、<111>、<101>の各方位に対する許容角度を15°として算出した。また、結晶粒径は、方位差15°以上を粒界として求めた結晶粒の面積円相当径とした。
また。銀めっき層のめっき厚は、蛍光X線分析装置(SII製 SFT3300)を用いて測定し、ニッケル、パラジウム、金めっきを用いためっき層のめっき厚は、蛍光X線分析装置(SII製 SFT3300)を用いて測定した。
また、表面積比は、3Dレーザー顕微鏡(OLYMPUS製 OLS4100)を用いて測定した。
完成した実施例1〜5、比較例1〜3の夫々のリードフレームの粗化銀めっき層(比較例1では平滑な銀めっき層)の上に、評価用のΦ2mmの円筒形の樹脂モールドを形成した。この樹脂に対し、ボンドテスタとしてDage Series4000(Dage社製)を用いてシェア強度を測定することで樹脂密着性の評価を行った。
実施例1〜5、比較例1〜3の夫々の樹脂密着性の評価結果を表2に示す。
これに対し、実施例1〜5のリードフレームは、表2に示すとおり、いずれも、比較例1のリードフレームにおけるシェア強度の1.5倍のシュア強度を有し、樹脂密着性が格段に向上したことが認められた。
一方、比較例2、3のリードフレームは、比較例1のリードフレームにおけるシェア強度に比べれば、シェア強度が高く、樹脂密着性が向上したものの、比較例1のリードフレームにおけるシェア強度と比べて、1.1倍のシェア強度にとどまり、実施例1〜5のリードフレームのような格段の樹脂密着性向上効果は得られないことが認められた。
実施例1〜5、比較例2、3の夫々のリードフレームにおける最表層のめっき層の表面形態を、粗化面を有した形態に形成するために要した加工時間および銀めっき量を比較し、生産性を評価した。生産性の評価に際しては、最表層のめっき層として平滑な銀めっき層が形成された、比較例1のリードフレームにおける当該加工時間、銀めっきの使用量を夫々100としたときの相対的な数値を評価値として用いた。なお、リードフレームのめっき加工はライン搬送されている状態で行うため、当該加工時間の評価値は、各実施例、比較例のリードフレームのめっき加工において、最長のめっき時間を要する金属めっき層の形成に要した時間に基づいて算出した(実施例1:粗化銀めっき、実施例2、3、5:平滑ニッケルめっき、実施例4:平滑銀めっき、比較例2:平滑銀めっき、比較例3:平滑ニッケルめっき)。
実施例1〜5、比較例2、3の夫々の生産性(最表層のめっき層の表面形態を、粗化面を有した形態に形成するために要した加工時間および銀めっき量)の評価結果を表2に示す。
比較例3のリードフレームは、平滑な面を有する、厚さが約5.0μmのニッケルめっき層を形成後に、ニッケルめっき剥離液を用いて、マイクロエッチング処理を施すことで、銀めっき層の表面に凹凸を有する粗化面を形成した例であるが、表面に凹凸を有する粗化面が形成されたニッケルめっき層の厚さは2.6μmであって、平滑面を有するニッケルめっき層の約半分程度の厚さとなっており、表2に示すように、加工時間が250、銀使用量が60となり、銀のコストはある程度低減することができるものの、加工時間が大幅に増大し、生産性が大幅に悪化することが認められた。
これに対し、実施例1〜5のリードフレームは、表2に示すとおり、いずれも、加工時間が25〜50、銀使用量が20〜60となり、比較例2のリードフレームに比べて、加工時間が75〜87.5%、銀使用量が70〜90%低減し、生産性が格段に向上したことが認められた。
また、実施例2、3、5のリードフレームは、比較例3のリードフレームに比べて、加工時間が80%、銀使用量が67%低減し、生産性が格段に向上したことが認められた。なお、実施例1と実施例4のリードフレームは、銀使用量が比較例3のリードフレームと同程度ではあるものの、比較例2のリードフレームに比べて大幅に低減しており、また、加工時間が比較例3のリードフレームに比べて、88〜90%低減し、生産性が格段に向上したことが認められた。
また、本発明のリードフレームにおいては、リードフレーム基材の材質を銅合金等の銅系材料としたが、リードフレーム基材の材質をニッケル系合金としても適用可能である。
また、針状の突起群を有する粗化面の表面積比及び結晶構造を損ねない所定厚さであれば、本発明のリードフレームにおいて、最表層のめっき層として備える針状の突起群を有する粗化銀めっき層の上に、さらにカバー用のめっき層として、例えば、銀めっき層や、ニッケル、パラジウム、金を組み合わせためっき層を積層することも可能である。
2 半導体パッケージ
10 リードフレーム基材(金属板)
10a 内部接続用端子部
10b 外部接続用端子部
10c パッド部
11 粗化銀めっき層
13 外部接続用めっき層
14 半田
15 封止樹脂
16 ダイボンド
17 ボンディングワイヤ
20 半導体素子
31−1 めっき用レジストマスク
32 エッチング用レジストマスク
32’ エッチング及びめっき兼用レジストマスク
R1 第1のレジスト層
R2 (速い剥離性を有する)第2のレジスト層
R2’ (遅い剥離性を有する)第2のレジスト層
しかし、貴金属または貴金属合金からなるめっき層を薄くしても、樹脂との密着性を向上させることはできない。
また、樹脂との密着性を向上させるための他の方策として、リードフレーム基材の表面に平滑な貴金属めっき層を形成後、貴金属めっき層の表面を粗化することも考えられるが、貴金属めっき層の表面を、樹脂との密着性を向上できる凹凸形状を有する粗化面となるように形成するには、粗化面を形成する前の平滑な貴金属めっき層を厚く形成する必要があるため、貴金属めっき層のコストが増大し、生産性が低下してしまう。
しかも、平滑なめっき層を形成後、表面を粗化するのでは、粗化する際に除去されるめっき金属が無駄となってしまう。
Claims (4)
- 銅系材料からなるリードフレーム基材の上面、側面、下面のうち、前記上面と側面に、針状の突起群を有する粗化銀めっき層を最表層のめっき層として備え、該粗化銀めっき層は、結晶方位<001>、<111>、<101>の夫々の比率のうち結晶方位<101>の比率が最も高い結晶構造を有することを特徴とするリードフレーム。
- 前記粗化銀めっき層の平均結晶粒径が、0.28μmより小さいことを特徴とする請求項1に記載のリードフレーム。
- 前記リードフレーム基材と前記粗化銀めっき層との間に、下地めっき層を備えていることを特徴とする請求項1又は2に記載のリードフレーム。
- 前記リードフレーム基材の下面に、ニッケル、パラジウム、金の順に積層されためっき層を備えていることを特徴とする請求項1〜3のいずれかに記載のリードフレーム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019055685A JP6741356B1 (ja) | 2019-03-22 | 2019-03-22 | リードフレーム |
KR1020200020524A KR20200112658A (ko) | 2019-03-22 | 2020-02-19 | 리드 프레임 |
CN202010120424.7A CN111725170A (zh) | 2019-03-22 | 2020-02-26 | 引线框 |
TW109108593A TWI831944B (zh) | 2019-03-22 | 2020-03-16 | 導線架 |
US16/825,288 US10903150B2 (en) | 2019-03-22 | 2020-03-20 | Lead frame |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019055685A JP6741356B1 (ja) | 2019-03-22 | 2019-03-22 | リードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6741356B1 JP6741356B1 (ja) | 2020-08-19 |
JP2020155748A true JP2020155748A (ja) | 2020-09-24 |
Family
ID=72047922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019055685A Active JP6741356B1 (ja) | 2019-03-22 | 2019-03-22 | リードフレーム |
Country Status (5)
Country | Link |
---|---|
US (1) | US10903150B2 (ja) |
JP (1) | JP6741356B1 (ja) |
KR (1) | KR20200112658A (ja) |
CN (1) | CN111725170A (ja) |
TW (1) | TWI831944B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT201800005354A1 (it) * | 2018-05-14 | 2019-11-14 | Dispositivo a semiconduttore e procedimento corrispondente | |
DE102018128109A1 (de) * | 2018-11-09 | 2020-05-14 | Infineon Technologies Ag | Ein clip mit einem diebefestigungsabschnitt, der konfiguriert ist, um das entfernen von hohlräumen beim löten zu fördern |
JP6736716B1 (ja) * | 2019-03-22 | 2020-08-05 | 大口マテリアル株式会社 | リードフレーム |
CN117766503A (zh) * | 2021-09-03 | 2024-03-26 | 大日本印刷株式会社 | 引线框及其制造方法 |
CN113782453B (zh) * | 2021-11-12 | 2022-02-08 | 深圳中科四合科技有限公司 | 一种引线框架的制作方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007327127A (ja) * | 2006-06-09 | 2007-12-20 | Daiwa Fine Chemicals Co Ltd (Laboratory) | 銀めっき方法 |
WO2010071182A1 (ja) * | 2008-12-19 | 2010-06-24 | 古河電気工業株式会社 | 光半導体装置用リードフレーム及びその製造方法 |
JP2011071566A (ja) * | 2011-01-14 | 2011-04-07 | Shinko Electric Ind Co Ltd | パッケージ部品及び半導体パッケージ |
JP2012023286A (ja) * | 2010-07-16 | 2012-02-02 | Renesas Electronics Corp | 半導体装置 |
JP2014193545A (ja) * | 2013-03-28 | 2014-10-09 | Fujifilm Corp | 凹面鏡及びその加工方法 |
WO2016027774A1 (ja) * | 2014-08-22 | 2016-02-25 | 株式会社神戸製鋼所 | Ledのリードフレーム用銅合金板条 |
JP2016156056A (ja) * | 2015-02-24 | 2016-09-01 | 株式会社神戸製鋼所 | Ledのリードフレーム用銅合金板条 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5151438Y2 (ja) | 1975-09-22 | 1976-12-09 | ||
JP3259894B2 (ja) | 1996-04-30 | 2002-02-25 | ソニー株式会社 | リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置 |
US6087714A (en) * | 1998-04-27 | 2000-07-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices having tin-based solder film containing no lead and process for producing the devices |
JP2002299538A (ja) * | 2001-03-30 | 2002-10-11 | Dainippon Printing Co Ltd | リードフレーム及びそれを用いた半導体パッケージ |
JP3776824B2 (ja) * | 2002-04-05 | 2006-05-17 | 株式会社東芝 | 半導体発光素子およびその製造方法 |
JP3841768B2 (ja) * | 2003-05-22 | 2006-11-01 | 新光電気工業株式会社 | パッケージ部品及び半導体パッケージ |
US7049683B1 (en) * | 2003-07-19 | 2006-05-23 | Ns Electronics Bangkok (1993) Ltd. | Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound |
US20060125062A1 (en) * | 2004-12-15 | 2006-06-15 | Zuniga-Ortiz Edgar R | Semiconductor package having improved adhesion and solderability |
JP4857594B2 (ja) * | 2005-04-26 | 2012-01-18 | 大日本印刷株式会社 | 回路部材、及び回路部材の製造方法 |
JP5151438B2 (ja) | 2007-12-10 | 2013-02-27 | 大日本印刷株式会社 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
JP4853508B2 (ja) | 2008-11-05 | 2012-01-11 | 住友金属鉱山株式会社 | リードフレームの製造方法 |
KR101802850B1 (ko) * | 2011-01-11 | 2017-11-29 | 해성디에스 주식회사 | 반도체 패키지 |
US9449188B2 (en) * | 2014-10-10 | 2016-09-20 | Salesforce.Com, Inc. | Integration user for analytical access to read only data stores generated from transactional systems |
JP6621681B2 (ja) * | 2016-02-17 | 2019-12-18 | 株式会社三井ハイテック | リードフレーム及びその製造方法、並びに半導体パッケージ |
DE102016118784A1 (de) * | 2016-10-04 | 2018-04-05 | Infineon Technologies Ag | Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung |
JP6828959B2 (ja) * | 2017-01-17 | 2021-02-10 | 大口マテリアル株式会社 | リードフレームおよびその製造方法 |
-
2019
- 2019-03-22 JP JP2019055685A patent/JP6741356B1/ja active Active
-
2020
- 2020-02-19 KR KR1020200020524A patent/KR20200112658A/ko not_active Application Discontinuation
- 2020-02-26 CN CN202010120424.7A patent/CN111725170A/zh active Pending
- 2020-03-16 TW TW109108593A patent/TWI831944B/zh active
- 2020-03-20 US US16/825,288 patent/US10903150B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007327127A (ja) * | 2006-06-09 | 2007-12-20 | Daiwa Fine Chemicals Co Ltd (Laboratory) | 銀めっき方法 |
WO2010071182A1 (ja) * | 2008-12-19 | 2010-06-24 | 古河電気工業株式会社 | 光半導体装置用リードフレーム及びその製造方法 |
JP2012023286A (ja) * | 2010-07-16 | 2012-02-02 | Renesas Electronics Corp | 半導体装置 |
JP2011071566A (ja) * | 2011-01-14 | 2011-04-07 | Shinko Electric Ind Co Ltd | パッケージ部品及び半導体パッケージ |
JP2014193545A (ja) * | 2013-03-28 | 2014-10-09 | Fujifilm Corp | 凹面鏡及びその加工方法 |
WO2016027774A1 (ja) * | 2014-08-22 | 2016-02-25 | 株式会社神戸製鋼所 | Ledのリードフレーム用銅合金板条 |
JP2016156056A (ja) * | 2015-02-24 | 2016-09-01 | 株式会社神戸製鋼所 | Ledのリードフレーム用銅合金板条 |
Also Published As
Publication number | Publication date |
---|---|
US10903150B2 (en) | 2021-01-26 |
TW202100808A (zh) | 2021-01-01 |
US20200303288A1 (en) | 2020-09-24 |
CN111725170A (zh) | 2020-09-29 |
JP6741356B1 (ja) | 2020-08-19 |
TWI831944B (zh) | 2024-02-11 |
KR20200112658A (ko) | 2020-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6741356B1 (ja) | リードフレーム | |
TWI826671B (zh) | 半導體元件搭載用零件、引線框和半導體元件搭載用基板 | |
TWI811532B (zh) | 導線架 | |
JP6744020B1 (ja) | リードフレーム | |
JP6736716B1 (ja) | リードフレーム | |
JP6733941B1 (ja) | 半導体素子搭載用基板 | |
JP6736717B1 (ja) | 半導体素子搭載用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6741356 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |