TWI831944B - 導線架 - Google Patents

導線架 Download PDF

Info

Publication number
TWI831944B
TWI831944B TW109108593A TW109108593A TWI831944B TW I831944 B TWI831944 B TW I831944B TW 109108593 A TW109108593 A TW 109108593A TW 109108593 A TW109108593 A TW 109108593A TW I831944 B TWI831944 B TW I831944B
Authority
TW
Taiwan
Prior art keywords
plating layer
lead frame
plating
roughened
silver plating
Prior art date
Application number
TW109108593A
Other languages
English (en)
Other versions
TW202100808A (zh
Inventor
菱木薫
大滝啓一
佐佐木英彦
留岡浩太郎
Original Assignee
長華科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 長華科技股份有限公司 filed Critical 長華科技股份有限公司
Publication of TW202100808A publication Critical patent/TW202100808A/zh
Application granted granted Critical
Publication of TWI831944B publication Critical patent/TWI831944B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Abstract

本發明之課題在於提供一種導線架，其為導線架基材的上表面、側面、下表面中在上表面和側面實施了銀鍍覆作為最表層鍍敷的導線架，能夠減少成本、操作時間，提高生產率，同時將包括銀鍍層的鍍層整體的厚度抑制為較薄，而且使得與密封樹脂的密合性顯著提高。解決手段為在由銅系材料構成的導線架基材（10）的上表面、側面、下表面中在上表面和側面具備具有針狀的突起組的粗糙化銀鍍層（11）作為最表層鍍層，粗糙化銀鍍層具有在晶體取向＜001＞、＜111＞、＜101＞各自的比率中晶體取向＜101＞的比率最高的晶體結構。

Description

導線架
本發明涉及一種半導體用導線架，導線架基材的上表面、側面、下表面中在上表面和側面實施了銀鍍覆作為最表層鍍敷。
導線架是半導體元件搭載用部件之一。以往，大量使用在導線架基材的整個面或者一部分實施了銀鍍覆作為最表層鍍敷的導線架，但銀或者含銀合金與密封樹脂的密合性差，導線架與密封樹脂容易由於衝擊、熱而剝離，因此可靠性存在問題。 對於這個問題，已知下述方法：利用微蝕刻處理使導線架基材的表面成為形成了凹凸的粗糙化狀態，從而產生物理錨定效果，提高與密封樹脂的密合性。 可是，導線架的製造中大量使用的導線架基材是由含矽的銅合金形成的，會由於微蝕刻處理而產生被稱為污物（Smut）的雜質殘渣。因此，無法使用藉由微蝕刻處理使由銅合金構成的導線架基材的表面成為形成了凹凸的粗糙化狀態的方法。
此外，使用由銅合金構成的導線架基材的導線架的情況下，為了確保與接合半導體元件時所用的金屬線的良好接合性，必須使基底的由銅合金構成的導線架基材中存在的銅的擴散的影響最小化。因此，不設置基底鍍層而直接將由銀或者含銀合金等貴金屬或者貴金屬合金構成的鍍層形成在由銅合金構成的導線架基材上的情況下，一般有必要使該由貴金屬或者貴金屬合金構成的鍍層的厚度為2μm以上。 另一方面，近年來，半導體封裝為了小型化、低成本化，要求輕薄短小的高密度安裝。為了小型化，要求使鍍層的厚度更薄，從低成本化的觀點出發，也要求由貴金屬或者貴金屬合金構成的鍍層的厚度更薄。
使用了由銅合金構成的導線架基材的導線架中，作為用於使由貴金屬或者貴金屬合金構成的鍍層的厚度薄的對策之一，有下述方法：作為由貴金屬或者貴金屬合金構成的鍍層的基底鍍層，由具有抑制銅的擴散的效果的鎳或者含有鎳的合金形成鍍層，從而使由貴金屬或者貴金屬合金構成的鍍層的厚度薄。 可是，即使使得由貴金屬或者貴金屬合金構成的鍍層的厚度薄，也無法提高與樹脂的密合性。
作為與這些問題相關的現有技術，專利文獻1中公開了關於由貴金屬或者貴金屬合金構成的鍍層的基底鍍層的下述技術：在銅合金的整個面形成緻密且平坦的鎳鍍層，在其上形成縱向的晶體生長比橫向的晶體生長優先的鎳鍍層，使表面成為具有凹凸的面，從而產生物理錨定效果，提高與密封樹脂的密合性。
此外，專利文獻2中公開了關於由貴金屬或者貴金屬合金構成的鍍層的基底鍍層的下述技術：在銅合金上形成山型的鎳鍍層後，在其上形成流平性好的鎳鍍層從而使凹凸形狀呈半球形，從而提高與密封樹脂的密合性並防止環氧樹脂成分的滲出。
此外，專利文獻3中公開了在表面粗糙的鎳層上形成由金層和銀層構成的貴金屬鍍層的技術。 現有技術文獻 專利文獻
專利文獻1：日本特許第3259894號公報 專利文獻2：日本特許第4853508號公報 專利文獻3：日本特許第5151438號公報
發明所要解決的課題
這些專利文獻的技術是下述技術：為了提高與樹脂的密合性，以表面成為粗糙化面的方式形成基底鍍層，以追隨粗糙化面的形狀的方式在其上積層貴金屬鍍層。可是，為了將基底鍍層表面的粗糙化面形成為具有即使積層有貴金屬鍍層也能夠提高與樹脂的密合性的凹凸形狀的面，有必要較厚地形成基底鍍層，而且，由於為了使基底鍍層成為粗糙化面的鍍覆速度慢，因此操作時間會增加而成本提高，生產率下降。 此外，作為用於提高與樹脂的密合性的其他方案，也考慮在導線架基材的表面形成平滑的貴金屬鍍層後，使貴金屬鍍層的表面粗糙化，但為了將貴金屬鍍層的表面形成為具有能夠提高與樹脂的密合性的凹凸形狀的粗糙化面，有必要將形成粗糙化面之前的平滑的貴金屬鍍層較厚地形成，因此貴金屬鍍層的成本增加，生產率會下降。 而且，如果在形成平滑的鍍層後再使表面粗糙化，則粗糙化時除去的鍍敷金屬會被浪費。
但是，本發明人進行了反復試驗，結果明確了還存在下述餘地：與上述各專利文獻公開的技術相比，能夠減少用於形成表面的粗糙化面的成本、操作時間、提高生產率，同時，將鍍層整體的厚度控制為較薄，且使得與密封樹脂的密合性顯著提高。
本發明是鑒於上述課題而做出的，其目的在於提供一種導線架，其為導線架基材的上表面、側面、下表面中在減少成本、操作時間、提高生產率的同時在上表面和側面實施了銀鍍覆作為最表層鍍敷的導線架，能夠將包括銀鍍層的鍍層整體的厚度抑制為較薄，而且使得與密封樹脂的密合性顯著提高。 用於解決課題的方法
為了解決上述課題，本發明的導線架的特徵在於：由銅系材料構成的導線架基材的上表面、側面、下表面中在前述上表面和側面具備具有針狀的突起組的粗糙化銀鍍層作為最表層鍍層，該粗糙化銀鍍層具有在晶體取向＜001＞、＜111＞、＜101＞各自的比率中晶體取向＜101＞的比率最高的晶體結構。
此外，較佳為，本發明的導線架中，前述粗糙化銀鍍層的平均晶體粒徑小於0.28μm。
此外，較佳為，本發明的導線架中，前述導線架基材與前述粗糙化銀鍍層之間具有基底鍍層。
此外，較佳為，本發明的導線架中，在前述導線架基材的下表面具備鎳、鈀、金依次積層而成的鍍層。 發明的效果
根據本發明，可獲得一種導線架，其為導線架基材的上表面、側面、下表面中在上表面和側面實施了銀鍍覆作為最表層鍍敷的導線架，能夠減少成本、操作時間，提高生產率，同時將包括銀鍍層的鍍層整體的厚度抑制為較薄，而且使得與密封樹脂的密合性顯著提高。
在說明實施方式之前，先對導出本發明的經過和本發明的作用效果進行說明。 本發明人認為，為了減少用於形成表面的粗糙化面的成本、操作時間、提高生產率、同時提高與密封樹脂的密合性、而且使鍍層整體的厚度薄，有必要採取下述措施：對於導線架基材，不設置表面粗糙化的基底鍍層，在不對平滑的銀鍍層表面進行粗糙化的情況下形成表面粗糙化的銀鍍層，或者，平滑地形成基底鍍層，在該基底鍍層上，在不對平滑的銀鍍層表面進行粗糙化的情況下形成表面粗糙化的銀鍍層。 於是，本案發明人在反復試驗的過程中導出了一種導線架，由銅系材料構成的導線架基材的的上表面、側面、下表面中在上表面和側面具備具有針狀的突起組的粗糙化銀鍍層作為最表層鍍層，從而作為不對平滑的銀鍍層的表面進行粗糙化的、表面粗糙化的銀鍍層。 再者，本申請中，粗糙化銀鍍層具有的針狀的突起組是指表面積比（這裡為粗糙化銀鍍層的表面積相對於平滑面的表面積的比率）為1.30以上6.00以下的複數個針狀突起的集合體。 明確了如果將粗糙化銀鍍層形成為具有成為這樣的表面積比的針狀的突起組的形態，則密封樹脂容易流入各個針狀突起的基部，可以發揮由密封樹脂固化時接觸面積的增加、凹凸形狀帶來的物理錨定效果。
進而，本發明人反復試驗，結果明確了具有針狀的突起組的粗糙化銀鍍層與以往的平滑的銀鍍層、藉由使平滑的銀鍍層表面粗糙化而形成粗糙化面的粗糙化銀鍍層的晶體結構是不同的，是藉由使規定的晶體取向的比率增大的晶體結構生長而形成，並且，具有藉由該晶體結構大幅生長而形成的針狀的突起組的粗糙化面與藉由以往的技術形成的粗糙化面相比，具有使得與密封樹脂的密合性顯著提高的效果，從而導出了本發明。
本發明的導線架在由銅系材料構成的導線架基材的的上表面、側面、下表面中在上表面和側面具備具有針狀的突起組的粗糙化銀鍍層作為最表層鍍層，粗糙化銀鍍層具有在晶體取向＜001＞、＜111＞、＜101＞各自的比率中晶體取向＜101＞的比率最高的晶體結構。 如果如本發明的導線架那樣，粗糙化銀鍍層具有表面積比（這裡為粗糙化銀鍍層的表面積相對於平滑面的表面積的比率）為1.30以上6.00以下的針狀的突起組，則密封樹脂容易流入各個針狀突起的基部。因此，能夠發揮由密封樹脂固化時接觸面積的增加、凹凸形狀帶來的物理錨定效果，獲得良好的密合性。再者，針狀的突起組中各個針狀突起的伸展方向是不一樣的，不僅當然包括上方、斜向，還包括彎曲的針的形狀。如果針狀的突起組中各個針狀突起是呈放射線狀無規伸展的形態，則能夠進一步提高向密封樹脂的錨定效果。
而且，如果如本發明的導線架那樣，在由銅系材料構成的導線架基材的上表面和側面作為最表層鍍層而具備的具有針狀的突起組的粗糙化銀鍍層設為具有在晶體取向＜001＞、＜111＞、＜101＞各自的比率中晶體取向＜101＞的比率最高的晶體結構的構成，則與例如具有由表面積比（這裡為銀鍍層的表面積相對於平滑面的表面積的比率）未達1.30的凹凸所構成的粗糙化面的銀鍍層相比、與具有不同於在晶體取向＜001＞、＜111＞、＜101＞各自的比率中晶體取向＜101＞的比率最高的晶體結構的以往的晶體結構、藉由對平滑的銀鍍層的表面進行粗糙化而形成了粗糙化面的粗糙化銀鍍層相比，密封樹脂更容易進入深部，與密封樹脂的密合性進一步提高。 此外，如果製成本發明的導線架那樣，則在將半導體元件搭載於上表面側的半導體元件搭載部、直接或藉由線與半導體元件進行電連接的內部連接用端子部中，利用粗糙化銀鍍層的針狀的突起組，與焊錫、焊膏等連接構件的接觸面積增加，從而能夠防止水分的浸入，同時熱膨脹導致的形變受到抑制，連接構件與鍍覆被膜間的層間剝離受到抑制。
再者，本發明的導線架的具有在晶體取向＜001＞、＜111＞、＜101＞各自的比率中晶體取向＜101＞的比率最高的晶體結構、具有針狀的突起組的粗糙化銀鍍層可以以導線架基材為基底形成。 此外，如果製成本發明的導線架那樣，則利用具有在晶體取向＜001＞、＜111＞、＜101＞的比率中晶體取向＜101＞的比率最高的晶體結構、具有針狀的突起組的粗糙化銀鍍層，能夠使得與密封樹脂的密合性顯著提高，結果，當有必要形成用於在高溫環境下抑制成為導線架基材材料的銅的擴散的屏障鍍層作為基底鍍層的情況下，只要將屏障鍍層較薄且平滑地形成為抑制基底的銅的擴散的厚度就足夠，不需要形成表面粗糙化的屏障鍍層。 此外，具有在晶體取向＜001＞、＜111＞、＜101＞各自的比率中晶體取向＜101＞的比率最高的晶體結構、具有針狀的突起組的粗糙化銀鍍層可以藉由後述條件下的銀鍍覆、在不對平滑的銀鍍層表面進行粗糙化的情況下形成。 因此，如果製成本發明的導線架那樣，則能夠使得用於提高與樹脂的密合性的粗糙化面的形成成本最小化，而且能夠使鍍層整體的厚度最小化。
此外，較佳為，本發明的導線架中，粗糙化銀鍍層的平均晶體粒徑小於0.28μm。如果粗糙化銀鍍層的平均晶體粒徑為0.28μm以上，則銀鍍層的晶體在高度方向上生長時晶體彼此的間隔變寬，無法獲得1.30以上6.00以下的表面積比（這裡為粗糙化銀鍍層的表面積相對於平滑面的表面積的比率）。 如果使粗糙化銀鍍層的平均晶體粒徑小於0.28μm，則銀鍍敷的晶體在高度方向上生長時晶體彼此的間隔變窄，得到1.30以上6.00以下的表面積比（這裡為粗糙化銀鍍層的表面積相對於平滑面的表面積的比率）。再者，更佳為，粗糙化銀鍍層的平均晶體粒徑為0.15μm以上0.25μm以下為好。
再者，本發明的導線架中，導線架基材與粗糙化銀鍍層之間可以具備基底鍍層。 本發明的導線架中粗糙化銀鍍層所具有的針狀的突起組的形狀較佳為不對其基底的表面形態產生任何影響，僅由粗糙化銀鍍層形成，基底的表面狀態可以是平滑的也可以是粗糙的。考慮到生產率等成本，較佳為基底是僅對導線架基材的表面實施活化處理、在其上形成粗糙化銀鍍層。考慮在高溫環境下作為基底導線架基材的材料的銅的擴散的影響的情況下，可以在導線架基材與粗糙化銀鍍層之間設置平滑的基底鍍層作為屏障鍍層。這種情況下，只要將鍍層較薄且平滑地形成為抑制基底的銅的擴散的厚度就足夠，因此較佳為薄的基底鍍層。
此外，本發明的導線架中，當在導線架基材上表面和側面上不設置基底鍍層而直接形成包括粗糙化銀鍍層的銀鍍層的情況下，導線架基材上表面和側面所具備的鍍層整體的厚度較佳為0.4μm以上6.0μm以下。詳細地，在導線架基材的上表面和側面的表面形成0.2μm以上3.0μm以下、更佳為形成1.5μm的銀衝擊鍍層，在其上積層0.2μm以上3.0μm以下、更佳為積層0.5μm的在表面具有針狀的突起組的粗糙化銀鍍層為好。 在基底上設置例如鎳鍍層作為屏障鍍層的情況下，導線架基材的上表面和側面所具備的鎳鍍層的厚度較佳為0.3μm以上3.0μm以下。詳細地，在導線架基材的上表面和側面的表面形成0.3μm以上3.0μm以下、較佳為形成1.0μm的鎳鍍層，在其上積層0.2μm以上3.0μm以下、較佳為積層0.5μm的在表面具有針狀的突起組的粗糙化銀鍍層為好。 在基底鎳鍍層與粗糙化銀鍍層之間設置例如鈀鍍層的情況下，鈀鍍層的厚度較佳為0.005μm以上0.1μm以下。詳細地，在形成於導線架基材上表面和側面的表面的鎳鍍層上形成0.005μm以上0.1μm以下、較佳為形成0.01μm的鈀鍍層為好。 基底鎳鍍層和鈀鍍層與粗糙化銀鍍層之間例如設有金鍍層的情況下，金鍍層的厚度較佳為0.0005μm以上0.01μm以下。詳細地，在形成於導線架基材上表面和側面的表面的鎳鍍層和鈀鍍層上形成0.0005μm以上0.01μm以下、較佳為形成0.001μm的金鍍層為好。
此外，本發明的導線架中，在導線架基材的下表面可以具備鎳、鈀、金依次積層而成的鍍層。
再者，本發明的導線架中，具有在晶體取向＜001＞、＜111＞、＜101＞各自的比率中晶體取向＜101＞的比率最高的晶體結構的、具有針狀的突起組的粗糙化銀鍍層可以藉由使用由甲烷磺酸系銀鍍液構成的、銀濃度1.0g/L以上10g/L以下的銀鍍浴，在溫度55℃以上65℃以下、電流密度3A/dm2 以上20A/dm2 以下進行5~60秒鍍覆獲得。
因此，根據本發明，可獲得一種導線架，其為導線架基材的上表面、側面、下表面中在上表面和側面實施了銀鍍覆作為最表層鍍敷的導線架，能夠減少用於形成表面的粗糙化面的成本、操作時間、提高生產率，同時將包括銀鍍層的鍍層整體的厚度抑制為較薄，而且使得與密封樹脂的密合性顯著提高。
以下對應用本發明的導線架及其製造方法進行說明。再者，除非有特別限定，否則，本發明是不受以下的詳細說明的限定的。
第1實施方式 圖1為顯示本發明的第1實施方式涉及的導線架的一例的圖，（a）為頂視圖、（b）為底視圖、（c）為示意性顯示（a）的A-A截面的說明圖。圖2為顯示本發明的第1實施方式涉及的排列成多列的導線架的一例的平面圖。圖3為顯示本發明的第1實施方式涉及的半導體元件安裝用的導線架的製造步驟的一例的說明圖。圖4為顯示使用本發明的第1實施方式涉及的半導體元件安裝用導線架的半導體封裝的製造步驟的一例的說明圖。
如圖1的（a）所示，本實施方式的導線架1具備從四面向搭載有半導體元件的區域伸展的複數個端子，如圖1的（c）所示，由銅系材料構成的導線架基材10的上表面、側面、下表面中在上表面和側面具備粗糙化銀鍍層11作為最表層鍍層。圖1中，10a為與半導體元件電連接的內部連接用端子部，10b為外部連接用端子部。 粗糙化銀鍍層11具有表面積比（這裡為粗糙化銀鍍層的表面積相對於平滑面的表面積的比率）為1.30以上6.00以下的針狀的突起組。 此外，粗糙化銀鍍層11具有在晶體取向＜001＞、＜111＞、＜101＞各自的比率中晶體取向＜101＞的比率最高的晶體結構。 粗糙化銀鍍層11的平均晶體粒徑具有小於0.28μm的大小。
此外，本實施方式中，粗糙化銀鍍層11以由銅系材料構成的導線架基材10為基底，形成為0.2μm以上3.0μm以下的厚度。 再者，作為本實施方式的變形例，由銅系材料構成的導線架基材10與粗糙化銀鍍層11之間可以具備作為阻止高溫時銅的擴散的屏障鍍層發揮功能的基底鍍層。此時的基底鍍層可以由鎳鍍、鎳/鈀鍍、鎳/鈀/金鍍中的任一種形成的鍍層構成。這種情況下，粗糙化銀鍍層11可以形成為0.2μm以上3.0μm以下的厚度。 詳細地，例如，基底鍍層作為利用焊錫進行與半導體元件的電連接的情況下阻止銅的擴散的屏障鍍層發揮功能，當該基底鍍層由以鎳/鈀鍍構成的鍍層、或者以鎳/鈀/金鍍構成的鍍層來構成的情況下，粗糙化銀鍍層11可以形成為0.2μm以上3.0μm以下的厚度。 此外，本實施方式的導線架1在導線架基材10的下表面具備鎳、鈀、金依次積層而成的外部連接用鍍層13。 此外，本實施方式的導線架1中，如圖2所示，各個導線架1排列有多列。
接下來，使用圖3對本實施方式的導線架1的製造工序的一例進行說明。 首先，準備由銅系材料構成的金屬板10作為導線架基材（參照圖3的（a））。 接下來，在金屬板10的兩面形成抗蝕劑層R1（參照圖3的（b））。 接下來，使金屬板10的上表面側的第1抗蝕劑層R1的整個區域曝光、顯影，同時，使用描繪有對應於外部連接用端子部10b的規定形狀的玻璃掩模對金屬板10下表面側的第1抗蝕劑層R1進行曝光、顯影，形成覆蓋金屬板10上表面側的整個區域、同時在金屬板10下表面側的對應於外部連接用端子部10b的部位開口的第1鍍覆用抗蝕劑掩模31-1（參照圖3的（c））。 接下來，使用第1鍍覆用抗蝕劑掩模31-1，在金屬板10下表面中對應於外部連接用端子部10b的部位例如依次積層厚度0.3~3μm的鎳鍍層、厚度0.005~0.1μm的鈀鍍層、厚度0.0005~0.1μm的金鍍層，形成外部連接用鍍層13（參照圖3的（d））。 接下來，將第1鍍覆用抗蝕劑掩模31-1除去（參照圖3的（e）），在金屬板10上表面形成具有快剝離性的第2抗蝕劑層R2，在金屬板10下表面形成具有剝離時間為5分鐘左右的慢剝離性的第2抗蝕劑層R2’（參照圖3的（f））。 接下來，使用描繪有規定的導線架形狀的玻璃掩模進行曝光、顯影，形成蝕刻用抗蝕劑掩模32、32’（參照圖3的（g））。 接下來，在兩面實施蝕刻加工，形成規定的導線架形狀（參照圖3的（h））。 接下來，將金屬板10上表面側的蝕刻用抗蝕劑掩模32除去，保留金屬板10下表面側的蝕刻用抗蝕劑掩模32’不被除去（參照圖3的（i）），用作第2鍍覆用抗蝕劑掩模，在金屬板10上表面和側面形成具有針狀的突起組的粗糙化銀鍍層11作為最表層鍍層（參照圖3的（j））。 接下來，將金屬板10下表面側的抗蝕劑掩模32’除去（參照圖3的（k））。 由此，本實施方式的導線架1完成。
再者，作為最表層鍍層的具有針狀的突起組的粗糙化銀鍍層11的形成步驟為，例如，僅對導線架基材10表面進行活化處理而形成粗糙化銀鍍層，或者作為屏障鍍層而例如較薄且平滑地形成鎳鍍層，達到能夠抑制基底的銅的擴散的厚度，並在其上形成粗糙化銀鍍層11。此時，在擔心粗糙化銀鍍層11的密合性的情況下，也可以在馬上進行粗糙化銀鍍覆之前例如形成銀衝擊鍍層、並在其上形成粗糙化銀鍍層11。
此時，為了形成具有在晶體取向＜001＞、＜111＞、＜101＞各自的比率中晶體取向＜101＞的比率最高的晶體結構、具有表面積比（這裡為粗糙化銀鍍層的表面積相對於平滑面的表面積的比率）為1.30以上6.00以下的針狀的突起組的粗糙化銀鍍層11，將由甲烷磺酸系銀鍍液構成的銀鍍浴中的銀濃度設為1.0g/L以上10g/L以下的範圍。特別是，更佳為將銀濃度設為1.5g/L以上5.0g/L以下的範圍。 如果銀濃度未達1.0g/L，則無法形成足夠的粗糙化銀鍍覆被膜，因而不是較佳的。如果銀濃度高於10g/L，則形成的粗糙化銀鍍覆被膜會形成平滑表面，無法獲得銀的針狀晶體，因而不是較佳的。
此外，藉由使用鈀或者含鈀合金的鍍層作為為了提高基底與粗糙化銀鍍層11的接合性而使用的銀衝擊鍍層的替代物，也能夠使基底與粗糙化銀鍍層11適當地接合。 進而，還可以為了提高與半導體元件的接合性而在粗糙化銀鍍層11下形成金或者含有金的合金的鍍層。
再者，不設置基底鍍層而是直接在導線架基材之上形成的情況下，粗糙化銀鍍層11的厚度必須為0.2μm以上，可以設為0.2μm以上3.0μm以下。進而從成本的觀點出發，更佳為設為0.3μm以上1.0μm以下。 此外，基底鍍層作為利用焊錫進行與半導體元件的電連接的情況下阻止銅的擴散的屏障發揮功能，當該基底鍍層設為由鎳/鈀鍍構成的鍍層、或者由鎳/鈀/金鍍構成的鍍層的情況下，粗糙化銀鍍層11的厚度可以設為0.2μm以上3.0μm以下。
接下來，使用圖4對使用本實施方式的導線架1的半導體封裝的製造工序的一例進行說明。 首先，準備藉由圖3所示製造步驟製造的本實施方式的導線架1（參照圖4的（a））。 接下來，在導線架1的上表面的內部連接用端子部10a上印刷焊錫14，在其上搭載半導體元件20並進行固定，從而使半導體元件20的電極與導線架1的內部連接用端子部10a電連接（參照圖4的（b））。 接下來，使用模型模具，將導線架1的下表面的外部連接用端子部10b以外的空間區域用密封樹脂15密封（參照圖4的（c））。 最後，藉由切割、衝壓等將排列成多列的半導體封裝進行單片化（參照圖4的（d））。 由此得到使用本實施方式的導線架1的半導體封裝2（參照圖4的（e））。
第2實施方式 圖5為顯示本發明的第2實施方式涉及的導線架的一例的圖，（a）為頂視圖、（b）為底視圖、（c）為示意性顯示（a）的B-B截面的說明圖。圖6為顯示本發明的第2實施方式涉及的排列成多列的導線架的一例的平面圖。圖7為顯示本發明的第2實施方式涉及的半導體元件安裝用的導線架的製造步驟的一例的說明圖。圖8為顯示使用本發明的第2實施方式涉及的半導體元件安裝用導線架的半導體封裝的製造步驟的一例的說明圖。
如圖5的（a）所示，本實施方式的導線架1’具備搭載有半導體元件的襯墊部10c和從四面向襯墊部10c伸出的複數個端子，如圖5的（c）所示，由銅系材料構成的導線架基材10的上表面、側面、下表面中在上表面和側面具備粗糙化銀鍍層11作為最表層鍍層。圖5中，10a為與半導體元件電連接的內部連接用端子部，10b為外部連接用端子部。 粗糙化銀鍍層11具有表面積比（這裡為粗糙化銀鍍層的表面積相對於平滑面的表面積的比率）為1.30以上6.00以下的針狀的突起組。 此外，粗糙化銀鍍層11具有在晶體取向＜001＞、＜111＞、＜101＞各自的比率中晶體取向＜101＞的比率最高的晶體結構。 粗糙化銀鍍層11的平均晶體粒徑具有小於0.28μm的大小。
此外，本實施方式中，粗糙化銀鍍層11以由銅系材料構成的導線架基材10為基底，形成為0.2μm以上3.0μm以下的厚度。 再者，作為本實施方式的變形例，由銅系材料構成的導線架基材10與粗糙化銀鍍層11之間可以具備作為阻止高溫時銅的擴散的屏障鍍層發揮功能的基底鍍層。此時的基底鍍層可以由鎳鍍、鎳/鈀鍍、鎳/鈀/金鍍中的任一種形成的鍍層構成。這種情況下，粗糙化銀鍍層11可以形成為0.2μm以上3.0μm以下的厚度。 詳細地，例如，基底鍍層作為藉由引線接合方式進行與半導體元件的電連接的情況中阻止銅的擴散的屏障鍍層發揮功能，當該基底鍍層由包含鎳鍍的鍍層來構成的情況下，粗糙化銀鍍層11可以形成為0.2μm以上3.0μm以下的厚度。 此外，例如，基底鍍層作為藉由引線接合方式進行與半導體元件的電連接的情況中阻止銅的擴散的屏障鍍層發揮功能，當該基底鍍層由包含鎳/鈀鍍的鍍層來構成的情況下，粗糙化銀鍍層11可以形成為0.2μm以上3.0μm以下的厚度。 此外，本實施方式的導線架1’在導線架基材10的下表面具備鎳、鈀、金依次積層而成的外部連接用鍍層13。 此外，本實施方式的導線架1’中，如圖6所示，各個導線架1’排列成多列。
接下來，使用圖7對本實施方式的導線架1’的製造工序的一例進行說明。 本實施方式的導線架1’的製造工序與圖3所示第1實施方式的導線架1的製造工序是大致同樣的，作為最表層鍍層的具有針狀的突起組的粗糙化銀鍍層11的形成步驟與第1實施方式的導線架1中的形成步驟也是大致同樣的（參照圖7的（a）~圖7的（k））。
再者，不設置基底鍍層而是直接在導線架基材之上形成的情況下，粗糙化銀鍍層11的厚度必須為0.2μm以上，可以設為0.2μm以上3.0μm以下。進而從成本的觀點出發，更佳為設為0.3μm以上1.0μm以下。 此外，基底鍍層作為藉由引線接合方式進行與半導體元件的電連接的情況中阻止銅的擴散的屏障發揮功能，當設置鎳鍍層作為該基底鍍層的情況下，粗糙化銀鍍層11的厚度可以設為0.2μm以上3.0μm以下。 此外，基底鍍層作為藉由引線接合方式進行與半導體元件的電連接的情況中阻止銅的擴散的屏障發揮功能，當設置包含鎳/鈀鍍的鍍層作為該基底鍍層的情況下，粗糙化銀鍍層11的厚度可以設為0.2μm以上3.0μm以下。
接下來，使用圖8對使用本實施方式的導線架1’的半導體封裝的製造工序的一例進行說明。 首先，準備藉由圖7所示製造步驟製造的、本實施方式的導線架1’（參照圖8的（a））。 接下來，在導線架1’的上表面的襯墊部10c之上透過芯片粘合膏（Die Bond）16搭載半導體元件20並進行固定，同時，藉由接合線17將半導體元件20的電極與導線架1’的內部連接用端子部10a電連接（參照圖8的（b））。 接下來，使用模型模具，將導線架1’的下表面的外部連接用端子部10b以外的空間區域用密封樹脂15密封（參照圖8的（c））。 最後，藉由切割、衝壓等將排列成多列的半導體封裝進行單片化（參照圖8的（d））。 由此，得到使用本實施方式的導線架1’的半導體封裝2’（參照圖8的（e））。 實施例
（實施例1） 實施例1的導線架是無基底鍍層、以導線架基材10為基底、在導線架基材10的上表面和側面形成粗糙化銀鍍層11的導線架的一例。 實施例1中，準備厚度0.2mm、寬度180mm的帶狀銅材作為導線架基材10（參照圖3的（a）），在該銅材的兩面形成厚度25μm的第1抗蝕劑層R1（參照圖3的（b）），對金屬板10上表面側的第1抗蝕劑層R1的整個區域進行曝光、顯影，同時，使用描繪有對應於外部連接用端子部10b的規定形狀的玻璃掩模對金屬板10下表面側的第1抗蝕劑層R1進行曝光、顯影，形成覆蓋金屬板10上表面側的整個區域、同時在金屬板10下表面側的對應於外部連接用端子部10b的部位開口的第1鍍覆用抗蝕劑掩模31-1（參照圖3的（c））。 接下來，使用第1鍍覆用抗蝕劑掩模31-1，在金屬板10下表面中對應於外部連接用端子部10b的部位依次積層厚度1.0μm的鎳鍍層、厚度0.01μm的鈀鍍層、厚度0.001μm的金鍍層，形成外部連接用鍍層13（參照圖3的（d））。 接下來，將第1鍍覆用抗蝕劑掩模31-1除去（參照圖3的（e）），在金屬板10上表面形成剝離時間為1分鐘左右的具有快剝離性的第2抗蝕劑層R2，在金屬板10下表面形成具有剝離時間為5分鐘的慢剝離性的第2抗蝕劑層R2’（參照圖3的（f））。 接下來，使用描繪有規定的導線架形狀的玻璃掩模進行曝光、顯影，形成蝕刻用抗蝕劑掩模32、32’（參照圖3的（g））。 接下來，在兩面實施蝕刻加工，形成規定的導線架形狀（參照圖3的（h））。 接下來，在剝離液槽中浸漬1分鐘左右，將金屬板10上表面側的蝕刻用抗蝕劑掩模32除去，保留金屬板10下表面側的蝕刻用抗蝕劑掩模32’不被除去（參照圖3的（i））。
接下來，使用金屬板10下表面側的蝕刻用抗蝕劑掩模32’作為第2鍍覆用抗蝕劑掩模，利用堿和酸對金屬板10上表面和側面實施預處理後，如下實施電鍍處理。 使用由甲烷磺酸系銀鍍液構成的、銀濃度3.5g/L的銀鍍浴，以溫度60℃、電流密度5A/dm2 進行45秒鍍覆，形成具有針狀的突起組的、表面積比（這裡為粗糙化銀鍍層的表面積相對於平滑面的表面積的比率）、晶體取向＜001＞、＜111＞、＜101＞的比率、晶體粒徑（平均值）為表1所示值的、厚度約1.5μm的粗糙化銀鍍層11（參照圖3的（j））。 接下來，在剝離液槽中浸漬4分鐘左右，將金屬板10下表面側的抗蝕劑掩模32’除去（參照圖3的（k）），從而得到實施例1的導線架1。
（實施例2） 實施例2的導線架為如下結構的導線架的一例：藉由引線接合（金線或銅線）方式進行與半導體元件的電連接的情況下，在導線架基材10上表面和側面實施鎳鍍層作為基底的屏障鍍層，防止存在於導線架基材10的銅的熱擴散。 實施例2中，在金屬板10上表面側的蝕刻用抗蝕劑掩模32的除去（參照圖7的（i））、對於金屬板10上表面和側面的電鍍預處理之前，與實施例1大致同樣地進行。之後的電鍍處理時，首先，使用由氨基磺酸鎳和氯化鎳、硼酸構成的鎳鍍浴，以2A/dm2 的電流密度進行1分30秒鍍覆，形成厚度約1.0μm的平滑的作為基底的鎳鍍層。接下來，使用由甲烷磺酸系銀鍍液構成的、銀濃度3.5g/L的銀鍍浴，以溫度60℃、電流密度5A/dm2 進行15秒鍍覆，形成具有針狀的突起組的、表面積比（這裡為粗糙化銀鍍層的表面積相對於平滑面的表面積的比率）、晶體取向＜001＞、＜111＞、＜101＞的比率、晶體粒徑（平均值）為表1所示值的、厚度約0.5μm的粗糙化銀鍍層11。然後，與實施例1大致同樣地將金屬板10下表面側的抗蝕劑掩模32’除去（參照圖7的（k）），得到實施例2的導線架1’。
（實施例3） 實施例3的導線架是如下結構的導線架的一例：與實施例2的導線架同樣，藉由引線接合（金線或銅線）方式進行與半導體元件的電連接的情況下，在導線架基材10上表面和側面積層鎳鍍層和鈀鍍層作為基底的屏障鍍層，防止存在於導線架基材10的銅的熱擴散。 實施例3中，在對於金屬板10上表面和側面的電鍍處理中形成鎳鍍層之前，與實施例2大致同樣地進行。接下來，使用由二氯胺系鈀鍍液構成的鈀鍍浴，以電流密度2A/dm2 進行10秒鍍覆，形成厚度約0.01μm的平滑的作為基底的鈀鍍層。接下來，使用由甲烷磺酸系銀鍍液構成的、銀濃度3.5g/L的銀鍍浴，以溫度60℃、電流密度5A/dm2 進行15秒鍍覆，形成具有針狀的突起組的、表面積比（這裡為粗糙化銀鍍層的表面積相對於平滑面的表面積的比率）、晶體取向＜001＞、＜111＞、＜101＞的比率、晶體粒徑（平均值）為表1所示值的、厚度約0.6μm的粗糙化銀鍍層11。然後，與實施例1大致同樣地將金屬板10下表面側的抗蝕劑掩模32’除去（參照圖7的（k）），得到實施例3的導線架1’。
（實施例4） 實施例4的導線架是如下結構的導線架的一例：利用焊錫進行與半導體元件的電連接的情況下，藉由在導線架基材10上表面和側面實施銀鍍層作為基底的屏障鍍層，使銀容易向焊錫擴散。 實施例4中，在金屬板10上表面側的蝕刻用抗蝕劑掩模32的除去（參照圖3的（i））、對於金屬板10上表面和側面的電鍍預處理之前，與實施例1大致同樣地進行。之後的電鍍處理時，使用由氰系銀鍍液構成的銀鍍浴，以電流密度3A/dm2 進行60秒鍍覆，形成厚度約1.1μm的平滑的作為基底的銀鍍層。接下來，使用由甲烷磺酸系銀鍍液構成的、銀濃度3.5g/L的銀鍍浴，以溫度60℃、電流密度5A/dm2 進行15秒鍍覆，形成具有針狀的突起組的、表面積比（這裡為粗糙化銀鍍層的表面積相對於平滑面的表面積的比率）、晶體取向＜001＞、＜111＞、＜101＞的比率、晶體粒徑（平均值）為表1所示值的、厚度約0.6μm的粗糙化銀鍍層11。然後，與實施例1大致同樣地將金屬板10下表面側的抗蝕劑掩模32’除去（參照圖3的（k）），得到實施例4的導線架1。
（實施例5） 實施例5的導線架是如下結構的導線架的一例：與實施例4的導線架同樣，利用焊錫進行與半導體元件的電連接的情況下，在導線架基材10上表面和側面積層鎳鍍層、鈀鍍層和金鍍層作為基底的屏障鍍層，防止存在於導線架基材10的銅的擴散。 實施例5中，在對於金屬板10上表面和側面的電鍍處理中形成鈀鍍層之前，與實施例3大致同樣地進行。接下來，使用由氰系金鍍液構成的金鍍浴，以電流密度2A/dm2 進行10秒鍍覆，形成厚度約0.001μm的平滑的作為基底的金鍍層。接下來，使用由甲烷磺酸系銀鍍液構成的、銀濃度3.5g/L的銀鍍浴，以溫度60℃、電流密度5A/dm2 進行15秒鍍覆，形成具有針狀的突起組的、表面積比（這裡為粗糙化銀鍍層的表面積相對於平滑面的表面積的比率）、晶體取向＜001＞、＜111＞、＜101＞的比率、晶體粒徑（平均值）為表1所示值的、厚度約0.5μm的粗糙化銀鍍層11。然後，與實施例1大致同樣地將金屬板10下表面側的抗蝕劑掩模32’除去（參照圖3的（k）），得到實施例5的導線架1。
（比較例1） 比較例1的導線架是無基底鍍層、在導線架基材的上表面和側面形成了平滑的銀鍍層的導線架的一例。 比較例1中，在金屬板的上表面側的蝕刻用抗蝕劑掩模的除去、對於金屬板上表面和側面的電鍍預處理之前，與實施例1大致同樣地進行。之後的電鍍處理時，使用由氰系銀鍍液構成的、銀濃度65g/L的銀鍍浴，以電流密度3A/dm2 進行3分鐘鍍覆，形成具有平滑面、厚度約2.5μm的銀鍍層。然後，與實施例1大致同樣地將金屬板的下表面側的抗蝕劑掩模除去，得到比較例1的導線架。
（比較例2） 比較例2的導線架是在導線架基材的上表面和側面形成了具有由表面積比（這裡為銀鍍層的表面積相對於平滑面的表面積的比率）未達1.30的凹凸所構成的粗糙化面的銀鍍層的導線架的一例。 比較例2中，在金屬板的上表面側的蝕刻用抗蝕劑掩模的除去、對於金屬板的上表面和側面的電鍍預處理之前，與實施例1大致同樣地進行。之後的電鍍處理時，使用由氰系銀鍍液構成的、銀濃度65g/L的銀鍍浴，以電流密度3A/dm2 進行6分鐘鍍覆，形成具有平滑面的、厚度約5.0μm的銀鍍層。接下來，藉由使用銀鍍剝離液對銀鍍層的表面實施2分鐘微蝕刻處理，在銀鍍層的表面形成具有凹凸的粗糙化面。此時，形成有在表面具有凹凸的粗糙化面的銀鍍層的厚度為2.8μm，厚度約是具有平滑面的銀鍍層的一半左右。然後，與實施例1大致同樣地將金屬板的下表面側的抗蝕劑掩模除去，得到比較例2的導線架。
（比較例3） 比較例3的導線架是在導線架基材的上表面和側面形成了在表面具有粗糙化面的基底鍍層、在其上形成了銀鍍層的導線架的一例。 比較例3中，在金屬板的上表面側的蝕刻用抗蝕劑掩模的除去、對於金屬板的上表面和側面的電鍍預處理之前，與實施例1大致同樣地進行。之後的電鍍處理時，首先，使用由氨基磺酸鎳和氯化鎳、硼酸構成的鎳鍍浴，以電流密度2A/dm2 進行7分30秒鍍覆，形成具有平滑面的、厚度約5.0μm的鎳鍍層。接下來，藉由使用鎳鍍剝離液對鎳鍍層的表面實施2分鐘微蝕刻處理，形成在鎳鍍層的表面具有凹凸的粗糙化面。此時，形成了在表面具有凹凸的粗糙化面的鎳鍍層的厚度為2.6μm，約是具有平滑面的鎳鍍層厚度的一半左右。接下來，使用由氰系銀鍍液構成的、銀濃度65g/L的銀鍍浴，以電流密度3A/dm2 進行1分30秒鍍覆，形成追隨鎳鍍層的粗糙化面的形狀的、表面積比（這裡為銀鍍層的表面積相對於平滑面的表面積的比率）、晶體取向＜001＞、＜111＞、＜101＞的比率、晶體粒徑（平均值）為表1所示值的、厚度約1.5μm的、具有帶凹凸的粗糙化面的銀鍍層。然後，與實施例1大致同樣地將金屬板的下表面側的抗蝕劑掩模除去，得到比較例3的導線架。
將實施例1~5、比較例1~3各自的導線架中的鍍層構成要件（鍍層的種類和厚度、表面積比（這裡為（粗糙或平滑）銀鍍層的表面積相對於平滑面的表面積的比率）、銀鍍層的晶體取向比率、晶體粒徑（平均值））示於表1。 再者，晶體取向比率是，對於使用掃描型電子顯微鏡（SEM: Scanning Electron Microscope）以10,000倍觀察到的視野，利用電子背散射衍射分析裝置（ESBD: Electron Backscatter Diffraction）進行分析，將對於＜001＞、＜111＞、＜101＞各取向的容許角度設為15°算出的。此外，晶體粒徑設為以取向差15°以上作為粒界而求出的晶粒的面積圓當量直徑。 此外，銀鍍層的鍍覆厚度用熒光X射線分析裝置（SII製 SFT3300）測定，使用鎳、鈀、金鍍的鍍層的鍍覆厚度用熒光X射線分析裝置（SII製 SFT3300）測定。 此外，表面積比用3D激光顯微鏡（OLYMPUS製 OLS4100）測定。
[表1]
實施例 屏障鍍層 最表層Ag鍍層
表面形態 厚度(μm) 表面形態 厚度 (μm) 表面積比 晶體取向的比率(%) 晶體粒徑 (μm)
Ag Ni Pd Au ＜001＞ ＜111＞ ＜101＞
實施例1 - - - - - 針狀突起 1.5 3.1 8.7 16.3 23.6 0.1818
實施例2 平滑 - 1.0 - - 針狀突起 0.5 3.0 9.2 16.1 22.7 0.1935
實施例3 平滑 - 1.0 0.01 - 針狀突起 0.6 3.1 8.8 15.9 23.2 0.2037
實施例4 平滑 1.1 - - - 針狀突起 0.6 2.9 9.0 15.8 22.8 0.1865
實施例5 平滑 - 1.0 0.01 0.001 針狀突起 0.5 3.1 8.6 16.3 23.0 0.1903
比較例1 - - - - - 平滑 2.5 1.1 23.4 12.3 6.3 0.3058
比較例2 - - - - - 蝕刻凹凸 2.8 1.3 22.6 14.2 7.2 0.3268
比較例3 蝕刻凹凸 - 2.6 - - Ni追隨凹凸 1.5 1.3 22.9 13.8 7.0 0.3120
樹脂密合性的評價 在完成的實施例1~5、比較例1~3各自的導線架的粗糙化銀鍍層（比較例1中為平滑的銀鍍層）之上，形成評價用的Φ2mm的圓筒形樹脂模。對於該樹脂，使用作為接合測試儀的Dage系列4000（Dage公司製）測定剪切強度，從而進行樹脂密合性的評價。 將實施例1~5、比較例1~3各自的樹脂密合性的評價結果示於表2。
[表2]
實施例 密合強度 (MPa) 加工時間 (將比較例1作為100) 使用Ag量 (將比較例1作為100)
實施例1 15 25 60
實施例2 15 50 20
實施例3 15 50 20
實施例4 15 30 60
實施例5 15 50 20
比較例1 10 100 100
比較例2 11 200 200
比較例3 12 250 60
關於比較例1的導線架，確認到剪切強度為10MPa，不能說具有實際使用時充分的樹脂密合性。 而關於實施例1~5的導線架，確認到如表2所示均具有比較例1的導線架的剪切強度1.5倍的剪切強度，樹脂密合性顯著提高。 另一方面，關於比較例2、3的導線架，確認到與比較例1的導線架的剪切強度相比，雖然剪切強度高，樹脂密合性提高，但與比較例1的導線架的剪切強度相比，僅為1.1倍的剪切強度，無法獲得實施例1~5的導線架那樣的顯著的樹脂密合性提高效果。
生產率的評價 對用於將實施例1~5、比較例2、3各自的導線架中最表層鍍層的表面形態形成為具有粗糙化面的形態所需的加工時間和銀鍍覆量進行比較，評價生產率。評價生產率時，使用將形成平滑的銀鍍層作為最表層鍍層的、比較例1的導線架中的該加工時間、銀鍍覆的使用量分別設為100時的相對數值作為評價值。再者，導線架的鍍覆加工是以在生產線上輸送的狀態進行的，因此該加工時間的評價值是基於在各實施例、比較例的導線架的鍍覆加工中需要最長鍍覆時間的金屬鍍層的形成所需的時間算出的（實施例1：粗糙化銀鍍覆，實施例2、3、5：平滑鎳鍍覆，實施例4：平滑銀鍍覆，比較例2：平滑銀鍍覆，比較例3：平滑鎳鍍覆）。 將實施例1~5、比較例2、3各自的生產率（為了將最表層鍍層的表面形態形成為具有粗糙化面的形態所需的加工時間和銀鍍覆量）的評價結果示於表2。
比較例2的導線架是在形成具有平滑面的、厚度約5.0μm的銀鍍層後，藉由使用銀鍍剝離液實施微蝕刻處理而在銀鍍層的表面形成具有凹凸的粗糙化面的例子，形成有在表面具有凹凸的粗糙化面的銀鍍層的厚度為2.8μm，厚度是具有平滑面的銀鍍層的大約一半左右，如表2所示，確認到加工時間為200，銀使用量為200，除了加工時間增加以外，原價高昂的銀的成本大幅增加，生產率惡化。 比較例3的導線架是在形成具有平滑面的、厚度約5.0μm的鎳鍍層後，藉由使用鎳鍍剝離液實施微蝕刻處理而在銀鍍層的表面形成具有凹凸的粗糙化面的例子，形成了在表面具有凹凸的粗糙化面的鎳鍍層的厚度為2.6μm，厚度是具有平滑面的鎳鍍層的大約一半左右，如表2所示，確認到加工時間為250，銀使用量為60，雖然能在某種程度上降低銀的成本，但是加工時間大幅增加，生產率大幅惡化。 而關於實施例1~5的導線架，確認到如表2所示，均為加工時間為25~50、銀使用量為20~60，與比較例2的導線架相比，加工時間減少75~87.5％、銀使用量減少70~90％，生產率顯著提高。 此外，關於實施例2、3、5的導線架，確認到與比較例3的導線架相比加工時間減少80％、銀使用量減少67％，生產率顯著提高。再者，關於實施例1和實施例4的導線架，確認到雖然銀使用量與比較例3的導線架為同等程度，但與比較例2的導線架相比大幅減少，此外，加工時間與比較例3的導線架相比減少88~90％，生產率顯著提高。
以上對本發明的較佳實施方式和實施例進行了詳細說明，但本發明不受上述實施方式和實施例的限制，可以在不脫離本發明範圍的情況下對上述實施方式和實施例進行各種變形和替換。 此外，本發明的導線架中雖然將導線架基材的材質設為銅合金等銅系材料，但也可以應用鎳系合金作為導線架基材的材質。 此外，只要是不損害具有針狀的突起組的粗糙化面的表面積比和晶體結構的規定厚度，本發明的導線架中，還可以在作為最表層鍍層而具備的具有針狀的突起組的粗糙化銀鍍層上進而積層例如銀鍍層、組合了鎳、鈀、金的鍍層作為覆蓋用的鍍層。 產業可利用性
本發明的導線架在需要使用最表層具備銀鍍層的導線架來製造樹脂密封型的半導體封裝的領域是有用的。
1、1’:導線架 2、2’:半導體封裝 10:導線架基材（金屬板） 10a:內部連接用端子部 10b:外部連接用端子部 10c:襯墊部 11:粗糙化銀鍍層 13:外部連接用鍍層 14:焊錫 15:密封樹脂 16:芯片粘合膏（Die Bond） 17:接合線 20:半導體元件 31-1:鍍覆用抗蝕劑掩模 32:蝕刻用抗蝕劑掩模 32’:蝕刻和鍍覆兼用的抗蝕劑掩模 R1:第1抗蝕劑層 R2:（具有快剝離性的）第2抗蝕劑層 R2’:（具有慢剝離性的）第2抗蝕劑層
[圖1]為顯示本發明的第1實施方式涉及的導線架的一例的圖，（a）為頂視圖、（b）為底視圖、（c）為示意性顯示（a）的A-A截面的說明圖。 [圖2]為顯示本發明的第1實施方式涉及的排列成多列的導線架的一例的平面圖。 [圖3]為顯示本發明的第1實施方式涉及的半導體元件安裝用的導線架的製造步驟的一例的說明圖。 [圖4]為顯示使用本發明的第1實施方式涉及的半導體元件安裝用導線架的半導體封裝的製造步驟的一例的說明圖。 [圖5]為顯示本發明的第2實施方式涉及的導線架的一例的圖，（a）為頂視圖、（b）為底視圖、（c）為示意性顯示（a）的B-B截面的說明圖。 [圖6]為顯示本發明的第2實施方式涉及的排列成多列的導線架的一例的平面圖。 [圖7]為顯示本發明的第2實施方式涉及的半導體元件安裝用的導線架的製造步驟的一例的說明圖。 [圖8]為顯示使用本發明的第2實施方式涉及的半導體元件安裝用導線架的半導體封裝的製造步驟的一例的說明圖。
1:導線架
10:導線架基材(金屬板)
10a:內部連接用端子部
10b:外部連接用端子部
11:粗糙化銀鍍層
13:外部連接用鍍層

Claims (4)

  1. 一種導線架，其特徵在於：由銅系材料構成的導線架基材的上表面、側面、下表面中在前述上表面和側面具備具有構成相對於平滑面的表面積的表面積比率為1.30以上6.00以下的複數個針狀的突起的集合體之針狀的突起組的粗糙化銀鍍層作為最表層鍍層，該粗糙化銀鍍層具有在晶體取向<001>、<111>、<101>各自的比率中晶體取向<101>的比率最高的晶體結構。
  2. 如請求項1所述之導線架，其中，前述粗糙化銀鍍層的平均晶體粒徑小於0.28μm。
  3. 如請求項1或2所述之導線架，其中，前述導線架基材與前述粗糙化銀鍍層之間具有基底鍍層。
  4. 如請求項1或2所述之導線架，其中，在前述導線架基材的下表面具備鎳、鈀、金依次積層而成的鍍層。
TW109108593A 2019-03-22 2020-03-16 導線架 TWI831944B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019055685A JP6741356B1 (ja) 2019-03-22 2019-03-22 リードフレーム
JPJP2019-055685 2019-03-22

Publications (2)

Publication Number Publication Date
TW202100808A TW202100808A (zh) 2021-01-01
TWI831944B true TWI831944B (zh) 2024-02-11

Family

ID=72047922

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109108593A TWI831944B (zh) 2019-03-22 2020-03-16 導線架

Country Status (5)

Country Link
US (1) US10903150B2 (zh)
JP (1) JP6741356B1 (zh)
KR (1) KR20200112658A (zh)
CN (1) CN111725170A (zh)
TW (1) TWI831944B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800005354A1 (it) 2018-05-14 2019-11-14 Dispositivo a semiconduttore e procedimento corrispondente
DE102018128109A1 (de) * 2018-11-09 2020-05-14 Infineon Technologies Ag Ein clip mit einem diebefestigungsabschnitt, der konfiguriert ist, um das entfernen von hohlräumen beim löten zu fördern
JP6736716B1 (ja) * 2019-03-22 2020-08-05 大口マテリアル株式会社 リードフレーム
CN113782453B (zh) * 2021-11-12 2022-02-08 深圳中科四合科技有限公司 一种引线框架的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200308104A (en) * 2002-04-05 2003-12-16 Tokyo Shibaura Electric Co Semiconductor light emitting device and its manufacturing method
CN1574300A (zh) * 2003-05-22 2005-02-02 新光电气工业株式会社 封装组件和半导体封装
TW201742197A (zh) * 2016-02-17 2017-12-01 三井高科技股份有限公司 導線架及其製造方法、以及半導體封裝體
TW201841323A (zh) * 2017-01-17 2018-11-16 日商大口電材股份有限公司 導線框及其製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5151438Y2 (zh) 1975-09-22 1976-12-09
JP3259894B2 (ja) 1996-04-30 2002-02-25 ソニー株式会社 リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置
US6087714A (en) * 1998-04-27 2000-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
US20060125062A1 (en) * 2004-12-15 2006-06-15 Zuniga-Ortiz Edgar R Semiconductor package having improved adhesion and solderability
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
JP5151438B2 (ja) 2007-12-10 2013-02-27 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP4853508B2 (ja) 2008-11-05 2012-01-11 住友金属鉱山株式会社 リードフレームの製造方法
KR101802850B1 (ko) * 2011-01-11 2017-11-29 해성디에스 주식회사 반도체 패키지
US9449188B2 (en) * 2014-10-10 2016-09-20 Salesforce.Com, Inc. Integration user for analytical access to read only data stores generated from transactional systems
DE102016118784A1 (de) * 2016-10-04 2018-04-05 Infineon Technologies Ag Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200308104A (en) * 2002-04-05 2003-12-16 Tokyo Shibaura Electric Co Semiconductor light emitting device and its manufacturing method
CN1574300A (zh) * 2003-05-22 2005-02-02 新光电气工业株式会社 封装组件和半导体封装
TW201742197A (zh) * 2016-02-17 2017-12-01 三井高科技股份有限公司 導線架及其製造方法、以及半導體封裝體
TW201841323A (zh) * 2017-01-17 2018-11-16 日商大口電材股份有限公司 導線框及其製造方法

Also Published As

Publication number Publication date
JP2020155748A (ja) 2020-09-24
CN111725170A (zh) 2020-09-29
US10903150B2 (en) 2021-01-26
JP6741356B1 (ja) 2020-08-19
US20200303288A1 (en) 2020-09-24
KR20200112658A (ko) 2020-10-05
TW202100808A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
TWI831944B (zh) 導線架
TWI826671B (zh) 半導體元件搭載用零件、引線框和半導體元件搭載用基板
TWI811532B (zh) 導線架
TWI820313B (zh) 導線架
TWI820314B (zh) 半導體元件搭載用基板
TWI831948B (zh) 半導體元件搭載用基板
TWI831943B (zh) 導線架