JP2020145418A - 基板を製造する方法、及び基板の製造用システム - Google Patents

基板を製造する方法、及び基板の製造用システム Download PDF

Info

Publication number
JP2020145418A
JP2020145418A JP2020017355A JP2020017355A JP2020145418A JP 2020145418 A JP2020145418 A JP 2020145418A JP 2020017355 A JP2020017355 A JP 2020017355A JP 2020017355 A JP2020017355 A JP 2020017355A JP 2020145418 A JP2020145418 A JP 2020145418A
Authority
JP
Japan
Prior art keywords
work
layer
modified
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020017355A
Other languages
English (en)
Other versions
JP7135016B2 (ja
JP2020145418A5 (ja
Inventor
カール、ハインツ、プリーワッサー
Heinz Priewasser Karl
仁志 星野
Hitoshi Hoshino
仁志 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Publication of JP2020145418A publication Critical patent/JP2020145418A/ja
Publication of JP2020145418A5 publication Critical patent/JP2020145418A5/ja
Priority to JP2022094669A priority Critical patent/JP7500655B2/ja
Application granted granted Critical
Publication of JP7135016B2 publication Critical patent/JP7135016B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • B28D5/045—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools by cutting with wires or closed-loop blades
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】基板の効率的な製造方法、及びワークから得られる基板の個数を増加させ得る効率的な基板製造システムを提供する。【解決手段】製造方法は、第１表面４と第１表面の反対側の第２表面６とを有するワーク２を準備する工程と、複数の改質領域を備える改質層８をワークの内部に形成する工程と、を備える。更に、改質層をワークの内部に形成する工程の後に、機能層１２をワークの第１表面に形成する工程と、機能層をワークの第１表面に形成する工程の後に、ワークを改質層に沿って分割することにより、機能層を有する基板を得る工程と、を備える。ワークを改質層に沿って分割する工程は、外的刺激をワークに印加する工程を備える。【選択図】図９

Description

本発明は、デバイス層等の機能層を有するウエハ等の基板を製造する方法に関する。更に、本発明は、本方法を実施するためのシステムに関する。
半導体ウエハ等のウエハなどの基板に、集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）、発光ダイオード（ＬＥＤ）等のデバイスが、基板の前面に機能層を設けることにより形成される。基板は、例えば炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、珪素（Ｓｉ）等から構成されるウエハであり得る。デバイスは、例えば、省電力製品用に設計された電力半導体用の半導体デバイスであり得る。
例えば、光学デバイス作製プロセスにおいて、例えば、ｎ型窒化物半導体層及びｐ型窒化物半導体層から構成される機能層としての光学デバイス層が、単結晶基板、例えば炭化珪素基板、窒化ガリウム基板、サファイア基板等の前面に形成される。光学デバイス層は、発光ダイオードやレーザーダイオード等の光学でヴァイスがそれぞれ形成される別個の領域を画成するように、交差する分割線（「ストリート」とも称される）によって仕切られる。単結晶基板の前面に光学デバイス層を設けることにより、光学デバイスウエハが形成される。光学デバイスウエハは、分割線に沿って分離され、例えば切断され、光学デバイスが形成される別個の領域に分割される。こうして、チップやダイとしての個々の光学デバイスが得られる。
機能層が設けられるウエハ等の基板は、機能層を形成する前に、インゴット等のワークを切断することにより得られる。従来的に、ワークは、例えばワイヤソーを使用して切断される。
しかしながら、既知の方法においては、基板を製造するプロセスで大量のワーク材料のロスが生じる。例えば、ＳｉＣインゴットを例えばワイヤソーでスライスすることによりＳｉＣウエハを得る場合、ウエハの厚さは典型的には約４００μｍである。インゴットからウエハを切断した後、ウエハを研削及び／又は研磨しておよそ３５０μｍの厚さにする。続いて、デバイス層等の機能層を、ウエハの前面に形成する。機能層を有するウエハの最終的な所望の厚さは、約２００μｍ以下である。基板製造プロセスにおけるワーク材料のロスに関する問題は、ＳｉＣ等の高価なワーク材料で特に顕著である。
したがって、基板の効率的な製造方法、及びワークから得られる基板の個数を増加させ得る効率的な基板製造システムが必要とされている。
したがって、本発明の目的は、ワークから得られる基板の個数を増加させ得る基板の効率的な製造方法を提供することである。更に、本発明は、本方法を実施するための基板製造システムを提供することを目的とする。これらの目標は、請求項１の技術的特徴を有する基板製造方法、及び請求項１２の技術的特徴を有する基板製造システムにより達成される。好適な実施形態は、従属請求項から生じる。
本発明は、機能層を有する基板を製造する方法を提供する。本方法は、第１表面と前記第１表面の反対側の第２表面とを有するワークを準備する工程と、改質層を前記ワークの内部に形成する工程と、を備える。改質層は、複数の改質領域を備える。本方法は、前記改質層を前記ワークの内部に形成する工程の後に、機能層を前記ワークの前記第１表面に形成する工程と、前記機能層を前記ワークの前記第１表面に形成する工程の後に、前記ワークを前記改質層に沿って分割することにより、前記機能層を有する基板を得る工程と、を更に備える。前記ワークを前記改質層に沿って分割する工程は、外的刺激を前記ワークに印加する工程を備える。
本発明の方法において、ワークの内部に形成された改質層は、複数の改質領域を備える。改質領域は、例えば、放射線等の外的刺激を印加することにより、例えばレーザービームを使用することにより改質されたワークの領域である。改質領域は、ワーク材料の構造が改質されたワークの領域であり得る。改質領域は、ワークが損傷したワークの領域であり得る。
複数の改質領域を備える改質層をワークの内部に形成することにより、ワークの強度が、改質領域が形成されたエリアにおいて低下する。したがって、改質領域が形成されたエリアにおけるワークの強度は、改質領域が形成されていないエリアにおけるワークの強度より小さい。したがって、改質層は、ワークを分割するプロセスを促進する分離又は分割開始層として機能する。
機能層をワークの第１表面に形成する工程の後に、ワークを改質層に沿って分割することにより、機能層を有する基板を得る。ワークを改質層に沿って分割する工程は、外的刺激をワークに印加する工程を備える、又はこれからなる。したがって、基板を得るためにワークを切断する工程は必要ない。
特に、改質層をワークの内部に形成する工程の後に、機能層をワークの第１表面に形成する。したがって、改質層を形成するプロセスは、機能層の存在による影響を受けない。これにより、改質層を特に明確に定義された態様において高い精度で形成することができる。更に、改質層を形成する際に機能層が損傷するリスクが排除される。
ワークの内部における改質層の配置が、ワークから得られる基板の厚さ及び厚さ均一性を決定する。したがって、ワークに改質層を形成する工程の後に機能層を形成することにより、基板はより薄い厚さを有するとともに高度な厚さ均一性を有することができる。したがって、ワークから得られる基板の個数が増加し、材料のロスが削減される。
したがって、本発明は、ワークから得られる基板の個数を増加させ得る効率的な基板を製造する方法を提供する。
ワークは、例えば、半導体インゴット等のインゴット、又は基板、すなわち半導体基板等のより薄い基板が得られるより厚い基板であってもよい。インゴット又はより厚い基板等のワークは、１ｍｍ以上の厚さ、又は２ｍｍ以上の厚さを有し得る。ワークの厚さは、ワークの第１表面から第２表面に向かう方向において測定される。
ワークの第１表面と第２表面とは、実質的に互いに平行であり得る。
ワークは、例えば、半導体、ガラス、サファイア（Ａｌ２Ｏ３）、アルミナセラミック等のセラミック、石英、ジルコニア、ＰＺＴ（チタン酸ジルコン酸鉛）、ポリカーボネート、光学結晶材料等から構成され得る。
特に、ワークは、例えば、炭化珪素（ＳｉＣ）、珪素（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、リン化ガリウム（ＧａＰ）、砒化インジウム（ＩｎＡｓ）、リン化インジウム（ＩｎＰ）、窒化珪素（ＳｉＮ）、タンタル酸リチウム（ＬＴ）、ニオブ酸リチウム（ＬＮ）、窒化アルミニウム（ＡｌＮ）、酸化珪素（ＳｉＯ２）等から構成され得る。特に好適には、ワークはＳｉＣから構成される。
ワークは、単結晶ワーク、ガラスワーク、化合物半導体ワーク等の化合物ワーク、例えばＳｉＣ又はＧａＮワーク、或いはセラミックワーク等の多結晶ワークであり得る。
ワークから得られる基板は、上記の材料のうちのいずれかから構成され得る。例えば、基板は、半導体ウエハ等のウエハであり得る。半導体ウエハは、上記の半導体材料のうちのいずれか、特にＳｉＣから構成され得る。
機能層は、機能を提供する又は呈示する層である。この機能は、例えば、電気的絶縁性又は電導性等の電気的機能、機械的保護等の機械的機能、又は例えば機能層としてのデバイス層の場合には電子的機能であり得る。
例えば、機能層は、デバイス層、エピタキシャル層、ＧａＮ層、再結合強化バッファ層等のバッファ層、金属層、ｌｏｗ‐ｋ層等であり得る。機能層は、バンプ、例えばはんだバンプ又は銅柱バンプ等の相互接続部を有し得る。
特に、機能層はデバイス層であり得る。デバイス層は、例えば電力半導体用の電子デバイス、半導体デバイス等のデバイスを備え得る。デバイスは、例えばＳｉＣ ＭＯＳＦＥＴであるＭＯＳＦＥＴ等のトランジスタ、又は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、又はショットキーバリアダイオード等のダイオードを備え得る、又はこれらであり得る。
改質層は、ワークの内部に、ワークの第１表面側から形成され得る。改質層をワークの内部に形成する工程の後に機能層をワークの第１表面に形成するため、改質層を形成するこのようなプロセスは、機能層の存在による影響を受けない。更に、改質層を形成する際に機能層が損傷するリスクがない。
改質層をワークの内部にワークの第１表面側から形成することにより、改質層を特に明確に定義された態様において特に高い精度で形成することができる。これは、特に、得られる基板の厚さが、例えば１ｍｍ以上であるワークの厚さより顕著に小さい場合、例えば５０乃至２００μｍの場合でも同様である。例えば、得られる基板の厚さは、ワークの厚さより１／３以上、１／５以上、１／８以上、１／１０以上、１／１５以上、又は１／２０以上小さくてもよい。この場合、改質層をワークの内部にワークの第１表面側から形成する工程は、改質層をワークの内部にワークの第２表面側から形成する工程より、著しく小さいワークの貫通深さしか必要としない。したがって、改質層を特に正確に形成することができるため、得られるの基板の厚さを更に薄くすることができる。
或いは、改質層をワークの内部にワークの第２表面側から形成してもよい。この手法は、特に、ワークが比較的薄い厚さを有する場合、例えば２ｍｍ未満の場合に採用され得る。
ワークの内部に改質層を形成する工程は、ワークにレーザービームを印加する工程を備え得る、又はこれからなり得る。ワークは、レーザービームを透過する材料から構成され得る。したがって、レーザービームは、ワークを透過できる波長を有し得る。レーザービームを、第１表面に沿った少なくとも複数の位置においてワークに印加し得る。レーザービームの焦点が第１表面から第２表面に向かう方向において第１表面から距離を置いた状態で、レーザービームをワークに印加し得る。レーザービームの焦点は、ワークの内部に配置され得る。
改質層の改質領域は、レーザービームの印加により改質されたワークの領域であり得る。例えば、改質領域は、レーザービームの印加によりワーク材料の構造が改質されたワークの領域であり得る。改質領域は、レーザービームの印加によりワークが損傷したワークの領域であり得る。
レーザービームは、パルスレーザービームであり得る。パルスレーザービームは、例えば、１ｎｓ乃至３００ｎｓの範囲のパルス幅を有し得る。
改質層をワークの内部に形成する工程の後に、機能層をワークの第１表面に形成するため、レーザービームの印加による機能層の損傷が確実に防止される。更に、レーザービームを印加するプロセスは、機能層の存在による影響を受けないため、改質層を特に明確に定義された態様において特に高い精度で形成することができる。
レーザービームを、ワークの第１表面側からワークに印加し得る。改質層をワークの内部に形成する工程の後に、機能層をワークの第１表面に形成するため、レーザービームの印加は機能層の存在による影響を受けない。更に、機能層がレーザービームにより損傷するリスクがない。
得られる基板の厚さがワークの厚さよりかなり小さい場合、例えば、１／３以上、１／５以上、１／８以上、１／１０以上、１／１５以上、又は１／２０以上小さい場合、レーザービームをワークの第１表面側からワークに印加する工程は特に有利である。この場合、レーザービームを第１表面側から印加する工程は、レーザービームを第２表面側から印加する工程より、著しく小さくいワークの貫通深さしか必要としない。したがって、改質層を特に正確に形成することができるため、得られる基板の厚さを更に薄くすることができる。
或いは、レーザービームをワークの第２表面側からワークに印加してもよい。この手法は、特に、ワークが比較的薄い厚さを有する場合、例えば２ｍｍ未満の場合に採用され得る。
第１表面に沿った少なくとも複数の位置において、隣接する位置が互いに重ならないようにして、レーザービームをワークに印加し得る。第１表面に沿った少なくとも複数の位置において、隣接する位置の間の距離、すなわち、隣接する位置の中心同士の間の位置が、３μｍ乃至５０μｍ、好適には５μｍ乃至４０μｍ、より好適には８μｍ乃至３０μｍの範囲にあるようにして、レーザービームをワークに印加し得る。
改質層内の複数の改質領域を、隣接する又は隣り合う改質領域が互いに重ならないようにして、ワークの内部に形成することができる。このようにして、ワークが高度な強度又は頑丈性を維持することにより、効率的なワークの更なる取り扱いや処理が可能となることが特に確実に保証され得る。特に、ワークの取り扱い中にワークを意図せず分割するリスクが顕著に削減され得る。
隣接する又は隣り合う改質領域の外縁の間の距離は、少なくとも１μｍであり得る。
第１表面に沿った少なくとも複数の位置において、隣接する位置が少なくとも部分的に互いに重なるようにして、レーザービームをワークに印加してもよい。
複数の改質領域を、隣接する又は隣り合う改質領域が少なくとも部分的に互いに重なるようにしてワークに形成してもよい。このようにして、ワークを改質層に沿って分割するプロセスが更に容易とされ得る。
改質層を、ワークの第１表面に対して実質的に平行になるように形成してもよい。このようにして、高度な厚さ均一性を有する基板を、特に効率的且つ簡単な態様で得ることができる。
改質層を、ワークの厚さ方向においてワークの第２表面よりワークの第１表面に近くなるようにして形成してもよい。例えば、ワークの厚さ方向における改質層と第１表面との間の距離が、ワークの厚さ方向における改質層と第２表面との間の距離より１／３以上、１／５以上、１／８以上、１／１０以上、１／１５以上、又は１／２０以上小さくなるようにして、改質層を形成してもよい。
ワークの厚さ方向における改質層と第１表面との間の距離が、得られる基板の厚さ、例えば最終厚さより、例えば３０乃至１００μｍ、好適には４０乃至８０μｍ、より好適には５０乃至７０μｍ、更に好適にはおよそ５０μｍ大きくなるようにして、改質層を形成してもよい。ここで、「最終厚さ」という用語は、基板の処理が完了又は終了した後、例えば、基板の研削及び／又は研磨工程等の全ての処理ステップが実施された後の基板の厚さを定義する。このようにして、基板を得るプロセスにおけるワーク材料のロスが最小限とされ得る。
改質層を、ワークの断面全体を実質的に覆うように形成してもよい。断面は、ワークの厚さ方向に対して実質的に垂直であり得る。
改質層を、周縁ワーク部により取り囲まれるように形成してもよい。周縁ワーク部は、改質層を、改質層の延在面において、すなわち改質層が延在する面において取り囲み得る。改質層の延在面は、第１表面に対して実質的に平行であり得る。周縁ワーク部は、ワークの周縁又は円周に沿って延在する。改質層は、ワークの中央部に配置され得る。
周縁ワーク部では、改質領域をしなくてもよい。
或いは、改質領域を周縁ワーク部にも形成してよい。周縁ワーク部は、改質層より小さい程度で改質され得る。例えば、周縁ワーク部において、ワークの単位面積当たりの改質領域は、改質層より少なく形成され得る。周縁ワーク部において、隣接する又は隣り合う改質領域のうちの少なくともいくつかのものの間の距離は、改質層におけるより大きくてもよい。例えば、異なるレーザービーム、例えば改質層を形成するためのレーザービームより弱いレーザービームを印加することにより、周縁ワーク部に形成される改質領域は、改質層における改質領域よりも少ない程度で改質され得る。周縁ワーク部における改質領域は、改質層における改質領域より小さくてもよい。例えば、周縁ワーク部における改質領域の、例えばワークの厚さ方向における及び／又はこれに垂直な方向における広がり範囲は、改質層における改質領域のものより小さくてもよい。
周縁ワーク部において、改質領域が形成されたエリアと改質領域が形成されないエリアとが配置され得る、例えば、例えばワークの円周に沿って交互に配置され得る。周縁ワーク部において、改質領域が形成されたエリアと改質領域が形成されないエリアとは、改質領域が形成されたエリアがワークの周方向において少なくとも実質的に等距離を置いて離間するようにして、ワークの円周に沿って交互に配置され得る。或いは、改質領域が形成された隣接する又は隣り合うエリア間のワークの周方向における距離は、ワークの円周に沿って変わり得る。改質領域が形成されないエリアは、少なくともワークの周方向において、少なくとも実質的に等距離を置いて離間してもよい。或いは、改質領域が形成されない隣接する又は隣り合うエリア間のワークの周方向における距離は、ワークの円周に沿って変わり得る。改質領域が形成されたエリアのうちの少なくとも一部又は全部は、同一サイズ、例えば、ワークの厚さ方向において及び／又はこれに垂直な方向において、同一の広がり範囲を有し得る。改質領域が形成されたエリアのうちの少なくとも一部又は全部は、サイズに関して互いに異なり得る。改質領域が形成されないエリアのうちの一部又は全部は、同一サイズを有し得る。改質領域が形成されないエリアのうちの一部又は全部は、サイズに関して互いに異なり得る。改質領域が形成されたエリアのうちの少なくとも一部又は全部は、ワークの周縁又は円周縁部までいっぱいに延在し得る、例えば、ワークの径方向において改質層からワークの周縁又は円周縁部までいっぱいに延在し得る。改質領域が形成されないエリアのうちの少なくとも一部又は全部は、ワークの周縁又は円周縁部いっぱいに延在し得る、例えば、ワークの径方向において改質層からワークの周縁又は円周縁部までいっぱいに延在し得る。
改質領域が形成されたエリアのサイズ、例えば、ワークの厚さ方向における及び／又はこれに垂直な方向における広がり範囲は、改質領域が形成されないエリアのサイズ、例えば、ワークの厚さ方向における及び／又はこれに垂直な方向における広がり範囲と同じであっても小さくてもよい。改質領域が形成されたエリアのサイズ、例えば、ワークの厚さ方向における及び／又はこれに垂直な方向における広がり範囲は、改質領域が形成されないエリアのサイズ、例えば、ワークの厚さ方向における及び／又はこれに垂直な方向における広がり範囲と同じであっても大きくてもよい
周縁ワーク部は、改質領域が形成されたエリアを、複数個、例えば、２個以上、３個以上、５個以上、８個以上、１０個以上、１２個以上、１５個以上、又は２０個以上備え得る。周縁ワーク部は、改質領域が形成されないエリアを、複数個、例えば、２個以上、３個以上、５個以上、８個以上、１０個以上、１２個以上、１５個以上、又は２０個以上備え得る。
改質層における改質領域、及び存在する場合の周縁ワーク部における改質領域は、第１表面から第２表面に向かう方向において、第１表面から少なくとも実質的に同一距離を置いて形成され得る、例えば、ワークの内部において少なくとも実質的に同一深さに配置され得る。
改質層における改質領域、及び周縁ワーク部における改質領域は、少なくとも実質的に同一の態様で形成され得る。改質層における改質領域は、周縁ワーク部において改質領域が形成された態様とは異なる態様で形成され得る。
このような周縁ワーク部にワークの改質部を設けない又はほとんど設けないことにより、例えば、改質層の形成中に、ワークの周縁におけるデブリ等の粒子の生成が顕著に削減され得る、又は完全に抑えられる。したがって、このような粒子による基板や処理装置の汚染を最小限にすることができる。更に、ワークが特に高度な強度又は頑丈性を維持することにより、効率的なワークの更なる取り扱いや処理が可能となることが確実に保証され得る。特に、ワークの取り扱い中にワークを意図せず分割するリスクが顕著に削減され得る。
周縁ワーク部は、ワークの厚さ方向に垂直な方向において、特にワークの径方向において、０．１乃至２ｍｍの幅を有し得る。
周縁ワーク部は、実質的に環状の形状を有し得る。この場合、周縁ワーク部は、０．１乃至２ｍｍのリング幅を有し得る。リング幅は、リングの外径とリングの内径との差の半分として定義される。
周縁ワーク部は、ウエハ等の基板の周縁マージンエリアに対応し得る。周縁マージンエリアにおいて、機能層が設けられない、例えば、デバイス、特にアクティブデバイスが形成され得ない。
ワークを改質層に沿って分割して機能層を有する基板を得る工程は、ワークを周縁ワーク部において分離又は分割する工程を更に備え得る。このようにして、基板を特に効率性及び信頼性の高い態様で得ることができる。
ワークを周縁ワーク部において分離又は分割する工程は、ワークを周縁ワーク部において切断する工程を備え得る、又はこれからなり得る。例えば、ワークを周縁ワーク部において、例えば、垂直スピンドルダイサー等のダイサー、ブレード、ワイヤソー等のソー、又は劈開ツール等を使用する機械的切断工程により、又は例えばレーザーアブレーションによるレーザー切断工程により切断してもよい。ワークを周縁ワーク部において機械的に切断するために使用される切断ツールは、約３０乃至８０μｍの切断幅、例えばブレード又はソー幅を有し得る。
ワークは、ワークの周縁又は円周側から周縁ワーク部において切断され得る。切断方向は、ワークの厚さ方向に実質的に垂直であり得る。
ワークを周縁ワーク部において分離する、例えば切断する工程の際、ワークから得られる基板は、ワークの残部によって確実に支持される。したがって、基板の変形、例えば反りが防止され得る。更に、基板の周縁部が損傷しないことが確実に保証され得る。また更に、ワークの改質部を有さない、又はほとんど有さない周縁ワーク部が存在することにより、改質層を形成するプロセスにおいて粒子は発生しない。
代替的に又は追加的に、改質領域を周縁ワーク部に形成してもよい。例えば、周縁ワーク部における改質領域を、レーザービームを上述の態様でワークに印加することにより形成してもよい。レーザービームを、schoolワークの第１表面側から、及び／又はワークの第２表面側から、及び／又はワークの周縁又は円周側から、ワークに印加し得る。
改質層をワークの内部に形成する工程の後に、改質領域は周縁ワーク部に形成され得る。機能層をワークの第１表面に形成する工程の後に、周改質領域は周縁ワーク部に形成され得る。外的刺激をワークに印加する工程の前に、改質領域は周縁ワーク部に形成され得る。外的刺激をワークに印加する工程は、ワークを改質層に沿って、及び周縁ワーク部に沿って分割させ得る、又はこの分割に寄与し得る。
本発明の方法は、ワークを改質層に沿って分割する工程の後に、機能層が形成された第１表面の反対側の基板の表面を研削及び／又は研磨する工程を更に備え得る。研削及び／又は研磨プロセスにおいて、基板は、所望の厚さに、例えば最終基板厚さに調整され得る。一部の実施形態において、第１表面の反対側の基板の表面に対して研削プロセスのみを実施し、研磨プロセスを実施しなくてもよい。
本発明の方法により、改質層を特に明確に定義された態様において高い精度で形成することができるため、基板はより薄い厚さを有するとともに高度な厚さ均一性を有することができる。したがって、研削及び／又は研磨プロセスにおいて除去される基板材料の量が大幅に削減され、材料のロスが最小となる。
例えば、基板の厚さは、研削及び／又は研磨プロセスにおいて３０乃至１００μｍ、好適には４０乃至８０μｍ、より好適には５０乃至７０μｍ、更に好適にはおよそ５０μｍ削減され得る。
第１表面の反対側の基板の表面を研磨するプロセスは、化学機械研磨（ＣＭＰ）、乾式研磨（ＤＰ）及び／又は他のタイプの研磨プロセスを備え得る、又はこれからなり得る。
第１表面の反対側の基板の表面を研削及び／又は研磨する工程の後、第１表面の反対側の基板の表面に金属化プロセスを施してもよい。
本発明の方法は、ワークを改質層に沿って分割する工程の後に、ワークの残部の表面であって、ワークの第２表面の反対側の表面を研削及び／又は研磨する工程を更に備え得る。このようにして、ワークの残りを効率的に整えて、それから更なる基板を得ることができる。特に、ワークの残部の表面を研磨する工程により、滑らかな表面が獲得される。ワークの残部から単数又は複数の更なる基板を得るプロセスについて以下に詳述する。
本発明の方法により、改質層を特に明確に定義された態様において高い精度で形成することができるため、残部を研削及び／又は研磨するプロセスにおいて除去されるワーク材料の量が大幅に削減される。したがって、この点でも、材料のロスが最小となる。
例えば、基板の残部の厚さは、研削及び／又は研磨プロセスにおいて、３０乃至１００μｍ、好適には４０乃至８０μｍ、より好適には５０乃至７０μｍ、更に好適にはおよそ５０μｍ削減され得る。
ワークの残部の表面を研磨するプロセスは、化学機械研磨（ＣＭＰ）、乾式研磨（ＤＰ）及び／又は他のタイプの研磨プロセスを備え得る、又はこれからなり得る。
ワークを改質層に沿って分割する工程の後に、上述の改質層を形成するステップ、機能層を形成するステップ、及びワークを分割するステップを、ワークの残部に一回又は複数回繰り返して、機能層を有する複数個の基板、例えば２個以上、３個以上、５個以上、８個以上、１０個以上、又は１２個以上の基板を得るようにしてもよい。このようにして、複数の基板を、単一のワークから効率性及び信頼性の高い態様で得ることができる。特に、上述のように、本発明の方法により、ワークから得られる基板の個数を増加させることができる。
好適には、ワークの残部の表面であってワークの第２表面の反対側の面を研削及び研磨する工程の後に、上述の改質層を形成するステップ、機能層を形成するステップ、及びワークを分割するステップを、ワークの残部に一回又は複数回繰り返して、機能層を有する複数個の基板を得る。
上述の改質層を形成するステップ、機能層を形成するステップ、及びワークを分割するステップは、ワークの残部の厚さが最小限となるまで、例えば、ワークの残部の厚さがそこから更なる基板を得られないほど薄くなるまで、ワークの残部に繰り返され得る。
改質領域は、アモルファス領域及び／又は亀裂が形成された領域を備え得る。改質領域は、アモルファス領域及び／又は亀裂が形成された領域であり得る。
改質領域は、ワーク材料の内部のキャビティ等の空間をそれぞれ備え得る。この空間は、アモルファス領域又は亀裂が形成された領域により取り囲まれる。
改質領域は、ワーク材料の内部のキャビティ等の空間からそれぞれ構成され得る。アモルファス領域又は亀裂が形成された領域が、この空間を取り囲むように形成される。
改質領域が、亀裂が形成されている、すなわち亀裂が形成された領域を備える、又は当該領域である場合、亀裂は微小亀裂であり得る。亀裂は、μｍ範囲の長さ及び／又は幅等の寸法を有し得る。例えば、亀裂は、５μｍ乃至１００μｍの範囲の幅、及び／又は１００μｍ乃至１０００μｍの範囲の長さを有し得る。
改質領域は、１μｍ乃至３０μｍ、好適には２μｍ乃至２０μｍ、より好適には３μｍ乃至１０μｍの範囲の直径を有し得る。
本発明の方法は、機能層をワークの第１表面に形成する工程の後に、保護及び／又は支持材を機能層が形成された第１表面に取り付ける工程を更に備え得る。保護及び／又は支持材は、ワークを改質層に沿って分割する工程の前に、第１表面に取り付けられ得る。
特に、機能層を保護するように、保護フィルム又はシートが、ワークの第１表面に貼着され得る。
保護フィルム又はシートは、保護フィルム又はシートの前面全体が第１表面と直接接触するように、第１表面に貼着され得る。この場合、保護フィルム又はシートの前面と第１表面との間には、材料、特に接着剤が存在しない。保護フィルム又はシートを第１表面に貼着する工程の間に又はその後に、外的刺激を保護フィルム又はシートに印加することにより、保護フィルム又はシートを第１表面に貼着してもよい。外的刺激を保護フィルム又はシートに印加する工程は、保護フィルム又はシートを加熱する工程、保護フィルム又はシートを冷却する工程、及び／又は保護フィルム又はシートに真空を印加する工程、及び／又は例えばレーザービームを使用して保護フィルム又はシートに光等の放射線を印加する工程を備え得る、又はこれらからなり得る。外的刺激は、化学化合物、及び／又は電子又はプラズマ照射、及び／又は圧力、摩擦又は超音波印加等の機械的処理、及び／又は静電気を含み得る、又はこれらであり得る。
代替的に又は追加的に、保護フィルム又はシートに接着剤層を設けることができる。接着剤層は、保護フィルム又はシートの前面の周縁エリアのみに設けられる。周縁エリアは、保護フィルム又はシートの前面の中央エリアを取り囲む。この場合、保護フィルム又はシートの前面の中央エリアに接着剤は存在しない。保護フィルム又はシートの前面の中央エリアにおいて、保護フィルム又はシートの前面は、第１表面と直接接触し得る。保護フィルム又はシートは、接着剤層が第１表面の周縁部のみに接触するようにして第１表面に貼着され得る。接着剤層が接触する第１表面の周縁部は、例えば、第１表面の周縁マージンエリアであり得る。この周縁マージンエリアにおいては、機能層、特にデバイスは存在しなくてよい。
保護フィルム又はシートは、ポリマー等のプラスチック材料から構成され得る。例えば、保護フィルム又はシートは、ポリオレフィンから構成され得る。特に、保護フィルム又はシートは、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、又はポリブチレン（ＰＢ）から構成され得る。
保護フィルム又はシートは、最大で１８０℃以上の温度、好適には最大で２２０℃以上の温度、より好適には最大で２５０℃以上の温度、更に好適には最大で３００℃の温度に対する耐熱性を有し得る。
保護フィルム又はシートは、５乃至２００μｍ、好適には８乃至１００μｍ、より好適には１０乃至８０μｍ、更に好適には１２乃至５０μｍの範囲の厚さを有し得る。
クッション層が、保護フィルム又はシートの前面の反対側のその後面に取り付けられ得る。クッション層が保護フィルム又はシートの後面に取り付けられる場合、ワークの厚さ方向に沿って第１表面から突出する凸部が、クッション層に埋設され得る。
クッション層の材料は特に限定されない。特にクッション層は、ワークの厚さ方向に沿って突出する凸部を埋設可能な任意のタイプの材料から形成され得る。例えば、クッション層は、樹脂、接着剤、ゲル等から形成され得る。
クッション層は、紫外線、熱、電場、及び／又は化学剤等の外的刺激により硬化可能であり得る。この場合、クッション層は、外的刺激の印加により、少なくともある程度硬化する。例えば、クッション層は、硬化性樹脂、硬化性接着剤、硬化性ゲル等から形成され得る。
クッション層は、最大で１８０℃以上の温度、好適には最大で２２０℃以上の温度、より好適には最大で２５０℃以上の温度、更に好適には最大で３００℃の温度に対する耐熱性を有し得る。
クッション層は、１０乃至３００μｍ、好適には２０乃至２５０μｍ、より好適には５０乃至２００μｍの範囲の厚さを有し得る。
ベースシートが、クッション層の前面の反対側のその後面に取り付けられ得る。クッション層の前面は、保護フィルム又はシートに取り付けられている。
ベースシートの材料は特に限定されない。ベースシートは、例えば、ポリ塩化ビニル（ＰＶＣ）、エチレン酢酸ビニル（ＥＶＡ）又はポリオレフィン等のポリマー材料等の軟質又は柔軟な材料から構成され得る。
或いは、ベースシートは、ポリエチレンテレフタレート（ＰＥＴ）、及び／又はシリコン、及び／又はガラス、及び／又はステンレス鋼（ＳＵＳ）等の剛性又は硬質の材料から構成され得る。
また、ベースシートを、上に列挙した材料を組み合わせて形成してもよい。
ベースシートは、最大で１８０℃以上の温度、好適には最大で２２０℃以上の温度、より好適には最大で２５０℃以上の温度、更に好適には最大で３００℃の温度に対する耐熱性を有し得る。
ベースシートは、３０乃至１５００μｍ、好適には４０乃至１２００μｍ、より好適には５０乃至１０００μｍの範囲の厚さを有し得る。
ベースシートの前面は、クッション層の後面と接触し得る。ベースシートの前面の反対側のその後面は、ワークの第１表面、及び／又はワークの内部に形成された改質層に対して実質的に平行であり得る。したがって、基板の第１表面の反対側の表面を研削及び／又は研磨する工程等の処理に際して、例えばベースシートの後面をチャックテーブルに載置することにより、その後面に適切な逆圧を印加することができる。
ワークを改質層に沿って分割する工程の後に、選択的にクッション層又はクッション層及びバックシートを含む保護フィルム又はシートは、第１表面から除去され得る。基板の第１表面の反対側の表面を研削及び／又は研磨する工程の後に、選択的にクッション層又はクッション層及びバックシートを含む保護フィルム又はシートは、第１表面から除去され得る。基板の第１表面の反対側の表面に金属化処理を施す工程の後に、選択的にクッション層又はクッション層及びバックシートを含む保護フィルム又はシートは、第１表面から除去され得る。
或いは、ワークの第１表面に取り付けられる保護及び／又は支持材は、例えばフィルム、シート、テープ、又はガラス板等の板であり得る。その全面に、第１表面と接触するようになる接着剤が塗布される。
外的刺激をワークに印加する工程は、超音波をワークに印加する工程、及び／又は圧力をワークに印加する工程、及び／又は機械的力を印加する工程、及び／又はワークを加熱する工程、及び／又はワークを冷却する工程、及び／又は真空をワークに印加する工程を備え得る、又はこれらからなり得る。特に好適には、外的刺激をワークに印加する工程は、ワークに超音波を印加する工程を備える、又はこれからなる。
外的刺激をワークに印加する工程により、ワークは改質層が形成されたエリアにおいて分離する。このエリアにおいて、ワークの強度は改質領域の存在を理由として低下しているため、外的刺激の印加によりワークの分離が促進される。
改質層がワークの断面全体を実質的に覆うように形成されている場合、外的刺激の印加により、ワークは改質層に沿って完全に分割されるため、機能層を有する基板が得られる。
改質部を有さない、又はほとんど有さない周縁ワーク部が設けられている場合、ワークを分割して機能層を有する基板を得る工程は、ワークを周縁ワーク部において分離又は分割する工程を更に備え得る。
本発明は、機能層を有する基板を製造するためのシステムを更に提供する。システムは、第１表面と前記第１表面の反対側の第２表面とを有するワークを支持するための支持部材と、複数の改質領域を備える改質層をワークの内部に形成するように改質層形成手段と、を備える。更に、システムは、改質層をワークの内部に形成する工程の後に、機能層をワークの第１表面に形成するように構成された機能層形成手段と、機能層をワークの第１表面に形成する工程の後に、ワークを改質層に沿って分割することにより機能層を有する基板を得るように構成された分割手段と、を備える。分割手段は、外的刺激をワークに印加するように構成された外的刺激印加手段を備える、又はこれからなる。
本発明の基板製造システムは、本発明の基板製造方法を実施するように構成されたシステムである。したがって、基板製造システムは、基板製造方法について上述した技術的効果及び利点を提供する。
本発明の基板製造方法について上述した特徴は、本発明の基板製造システムにも該当する。
ワーク、基板、機能層、改質層、及び改質領域は、上述のものと同一であり得る。
基板製造システムは、当該システムの部品を制御するための制御部を備え得る。制御部は、複数の制御ユニット、例えばシステムの種々の部品を制御するための制御ユニットを備え得る。
制御部は、本発明の基板製造方法を実施すべく基板製造システムを制御するように構成され得る。
制御部は、改質層をワークの内部に形成すべく改質層形成手段を制御するように構成され得る。制御部は、改質層をワークの内部に形成する工程の後に、機能層をワークの第１表面に形成すべく機能層形成手段を制御するように構成され得る。制御部は、機能層をワークの第１表面に形成する工程の後、ワークを改質層に沿って分割することにより機能層を有する基板を得るべく分割手段を制御するように構成され得る。制御部は、外的刺激をワークに印加すべく外的刺激印加手段を制御するように構成され得る。
支持部材は、例えばチャックテーブル等を備え得る、またはこれであり得る。
改質層形成手段は、ワークの第１表面側から改質層をワークの内部に形成するように構成され得る。改質層形成手段は、ワークの第２表面側から改質層をワークの内部に形成するように構成され得る。
改質層形成手段は、レーザービームをワークに、特に支持部材により支持されたワークに印加するように構成されたレーザービーム印加手段を備え得る、又はこれからなり得る。改質層をワークの内部に形成する工程は、レーザービームをワークに印加する工程を備え得る、又はこれからなり得る。レーザービーム印加手段によりワークに印加されたレーザービームは、ワークを透過できる波長を有し得る。レーザービーム印加手段は、レーザービームを、第１表面に沿った少なくとも複数の位置においてワークに印加するように構成され得る。レーザービーム印加手段は、レーザービームの焦点が第１表面から第２表面に向かう方向において第１表面から距離を置いた状態で、レーザービームをワークに印加するように構成され得る。
レーザービーム印加手段は、パルスレーザービームをワークに印加するように構成され得る。パルスレーザービームは、例えば、１ｎｓ乃至３００ｎｓの範囲のパルス幅を有し得る。
レーザービーム印加手段は、ワークの第１表面側からレーザービームをワークに印加するように構成され得る。レーザービーム印加手段は、ワークの第２表面側からレーザービームをワークに印加するように構成され得る。
レーザービーム印加手段は、第１表面に沿った少なくとも複数の位置において、隣接する位置が互いに重ならないようにして、レーザービームをワークに印加するように構成され得る。レーザービーム印加手段は、第１表面に沿った少なくとも複数の位置において、隣接する位置の間の距離、すなわち隣接する位置の中央同士の間の距離が、３μｍ乃至５０μｍ、好適には５μｍ乃至４０μｍ、より好適には８μｍ乃至３０μｍの範囲にあるようにして、レーザビームをワークに印加するように構成され得る。
レーザービーム印加手段は、第１表面に沿った少なくとも複数の位置において、隣接する位置が少なくとも部分的に互いに重なるようにして、レーザービームをワークに印加するように構成され得る。
改質層形成手段は、改質層がワークの第１表面に対して実質的に平行であるように、改質層を形成するように構成され得る。
改質層形成手段は、改質層がワークの厚さ方向においてワークの第２表面よりワークの第１表面に近くなるように、改質層を形成するように構成され得る。例えば、改質層形成手段は、ワークの厚さ方向における改質層と第１表面との間の距離が、ワークの厚さ方向における改質層と第２表面との間の距離より１／３以上、１／５以上、１／８以上、１／１０以上、１／１５以上、又は１／２０以上小さくなるように、改質層を形成するように構成され得る。
改質層形成手段は、ワークの厚さ方向における改質層と第１表面との間の距離が、得られる基板の厚さ、例えば最終厚さより、例えば３０乃至１００μｍ、好適には４０乃至８０μｍ、より好適には５０乃至７０μｍ、更に好適にはおよそ５０μｍ大きくなるように、改質層を形成するように構成され得る。
改質層形成手段は、改質層がワークの断面全体を実質的に覆うように、改質層を形成するように構成され得る。断面は、ワークの厚さ方向に対して実質的に垂直であり得る。
改質層形成手段は、改質層が周縁ワーク部により取り囲まれるように、改質層を形成するように構成され得る。周縁ワーク部は、上述の周縁ワーク部であり得る。特に、周縁ワーク部は、ワークの改質部を有さない、又はほとんど有さないワークの一部分であり得る。
分割手段は、ワークを周縁ワーク部において分離又は分割するように構成され得る。例えば、分割手段は、ワークを周縁ワーク部において分離又は分割するように構成された分離手段を更に備え得る。
分離手段は、ワークを周縁ワーク部において切断するように構成され得る。例えば、分離手段は、垂直スピンドルダイサー等のダイサー、ブレード、ワイヤソー等のソー、又は劈開ツール等を使用する機械的切断手段により、又はレーザー切断手段、例えばレーザーアブレーションを実施するように構成されたレーザー切断手段を備え得る、又はこれであり得る。ワークを周縁ワーク部において機械的に切断するための切断ツール等の機械的切断手段は、約３０乃至８０μｍの切断幅、例えばブレード又はソー幅を有し得る。
分離手段は、ワークの周縁又は円周側からワークを周縁ワーク部において切断するように構成され得る。切断方向は、ワークの厚さ方向に実質的に垂直であり得る。
基板製造システム、特に、改質層形成手段は、改質領域を周縁ワーク部に形成するように構成され得る。例えば、レーザービーム印加手段は、上述のようにレーザービームをワークに印加することにより、改質領域を周縁ワーク部に形成するように構成され得る。レーザービーム印加手段は、ワークの第１表面側から、及び／又はワークの第２表面側から、及び／又はワークの周縁又は円周側から、レーザービームをワークに印加するように構成され得る。
基板製造システム、特に改質層形成手段は、改質層をワークの内部に形成する工程の後に、改質領域を周縁ワーク部に形成するように構成され得る。基板製造システム、特に改質層形成手段は、機能層をワークの第１表面に形成する工程の後に、改質領域を周縁ワーク部に形成するように構成され得る。基板製造システム、特に改質層形成手段は、外的刺激をワークに印加する前に、改質領域を周縁ワーク部に形成するように構成され得る。基板製造システムは、外的刺激をワークに印加する工程により、ワークを改質層に沿って及び周縁ワーク部に沿って分割させるように、又はこの分割に寄与するように構成され得る。
基板製造システムは、研削手段、及び／又は研磨手段、又は複合研削研磨手段を更に備え得る。研削手段又は複合研削研磨手段は、ワークを改質層に沿って分割する工程の後に、機能層が形成された基板の第１表面の反対側の表面を研削するように構成され得る。研磨手段又は複合研削研磨手段は、ワークを改質層に沿って分割する工程の後に、特に基板の第１表面の反対側の面を研削する工程の後に、基板の第１表面の反対側の表面を研磨するように構成され得る。
基板製造システムは、特に、基板の第１表面の反対側の面を研削及び／又は研磨する工程の後に、基板の第１表面の反対側の面に金属化処理を施すように構成された金属化手段を更に備え得る。
研削手段又は複合研削研磨手段は、ワークを改質層に沿って分割する工程の後に、ワークの残部の表面であって、ワークの第２表面の反対側の表面を研削するように更に構成され得る。或いは、基板製造システムは、この目的のために、更なる研削手段又は複合研削研磨手段を備え得る。
研磨手段又は複合研削研磨手段は、ワークを改質層に沿って分割する工程の後に、特にワークの残部の表面を研削する工程の後に、ワークの残部の表面を研磨するように更に構成され得る。或いは、基板製造システムは、この目的のために、更なる研磨手段又は複合研削研磨手段を備え得る。
基板製造システムは、ワークを改質層に沿って分割する工程の後に、上述の改質層を形成するステップ、機能層を形成するステップ、及びワークを分割するステップを、ワークの残部に一回又は複数回繰り返して、機能層を有する複数個の基板、例えば２個以上、３個以上、５個以上、８個以上、１０個以上、又は１２個以上の基板を得るように構成され得る。
基板製造システムは、機能層をワークの第１表面に形成する工程の後に、保護及び／又は支持材を機能層が形成された第１表面に取り付けるように構成された取付手段を更に備え得る。取付手段は、ワークを改質層に沿って分割する工程の前に、保護及び／又は支持材を第１表面に取り付けるように構成され得る。保護及び／又は支持材は、上述の保護及び／又は支持材であり得る。特に、保護及び／又は支持材は、上述の保護フィルム又はシートを備え得る、又はこれであり得る。保護及び／又は支持材は、上述のようなクッション層又はクッション層及びベースシートを更に備え得る。
外的刺激印加手段は、超音波をワークに印加する、及び／又は圧力をワークに印加する、及び／又は機械的力を印加する、及び／又はワークを加熱する、及び／又はワークを冷却する、及び／又は真空をワークに印加するように構成され得る。特に好適には、外的刺激印加手段は、ワークに超音波を印加するように構成される。
以下に、本発明の非限定的な例を図面を参照して説明する。
本発明の方法の第１実施形態による、レーザービームをワークに印加してワークの内部に改質層を形成するステップを示す断面図。 改質層の形成後の図１のワークを示す斜視部分図。 改質層の形成後の図１のワークを示す斜視透視図。 本発明の方法の第２実施形態による、レーザービームをワークに印加してワークの内部に改質層を形成するステップを示す断面図。 改質層の形成後の図４のワークを示す斜視部分図。 改質層の形成後の図４のワークを示す斜視透視図。 本発明の方法の第３実施形態による改質層の形成後のワークを示す斜視部分図。 図７のワークを示す斜視透視図。 本発明の方法の第２実施形態によるワークの第１表面に機能層を形成するステップの結果を示す断面図。 本発明の方法の第２実施形態によるワークの第１表面に保護支持材を取り付けるステップの結果を示す断面図。 ワークピースに外的刺激を印加するステップの結果を示す断面図であって、本発明の方法の第２実施形態によるワークを周縁ワーク部において切断するための準備ステップを示す図。 本発明の方法の第２実施形態によるワークをワーク周縁部において切断するステップを示す断面図。 本発明の方法の第２実施形態による、周縁ワーク部にレーザービームを印加して周縁ワーク部に改質領域を形成するステップを示す断面図。 本発明の方法の第２実施形態による、ワークを改質層に沿って分割することにより機能層を有する基板を得るステップの結果を示す断面図。 本発明の方法の第１乃至第３実施形態によるワークの異なる部分の厚さの例を示す部分断面図。
添付図面を参照して本発明の好適な実施形態を説明する。好適な実施形態は、基板製造方法、及び当該方法を実施するための基板製造システムに関する。
以下に、本発明の第１乃至第３実施形態を、図１乃至１５を参照しつつ説明する。
第１乃至第３実施形態において、本発明の方法は、ワーク２（例えば、図１乃至８参照）としてのＳｉＣインゴットに対して実施される。特に、ワーク２は、単結晶ＳｉＣインゴットであり得る。しかしながら、上述のように、異なるタイプのワーク、特に異なるワーク材料をワーク２に対して使用することができる。
図１に示すように、ワーク２は、第１表面と、第１表面４の反対側の第２表面６と、を有する。第１表面４と第２表面６とは、互いに実質的に平行である。例えば、ワーク２は、１乃至２ｍｍの範囲の厚さ、特に１．５ｍｍ（図１５参照）の厚さを有し得る。
パルスレーザービームＬＢを、ワーク２の第１表面４側からワーク２に印加する（図１参照）。パルスレーザービームＬＢは、例えば、１ｎｓ乃至３００ｎｓの範囲のパルス幅を有し得る。パルスレーザービームＬＢは、ワーク２を透過できる波長を有する。パルスレーザービームＬＢの焦点Ｐが第１表面４から第２表面６に向かう方向において第１表面４から距離ｄを置いた状態で、すなわちワーク２の内部に位置する状態で（図１参照）、第１表面４に沿った複数の位置において、パルスレーザービームＬＢをワーク２に印加する。
パルスレーザービームＬＢを、本発明の実施形態による基板製造システム（図示せず）のレーザービーム印加手段（図示せず）によってワーク２に印加する。本実施形態において、レーザービーム印加手段は、システムの改質層形成手段を構成する。パルスレーザービームＬＢをワーク２に印加するプロセスにおいて、ワーク２は基板製造システムの支持部材（図示せず）により支持され得る。
このようにパルスレーザービームＬＢをワーク２に印加する工程により、ワーク２の内部に改質層８が形成される（図１乃至３を参照）。改質層８は、複数の改質領域（図示せず）を含む。改質層８は、ワーク２の第１表面４に対面している。すなわち、改質層８は、第１表面４から第２表面６に向かう方向において、第１表面４に対向している。改質層８は、第１表面４に対して実質的に平行であるように形成される。
改質層８の改質領域は、パルスレーザービームＬＢの印加により改質されたワーク２の領域である。特に、改質領域は、パルスレーザービームＬＢの印加によりワーク材料の構造が改質された、及び／又はパルスレーザービームＬＢの印加によりワーク２が損傷した、ワーク２の領域であり得る。改質層８をワーク２の内部に形成する工程により、ワーク２の強度が改質層８に沿って低下する。
第１乃至第３実施形態の方法において、改質層８をレーザービームＬＢをワーク２に印加することにより形成しているが、本発明はこれに限定されない。改質層８を、異なる態様で、例えば異なるタイプの放射線をワーク２に印加することによりワーク２に形成してもよい。
改質領域は、アモルファス領域及び／又は亀裂が形成された領域を備え得る。改質領域は、アモルファス領域又は亀裂が形成された領域であり得る。改質領域は、１μｍ乃至３０μｍ、好適には２μｍ乃至２０μｍ乃至、より好適には３μｍ乃至１０μｍの範囲の直径を有し得る。
図１の断面図、図２の斜視部分図、及び図３の斜視透視図に示すように、改質層８は、ワーク２の断面全体を実質的に覆うように形成される。断面は、ワーク２の厚さ方向に実質的に垂直である。この点に関して、図２の部分図は、ワーク２の一部のみ、すなわち、第２表面６から改質層８まで延在するワーク２の一部のみ示していることに留意されたい。したがって、図２は、基板を形成することになるワーク２の上部を除いた状態で、ワーク２を実質的に示している（図１４の基板１６も参照）。
パルスレーザービームＬＢを、第１表面４に沿った少なくとも複数の位置において、隣接する位置が互いに重ならないようにして、ワーク２に印加し得る。第１表面４に沿った少なくとも複数の位置において、隣接する位置の間の距離、すなわち、隣接する位置の中心同士の間の距離が、３μｍ乃至５０μｍ、好適には５μｍ乃至４０μｍ、より好適には８μｍ乃至３０μｍの範囲にあるようにして、パルスレーザービームＬＢをワーク２に印加し得る。
このようにパルスレーザービームＬＢを印加する工程により、改質層８内の複数の改質領域を、隣接する又は隣り合う改質領域が互いに重ならないようにして、ワーク２の内部に形成することができる。隣接する又は隣り合う改質領域の外縁の間の距離は、少なくとも１μｍであり得る。
或いは、第１表面４に沿った少なくとも複数の位置において、隣接する位置が少なくとも部分的に互いに重なるようにして、パルスレーザービームＬＢをワーク２に印加してもよい。このようにして、改質層８内の複数の改質領域を、隣接する又は隣り合う改質領域が少なくとも部分的に互いに重なるようにして、ワーク２の内部に形成することができる。
図１及び３に更に示すように、改質層８は、ワーク２の厚さ方向において、ワーク２の第２表面よりワーク２の第１表面に近くなるように形成される。
パルスレーザービームＬＢの焦点Ｐが第１表面４から第２表面６に向かう方向において第１表面４から距離ｄを置いた状態で、パルスレーザービームＬＢをワーク２に印加する。したがって、改質層８は、ワークの厚さ方向において第１表面から距離ｄを置いてワーク２の内部に形成される（図１及び３参照）。本実施形態において、ワーク２の厚さ方向における改質層８と第１表面４との間の距離ｄは、得られる基板の最終厚さ（およそ７０μｍ；図１５参照）より、およそ５０μｍ大きい。
図４乃至６は、本発明の方法の第２実施形態による、パルスレーザービームＬＢをワーク２に印加してワーク２の内部に改質層８を形成するステップを示す。第２実施形態のワーク２は、第１実施形態のワーク２と同じである。図５の部分図は、ワーク２の一部のみ、すなわち、第２表面６から改質層８まで延在するワーク２の一部のみ示す。したがって、図５は、基板を形成することになるワーク２の上部を除いた状態で、ワーク２を実質的に示している。
第２実施形態の方法は、改質層８が周縁ワーク部１０により囲まれるように形成される（図４乃至６参照）という点で第１実施形態の方法と異なる。第２実施形態の周縁ワーク部１０においては、改質領域は形成されない。或いは、周縁ワーク部１０を、上述の改質層８より小さい程度で改質してもよい。このような周縁ワーク部１０をより小さい程度で改質する一例を、本発明の第３実施形態について以下に説明する。
周縁ワーク部１０は、実質的に環形状を有し、改質層８の延在面、すなわち改質層８が延在する面において改質層８を取り囲む。改質層８の延在面は、第１表面４に対して実質的に平行である（図４参照）。周縁ワーク部１０は、ワーク２の周縁又は円周に沿って延在する。改質層８は、ワーク２の中央部分に配置される（特に図５参照）。改質層８は、ワーク２の厚さ方向において第１表面４から距離ｄを置いてワーク２の内部に形成される（図６参照）。本実施形態において、距離ｄは、得られる基板の最終厚さ（およそ７０μｍ；図１５参照）より、およそ５０μｍ大きい。
環状の周縁ワーク部１０は、０．１乃至２ｍｍのリング幅ｗ（図４参照）を有する。周縁ワーク部１０は、ワーク２から得られる基板の周縁マージンエリアに対応し得る。周縁マージンエリアでは、デバイス、特にアクティブデバイスが形成されない。
図７及び８は、本発明の第３実施形態によるワーク２の内部に改質層８を形成するステップの結果を示す。第３実施形態のワーク２は、第１及び第２実施形態のワーク２と同じである。図７の部分図は、ワーク２の一部のみ、すなわち、第２表面６から改質層８まで延在するワーク２の一部のみ示す。したがって、図７は、基板を形成することになるワーク２の上部を除いた状態で、ワーク２を実質的に示している。
第３実施形態の方法は、改質層８が周縁ワーク部１０により囲まれるように形成される（図７及び８参照）という点で第１実施形態の方法と異なる。以下で詳述するように、周縁ワーク部１０において、ワーク２は改質層８におけるより小さい程度で改質される。
周縁ワーク部１０は、実質的に環形状を有して、改質層８の延在面、すなわち改質層８が延在する面において改質層８を取り囲む。改質層８の延在面は、第１表面４に対して実質的に平行である。周縁ワーク部１０は、ワーク２の周縁又は円周に沿って延在する。改質層８は、ワーク２の中央部分に配置される（図７参照）。改質層８は、ワーク２の厚さ方向において第１表面４から距離ｄを置いてワーク２の内部に形成される（図８参照）。
環状の周縁ワーク部１０は、０．１乃至２ｍｍのリング幅ｗ（図７参照）を有する。周縁ワーク部１０は、ワーク２から得られる基板の周縁マージンエリアに対応し得る。周縁マージンエリアでは、デバイス、特にアクティブデバイスが形成されない。
第３実施形態の周縁ワーク部１０において、改質領域（図示せず）が形成されたエリア９と、改質領域が形成されないエリア１１とが、ワーク２の円周に沿って交互に配置される（図７及び８参照）。改質領域が形成されたエリア９は、ワーク２の周方向において、少なくとも実質的に等距離を置いて離間している。改質領域が形成されないエリア１１は、ワーク２の周方向において、少なくとも実質的に等距離を置いて離間している。改質領域が形成されたエリア９は、全て同一のサイズ、すなわちワークの厚さ方向及びこれに垂直な方向において同一の広がり範囲を有する。改質領域が形成されないエリア１１は、全て同一のサイズを有するように形成される。改質領域が形成されたエリア９は、全てワーク２の周縁部までいっぱいに延在する（図７参照）。改質領域が形成されないエリア１１は、全てワーク２の周縁部までいっぱいに延在する（図７参照）。
第３実施形態の周縁ワーク部１０において、改質領域が形成されたエリア９のワーク２の周方向における広がり範囲は、改質領域が形成されないエリア１１のワーク２の周方向における広がり範囲より小さい（図７参照）。或いは、改質領域が形成されたエリア９のワーク２の周方向における広がり範囲は、改質領域が形成されないエリア１１のワーク２の周方向における広がり範囲と同等であってもそれより大きくてもよい。
改質層８における改質領域、及び周縁ワーク部１０のエリア９における改質領域は、第１表面４から第２表面６に向かう方向において第１表面４から同一の距離ｄを置いて形成される、すなわち、ワーク２の内部において同一深さに配置される（図８参照）。本実施形態において、距離ｄは、得られる基板の最終厚さ（およそ７０μｍ；図１５参照）より、およそ５０μｍ大きい。
改質層８における改質領域、及び周縁ワーク部１０のエリア９における改質領域は、同一態様で（及び、第１及び第２実施形態による方法において改質層８の改質領域が形成されるのと同一態様で）形成される。すなわち、パルスレーザービームＬＢの焦点Ｐが第１表面４から第２表面６に向かう方向において第１表面４から距離ｄを置いた状態（図１参照）で、パルスレーザービームＬＢをワーク２の第１表面４側からワーク２に印加することにより形成される。
周縁ワーク部１０のエリア９において、ワーク２の単位面積当たりの改質領域の個数は、改質層８における個数と少なくとも実質的に同一であり得る。或いは、周縁ワーク部１０のエリア９において、改質層８におけるより、ワーク２の単位面積当たりの改質領域を少なく又は多く形成してもよい。
周縁ワーク部１０のエリア９において、隣接する又は隣り合う改質領域間の距離は、改質層８におけるものと少なくとも実質的に同一であり得る。或いは、周縁ワーク部１０のエリア９において、隣接する又は隣り合う改質領域のうちの少なくともいくつかの間の距離は、改質層８における距離より大きくても小さくてもよい。
第３実施形態による方法において、周縁ワーク部１０のエリア９に形成される改質領域は、改質層８における改質領域と少なくとも実質的に同じ程度に改質される。これは、改質層８を形成するためのものと同一のパルスレーザービームＬＢを印加することにより達成される。或いは、周縁ワーク部１０のエリア９に形成される改質領域を、改質層８を形成するためのものとは異なるレーザービーム、例えばより弱い又はより強いレーザービームを印加することにより、改質層８における改質領域より小さい又は大きい程度で改質してもよい。
第３実施形態による方法において、周縁ワーク部１０のエリア９に形成される改質領域は、改質層８における改質領域と少なくとも実質的に同一のサイズを有する。或いは、周縁ワーク部１０のエリア９に形成される改質領域は、改質層８における改質領域より小さくても大きくてもよい。
後続のプロセスステップに関する以下の説明は、本発明の第２実施形態に関する。しかしながら、これらのステップは、本発明の第１及び第３実施形態の方法において実質的に同一の態様で実施され得る。
ワーク２の内部に改質層８を形成する工程の後、機能層１２をワーク２の第１表面４に形成する。機能層１２を形成するステップの結果を図９に示す。機能層１２は、本実施形態の基板製造システムの機能層形成手段（図示せず）により形成される。機能層１２をワーク２の第１表面４に形成する工程は、高温プロセスを伴い得る。
本実施形態において、機能層１２は電子機能を提供する。特に、機能層１２は、複数のデバイス１４を含むデバイス層である。デバイス１４は、例えば、ＳｉＣ ＭＯＳＦＥＴ又はＩＧＢＴ等のトランジスタ、又はショットキーバリアダイオード等のダイオードを備え得る、又はこれらであり得る。しかしながら、上述のように、他のタイプの機能層を機能層１２として使用してもよい。
機能層１２をワーク２の第１表面４に形成する工程の後、ワーク２を改質層８に沿って分割することにより、機能層１２を有する基板１６を得る（図１４参照）。ワーク２を分割するプロセスを、図１０乃至１４を参照して以下に詳述する。
具体的には、機能層１２をワーク２の第１表面４に形成する工程の後、保護支持材を、機能層１２が形成された第１表面４に取り付ける。保護支持材を第１表面４に設けるステップの結果を図１０に示す。保護支持材は、本実施形態の基板製造システムの取付手段（図示せず）により、第１表面４に取り付けられる。
保護支持材は、保護フィルム１８と、クッション層２０と、ベースシート２２と、を備える（例えば図１０参照）。
保護フィルム１８は、保護フィルム１８の前面全体が第１表面４と直接接触するようにして第１表面４に貼着され得る。本例において、保護フィルム１８を第１表面４に貼着する工程の間に、及び／又はその後に、外的刺激を保護フィルム１８に印加することにより、保護フィルム１８は第１表面４に取り付けられ得る。外的刺激を保護フィルム１８に印加する工程は、保護フィルム１８を加熱する工程、及び／又は保護フィルム１８を冷却する工程、及び／又は保護フィルム１８に真空を印加する工程、及び／又は例えばレーザービームを使用して保護フィルム１８に光等の放射線を印加する工程を備え得る、又はこれらからなり得る。外的刺激は、化学化合物、及び／又は電子又はプラズマ印加、及び／又は圧力、摩擦又は超音波印加、及び／又は静電気を含み得る、又はこれらであり得る。
代替的に又は追加的に、保護フィルム１８に接着剤層（図示せず）を設けることができる。接着剤層は、保護フィルム１８の前面の周縁エリアのみに設けられる。この場合、保護フィルム１８の前面の中央エリアに接着剤は存在しない。保護フィルム１８の前面の中央エリアにおいて、保護フィルム１８の前面と第１表面４とは直接接触し得る。保護フィルム１８は、接着剤層が第１表面４の周縁部のみに接触するようにして第１表面４に貼着され得る。接着剤層が接触する第１表面４の周縁部は、例えば、第１表面４の周縁マージンエリアであり得る。この周縁マージンエリアにおいては、機能層１２、特にデバイス１４は存在しなくてよい。
保護フィルム１８は、ポリマー等のプラスチック材料から構成され得る。例えば、保護フィルム１８は、ポリオレフィンから構成され得る。特に、保護フィルム１８は、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、又はポリブチレン（ＰＢ）から構成され得る。
保護フィルム１８は、最大で１８０℃以上の温度、好適には最大で２２０℃以上の温度、より好適には最大で２５０℃以上の温度、更に好適には最大で３００℃の温度に対する耐熱性を有し得る。
保護フィルム１８は、５乃至２００μｍ、好適には８乃至１００μｍ、より好適には１０乃至８０μｍ、更に好適には１２乃至５０μｍの範囲の厚さを有し得る。
クッション層２０は、保護フィルム１８の前面の反対側のその後面に取り付けられる。ワーク２の厚さ方向に沿って第１表面４から突出する凸部が、クッション層２０に埋設される。
クッション層２０は、ワーク２の厚さ方向に沿って突出する凸部を埋設可能な任意のタイプの材料から形成され得る。例えば、クッション層は、樹脂、接着剤、ゲル等から形成され得る。クッション層２０は、上述のように外的刺激により硬化可能である。例えば、クッション層２０は、硬化性樹脂、硬化性接着剤、硬化性ゲル等から形成され得る。
クッション層２０は、最大で１８０℃以上の温度、好適には最大で２２０℃以上の温度、より好適には最大で２５０℃以上の温度、更に好適には最大で３００℃の温度に対する耐熱性を有し得る。
クッション層２０は、１０乃至３００μｍ、好適には２０乃至２５０μｍ、より好適には５０乃至２００μｍの範囲の厚さを有し得る。
ベースシート２２は、保護フィルム１８に取り付けられたクッション層２０の前面の反対側のその後面に取り付けられる。
ベースシート２２は、例えば、ポリ塩化ビニル（ＰＶＣ）、エチレン酢酸ビニル（ＥＶＡ）又はポリオレフィン等のポリマー材料等の軟質又は柔軟な材料から構成され得る。或いは、ベースシート２２は、ポリエチレンテレフタレート（ＰＥＴ）、及び／又はシリコン、及び／又はガラス、及び／又はステンレス鋼（ＳＵＳ）等の剛性又は硬質の材料から構成され得る。また、ベースシート２２を、上に列挙した材料を組み合わせて形成してもよい。
ベースシート２２は、最大で１８０℃以上の温度、好適には最大で２２０℃以上の温度、より好適には最大で２５０℃以上の温度、更に好適には最大で３００℃の温度に対する耐熱性を有し得る。
ベースシート２２は、３０乃至１５００μｍ、好適には４０乃至１２００μｍ、より好適には５０乃至１０００μｍの範囲の厚さを有し得る。
ベースシート２２の前面は、クッション層２０の後面と接触している。ベースシート２２の前面の反対側のその後面は、ワーク２の第１表面４、及びワーク２の内部に形成された改質層８に対して実質的に平行である（図１０参照）。したがって、研削及び／又は研磨工程等の更なる処理において、例えば、ベースシート２２の後面を基板製造システムの支持部材、例えばチャックテーブルに載置することにより、その後面に適切な逆圧を印加することができる。
保護支持材をワーク２の第１表面４に取り付ける工程の後、外的刺激をワーク２に印加する。基板製造システムは、外的刺激印加手段（図示せず）を備える分割手段（図示せず）を有する。外的刺激を、外的刺激付与手段によりワーク２に印加する。
本実施形態において、外的刺激をワークに印加する工程は、超音波をワーク２に印加する工程からなる。しかしながら、上述のように、他のタイプの外的刺激をワーク２に印加してもよい。
外的刺激をワーク２に印加する工程により、ワーク２は、改質層８が形成されたエリアにおいて分離する。このエリアにおいて、ワーク２の強度は改質領域の存在を理由として低下しているため、外的刺激の印加によるワーク２の分離が促進される。
ワーク２に外的刺激を印加するステップの結果を図１１に示す。改質層８は、改質領域が形成されていない周縁ワーク部１０によって取り囲まれるように形成されているため、外的刺激の印加により、ワーク２は改質層８が形成されたエリアにおいてのみ分離する。これを、ワーク２が改質層８に沿って分離した分離層２４を示す実線によって図１１に示す。しかしながら、ワーク２の部分的に分離した部分は、周縁ワーク部１０において依然として互いに接続している。したがって、ワーク２を分割して、すなわち完全に分割して機能層１２を有する基板１６を得る工程は、以下で詳述するように、ワーク２を周縁ワーク部１０において分離する工程を更に備える。
第１実施形態（図１及び２参照）の場合のように、改質層８がワーク２の断面全体を実質的に覆うように形成されている場合、外的刺激を印加する工程により、ワーク２は改質層８に沿って完全に分割されるため、機能層１２を有する基板１６が得られる。
第３実施形態による方法においては、改質領域が形成されたエリア９と改質領域が形成されないエリア１１とが、周縁ワーク部１０においてワーク２の円周に沿って交互に配置されている（図７及び８参照）。改質層８における改質領域と周縁ワーク部１０のエリア９における改質領域とは、同一態様で形成される。第３実施形態の方法において外的刺激をワーク２に印加する工程により、ワーク２は、改質層８が形成されたエリアにおいて、及び改質層が形成された周縁ワーク部１０のエリア９において分離する。しかしながら、ワーク２の部分的に分離した部分は、改質領域が形成されていない周縁ワーク部１０のエリア１１において、依然として互いに接続している。したがって、ワーク２を分割して、すなわち完全に分割して機能層１２を有する基板１６を得る工程は、ワーク２を周縁ワーク部１０において、すなわち改質領域が形成されていないエリア１１において完全に分離する工程を更に備える。この分離プロセスは、第２実施形態の方法に関して以下に詳述する態様と実質的に同一態様において実施され得る。第３実施形態による方法において、ワーク２を周縁ワーク部１０において完全に分離するプロセスは、エリア９の存在によって顕著に促進される。
外的刺激をワーク２に印加する工程の後、ワーク２を周縁ワーク部１０において分離する。本実施形態において、ワーク２を、周縁ワーク部１０において、機械的切断手段２６（図１１及び１２参照）、すなわち垂直スピンドルダイサーを使用して切断する。基板製造システムの分割手段は、機械的切断手段２６を備える。機械的切断手段２６は、本実施形態の分離手段を構成する。機械的切断手段２６は、約３０乃至８０μｍの切断幅、すなわちブレード幅を有する回転切断ブレード２８を有する。
ワーク２を周縁ワーク部１０において切断するプロセスを図１２に示す。このプロセスでは、機械的切断手段２６の切断ブレード２８とワーク２とを、図１２の湾曲した矢印で示すように、同一回転方向において回転させる。或いは、機械的切断手段２６の切断ブレード２８とワーク２とを対向する回転方向において回転させてもよい。ワーク２は、基板製造システムの支持部材を回転させることで回転し得る。更に、図１２の水平方向の矢印で示すように、切断ブレード２８をワーク２の厚さ方向に対して実質的に垂直な方向、すなわち切断方向において分離層２４に向けて移動させることにより、切断ブレード２８を周縁ワーク部１０に接触させる。したがって、ワーク２の周縁又は円周側から、ワーク２は周縁ワーク部１０において切断される。切断ブレード２８が分離層２４の存在するエリアに到達したら、ワーク２は完全に分割され、そして切断プロセスが停止される。ワーク２の完全に分割された状態において、以下で更に詳述するように、機能層１２を有する基板１６が得られる（図１４参照）。
図１３は、レーザービーム、特にパルスレーザービームＬＢを周縁ワーク部１０に印加して周縁ワーク部１０に改質領域を形成する選択的なステップを示す。パルスレーザービームＬＢを、上述の改質層８を形成するための態様と同一の態様において印加し得る。図１３に示すように、パルスレーザービームＬＢを、ワーク２の第１表面４側から、及び／又はワーク２の周縁又は円周側から、ワーク２に印加することができる。
保護支持材を第１表面４に取り付ける工程の前又は後に、改質領域を周縁ワーク部１０に形し得る。外的刺激をワーク２に印加する工程の前に、改質領域を周縁ワーク部１０に形成する。したがって、外的刺激をワーク２に印加する工程により、ワーク２は改質層８に沿って、及び周縁ワーク部１０に沿って分割されることで、ワーク２は完全に分割され得る。この場合、周縁ワーク部１０を切断するステップ（図１１及び１２参照）は省略される。
図１４は、ワーク２を改質層８及び周縁ワーク部１０に沿って完全に分割するプロセスの結果を示す。ワーク２を分割する工程により、機能層１２を有する基板１６が得られる。具体的には、基板１６を、ワーク２の残部３０から分離する。第１及び第２実施形態において、基板１６は、ＳｉＣ基板である。
ワーク２を分割する工程の後、第１表面４の反対側の基板１６の表面３２を研削し、任意で研磨する。研削ステップにおいて、及び場合により任意の研磨ステップにおいて、基板１６を最終基板厚さに調整する。研削ステップは、基板製造システムの研削手段（図示せず）により実施される。任意の研磨ステップは、基板製造システムの研磨手段（図示せず）により実施される。或いは、基板製造システムは、複合研削研磨手段（図示せず）を備え得る。
第１表面４の反対側の基板１６の表面３２を研削し任意で研磨する工程の後、表面３２に金属化プロセスを施してもよい。この目的のために、基板製造システムは、金属化手段（図示せず）を備え得る。
基板１６の表面３２を研削し任意で研磨する工程の後に、保護フィルム１８、クッション層２０、及びバックシート２２を第１表面４から除去してもよい。或いは、基板１６の表面３２に金属化プロセスを施す工程の後に、保護フィルム１８、クッション層２０、及びバックシート２２を第１表面４から除去してもよい。
ワーク２を分割する工程の後、ワーク２の残部３０の表面３４であってワーク２の第２表面６の反対側の表面３４を研削し研磨する。このようにして、ワーク２の残部３０を効率的に整えて、そこから更なる基板を得ることができる。
研削手段又は複合研削研磨手段は、ワーク２の残部３０の表面３４を研磨するように更に構成され得る。或いは、この目的のために、基板製造システムは、更なる研削手段（図示せず）又は更なる複合研削研磨手段を備え得る。
研磨手段又は複合研削研磨手段は、ワーク２の残部３０の表面３４を研磨するように更に構成され得る。或いは、この目的のために、基板製造システムは、更なる研磨手段（図示せず）又は複合研削研磨手段を備え得る。
ワーク２を分割する工程の後、上述の改質層８を形成するステップ、機能層１２を形成するステップ、及びワーク２を分割するステップを、ワーク２の残部３０に一回又は複数回繰り返して、機能層１２を有する複数個の基板１６、例えば２個以上、３個以上、５個以上、８個以上、１０個以上、又は１２個以上の基板１６を得るようにしてもよい。このようにして、複数の基板１６を、単一のワーク２から効率性及び信頼性の高い態様で得ることができる。特に、上述のように、本発明の方法により、ワーク２から得られる基板１６の個数を増加させることができる。
図１５は、第１乃至第３実施形態によるワーク２の異なる部分の厚さの例を示す。図示のように、ワーク２は１．５ｍｍの厚さを有し得る。ワーク２から得られる基板１６の所望の最終厚さは、およそ７０μｍ（図１５の部分１参照）であり得る。ワーク２の厚さ方向における改質層８と第１表面４との間の距離ｄ（図１、３、６及び８参照）が、基板１６の当該最終厚さよりおよそ５０μｍ（図１５の部分２参照）大きくなるように、改質層８は形成され得る。研削及び／又は研磨プロセスにおいて、基板１６の厚さをおよそ５０μｍ削減することで、所望の最終基板厚さに達し得る。ワーク２の残部３０の厚さは、研削及び研磨プロセスにおいておよそ５０μｍ削減され得る（図１５の部分３参照）。
したがって、１個の基板１６を製造するために、ワーク材料からなる１７０μｍ厚さの部分が必要となる。これにより、１．５ｍｍの厚さを有するワーク２から、８個の基板１６を得ることが可能となる。
第２及び第３実施形態に関して上述したように、基板製造プロセスの大部分において、ワーク２を少なくとも部分的に周縁ワーク部１０において接続したままとすることにより、７０μｍという薄厚の基板１６を、特に効率性及び信頼性の高い態様で製造することができる。

Claims (12)

  1. 第１表面（４）と前記第１表面（４）の反対側の第２表面（６）とを有するワーク（２）を準備する工程と、
    複数の改質領域を備える改質層（８）を前記ワーク（２）の内部に形成する工程と、
    前記改質層（８）を前記ワーク（２）の内部に形成する工程の後に、機能層（１２）を前記ワーク（２）の前記第１表面（４）に形成する工程と、
    前記機能層（１２）を前記ワーク（２）の前記第１表面（４）に形成する工程の後に、前記ワーク（２）を前記改質層（８）に沿って分割することにより、前記機能層（１２）を有する基板（１６）を得る工程と、
    を備え、
    前記ワーク（２）を前記改質層（８）に沿って分割する工程は、外的刺激を前記ワーク（２）に印加する工程を備える、
    機能層（１２）を有する基板（１６）を製造する方法。
  2. 前記改質層（８）を前記ワーク（２）の内部に形成する工程は、レーザービーム（ＬＢ）を前記ワーク（２）に印加する工程を備え、
    前記ワーク（２）は、前記レーザービーム（ＬＢ）を透過する材料から構成され、
    前記レーザービーム（ＬＢ）の焦点（Ｐ）が前記第１表面（４）から前記第２表面（６）に向かう方向において前記第１表面（４）から距離（ｄ）を置いた状態で、前記第１表面（４）に沿った少なくとも複数の位置において前記レーザービーム（ＬＢ）を前記ワーク（２）に印加する、
    請求項１に記載の方法。
  3. 前記レーザービーム（ＬＢ）を、前記ワーク（２）の前記第１表面（４）側から前記ワーク（２）に印加する、
    請求項２に記載の方法。
  4. 前記改質層（８）は、前記第１表面（４）に対して実質的に平行であるように形成される、
    請求項１乃至３のいずれか一項に記載の方法。
  5. 前記改質層（８）は、改質領域が形成されない周縁ワーク部（１０）により取り囲まれるように形成される、
    請求項１乃至４のいずれか一項に記載の方法。
  6. 前記ワーク（２）を前記改質層（８）に沿って分割する工程は、前記ワーク（２）を前記周縁ワーク部（１０）において分離する工程を更に備える、
    請求項５に記載の方法。
  7. 前記ワーク（２）を前記改質層（８）に沿って分割する工程の後に、前記機能層（１２）が形成された前記第１表面（４）の反対側の前記基板（１６）の表面（３２）を研削及び／又は研磨する工程を更に備える、
    請求項１乃至６のいずれか一項に記載の方法。
  8. 前記ワーク（２）を前記改質層（８）に沿って分割する工程の後に、前記ワーク（２）の残部（３０）の表面（３４）であって、前記ワーク（２）の前記第２表面（６）の反対側の表面（３４）を研削及び／又は研磨する工程を更に備える、
    請求項１乃至７のいずれか一項に記載の方法。
  9. 前記ワーク（２）を前記改質層（８）に沿って分割する工程の後に、改質層（８）を形成する前記ステップ、機能層（１２）を形成する前記ステップ、及び前記ワーク（２）を分割するステップを、前記ワーク（２）の残部（３０）に対して１回又は複数回繰り返して、機能層（１２）を有する複数の基板（１６）を得る、
    請求項１乃至８のいずれか一項に記載の方法。
  10. 前記改質領域は、アモルファス領域及び／又は亀裂が形成された領域を備える、又は、
    前記改質領域は、アモルファス領域及び／又は亀裂が形成された領域である、
    請求項１乃至９のいずれか一項に記載の方法。
  11. 前記外的刺激を前記ワーク（２）に印加する工程は、超音波を前記ワーク（２）に印加する工程、及び／又は圧力を前記ワーク（２）に印加する工程、及び／又は機械的力を前記ワーク（２）に印加する工程、及び／又は前記ワーク（２）を加熱する工程、及び／又は前記ワーク（２）を冷却する工程、及び／又は真空を前記ワーク（２）に印加する工程を備える、又はこれらからなる、
    請求項１乃至１０のいずれか一項に記載の方法。
  12. 第１表面（４）と前記第１表面（４）の反対側の第２表面（６）とを有するワーク（２）を支持するための支持部材と、
    複数の改質領域を備える改質層（８）を前記ワーク（２）の内部に形成するように構成された改質層形成手段と、
    前記改質層（８）を前記ワーク（２）の内部に形成する工程の後に、機能層（１２）を前記ワーク（２）の前記第１表面（４）に形成するように構成された機能層形成手段と、
    前記機能層（１２）を前記ワーク（２）の前記第１表面（４）に形成する工程の後に、前記ワーク（２）を前記改質層（８）に沿って分割することにより前記機能層（１２）を有する基板（１６）を得るように構成された分割手段と、
    を備え、
    前記分割手段は、外的刺激を前記ワーク（２）に印加するように構成された外的刺激印加手段を備える、
    機能層（１２）を有する基板（１６）を製造するためのシステム。
JP2020017355A 2019-02-05 2020-02-04 基板を製造する方法、及び基板の製造用システム Active JP7135016B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022094669A JP7500655B2 (ja) 2019-02-05 2022-06-10 基板を製造する方法、及び基板の製造用システム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019201438.0A DE102019201438B4 (de) 2019-02-05 2019-02-05 Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
DE102019201438.0 2019-02-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022094669A Division JP7500655B2 (ja) 2019-02-05 2022-06-10 基板を製造する方法、及び基板の製造用システム

Publications (3)

Publication Number Publication Date
JP2020145418A true JP2020145418A (ja) 2020-09-10
JP2020145418A5 JP2020145418A5 (ja) 2021-11-25
JP7135016B2 JP7135016B2 (ja) 2022-09-12

Family

ID=71615816

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020017355A Active JP7135016B2 (ja) 2019-02-05 2020-02-04 基板を製造する方法、及び基板の製造用システム
JP2022094669A Active JP7500655B2 (ja) 2019-02-05 2022-06-10 基板を製造する方法、及び基板の製造用システム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022094669A Active JP7500655B2 (ja) 2019-02-05 2022-06-10 基板を製造する方法、及び基板の製造用システム

Country Status (7)

Country Link
US (1) US11201126B2 (ja)
JP (2) JP7135016B2 (ja)
KR (1) KR102392426B1 (ja)
CN (1) CN111524804B (ja)
DE (1) DE102019201438B4 (ja)
SG (1) SG10202001021YA (ja)
TW (2) TW202322954A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019106846A1 (ja) * 2017-12-01 2019-06-06 日立化成株式会社 半導体装置の製造方法、仮固定材用樹脂組成物、及び仮固定材用積層フィルム
JP7024626B2 (ja) * 2018-06-27 2022-02-24 三菱電機株式会社 半導体装置、半導体装置の製造方法
US11295982B2 (en) * 2019-06-11 2022-04-05 International Business Machines Corporation Forming ultra-thin chips for flexible electronics applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016062949A (ja) * 2014-09-16 2016-04-25 株式会社ディスコ ＳｉＣのスライス方法
JP2016111143A (ja) * 2014-12-04 2016-06-20 株式会社ディスコ ウエーハの生成方法
JP2017041482A (ja) * 2015-08-18 2017-02-23 株式会社ディスコ ウエーハの加工方法
JP2017195245A (ja) * 2016-04-19 2017-10-26 株式会社ディスコ ＳｉＣウエーハの加工方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
KR101109860B1 (ko) 2004-08-06 2012-02-21 하마마츠 포토닉스 가부시키가이샤 레이저 가공 방법, 가공 대상물 절단 방법 및 반도체 장치
KR101400699B1 (ko) 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
US8927348B2 (en) * 2008-05-14 2015-01-06 Toyoda Gosei Co., Ltd. Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
BRPI1008737B1 (pt) * 2009-02-25 2019-10-29 Nichia Corp método para fabricar elemento semicondutor
JP2011040564A (ja) * 2009-08-11 2011-02-24 Toshiba Corp 半導体素子の製造方法および製造装置
TWI508327B (zh) 2010-03-05 2015-11-11 Namiki Precision Jewel Co Ltd An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like
KR20110124112A (ko) 2010-05-10 2011-11-16 경희대학교 산학협력단 레이저 리프트 오프 공정을 이용한 플렉서블 ｃｉｓ계 태양전지의 제조 방법
JP5653110B2 (ja) 2010-07-26 2015-01-14 浜松ホトニクス株式会社 チップの製造方法
JP2013042119A (ja) * 2011-07-21 2013-02-28 Hamamatsu Photonics Kk 発光素子の製造方法
JP2015516672A (ja) * 2012-02-26 2015-06-11 ソレクセル、インコーポレイテッド レーザ分割及び装置層移設のためのシステム及び方法
US9455229B2 (en) * 2012-04-27 2016-09-27 Namiki Seimitsu Houseki Kabushiki Kaisha Composite substrate manufacturing method, semiconductor element manufacturing method, composite substrate, and semiconductor element
JP2014041924A (ja) 2012-08-22 2014-03-06 Hamamatsu Photonics Kk 加工対象物切断方法
JP6318900B2 (ja) * 2014-06-18 2018-05-09 日亜化学工業株式会社 半導体発光素子の製造方法
KR20200006641A (ko) 2014-11-27 2020-01-20 실텍트라 게엠베하 재료의 전환을 이용한 고체의 분할
US9697989B2 (en) * 2015-02-26 2017-07-04 Taiwan Semiconductor Manufacturing Company Ltd. Method for generating parameter pattern, ion implantation method and feed forward semiconductor manufacturing method
DE102015006971A1 (de) 2015-04-09 2016-10-13 Siltectra Gmbh Verfahren zum verlustarmen Herstellen von Mehrkomponentenwafern
JP6478801B2 (ja) * 2015-05-19 2019-03-06 株式会社ディスコ ウエーハの加工方法
JP6265175B2 (ja) * 2015-06-30 2018-01-24 日亜化学工業株式会社 半導体素子の製造方法
JP6789675B2 (ja) * 2016-06-02 2020-11-25 ローム株式会社 半導体発光素子およびその製造方法
KR102551442B1 (ko) 2017-04-20 2023-07-06 실텍트라 게엠베하 정의된 방향의 수정 라인으로 웨이퍼를 생산하는 방법
JP6994852B2 (ja) 2017-06-30 2022-01-14 株式会社ディスコ レーザー加工装置及びレーザー加工方法
JP6957252B2 (ja) * 2017-07-20 2021-11-02 岩谷産業株式会社 切断加工方法
DE102017007586A1 (de) * 2017-08-11 2019-02-14 Siltectra Gmbh Fertigungsanlage zum Abtrennen von Wafern von Spendersubstraten
JP7217426B2 (ja) * 2019-02-22 2023-02-03 パナソニックＩｐマネジメント株式会社 レーザ加工装置およびレーザ加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016062949A (ja) * 2014-09-16 2016-04-25 株式会社ディスコ ＳｉＣのスライス方法
JP2016111143A (ja) * 2014-12-04 2016-06-20 株式会社ディスコ ウエーハの生成方法
JP2017041482A (ja) * 2015-08-18 2017-02-23 株式会社ディスコ ウエーハの加工方法
JP2017195245A (ja) * 2016-04-19 2017-10-26 株式会社ディスコ ＳｉＣウエーハの加工方法

Also Published As

Publication number Publication date
CN111524804B (zh) 2024-05-17
JP7135016B2 (ja) 2022-09-12
KR20200096743A (ko) 2020-08-13
CN111524804A (zh) 2020-08-11
SG10202001021YA (en) 2020-09-29
JP7500655B2 (ja) 2024-06-17
TW202322954A (zh) 2023-06-16
TW202100274A (zh) 2021-01-01
DE102019201438A1 (de) 2020-08-06
DE102019201438B4 (de) 2024-05-02
US20200251431A1 (en) 2020-08-06
KR102392426B1 (ko) 2022-05-02
US11201126B2 (en) 2021-12-14
TWI783208B (zh) 2022-11-11
JP2022120112A (ja) 2022-08-17

Similar Documents

Publication Publication Date Title
JP7500655B2 (ja) 基板を製造する方法、及び基板の製造用システム
JP7319017B2 (ja) ウェハの処理方法
TWI732949B (zh) 晶圓的加工方法
JP7308652B2 (ja) デバイスチップの製造方法
TWI732950B (zh) 晶圓的加工方法
US20220331899A1 (en) Method of processing a substrate and system for processing a substrate
JP2022130603A (ja) 基板の処理法
CN113690182B (zh) 制造基板的方法以及用于制造基板的***
KR102591912B1 (ko) 기판 처리 방법
JP7176058B2 (ja) 基板処理方法
JP7456654B2 (ja) 基板を処理する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210604

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210803

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20211004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220610

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220610

C876 Explanation why request for accelerated appeal examination is justified

Free format text: JAPANESE INTERMEDIATE CODE: C876

Effective date: 20220613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220613

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220630

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220831

R150 Certificate of patent or registration of utility model

Ref document number: 7135016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150