JP2020099156A

JP2020099156A - 電力変換装置

Info

Publication number: JP2020099156A
Application number: JP2018237283A
Authority: JP
Inventors: 真吾河野; Shingo Kawano; 達也池成; Tatsuya Ikenari
Original assignee: Daihen Corp
Current assignee: Daihen Corp
Priority date: 2018-12-19
Filing date: 2018-12-19
Publication date: 2020-06-25
Anticipated expiration: 2038-12-19
Also published as: JP2023017002A; JP7213674B2

Abstract

【課題】動作が停止した場合において短絡故障を効果的に回避する。【解決手段】この電力変換装置は、動作停止後に再度動作を開始させるための再起動シーケンスにおいて、次の動作を実行する。（１）第１段階：ｎＭＯＳトランジスタＱ１〜Ｑ４が全て非導通の状態から、ｎＭＯＳトランジスタＱ３及びＱ４を交互に導通状態となる状態に切り替える。その後ｎＭＯＳトランジスタＱ３のデューティ比を時間の経過に従って増加させる一方、ｎＭＯＳトランジスタＱ４のデューティ比を時間の経過に従って減少させる。（２）第２段階：ｎＭＯＳトランジスタＱ１及びｎＭＯＳトランジスタＱ４を常時非導通状態とし、ｎＭＯＳトランジスタＱ３は常時導通状態（ＯＮ）を維持する。（３）第３段階：ｎＭＯＳトランジスタＱ２のデューティ比を時間の経過に従って増加させる。（４）第４段階：通常動作に復帰する。【選択図】図１

Description

本発明は、電力変換装置に関する。

入力直流電圧を異なる値の出力直流電圧に昇圧又は降圧する電力変換回路（ＤＣ／ＤＣコンバータ）として、昇圧型チョッパ、降圧型チョッパ、及び昇降圧型チョッパが知られている。

一例として昇降圧型チョッパについて説明する。昇降圧型チョッパは様々な形式のものが提案されているが、そのうち、直列接続された２つのスイッチング素子（トランジスタ）からなる昇圧用スイッチング回路と、直列接続された２つのスイッチング素子からなる降圧用スイッチング回路と、両者の中間ノードの間にインダクタとを含んだ昇降圧型チョッパが、例えば特許文献１により知られている。このような昇降圧型チョッパは、その対称性から双方向コンバータとも呼ばれる。

このような昇降圧型チョッパでは、昇圧動作時には、出力端子側に接続された昇圧用スイッチング回路中の上側トランジスタと下側トランジスタがパルス幅変調（ＰＷＭ（Pulse Width Modulation）動作）により交互に導通する。また、入力端子側に接続された降圧用スイッチング回路中の上側トランジスタが常に導通状態とされ、下側トランジスタは常に非導通状態とされる。一方、降圧動作時には、降圧用スイッチング回路中の上側トランジスタと下側トランジスタがＰＷＭ動作により交互に導通する。また、昇圧用スイッチング回路中の上側トランジスタが常に導通状態とされ、下側トランジスタは常に非導通状態とされる。このような昇降圧型チョッパでは、上側トランジスタと下側トランジスタのデューティ比を調整することにより、昇圧比及び降圧比（出力電圧／入力電圧）を調整することができる。

しかし、機器のアラーム動作や入力電圧の急激な低下又は停止によって、このような昇降圧型チョッパの動作が停止することがある。このような場合、出力側に接続された出力コンデンサに電荷が蓄積されているため、昇降圧型チョッパの再起動時にその出力コンデンサの電荷がトランジスタを通じて短絡放電される。このような短絡放電は、トランジスタの故障の原因となり得る。

また、昇圧型チョッパや降圧型チョッパでも、同様の出力コンデンサが設けられており、同様の短絡故障が生じ得る。

特許第３９５３４４３号公報

本発明に係る電力変換装置は、動作が停止した場合において短絡故障を効果的に回避することを可能にする電力変換装置を提供するものである。

本発明の第１の態様に係る電力変換装置は、入力端子と基準電圧端子の間に直列接続される第１トランジスタ及び第２トランジスタを含む第１トランジスタ群と、出力端子と前記基準電圧端子の間に直列接続される第３トランジスタ及び第４トランジスタを含む第２トランジスタ群と、前記第１トランジスタ群の中間ノードと前記第２トランジスタ群の中間ノードとの間に接続されるインダクタと、前記出力端子と前記基準電圧端子の間に接続される出力コンデンサと、前記第１トランジスタ群及び前記第２トランジスタ群をＰＷＭ制御する制御部とを備える。前記制御部は、動作停止後における再起動時において、次の第１〜第４段階の動作を実行する。

第１段階：前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、及び前記第４トランジスタが全て非導通の状態から、前記第３トランジスタ及び前記第４トランジスタが交互に導通状態になる状態に切り替え、その後前記第３トランジスタのデューティ比を時間の経過に従って増加させる一方、前記第４トランジスタのデューティ比を時間の経過に従って減少させる。
第２段階：前記第１トランジスタ及び前記第４トランジスタを非導通状態に切り替え、前記第３トランジスタを導通状態に維持する。
第３段階：前記第２トランジスタのデューティ比を時間の経過に従って増加させる。
第４段階：通常動作に復帰する。

本発明の第２の態様に係る電力変換装置は、入力端子と基準電圧端子の間に直列接続される第１トランジスタ及び第２トランジスタを含むトランジスタ群と、前記のトランジスタ群の中間ノードと出力端子との間に接続されるインダクタと、前記トランジスタ群をＰＷＭ制御する制御部とを備える。前記制御部は、動作停止後における再起動時において、前記第１トランジスタ及び前記第２トランジスタが非導通の状態から、前記第２トランジスタを導通状態に切り替え、その後前記第２トランジスタのデューティ比を時間の経過に従って増加させる。

本発明によれば、動作が停止した場合において短絡故障を効果的に回避することを可能にする電力変換装置を提供することができる。

第１の実施の形態の電力変換装置の回路構成図である。通常の再起動シーケンスにおいて流れる放電電流Ｉｄｃについて説明する回路図である。第１の実施の形態の電力変換装置の動作を説明するフローチャートである。第１の実施の形態の電力変換装置の動作を説明する回路図である。第１の実施の形態の電力変換装置の動作を説明する回路図である。第１の実施の形態の電力変換装置の動作を説明するタイミングチャートである。第２の実施の形態の電力変換装置の回路構成図である。第２の実施の形態の電力変換装置の動作を説明する回路図である。第２の実施の形態の電力変換装置の動作を説明するフローチャートである。

以下、添付図面を参照して本実施形態について説明する。添付図面では、機能的に同じ要素は同じ番号で表示される場合もある。なお、添付図面は本開示の原理に則った実施形態と実装例を示しているが、これらは本開示の理解のためのものであり、決して本開示を限定的に解釈するために用いられるものではない。本明細書の記述は典型的な例示に過ぎず、本開示の特許請求の範囲又は適用例を如何なる意味においても限定するものではない。

本実施形態では、当業者が本開示を実施するのに十分詳細にその説明がなされているが、他の実装・形態も可能で、本開示の技術的思想の範囲と精神を逸脱することなく構成・構造の変更や多様な要素の置き換えが可能であることを理解する必要がある。従って、以降の記述をこれに限定して解釈してはならない。

図１は、第１の実施の形態の電力変換装置の回路構成図である。この電力変換装置は、昇降圧型チョッパ１（双方向コンバータ）を備え、入力端子Ｔ１に入力された直流の入力電圧Ｖｉｎを昇圧又は降圧して、出力端子Ｔ２から直流の出力電圧Ｖｏｕｔを出力する。昇降圧型チョッパ１は、制御部２から出力される制御量Ｐに基づいて、デューティ比制御部３がデューティ比Ｄ_１、Ｄ_２を変化させることにより、出力電圧Ｖｏｕｔを変化させることができる。デューティ比Ｄ_１は制御量Ｐに従い、０以上１以下の値（０≦Ｄ_１≦１）に設定され、デューティ比Ｄ_２も同様に０以上１以下の値（０≦Ｄ_２≦1）に設定される。なお、デューティ比Ｄ_１は、後述するｎＭＯＳトランジスタＱ１が一周期において導通している期間の割合として定義される。また、デューティ比Ｄ_２は、後述するｎＭＯＳトランジスタＱ４が一周期において導通している期間の割合として定義される。

昇降圧型チョッパ１は、一例として、入力コンデンサ１０と、降圧用スイッチング回路１１（第１トランジスタ群）と、昇圧用スイッチング回路１２（第２トランジスタ群）と、インダクタ１３（リアクタンスＬ）と、出力コンデンサ１４（キャパシタンスＣ）とを備える。出力端子Ｔ２には、一例として、負荷抵抗１５（抵抗Ｒ）が接続される。

入力コンデンサ１０は、入力端子Ｔ１と接地端子Ｔ３（基準電圧端子）との間に接続される。降圧用スイッチング回路１１は、ｎＭＯＳトランジスタＱ１及びＱ２を有する。ｎＭＯＳトランジスタＱ１及びＱ２は、入力端子Ｔ１と接地端子Ｔ３との間に直列に、中間ノードＮ１を介して接続される。

昇圧用スイッチング回路１２は、ｎＭＯＳトランジスタＱ３及びＱ４を有する。ｎＭＯＳトランジスタＱ３及びＱ４は、出力端子Ｔ２と接地端子Ｔ３との間に直列に、中間ノードＮ２を介して接続される。なお、ＭＯＳトランジスタに代えて、バイポーラトランジスタ等の他のスイッチング素子を用いることもできる。

昇降圧型チョッパ１が降圧動作を行う場合においては、降圧用スイッチング回路１１中のｎＭＯＳトランジスタＱ１及びＱ２は、与えられたデューティ比Ｄ_１に従って交互に導通状態となっていわゆるＰＷＭ制御（Pulse Width Modulation）される。デューティ比Ｄ_１は、与えられた制御量Ｐに従って制御部２で決定される。一方、昇圧用スイッチング回路１２中のｎＭＯＳトランジスタＱ３は常に導通状態に維持され、ｎＭＯＳトランジスタＱ４は常に非導通状態に維持される（デューティ比Ｄ_２は０に設定される）。降圧比は、デューティ比Ｄ_１に等しい値とされる。デューティ比Ｄ_１の値が大きくなるほど、降圧比は大きくなる。

昇降圧型チョッパ１が昇圧動作を行う場合においては、昇圧用スイッチング回路１２中のｎＭＯＳトランジスタＱ３及びＱ４は、与えられたデューティ比Ｄ_２に従って交互に導通状態となってＰＷＭ制御される。デューティ比Ｄ_２は、与えられた制御量Ｐに従って制御部２で決定される。一方、降圧用スイッチング回路１１中のｎＭＯＳトランジスタＱ１は常に導通状態に維持され、ｎＭＯＳトランジスタＱ２は常に非導通状態に維持される（デューティ比Ｄ_１は１に設定される）。昇圧比は、１／（１−Ｄ_２）に等しい値とされる。デューティ比Ｄ_２の値が大きくなるほど、昇圧比は大きくなる。

インダクタ１３は、中間ノードＮ１とＮ２の間に接続される。また、出力コンデンサ１４は、出力端子Ｔ２と接地端子Ｔ３との間に接続される。インダクタ１３は、降圧用スイッチング回路１１及び昇圧用スイッチング回路１２のスイッチング動作による電流の変化を制限する役割を有する。具体的にインダクタ１３は、電圧Ｖを与えられた場合において、電流の変化の傾きをＶ／Ｌに制限する。

この昇降圧型チョッパ１においては、降圧動作、及び昇圧動作のいずれの動作においても、出力コンデンサ１４に電荷が蓄積される。従って、昇降圧型チョッパ１の動作が、機器のアラーム動作や入力電圧の急激な低下又は停止によって停止し、その後再起動を行う場合、この出力コンデンサ１４の蓄積電荷が、短絡電流の原因となり、トランジスタの短絡故障を引き起こす虞がある。通常の再起動シーケンスでは、図２に示すように、デューティ比Ｄ_１、Ｄ_２が共に０に設定され、ｎＭＯＳトランジスタＱ１及びＱ４は非導通状態（ＯＦＦ）とされ、ｎＭＯＳトランジスタＱ２及びＱ３が導通状態（ＯＮ）とされる。このため、出力コンデンサ１４からｎＭＯＳトランジスタＱ３、インダクタ１３、及びｎＭＯＳトランジスタＱ２に向かう経路に沿って放電電流Ｉｄｃが流れる。インダクタ１３の磁束が飽和状態又は応答が遅い場合には、インダクタ１３による電流変化の制限機能が十分働かず、上記放電電流Ｉｄｃが大電流となることが起こり、ｎＭＯＳトランジスタの短絡故障に繋がる虞がある。このため、このような短絡電流を抑制する手段が求められる。

従来は、負荷抵抗１５と平行にブリーダ抵抗を接続し、動作停止後には、出力コンデンサ１４からブリーダ抵抗に電流を流し、これにより出力コンデンサ１４の蓄積電荷を放電させることが行われている。しかし、このようなブリーダ抵抗は、通常の動作時にも消費電力を無用に増加させるため好ましくない。

図３のフローチャート、図４及び図５の回路図、並びに図６のタイミングチャートを参照して、第１の実施の形態の電力変換装置における、動作停止後の再起動シーケンスの実行手順を説明する。

この第１の実施の形態では、動作停止後に再度動作を開始させるための再起動シーケンスにおいて、制御部２が次のような放電動作（第１〜第４段階）を昇降圧型チョッパ１に行わせる。制御部２は、例えば入力端子間電圧や出力端子間電圧等のモニタ結果に基づいて決定される昇降圧型チョッパ１の停止情報を入力され、この停止情報に従って再起動シーケンスを開始させる。再起動シーケンスの実行時において、制御部２は、制御量Ｐに基づいて、デューティ比制御部３が出力するデューティ比Ｄ_１、Ｄ_２を再起動シーケンスに適合した値及びタイミングで変化させる。これにより、短絡故障を発生させることなく効果的に出力コンデンサ１４の蓄積電荷を放電（入力側に回生）させることができる。

（１）第１段階：ｎＭＯＳトランジスタＱ１〜Ｑ４が全て非導通の状態（ＯＦＦ）（図３のステップＳ１１）から、ｎＭＯＳトランジスタＱ３及びＱ４を交互に導通状態（ＯＮ）となる状態に切り替える。その後ｎＭＯＳトランジスタＱ３のデューティ比を時間の経過に従って増加させる一方（例：０→１００％）、ｎＭＯＳトランジスタＱ４のデューティ比（Ｄ_２）を時間の経過に従って減少させる（例：１００％→０％）（ステップＳ１２）。
（２）第２段階：ｎＭＯＳトランジスタＱ１及びｎＭＯＳトランジスタＱ４を常時非導通状態（ＯＦＦ）とし、ｎＭＯＳトランジスタＱ３は常時導通状態（ＯＮ）に維持する（ステップＳ１３）。
（３）第３段階：ｎＭＯＳトランジスタＱ２のデューティ比を時間の経過に従って増加させる（０→１００％）（ステップＳ１４）。
（４）第４段階：通常動作に復帰する。すなわち、昇降圧型チョッパ１が降圧動作を行う場合においては、ｎＭＯＳトランジスタＱ１及びＱ２は、与えられたデューティ比Ｄ_１に従って交互に導通状態となっていわゆるＰＷＭ制御（Pulse Width Modulation）される一方で、ｎＭＯＳトランジスタＱ３は常に導通状態に維持され、ｎＭＯＳトランジスタＱ４は常に非導通状態に維持される。昇降圧型チョッパ１が昇圧動作を行う場合においては、ｎＭＯＳトランジスタＱ３及びＱ４は、与えられたデューティ比Ｄ_２に従って交互に導通状態となってＰＷＭ制御される一方で、ｎＭＯＳトランジスタＱ１は常に導通状態に維持され、ｎＭＯＳトランジスタＱ２は常に非導通状態に維持される。

以下、第１〜第４段階に関し、図４及び図５の回路図、及び図６のタイミングチャートも参照しつつ、より詳しく説明する。

（１）第１段階
時刻ｔ０（図６）において、機器のアラーム動作や入力電圧の急激な低下又は停止によって昇降圧型チョッパ１が停止し、その後時刻ｔ１において再起動シーケンスが開始されるとする。その場合、時刻ｔ０ではｎＭＯＳトランジスタＱ１〜Ｑ４が全て非導通状態（ＯＦＦ）とされる。これにより、昇降圧型チョッパ１は入力電圧Ｖｉｎを供給する電源（図示せず）から遮断される。

その後、時刻ｔ１の再起動シーケンスの開始時においては、ｎＭＯＳトランジスタＱ１及びＱ２は非導通状態（ＯＦＦ）のまま維持しつつ、ｎＭＯＳトランジスタＱ３及びＱ４は、交互に導通状態（ＯＮ）とされる。この段階でも、依然として昇降圧型チョッパ１は電源から遮断されている。一方、ｎＭＯＳトランジスタＱ３及びＱ４は、その導通後デューティ比Ｄ_２でＰＷＭ制御される。デューティ比Ｄ_２は、時間の経過とともに所定値から０に向かって減少するよう（ランプ動作）、制御部２及びデューティ比制御部３により制御される。

このランプ動作が行われている期間（時刻ｔ１〜ｔ２）では、ｎＭＯＳトランジスタＱ３及びＱ４がデューティ比Ｄ_２（時間の経過とともに減少）により交互に導通する一方、ｎＭＯＳトランジスタＱ１及びＱ２は、非導通状態に維持される。ただし、ｎＭＯＳトランジスタＱ１〜Ｑ４は寄生ダイオードを有しており、出力コンデンサ１４からの放電電流は、ｎＭＯＳトランジスタＱ１の寄生ダイオードを介して入力端子Ｔ１に流れる。具体的には、ｎＭＯＳトランジスタＱ３が導通状態（ＯＮ）にあり、ｎＭＯＳトランジスタＱ４が非導通状態（ＯＦＦ）にある期間には、出力コンデンサ１４からの放電電流Ｉｄｃ３は、ｎＭＯＳトランジスタＱ３→インダクタ１３→ｎＭＯＳトランジスタＱ１の寄生ダイオードの方向に流れる。このとき、インダクタ１３にはエネルギーが蓄積され、放電電流Ｉｄｃ３は（Ｖｏｕｔ−Ｖｉｎ）／Ｌの傾きで上昇する。

一方、ｎＭＯＳトランジスタＱ３が非導通状態（ＯＦＦ）にあり、ｎＭＯＳトランジスタＱ４が導通状態（ＯＮ）にある期間においては、インダクタ１３が電流源として動作することにより、放電電流Ｉｄｃ４がｎＭＯＳトランジスタＱ４の寄生ダイオード→インダクタ１３→ｎＭＯＳトランジスタＱ１の方向に流れる。この期間では、放電電流Ｉｄｃ４は、ｎＭＯＳトランジスタＱ３が非導通状態に切り替わった直後から一定の傾きで減少するが、電流の方向は前述の放電電流Ｉｄｃ３と同一である。この第１段階での昇降圧型チョッパ１の再起動シーケンスの動作は、出力端子Ｔ２側から入力端子側Ｔ１側を見ると、降圧動作と見ることができる。このような放電電流Ｉｄｃ３及びＩｄｃ４が交互に流れ、放電が進んで出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ（入力コンデンサ１０の端子間電圧）以下となると、ｎＭＯＳトランジスタＱ１にも電流が流れなくなり、この第１段階は終了する。

この第１段階では、ｎＭＯＳトランジスタＱ３のデューティ比Ｄ_Ｑ３は０％から１００％に向けて徐々に上昇し、一方、ｎＭＯＳトランジスタＱ４のデューティ比Ｄ_Ｑ４は１００％から０％に徐々に減少する（ランプ動作）。このランプ動作が行われることで、放電電流の急激な上昇が抑制され、ｎＭＯＳトランジスタＱ１〜Ｑ４の短絡故障を防止することができる。

（２）第２段階
デューティ比Ｄ_２が０になると、第２段階に移行する。第２段階では、ｎＭＯＳトランジスタＱ１及びｎＭＯＳトランジスタＱ４が非導通状態（ＯＦＦ）とされる（ステップＳ１３）。

（３）第３段階
続く第３段階では、ｎＭＯＳトランジスタＱ３を導通状態（ＯＮ）に維持しつつも、ｎＭＯＳトランジスタＱ２も導通状態に切り替えられる。ただし、ｎＭＯＳトランジスタＱ２のデューティ比Ｄ_Ｑ２は、０％から１００％へと、期間Ｔｒ／２において徐々に上昇する。これにより、出力コンデンサ１４の蓄積電荷は、ｎＭＯＳトランジスタＱ２が導通する期間において、ｎＭＯＳトランジスタＱ３、インダクタ１３、及びｎＭＯＳトランジスタＱ２を介して接地端子Ｔ３に向けて放電される。一方、ｎＭＯＳトランジスタＱ２が非導通である期間においては、出力コンデンサ１４の蓄積電荷は、ｎＭＯＳトランジスタＱ３、インダクタ１３、及びｎＭＯＳトランジスタＱ１の寄生ダイオードを介して入力端子Ｔ１に流入する。このように、昇降圧型チョッパ１は、第３段階において、出力端子Ｔ２側からみると昇圧動作と同様の動作を実行する。この第３段階でも、デューティ比Ｄ_Ｑ２が上記のように制御されることで、放電電流が過大となることが防止され、ｎＭＯＳトランジスタＱ１〜Ｑ４の短絡故障からの保護が図られている。

（４）第４段階
第１〜第３段階が終了することで、再起動シーケンスは終了し、昇降圧チョッパ１は、通常の動作に復帰する。

なお、再起動シーケンスの開始（時刻ｔ１）から完了（時刻ｔ３）までの放電時間Ｔｒ（図６）、すなわち、ｎＭＯＳトランジスタＱ１が非導通状態（ＯＦＦ）で、且つｎＭＯＳトランジスタＱ２〜Ｑ４のデューティ比が増加又は減少する期間は、出力コンデンサ１４のキャパシタンスＣ、インダクタ１３のリアクタンスＬに基づいて定まる定数以上の値、具体的にはＴｒ≧２π√（ＬＣ）となるように設定することが好ましい。放電時間Ｔｒをこのような時間に設定することにより、放電電流Ｉｄｃの値の上昇を抑制しつつ、出力コンデンサ１４の蓄積電荷を、短絡故障を生じさせることなく確実に放電させることができる。

以上説明したように、第１の実施の形態の電力変換装置によれば、第１段階、及び第３段階のいずれにおいても、出力コンデンサ１４からの放電が、デューティ比を徐々に変化させるランプ動作により行われる。このため、放電電流の急激な上昇が抑制され、ｎＭＯＳトランジスタＱ１〜Ｑ４の短絡故障を防止しつつ出力コンデンサ１４の蓄積電荷を放電させることができる。また、動作停止状態からの再起動シーケンスにおいて、出力コンデンサ１４の容量やインダクタ１３のリアクタンスに応じた時間でデューティ比を調整して放電を行うことができるため、出力コンデンサ１４の放電に要する時間を最適に調整し、結果として放電に要する時間を短くすることができる。

［第２の実施の形態］
次に、図７〜図９を参照して、第２の実施の形態に係る電力変換装置を説明する。この第２の実施の形態の電力変換装置は、同期整流型の降圧型チョッパ１’である点で、第１の実施の形態と異なっている。第１の実施の形態と共通する構成要素については同一の参照符号を付し、以下では重複する説明は省略する。

降圧型チョッパ１’は、降圧用スイッチング回路１１’を備える。降圧用スイッチング回路１１’は、第１の実施の形態の降圧用スイッチング回路１１と同様に、ｎＭＯＳトランジスタＱ１及びＱ２の直列回路であり、その中間ノードには、インダクタ１３の一端が接続されている。インダクタ１３の他端は出力端子Ｔ２に接続されている。この降圧用スイッチング回路１１’のデューティ比Ｄ_１を適宜変更することで、降圧比を調整することが可能とされている。

この降圧型チョッパ１’においても、その動作がアラーム動作や入力電圧の急激な低下又は停止によって停止し、その後再起動を行う場合、この出力コンデンサ１４の蓄積電荷が問題となる。通常の再起動シーケンスでは、放電電流が大電流となり得、ｎＭＯＳトランジスタの短絡故障に繋がる虞がある。

そこで、第２の実施の形態では、動作停止後に再度動作を開始させるための再起動シーケンスにおいて、制御部２及びデューティ比制御部３が次のような放電動作を降圧型チョッパ１’に行わせる。

ｎＭＯＳトランジスタＱ１及びＱ２がいずれも非導通の状態（ＯＦＦ）にされた後（図９のステップＳ２１）、ｎＭＯＳトランジスタＱ２を導通状態（ＯＮ）に切り替える。その後ｎＭＯＳトランジスタＱ２のデューティ比を時間の経過に従って増加させるランプ動作を実行する（例：０→１００％）（ステップＳ２２）。このランプ動作の時間Ｔｒは、第１の実施の形態と同様に設定することができる。この第２の実施の形態によれば、降圧型チョッパにおいて、第１の実施の形態と同様の効果を得ることができる。

本発明は上記実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

１０…入力コンデンサ、１１…降圧用スイッチング回路、１２…昇圧用スイッチング回路、１３…インダクタ、１４…出力コンデンサ、１５…負荷、Ｑ１〜Ｑ４…ｎＭＯＳトランジスタ、Ｔ１、Ｔ２、Ｔ３…端子。

Claims

入力端子と基準電圧端子の間に直列接続される第１トランジスタ及び第２トランジスタを含む第１トランジスタ群と、
出力端子と前記基準電圧端子の間に直列接続される第３トランジスタ及び第４トランジスタを含む第２トランジスタ群と、
前記第１トランジスタ群の中間ノードと前記第２トランジスタ群の中間ノードとの間に接続されるインダクタと、
前記出力端子と前記基準電圧端子の間に接続される出力コンデンサと、
前記第１トランジスタ群及び前記第２トランジスタ群をＰＷＭ制御する制御部と
を備え、
前記制御部は、動作停止後における再起動時において、
前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、及び前記第４トランジスタが全て非導通の状態から、前記第３トランジスタ及び前記第４トランジスタが交互に導通状態となる状態に切り替え、その後前記第３トランジスタのデューティ比を時間の経過に従って増加させる一方、前記第４トランジスタのデューティ比を時間の経過に従って減少させる第１段階と、
前記第１トランジスタ及び前記第４トランジスタを非導通状態に切り替え、前記第３トランジスタを導通状態に維持する第２段階と、
前記第２トランジスタのデューティ比を時間の経過に従って増加させる第３段階と、
通常動作に復帰する第４段階と
を実行するよう構成されることを特徴とする電力変換装置。
前記第２乃至第４トランジスタのデューティ比を増加又は減少させる期間は、前記インダクタのリアクタンス及び前記出力コンデンサの容量に基づいて定まる定数以上の値を有する、請求項１に記載の電力変換装置。
入力端子と基準電圧端子の間に直列接続される第１トランジスタ及び第２トランジスタを含むトランジスタ群と、
前記のトランジスタ群の中間ノードと出力端子との間に接続されるインダクタと、
前記トランジスタ群をＰＷＭ制御する制御部と
を備え、
前記制御部は、動作停止後における再起動時において、
前記第１トランジスタ及び前記第２トランジスタが非導通の状態から、前記第２トランジスタを導通状態に切り替え、その後前記第２トランジスタのデューティ比を時間の経過に従って増加させることを特徴とする電力変換装置。