JP2020089876A - スーパーストレートおよびその使用方法 - Google Patents

スーパーストレートおよびその使用方法 Download PDF

Info

Publication number
JP2020089876A
JP2020089876A JP2019209003A JP2019209003A JP2020089876A JP 2020089876 A JP2020089876 A JP 2020089876A JP 2019209003 A JP2019209003 A JP 2019209003A JP 2019209003 A JP2019209003 A JP 2019209003A JP 2020089876 A JP2020089876 A JP 2020089876A
Authority
JP
Japan
Prior art keywords
protrusion
superstrate
substrate
super straight
protruding square
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019209003A
Other languages
English (en)
Other versions
JP6868078B2 (ja
Inventor
ウストゥルク ウスカン
Ozturk Ozkan
ウストゥルク ウスカン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of JP2020089876A publication Critical patent/JP2020089876A/ja
Application granted granted Critical
Publication of JP6868078B2 publication Critical patent/JP6868078B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C35/00—Heating, cooling or curing, e.g. crosslinking or vulcanising; Apparatus therefor
    • B29C35/02—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/003—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor characterised by the choice of material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/021—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00611—Processes for the planarisation of structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/021—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface
    • B29C2043/023—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface having a plurality of grooves
    • B29C2043/025—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface having a plurality of grooves forming a microstructure, i.e. fine patterning
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0119—Processes for the planarization of structures involving only addition of materials, i.e. additive planarization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Oral & Maxillofacial Surgery (AREA)
  • Thermal Sciences (AREA)
  • Geometry (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Coating Apparatus (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】基板上の分配された材料からスーパーストレートが分離する際に欠陥が生じないスーパーストレートの提供。【解決手段】装置は、スーパーストレート２００を含みうる。スーパーストレートは、ある直径を有する本体２２０を含むことができる。本体は、突出した正方形２０６内にフィットしうる。突出した正方形は、本体の直径に等しい長さを有しうる。前記突出した正方形内の本体は、本体の外縁２１２と前記突出した正方形との間に開放領域２１０を作り出しうる。スーパーストレートは、前記開放領域の中で前記本体の外縁から延びる第１の突出部２１４を更に含みうる。【選択図】図２Ａ

Description

本開示は、基板処理に関し、より具体的には、半導体製造における表面の平坦化に関する。
平坦化技術は、半導体ウェハ上に電子デバイスを製造する際に有用である。このような技術は、成形可能材料をウェハ上に堆積させるための流体分配システムの使用を含むことができる。スーパーストレートは、分配された材料がウェハ上で固化する前に、分配された材料を平坦化および／またはパターン化する。
しかしながら、基板上の分配された材料からスーパーストレートが分離されるときに欠陥が生じることがある。平坦化技術の改善は、ウェハ処理全体を可能にするために望まれる。
一つの側面において、スーパーストレートは、ある直径を有する本体を含むことができる。前記本体は、突出した正方形内にフィットしうる。前記突出した正方形は、前記本体の直径に等しい長さを有しうる。前記突出した正方形の中で、前記本体は、前記本体の外縁と前記突出した正方形との間に開放領域を作り出しうる。前記スーパーストレートは、前記開放領域内で前記本体の前記外縁から延びる第１の突出部を含みうる。
別の側面では、前記第１の突出部は、ｒ（√２）−ｒ以下の長さＹを有することができ、ここで、ｒは前記本体の半径である。「ｒ（√２）−ｒ」は、「ｒ（√２）−ｒ」、即ち、「ｒ×２１／２−ｒ」を意味する。
更に別の側面では、前記第１の突出部は、幾何学的形状を有しうる。
別の側面では、前記開放領域は、前記突出した正方形の面積から前記本体の面積を引いた面積に等しくてもよい。
更なる側面では、前記第１の突出部は、前記開放領域の１／４以下を占有しうる。
別の側面は、前記スーパーストレートは、第２の突出部を更に含むことができ、前記第２の突出部は、前記第１の突出部によって占有されていない、前記開放領域の１／４内にあることができる。
別の側面では、前記第２突出部は、ｒ（√２）−ｒ以下の長さｚを有することができ、ここで、ｒは前記本体の半径である。
更に別の形態では、前記スーパーストレートは、第３の突出部を更に含むことができ、前記第３の突出部は、前記第１の突出部または前記第２の突出部のいずれによっても占有されていない、前記開放領域の１／４内にあることができ、また、前記スーパーストレートは、第４の突出部を更に含むことができ、前記第４の突出部は、前記第１の突出部、前記第２の突出部または前記第３の突出部のいずれによっても占有されていない、前記開放領域の１／４内にあることができる。
別の形態では、前記第３の突出部は、２√２−ｒ以下の長さｘであり、ここで、ｒは前記本体の半径である。
更なる側面では、前記第１の突出部の長さＹは、ゼロよりも大きくてもよい。
別の側面では、前記第４の突出部は、２√２−ｒ以下の長さｗを有し、ここで、ｒは本体の半径である。
別の側面では、前記第１の突出部は、前記第２の突出部の反対側にある。
別の側面では、平坦化層を形成する方法は、基板の上に成形可能材料を堆積させることと、スーパーストレートを前記基板と位置合わせすることとを含みうる。前記スーパーストレートは、ある直径を有する本体を含んでもよい。前記本体は、突出した正方形内にフィットしうる。前記突出した正方形は、前記本体の前記直径に等しい長さを有しうる。前記突出した正方形内の前記本体は、前記本体の外縁と前記突出した正方形との間に開放領域を作り出しうる。第１の突出部は、前記開放領域内で前記本体の前記外縁から延びることができる。前記方法は、前記メサを前記基板と接触させることと、前記スーパーストレートと前記基板とを分離することを更に含むことができる。
別の側面では、前記スーパーストレートと前記基板とを分離することは、前記メサと前記基板との間の亀裂伝播を強化するために、前記第１の突出部に力を加えることによって行いうる。
更に別の形態では、前記開放領域は、前記突出した正方形の面積から前記本体の面積を引いた面積に等しくてもよい。
更なる形態では、前記第１の突出部は、ゼロよりも大きい長さｙを有することができる。
別の形態では、前記第１の突出部は、複数の波または曲線を有することができる。
更なる形態では、前記第１の突出部は、半円であってもよい。
更に別の形態では、前記第１の突出部は、前記開放領域の１／４未満の面積を有することができる。
別の側面では、物品を製造する方法は、成形可能材料を基板の上に堆積させることと、スーパーストレートを前記基板と位置合わせすることとを含むことができる。前記スーパーストレートは、ある直径を有する本体を含んでもよい。前記本体は、突出した正方形内にフィットすることができる。前記突出した正方形は、前記本体の前記直径に等しい長さを有することができる。前記突出した正方形内の前記本体は、前記本体の前記外縁と前記突出した正方形との間に開放領域を作り出しうる。第１の突出部は、前記開放領域内で前記本体の前記外縁から延びることができる。物品を製造する前記方法は、前記メサを前記基板と接触させることと、成形可能材料を硬化させて平面層を形成することと、前記スーパーストレートと前記基板とを分離することと、前記平面層が形成された前記基板を処理することと、前記処理された基板から物品を製造することとを更に含むことができる。
例示的なリソグラフィシステムの側面図の図を含む図。 本明細書で説明される実施形態に従うデバイススーパーストレートの上面図を含む図。 図２Ａの実施形態に従う基板およびスーパーストレートの側面図を含む図。 本明細書に記載される実施形態に従うデバイスーパーストレートの上面図を含む図。 本明細書に記載される実施形態に従うデバイススーパーストレートの上面図を含む図。 本明細書に記載される実施形態に従うデバイススーパーストレートの上面図を含む図。 本開示の方法の説明図を含む図。
実施形態は例として示されており、添付の図面に限定されない。
当業者は、図中の要素が単純化および明確化のために示されており、必ずしも一定の縮尺で描かれていないことを理解する。例えば、図中のいくつかの要素の寸法は本発明の実施形態の理解を向上させるのを助けるために、他の要素に対して誇張されていることがある。
以下の説明は、図面と組み合わせて、本明細書に開示される教示の理解を助けるために提供される。以下の議論は、教示の特定の実施および実施形態に焦点を当てる。この焦点は、教示を説明するのを助けるために提供され、教示の範囲または適用可能性に対する限定として解釈されるべきではない。
特に定義しない限り、本明細書中で用いられる全ての技術用語および科学用語は、本発明が属する技術分野の当業者によって一般的に理解されるものと同じ意味を有する。材料、方法、および実施例は単に例示的なものであり、限定することを意図しない。本明細書に記載されていない範囲で、特定の材料および処理動作に関する多くの詳細は従来のものであり、インプリントおよびリソグラフィ技術の範囲内の教科書および他の情報源に見ることができる。
図１を参照すると、本明細書に記載された実施形態に従う装置１０は、平坦化に備えて基板１２上の環境の制御において使用することができる。基板１２は、シリコンウェハなどの半導体基材であってもよいが、ガラス、サファイア、スピネルなどの絶縁基材を含んでもよい。基板１２は、基板ホルダ１４に結合されうる。基板ホルダ１４は、真空チャックであってもよいが、他の実施形態では、基板ホルダ１４は、真空、ピン型、溝型、静電、電磁等を含む任意のチャックであってもよい。基板１２および基板ホルダ１４は、ステージ１６によって更に支持されうる。ステージ１６は、Ｘ方向、Ｙ方向、またはＺ方向についての並進運動または回転運動を提供することができる。ステージ１６、基板１２、および基板ホルダ１４は、ベース（図示せず）上に配置することもできる。
スーパーストレート１８は、基板１２から離間されている。スーパーストレート１８は、第１の側面と第２の側面とを有し本体を含むことができる。一方の側面は、そこから基板１２に向かって延在するモールドを有しうる。モールドは、メサと呼ばれることもある。
一実施形態では、スーパーストレート１８は、図１に見られるように、モールドを有しなくてもよい。スーパーストレート１８、モールド、またはその両方は、ガラスベースの材料、シリコン、スピネル、溶融シリカ、石英、シリコン、有機ポリマー、シロキサンポリマー、フルオロカーボンポリマー、金属、硬化サファイア、他の同様の材料、またはそれらの任意の組み合わせを含む材料から形成されうる。ガラスベースの材料は、ソーダ石灰ガラス、ホウケイ酸ガラス、アルカリバリウムケイ酸ガラス、アルミノケイ酸ガラス、石英、合成溶融シリカなどを含むことができる。スーパーストレート１８は、堆積された酸化物、陽極酸化されたアルミナ、有機シラン、有機ケイ酸塩材料、有機ポリマー、無機ポリマー、およびそれらの任意の組み合わせを含むことができる。スーパーストレート１８の本体は、３０マイクロメートル〜２０００マイクロメートルの範囲の厚さを有することができる。
スーパーストレート１８およびモールドは、単一部品構造を含むことができる。代替的に、スーパーストレート１８およびモールドは、互いに結合された別個の構成要素を含むことができる。一実施形態では、モールドのインプリント表面は平坦な表面を含むことができる。別の実施形態では、インプリント表面は、間隔を置いて配置された凹部および凸部によって画定されるフィーチャを含むことができる。インプリント表面は、基板１２上に形成されるべきパターンの基礎を形成する任意のオリジナルパターンを画定することができる。別の実施形態では、インプリント表面はブランクとすることができ、すなわち、インプリント表面は凹部または突起を有さず、平坦な接触表面を有することができる。
とりわけ、スーパーストレート１８は、基板１２上に成形可能材料を平坦化するために使用することができる。スーパーストレート１８は、スーパーストレートホルダ２８に結合することができる。スーパーストレート１８は、スーパーストレートホルダ２８によって保持され、その形状が調整される。スーパーストレートホルダ２８は、チャッキング領域内にスーパーストレート１８を保持するように構成することができる。スーパーストレートホルダ２８は、真空、ピン型、溝型、静電型、電磁型、または別の同様のホルダ型として構成することができる。一実施形態では、スーパーストレートホルダ２８は、スーパーストレート１８の形状を調整するために、ホルダ２８の様々なゾーンに正または真空のいずれかの圧力を加えることによって、スーパーストレート１８の形状を調整するために使用することができる。一実施形態では、スーパーストレートホルダ２８は、スーパーストレートホルダ２８の本体内に透明な窓を含むことができる。一実施形態では、スーパーストレートホルダ２８は、スーパーストレートホルダ２８またはインプリントヘッド２６がＸ方向、Ｙ方向、またはＺ方向についてのスーパーストレート１８の並進運動または回転運動を容易にすることができるように、インプリントヘッド２６に結合することができる。一実施形態では、スーパーストレート１８が基板１２とほぼ同じ表面積を有することができる。一実施形態では、基板１２およびスーパーストレート１８は、３００ｍｍの直径を有しうる。一実施形態では、基板１２およびスーパーストレート１８は、３００ｍｍ〜６００ｍｍの間の直径を有しうる。一実施形態では、基板１２およびスーパーストレート１８は、３００ｍｍ〜４５０ｍｍの間の直径を有しうる。別の実施形態では、基板１２及びスーパーストレート１８は、４５０ｍｍ〜６００ｍｍの間の直径を有しうる。
装置１０は、基板１２の表面上に成形可能材料３４を堆積させるために使用される流体分配システム３２を更に含むことができる。例えば、成形可能材料３４は、樹脂のような重合可能な材料を含むことができる。成形可能材料３４は、液滴分配、スピンコーティング、浸漬コーティング、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、薄膜堆積、厚膜堆積、またはそれらの組み合わせなどの技術を使用して、１つまたは複数の層で基板１２上に配置することができる。成形可能材料３４は、モールドと基板１２との間に所望の体積が画定される前または後に基板１２上に分配されうる。例えば、成形可能材料３４は、紫外線、熱などを使用して硬化させることができるモノマー混合物を含むことができる。
リソグラフィシステム１０は、経路４２に沿って直接エネルギー４０に結合されたエネルギー源３８を更に含むことができる。インプリントヘッド２６およびステージ１６は、重ね合わせ板１８および基板１２を経路４２と重ね合わせて配置するように構成することができる。リソグラフィシステム１０は、ステージ１６、インプリントヘッド２６、流体分配システム３２、またはエネルギー源３８と通信する論理素子５４によって調整することができ、任意選択でメモリ５６に記憶されたコンピュータ可読プログラム上で動作することができる。論理素子５４は、プロセッサ（例えば、マイクロプロセッサ又はマイクロコントローラの中央処理装置）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）等であってもよい。プロセッサ、ＦＰＧＡ、またはＡＳＩＣは、装置内にあることができる。別の実施形態（図示せず）では、論理要素は、装置１０の外部のコンピュータであってもよく、装置１０に双方向に結合される。
図２Ａは、本明細書で説明される実施形態に従うデバイススーパーストレート２００の上面図を含む。スーパーストレート２００は、図１のスーパーストレート１８と同様でありうる。スーパーストレート２００は、突出部２１４を有する本体２２０を含むことができる。一実施形態では、スーパーストレート２００は、突出した正方形２０６の中にフィットしうる。突出した正方形２０６は、本体２２０の直径２０４に等しい各辺の長さ２０８を有することができる。別の実施形態では、スーパーストレート２００は、突出した長方形内に適合することができる。突出した正方形２０６内のスーパーストレート２００は、本体２２０の外縁２１２と突出した正方形２０６との間に領域２１０を作り出しうる。一実施形態では、スーパーストレート２００の本体２２０が円形である場合、本体２２０は、スーパーストレート２００の半径をｒとすると、πｒ２の面積と等しい面積を有することができる。開放領域２１０は、突出した正方形２０６の外縁に向かってもよい。開放領域２１０は、突出した正方形２０６の４つの角にあってもよい。一実施形態では、開放領域２１０は、突出した正方形２０６の面積からスーパーストレート２００の面積を引いたものである。
突出部２１４は、本体２２０から開放領域２１０内に延びることができる。一実施形態では、突出部２１４は、外縁２１２から開放領域２１０の４分の１に延びることができる。一実施形態では、突出部２１４および本体２２０が１つの連続部品である。別の実施形態では、突出部２１４および本体２２０は別個部品である。突出部２１４は、ゼロよりも大きく、ｒ√２−ｒ以下の長さＹを有することができ、ここで、ｒは本体２２０の半径である。一実施形態では、長さＹはゼロよりも大きくてもよい。別の実施形態では、Ｙの長さは５０マイクロメートルを超えることができる。図２Ｂから分かるように、突出部２１４は、本体２２０の外縁２１２を越えて延在することができる。一実施形態では、突出部２１４は、基板１２からの分離を開始するためにスーパーストレート２００を活用することができる領域を提供する。一実施形態では、突出部２１４は、基板１２の外縁を越えて延びることができる。一実施形態では、突出部２１４は、本体２２０の厚さにほぼ等しい厚さを有する。別の実施形態では、突出部２１４は、本体２２０の厚さより薄い厚さを有する。一実施形態では、突出部２１４は、長円形を有することができる。別の実施形態では、突出部２１４は、鋭いエッジを有することができる。別の実施形態では、突出部２１４は、長方形の形状を有することができる。別の実施形態では、突出部２１４は、幾何学的形状でありうる。更に別の実施形態では、突出部２１４は、開口部２１０内に突出する２つのピークを有する波形を有することができる。別の実施形態では、突出部２１４は、開放領域２１０の４分の１を取り囲むことができる。１つの突出部のみが示されているが、以下により詳細に説明されるように、より多くの突出部が可能である。一実施形態では、本体２２０が少なくとも１つ、かつ、４つ以下の突出部を含むことができる。
図３は、本明細書に記載される実施形態に従うデバイススーパーストレート３００の上面図を含む。スーパーストレート３００は、図１のスーパーストレート１８と同様とすることができる。スーパーストレート３００は、第１の突出部３１４および第２の突出部３１６を有する本体３２０を含むことができる。スーパーストレート３００は、辺３０８を有する突出した正方形３０６内にフィットすることができる。一実施形態では、突出した正方形３０６の各辺３０８の長さは、スーパーストレート３００の本体３２０の直径３０４と等しくすることができる。一実施形態では、第１の突出部３１４は、第２の突出部３１６の反対側に配置されうる。突出した正方形３０６は、４つの象限Ｉ、ＩＩ、ＩＩＩおよびＩＶに分けられうる。第１の象限Ｉは、ＩＶ象限の反対側にあり、第２の象限ＩＩは、ＩＩＩ象限の反対側にあり、ＩＶ象限は、第３の象限ＩＩＩおよび第２の象限ＩＩに隣接することができる。一実施形態では、第１の突出部３１４は、第２の象限ＩＩ内にあり、第２の突出部３１６は、第３の象限ＩＩＩ内にあることができる。別の実施形態では、第１の突出部３１４は、第２の象限ＩＩ内にあり、第２の突出部３１４は、第４の象限ＩＶ内にあることができる。更に別の実施形態では、第１の突出部３１４は、第２の象限ＩＩにあり、第２の突出部３１６は、第１の象限Ｉにある。更に別の実施形態では、第１の突出部３１４は、４つの象限Ｉ、ＩＩ、ＩＩＩ、ＩＶのいずれかにあり、第２の突出部３１６は、第１の突出部３１４によって占有されていない、４つの象限Ｉ、ＩＩ、ＩＩＩ、ＩＶのいずれかにあることができる。
突出した正方形３０６内のスーパーストレート３００は、本体３２０の外縁３１２と突出した正方形３０６との間に開放領域３１０を作り出すことができる。一実施形態では、開放領域３１０は、突出した正方形３０６の面積からスーパーストレート３００の本体３２０の面器を引いたものとほぼ同じである。一実施形態では、第１の突出部３１４は、開放領域３１０の４分の１以下を占めることができ、第２の突出部３１６は、第１の突出部３１４によって占有されていない、開放領域３１０の４分の１以下を占有することができる。一実施形態では、第１の突出部３１４および第２の突出部３１６は、本体３２０の外縁３１２から延在することができる。一実施形態では、第１の突出部３１４および第２の突出部３１６は、本体３２０と１つの連続部品として機械加工することができる。別の実施形態では、第１の突出部３１４および第２の突出部３１６は、本体３２０に取り付けられた別個の部品とすることができる。第１の突出部３１４は、ｒ（√２）−ｒ以下の長さＹを有することができ、ここで、ｒは本体３２０の半径である。一実施形態では、長さＹは、本体３２０の外縁３１２から第１の突出部３１４の最外縁までとして測定することができる。第２の突出部３１６は、２√２−ｒ以下でありうる長さＺを有することができ、ここで、ｒは本体３２０の半径である。一実施形態では、長さＺが本体３２０の外縁３１２から第１の投射３１６の最外縁までとして測定することができる。１つの実施形態において、Ｙ＝Ｚである。別の実施形態では、Ｙは、Ｚとは異なっていてもよい。例えば、ＹはＺよりも大きくてもよい。別の実施形態では、ＹはＺよりも小さくてもよい。
図４は、本明細書に記載される実施形態に従うデバイススーパーストレート４００の上面図を含む。スーパーストレート４００は、図１のスーパーストレート１８と同様とすることができる。スーパーストレート４００は、第１の突出部４１４、第２の突出部４１６および第３の突出部４１８を有する本体４２０を含むことができる。スーパーストレート４００は、辺４０８を有する突出した正方形４０６内にフィットすることができる。一実施形態では、突出した正方形４０６の各辺４０８の長さは、スーパーストレート４００の本体４２０の直径４０４に等しくすることができる。第１の突出部４１４は、第１の突出部３１４と同様とすることができ、第２の突出部４１６は、第２の突出部３１４と同様とすることができる。第３の突出部４１８は、ｒ（√２）−ｒ以下とすることができる長さＸを有することができ、ここで、ｒは本体４２０の半径である。１つの実施形態では、Ｙ＝Ｘ＝Ｚである。別の実施形態では、ＸはＹと異なることができる。更に別の実施形態では、ＸはＺと異なることができる。他の実施形態において、第３の突出部４１８は、第１の突出部４１４と同様の形状を有することができる。別の実施形態では、第３の突出部４１８は、第１の突出部４１４と異なる形状を有することができる。更に別の実施形態では、第１の突出部４１４、第２の突出部４１６および第３の突出部４１８は、すべて同じ形状を有することができる。更に別の実施形態では、第１の突出部４１４、第２の突出部４１６および第３の突出部４１８は、それぞれ異なる幾何学的形状を有することができる。一実施形態では、第３の突出部４１８は、第１の突出部４１４または第２の突出部４１６によって占有されていない、開放領域４１０の４分の１以下を占有することができる。
図５は、本明細書に記載される実施形態に従うデバイススーパーストレート５００の上面図を含む。スーパーストレート５００は、図１のスーパーストレート１８と同様とすることができる。スーパーストレート５００は、第１の突出部５１４、第２の突出部５１６、第３の突出部５１８および第４の突出部５２２を有する本体５２０を含むことができる。スーパーストレート５００は、辺５０８を有する突出した正方形５０６内にフィットすることができる。一実施形態では、突出した正方形５０６の各辺５０８の長さは、スーパーストレート５００の本体５２０の直径５０４に等しくすることができる。一実施形態では、第１の突出部５１４は、第１の突出部４１４と同様とすることができ、第２の突出部５１６は、第２の突出部４１４と同様とすることができ、第３の突出部５１８は、第３の突出部４１８と同様とすることができる。別の実施形態では、第１の突出部５１４、第２の突出部５１６および第３の突出部５１８は、それぞれ異なる幾何学的形状を有することができる。第４の突出部５２２は、２√２−ｒ以下とすることができる長さＷを有することができ、ここで、ｒは本体５２０の半径である。１つの実施形態において、Ｙ＝Ｘ＝Ｚ＝Ｗである。別の実施形態では、ＷはＹと異なることができる。更に別の実施形態では、ＷはＺと異なることができる。更に別の実施形態では、ＷはＸと異なることができる。第４の突出部５２２は、第１の突出部５１４と同様の形状を有することができる。別の実施形態では、第４の突出部５２２は、第１の突出部５１４と異なる形状を有することができる。
更に別の実施形態では、第１の突出部５１４、第２の突出部５１６、第３の突出部５１８および第４の突出部５２２は、すべて同じ形状を有することができる。更に別の実施形態では、第１の突出部５１４、第２の突出部５１６、第３の突出部５１８および第４の突出部５２２は、それぞれ異なる幾何学的形状を有することができる。一実施形態では、第４の突出部５２２は、第１の突出部５１４または第２の突出部５１６または第３の突出部５１８によって占有されていない、開放領域５１０の４分の１以下を占有することができる。
図６は、本開示の方法６００の説明図を含む。方法６００は、装置１０で実行することができる。動作６１０では、成形可能材料３４を基板１２上に堆積させることができる。
成形可能材料３４は、流体分配システム３２を使用して堆積させることができる。動作６２０では、スーパーストレート１８を基板１２と位置合わせすることができる。スーパーストレート１８は、アライメントマーカを使用して位置合わせすることができる。一実施形態では、上述した突出部をアライメントマーカとして使用することができる。スーパーストレート１８は、スーパーストレート１８の中心軸が基板１２の中心軸とほぼ同じになるように、基板１２と位置合わせされる。動作６３０では、スーパーストレート１８は、基板１２上の成形可能材料３４と接触することができる。インプリントヘッド２６は、スーパーストレート１８が基板１２上に堆積された成形可能材料３４に接触するまで、スーパーストレート１８を基板１２に向かって下降させることができる。スーパーストレート１８は、スーパーストレート１８と基板１２との間の空間で成形可能材料３４を広げて該空間を充填させることができる。成形可能材料３４は、平坦化層を形成するために硬化（例えば、光硬化または熱硬化）されてもよい。平坦化層が形成された後、動作６４０で、突出部を使用して基板１２からスーパーストレート１８を分離することができる。一実施形態では、スーパーストレートが第１の突出部２１４、第２の突出部３１６、第３の突出部４１８および第４の突出部５２２を含むことができる。別の実施形態では、スーパーストレートは、１つと４つの間の突出部を含むことができる。一実施形態では、２つの突出部を使用して、スーパーストレート１８と基板１２との間の亀裂伝播を向上させることができる。突出部２１４は、基板１２およびスーパーストレート１８の外縁を越えて延在することができる。したがって、機械的、真空、または流体圧力のいずれかの印加力を突出部２１４に印加して、スーパーストレート１８と基板１２との間の分離を開始することができる。一実施形態では、圧電アクチュエータを使用して、スーパーストレート１８と基板１２との間の剥離またはひび割れの伝播を促進するために、突出部２１４に接触および押し付けることができる。別の実施形態では、流体圧力を使用して突出部２１４を押し上げ、亀裂伝播を開始することができる。更に別の実施形態では、アクチュエータが突出部２１４に力を加えることによって、スーパーストレート１８を持ち上げるか、または引っ張ることができる。
少なくとも１つの突出部２１４を開放領域２１０内に配置することによって、スーパーストレート１８は、標準サイズの前面開口一体型ポッド（ＦＯＵＰ）内に保持されることができる。少なくとも１つの突出部２１４は、スーパーストレート１８とＦＯＵＰとの間の開放領域内にフィットすることができる。一実施形態では、少なくとも１つの突出部２１４は、製造中および輸送中にＦＯＵＰ内にフィットしながら、処理中の亀裂伝播を強化することができる。スーパーストレート１８は、修正または特定の変更なしに製造キャリア内に収まることができ、それによって、基板処理全体の間に基板との分離を開始するために使用することができるスーパーストレートのために特に設計された装置に関連する製造コストを節約する。分離が起こると、基板１２は更に処理され、処理された基板１２から物品を製造することができる。
一実施形態では、物品を製造する方法は、成形可能材料３４を基板１２上に堆積させ、スーパーストレート１８を基板１２上の成形可能な材料３４と接触させることを含むことができる。一実施形態では、スーパーストレートは、ある直径を有する本体を含むことができる。一実施形態では、本体は、突出した正方形内にフィットすることができる。一実施形態では、突出した正方形は、本体の直径に等しい長さを有することができ、第１の突出部は、突出した正方形内で、本体から延在することができる。物品を製造する方法は、成形可能材料３４を硬化させて平坦層を形成するステップと、スーパーストレート１８と基板１２上の成形可能材料３４とを分離することと、平坦層が形成された基板１２を処理することと、処理済み基板１２から物品を製造することとを更に含むことができる。
一般的な説明または実施例において上記で説明された活動のすべてが必要とされるわけではなく、特定の活動の一部が必要とされなくてもよく、１つまたは複数のさらなる活動が、説明されたものに加えて実行されてもよいことに留意されたい。更に、活動が列挙される順番は、必ずしもそれらが実行される順番ではない。
特定の実施の形態に関して、利点、他の長所、および問題への対処法を、上記で説明した。しかし、これらの利益、利点、問題の解決法、ならびに、なんらかの利益、利点、または解決法を発生させたり、より顕著にしたりすることがある、あらゆる特徴が、特許請求の範囲のいずれかまたはすべての重要、必要、または本質的な特徴として解釈されるものではない。
本明細書に記載される実施形態の明細書および例示は、様々な実施形態の構造の一般的な理解を提供することを意図する。本明細書および例示は、本明細書に記載された構造または方法を使用する装置およびシステムの要素および特徴のすべての網羅的かつ包括的な説明として役立つことを意図していない。別個の実施形態もまた、単一の実施形態において組み合わせて提供されてもよく、逆に、簡潔にするために、単一の実施形態の文脈で説明される様々な特徴も、別個に、または任意のサブコンビネーションで提供されてもよい。更に、範囲内に記載された値への言及は、その範囲内の全ての値のそれぞれを含む。多くの他の実施形態は本明細書を読んだ後にのみ、当業者には明らかであろう。本開示の範囲から逸脱することなく構造的置換、論理的置換、または別の変更を行うことができるように、他の実施形態を使用し、本開示から導出することができる。したがって、本開示は、限定的ではなく例示的とみなされるべきである。

Claims (20)

  1. ある直径を有する本体であって、前記本体の前記直径に等しい長さを有する突出した正方形内にフィットする本体と、
    前記突出した正方形の中で前記本体から延びた第１の突出部と、
    を備えることをスーパーストレート。
  2. 前記本体からの前記第１の突出部の長さは、ゼロよりも大きく、ｒ（√２）−ｒ以下であり、ここで、ｒは前記本体の半径である、
    ことを特徴とする請求項１に記載のスーパーストレート。
  3. 前記第１の突出部は、円である、
    ことを特徴とする請求項１に記載のスーパーストレート。
  4. 前記第１の突出部は、前記突出した正方形と前記本体との間の４つの領域のうちの１つの中に存在する、
    ことを特徴とする請求項１に記載のスーパーストレート。
  5. 前記第１の突出部は、前記突出した正方形の面積から前記本体の面積を引いた面積の１／４以下を占める、
    ことを特徴とする請求項４に記載のスーパーストレート。
  6. 前記突出した正方形と前記本体との間の４つの領域のうちの１つの中に第２の突出部を更に含み、前記第２の突出部は、前記第１の突出部によって占有されない領域にある、
    ことを特徴とする請求項１に記載のスーパーストレート。
  7. 前記本体からの前記第２の突出部の長さは、ゼロよりも大きく、２√２−ｒ以下であり、ここで、ｒは前記本体の半径である、
    ことを特徴とする請求項６に記載のスーパーストレート。
  8. 前記突出した正方形と前記本体との間の４つの領域のうちの１つの中に第３の突出部を更に含み、
    前記第３の突出部は、前記第１の突出部または前記第２の突出部のいずれによっても占有されていない領域にある、
    ことを特徴とする請求項６に記載のスーパーストレート。
  9. 前記突出した正方形と前記本体との間の４つの領域のうちの１つの中に第４の突出部を更に含み、
    前記第４の突出部は、前記第１の突出部、前記第２の突出部または前記第３の突出部のいずれによっても占有されていない領域にある、
    ことを特徴とする請求項８に記載のスーパーストレート。
  10. 前記本体からの前記第３の突出部の長さは、ゼロよりも大きく、２√２−ｒ以下であり、ここで、ｒは前記本体の半径である、
    ことを特徴とする請求項８に記載のスーパーストレート。
  11. 前記本体からの前記第４の突出部の長さは、ゼロよりも大きく、２√２−ｒ以下であり、ここで、ｒは前記本体の半径である、
    ことを特徴とする請求項９に記載のスーパーストレート。
  12. メサを更に含む、
    ことを特徴とする請求項１に記載のスーパーストレート。
  13. 前記第１の突出部は、前記本体の中心から見て、前記第２の突出部の反対側にある、
    ことを特徴とする請求項６に記載のスーパーストレート。
  14. 前記第１の突出部は、複数の波または曲線を有する、
    ことを特徴とする請求項１に記載のスーパーストレート。
  15. 平坦化層を形成する方法であって、
    基板の上に成形可能材料を堆積させることと、
    スーパーストレートを前記基板の上の成形可能材料と接触させることと、
    前記スーパーストレートと前記基板の上の前記成形可能材料とを分離することと、を含み、
    前記スーパーストレートは、
    ある直径を有する本体であって、前記本体の前記直径に等しい長さを有する突出した正方形内にフィットする本体と、
    前記突出した正方形の中で前記本体から延びた第１の突出部と、を含む、
    ことを特徴とする方法。
  16. 前記スーパーストレートと前記基板とを分離することは、前記第１の突出部に力を加えることによる、
    ことを特徴とする請求項１５に記載の方法。
  17. 前記本体からの前記第１の突出部の長さは、ゼロよりも大きく、ｒ（√２）−ｒ以下であり、ここで、ｒは前記本体の半径である、
    ことを特徴とする請求項１５に記載の方法。
  18. 物品を製造する方法であって、
    基板の上に成形可能材料を堆積させることと、
    スーパーストレートと前記基板の上の前記成形可能材料とを接触させることと、
    前記成形可能材料を硬化させて平坦化層を形成することと、
    前記スーパーストレートと前記基板の上の前記成形可能材料とを分離することと、
    前記平坦化層が形成された前記基板を処理することと、を含み、
    前記スーパーストレートは、
    ある直径を有する本体であって、前記本体の前記直径に等しい長さを有する突出した正方形内にフィットする本体と、
    前記突出した正方形の中で前記本体から延びた第１の突出部と、を含み、
    前記処理された基板から前記物品を製造する、
    ことを特徴とする方法。
  19. 前記スーパーストレートと前記基板とを分離することは、前記第１の突出部に力を加えることによる、
    ことを特徴とする請求項１８に記載の方法。
  20. 前記スーパーストレートは、前記本体から延在する第２の突出部を更に含み、
    前記スーパーストレートと前記基板の上の成形可能材料とを分離することは、前記第２の突出部に力を加えることによる、
    ことを特徴とする請求項１８に記載の方法。
JP2019209003A 2018-12-05 2019-11-19 スーパーストレートおよびその使用方法 Active JP6868078B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/210,625 2018-12-05
US16/210,625 US11018018B2 (en) 2018-12-05 2018-12-05 Superstrate and methods of using the same

Publications (2)

Publication Number Publication Date
JP2020089876A true JP2020089876A (ja) 2020-06-11
JP6868078B2 JP6868078B2 (ja) 2021-05-12

Family

ID=70970581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019209003A Active JP6868078B2 (ja) 2018-12-05 2019-11-19 スーパーストレートおよびその使用方法

Country Status (3)

Country Link
US (1) US11018018B2 (ja)
JP (1) JP6868078B2 (ja)
KR (1) KR102617324B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7446934B2 (ja) 2020-07-13 2024-03-11 キヤノン株式会社 型、平坦化装置、平坦化方法及び物品の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11562924B2 (en) * 2020-01-31 2023-01-24 Canon Kabushiki Kaisha Planarization apparatus, planarization process, and method of manufacturing an article

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010055672A (ja) * 2008-08-27 2010-03-11 Fujifilm Corp インプリント用モールド構造体、並びに磁気記録媒体及びその製造方法
JP2012231056A (ja) * 2011-04-27 2012-11-22 Dainippon Printing Co Ltd インプリント方法およびそれを実施するためのインプリント装置
JP2013086294A (ja) * 2011-10-14 2013-05-13 Tohoku Univ ナノインプリント用複製モールド
JP2015027798A (ja) * 2013-07-04 2015-02-12 旭硝子株式会社 第１モールドの凹凸パターンを転写した第２モールドの製造方法、第２モールドを用いた物品の製造方法、光学パネルの製造方法、および光学素子の製造方法
JP2016528741A (ja) * 2013-08-19 2016-09-15 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム ナノメータスケール精度を有するユーザ定義プロファイルのプログラム可能な薄膜蒸着
JP2020068384A (ja) * 2018-10-26 2020-04-30 キヤノン株式会社 スーパーストレートおよびその使用方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679610A (en) * 1994-12-15 1997-10-21 Kabushiki Kaisha Toshiba Method of planarizing a semiconductor workpiece surface
US6218316B1 (en) 1998-10-22 2001-04-17 Micron Technology, Inc. Planarization of non-planar surfaces in device fabrication
JP2004523906A (ja) 2000-10-12 2004-08-05 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム 室温かつ低圧マイクロおよびナノ転写リソグラフィのためのテンプレート
US6716767B2 (en) 2001-10-31 2004-04-06 Brewer Science, Inc. Contact planarization materials that generate no volatile byproducts or residue during curing
TW200504928A (en) * 2003-06-20 2005-02-01 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
US7790231B2 (en) 2003-07-10 2010-09-07 Brewer Science Inc. Automated process and apparatus for planarization of topographical surfaces
JP4735280B2 (ja) * 2006-01-18 2011-07-27 株式会社日立製作所 パターン形成方法
US7775785B2 (en) * 2006-12-20 2010-08-17 Brewer Science Inc. Contact planarization apparatus
CN101923282B (zh) * 2009-06-09 2012-01-25 清华大学 纳米压印抗蚀剂及采用该纳米压印抗蚀剂的纳米压印方法
US8741199B2 (en) 2010-12-22 2014-06-03 Qingdao Technological University Method and device for full wafer nanoimprint lithography
US9606409B2 (en) * 2013-09-13 2017-03-28 Itn Energy Systems Inc. Electrochromic window insert assembly and methods of manufacture
US10409156B2 (en) * 2015-02-13 2019-09-10 Canon Kabushiki Kaisha Mold, imprint apparatus, and method of manufacturing article

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010055672A (ja) * 2008-08-27 2010-03-11 Fujifilm Corp インプリント用モールド構造体、並びに磁気記録媒体及びその製造方法
JP2012231056A (ja) * 2011-04-27 2012-11-22 Dainippon Printing Co Ltd インプリント方法およびそれを実施するためのインプリント装置
JP2013086294A (ja) * 2011-10-14 2013-05-13 Tohoku Univ ナノインプリント用複製モールド
JP2015027798A (ja) * 2013-07-04 2015-02-12 旭硝子株式会社 第１モールドの凹凸パターンを転写した第２モールドの製造方法、第２モールドを用いた物品の製造方法、光学パネルの製造方法、および光学素子の製造方法
JP2016528741A (ja) * 2013-08-19 2016-09-15 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム ナノメータスケール精度を有するユーザ定義プロファイルのプログラム可能な薄膜蒸着
JP2020068384A (ja) * 2018-10-26 2020-04-30 キヤノン株式会社 スーパーストレートおよびその使用方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7446934B2 (ja) 2020-07-13 2024-03-11 キヤノン株式会社 型、平坦化装置、平坦化方法及び物品の製造方法

Also Published As

Publication number Publication date
KR102617324B1 (ko) 2023-12-26
US20200185230A1 (en) 2020-06-11
US11018018B2 (en) 2021-05-25
KR20200068579A (ko) 2020-06-15
JP6868078B2 (ja) 2021-05-12

Similar Documents

Publication Publication Date Title
US10937684B2 (en) Placement member and method of manufacturing the same
CN106707686B (zh) 反转色调图案化的方法
US20100072665A1 (en) Thermal imprinting device and thermal imprinting method
TWI665513B (zh) 用於經改良重疊校正之低接觸壓印微影樣板卡盤系統
JP2020089876A (ja) スーパーストレートおよびその使用方法
CN110156343B (zh) 覆板及其使用方法
TWI623411B (zh) 模具、壓印設備、以及製造物品的方法
KR20110046438A (ko) 나노임프린트 리소그래피를 위한 내부 캐비티 시스템
JP6497761B2 (ja) 静電チャック用薄膜電極
US20200096863A1 (en) Method of fluid droplet offset and apparatus for imprint lithography
JP7265830B2 (ja) ガス透過性スーパーストレート及びその使用方法
KR102602905B1 (ko) 성형 장치 및 물품 제조 방법
KR102488918B1 (ko) 마스크와 기판 사이의 분위기를 제어하기 위한 가요성 마스크 조정 및 그 사용 방법들
JP7504035B2 (ja) スーパーストレート及びその製造方法
JP6818843B2 (ja) スーパーストレートおよびその使用方法
US9312227B2 (en) Method of joining semiconductor substrate
JP2017152650A (ja) インプリントモールド用ガラス板、インプリントモールド用積層板、およびインプリントモールド
JP2019523989A (ja) 静電チャック及び静電チャックのための製造方法
JP4551922B2 (ja) ＳｍａｒｔＣｕｔ基板接着プロセスを利用したグレイスケールマスクおよびその製造方法
EP2525389A1 (en) Electrostatic clamp and method of making said electrostatic clamp
TW202333930A (zh) 覆板及使用覆板之方法
KR101499123B1 (ko) 태양전지용 유리기판 텍스처링 방법
KR20230118031A (ko) 프레임 및 프레임 일체형 마스크의 제조 방법
JP2023098814A (ja) 平坦化プロセス、装置及び物品の製造方法
KR20210058558A (ko) 마스크 지지 템플릿의 제조 방법 및 프레임 일체형 마스크의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210409

R151 Written notification of patent or utility model registration

Ref document number: 6868078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151