JP7504035B2 - スーパーストレート及びその製造方法 - Google Patents

スーパーストレート及びその製造方法 Download PDF

Info

Publication number
JP7504035B2
JP7504035B2 JP2021003721A JP2021003721A JP7504035B2 JP 7504035 B2 JP7504035 B2 JP 7504035B2 JP 2021003721 A JP2021003721 A JP 2021003721A JP 2021003721 A JP2021003721 A JP 2021003721A JP 7504035 B2 JP7504035 B2 JP 7504035B2
Authority
JP
Japan
Prior art keywords
superstrate
blank
superstraight
coating
microns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021003721A
Other languages
English (en)
Other versions
JP2021160352A (ja
JP2021160352A5 (ja
Inventor
ワン フェン
リウ ウェイジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of JP2021160352A publication Critical patent/JP2021160352A/ja
Publication of JP2021160352A5 publication Critical patent/JP2021160352A5/ja
Application granted granted Critical
Publication of JP7504035B2 publication Critical patent/JP7504035B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0015—Production of aperture devices, microporous systems or stamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/002—Processes for applying liquids or other fluent materials the substrate being rotated
    • B05D1/005—Spin coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Description

本開示は、コーティングを備えるスーパーストレート及びスーパーストレートの製造方法に関する。
インクジェット適応型平坦化（ＩＡＰ）は、そのワーキング面の高い平坦性を備えるスーパーストレートの使用を必要とする。ＩＡＰプロセス用に設計されたスーパーストレートは、しばしば、欠陥の減少、スループットの向上及びその寿命の延長を目的として、薄いポリマーフィルムでコーティングされる。コーティングは、典型的には、スピンコーティングによって適用される。しばしば観察されるスピンコーティングの問題は、コーティングの外端における厚さの増加であり、エッジビードとも呼ばれる。エッジビードは、製造欠陥、又は、平坦化に使用可能なトータルのワーキングエリアの減少を引き起こす可能性がある。後続の処理操作によってエッジビードを除去することが知られているが、追加の作業成果を必要とし、その他の欠陥を取り込む可能性がある。
スーパーストレートの品質を改善する必要があり、具体的には、欠陥のない高い表面平面性、高いスループットでの長寿命、及び、実際のワーキング表面積の高いパーセンテージなどの特性を組み合わせる必要がある。更に、このようなスーパーストレートを製造する効率を高めることが望ましい。
１つの実施形態において、スーパーストレートは、スーパーストレートブランクと、前記スーパーストレートブランクの外表面を覆うコーティングと、を備え、前記スーパーストレートブランクは、中央領域と、テーパーエッジ領域と、を備え、前記テーパーエッジ領域は、前記スーパーストレートの半径方向に対して２０度以下のテーパー角度を有し、前記コーティングは、前記中央領域と、前記スーパーストレートブランクの前記テーパーエッジ領域の少なくとも一部とを覆う。
１つの側面において、前記スーパーストレートの前記コーティングは、前記テーパーエッジ領域内にエッジビードを備え、前記エッジビードの頂点は、前記スーパーストレートの前記中央領域における前記コーティングの外表面の面の下にある。
更なる側面において、前記スーパーストレートの表面積比Ｓｃ：Ｓｔは、少なくとも１５であり、Ｓｃは、前記中央領域の表面積であり、Ｓｔは、前記テーパーエッジ領域の表面積である。
別の側面において、前記スーパーストレートブランクの高さ方向に対する前記スーパーストレートブランクの前記中央領域の前記外表面のレベルからの前記スーパーストレートブランクの前記外縁におけるテーパーの深さＴｄは、少なくとも２０ミクロン、且つ、４００ミクロン以下である。
更なる側面において、前記スーパーストレートの半径方向における前記テーパーエッジ領域の長さ（Ｔｌ）は、少なくとも１．０ｍｍである。
更なる側面において、前記スーパーストレートブランクは、少なくとも１００ミクロン、且つ、５０００ミクロン以下の前記中央領域内の平均厚さを有する。
別の側面において、前記スーパーストレートの前記コーティングは、少なくとも０．１ミクロン、且つ、１０ミクロン以下の前記中央領域内の平均厚さを有する。
別の特定の側面において、前記テーパーエッジ領域は、１０度以下のテーパー角度を有する。
別の実施形態において、スーパーストレートを形成する方法であって、中央領域と、テーパーエッジ領域と、を備えるスーパーストレートブランクを準備することであって、前記スーパーストレートブランクの半径方向に対する前記テーパーエッジ領域のテーパー角度は、２０度以下であることと、前記スーパーストレートの外表面にコーティングを適用することであって、前記コーティングは、完全な前記中央領域と、前記テーパーエッジ領域の少なくとも一部とを覆うことと、を備える。
前記方法の１つの側面において、前記スーパーストレートブランク上に前記コーティングを適用することは、スピンコーティングを備える。
前記方法の別の側面において、スピンコーティングは、前記スーパーストレートブランクの前記テーパーエッジ領域内にエッジビードを形成することを備える。
１つの側面において、前記方法は、前記エッジビードを除去することを更に備える。特定の側面において、前記エッジビードを除去することは、溶媒で洗浄することを備える。
前記方法の側面において、前記スーパーストレートの表面積比Ｓｃ：Ｓｔは、少なくとも１５であり、Ｓｃは、前記中央領域の表面積であり、Ｓｔは、前記テーパーエッジ領域の表面積である。
前記方法の別の側面において、スピンコーティングは、前記スーパーストレート上に前記エッジビードを形成することを含まない。
前記方法の更なる側面において、前記スーパーストレートの半径方向における前記テーパーエッジ領域の長さ（Ｔｌ）は、少なくとも１．０ｍｍである。
前記方法の別の側面において、前記コーティングは、少なくとも０．１ミクロン、且つ、１０ミクロン以下の前記中央領域内の平均厚さを有する。
前記方法の別の側面において、前記スーパーストレートブランクの高さ方向に対する前記スーパーストレートブランクの前記中央領域の前記外表面のレベルからの前記スーパーストレートブランクの前記外縁におけるテーパーの深さＴｄは、少なくとも２０ミクロン、且つ、４００ミクロン以下である。
更なる側面において、前記テーパーエッジ領域の前記テーパー角度は、１０度以下である。
１つの実施形態において、物品を製造する方法であって、基板上に成形可能な組成物の層を適用することと、前記成形可能な組成物をスーパーストレートと接触させることであって、前記スーパーストレートは、スーパーストレートブランクと、前記スーパーストレートブランクの外表面を覆うコーティングと、を備え、前記スーパーストレートブランクは、中央領域と、テーパーエッジ領域と、を備え、前記テーパーエッジ領域は、前記スーパーストレートブランクの長さ方向に対して２０度以下のテーパー角度を有し、前記コーティングは、前記中央領域と、前記スーパーストレートブランクの前記テーパーエッジ領域の少なくとも一部とを覆うことと、硬化層を形成するために、前記成形可能な組成物を光又は熱で硬化させることと、前記硬化層から前記スーパーストレートを除去することと、前記物品を製造するために、前記硬化層を備える前記基板を処理することと、を備える。
実施形態は、例として示されており、添付図面に限定されない。
図１は、１つの実施形態におけるスーパーストレートを形成する方法を説明するスキームを含む。 図２Ａは、１つの実施形態におけるスーパーストレートブランクの側面図を示す。 図２Ｂは、１つの実施形態における、図２Ａに示すスーパーストレートブランクの一部の拡大側面図を示す。 図３Ａは、１つの実施形態におけるスーパーストレートの一部の側面図を示す。 図３Ｂは、比較のスーパーストレートの一部の側面図を示す。 図３Ｃは、比較のコーティングされたウエハの一部の側面図を示す。 図４Ａは、１つの実施形態におけるスーパーストレートの上面図を示す。 図４Ｂは、比較のスーパーストレートの上面図を示す。 図５は、１つの実施形態におけるスーパーストレートを含む装置を示す。 図６は、１つの実施形態における実施例１のスーパーストレートのテーパーエッジ領域内のコーティングの形状及び対応するスーパーストレートブランクの形状を示すグラフを含む。 当業者は、図中の要素は、単純化及び明確化のために示され、必ずしも縮尺に描かれていないことを理解する。例えば、図中の幾つかの要素の寸法は、発明の実施形態の理解を向上させるのを助けるために、その他の要素に対して誇張されている。
以下の説明は、ここで開示される教示の理解を支援するために提供され、教示の特定の実装及び実施形態に焦点をあてる。この焦点は、教示を説明するのを支援するために提供され、教示の範囲又は適用可能性に対する限定として解釈されるべきではない。
特に定義しない限り、ここで用いられる全ての技術的及び科学的用語は、この発明が属する技術分野の当業者によって一般的に理解されるものと同じ意味を有する。材料、方法及び例は、一例にすぎず、限定を意図するものではない。ここに説明していない範囲で、特定の材料及び処理動作に関する多くの詳細は、従来のものであり、インプリント及びリソグラフィ技術内の教科書及びその他のソースで見られる。
ここで用いられるように、「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、「含んでいる（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｓ）」、「有している（ｈａｖｉｎｇ）」という用語、又は、それらの任意のその他のバリエーションは、非排他的な包含をカバーすることを意図している。例えば、特徴のリストを備えるプロセス、方法、物品又は装置は、必ずしもそれらの特徴のみに限定されず、明示的にリストされていない、或いは、そのようなプロセス、方法、物品又は装置に固有のその他の特徴を含んでいてもよい。
ここで用いられるように、別段の明示的な記載がない限り、「又は（ｏｒ）」は、包括的又は非排他的を意味する。例えば、条件Ａ又はＢは、以下のいずれか１つによって満たされる：Ａが真であり（又は存在し）、且つ、Ｂが偽である（又は存在しない）、Ａが偽である（又は存在せず）、且つ、Ｂが真である（存在する）、及び、Ａ及びＢの両方が真である（又は存在する）。
また、「ａ」又は「ａｎ」の使用は、ここで説明される要素及び構成を説明するために採用される。これは、単に便宜上、発明の範囲の一般的な要旨を示すために用いられる。この説明は、１つ又は少なくとも１つを含むように読まれるべきであり、複数でないことを意図することが明示的でない限り、単数形は、複数形も含む。
本開示は、スーパーストレートブランクと、スーパーストレートブランクの外表面を覆うコーティングとを備えるスーパーストレートに関する。スーパーストレートブランクは、中央領域と、テーパーエッジ領域と、を含むように設計される。１つの実施形態において、テーパーエッジ領域は、スーパーストレートブランク上のコーティングのスピンコーティングの間に形成されるエッジビードの位置であり、エッジビードの頂点は、スーパーストレートの中央領域におけるコーティングの外表面の面の下にあってもよい。別の実施形態において、スピンコーティングの間のエッジビードの形成は、完全に回避することができる。
図１に示すように、本開示のスーパーストレートを形成する方法は、以下のステップを備える：１１）中央領域と、テーパーエッジ領域と、を備えるスーパーストレートブランクを形成することであって、スーパーストレートブランクの長さ方向に対するテーパーエッジ領域のテーパー角度は、２０度以下であること、及び、１２）スーパーストレートブランクの外表面にコーティングを適用することであって、コーティングは、完全な中央領域と、テーパーエッジ領域の少なくとも一部とを覆うこと。
スーパーストレートブランクの形成（１１）は、標準的な市販のウエハ、例えば、ラウンドウエハインゴットから切断された薄いスライスを用いて、ウエハ材料を除去し、ウエハのエッジ領域に滑らかな傾斜を形成するために、ウエハに制御された切断及び／又は研磨を行うことによって実施される。特定の実施形態において、テーパーは、制御された研磨によって形成することができる。別の側面において、ウエハのテーパーは、制御されたエッチングによって作成することができる。
図２Ａは、本開示の実施形態におけるスーパーストレートブランク２０の側面図を含み、スーパーストレートブランクの中央領域（２１）及びテーパーエッジ領域（２２）を示す。
図２Ｂは、図２Ａに示すスーパーストレートの拡大部分を示し、テーパーエッジ領域（２２）の全体及び中央領域（２１）の一部を示している。中央領域（２１）からテーパーエッジ領域（２２）への滑らかな変遷が見られる。テーパーエッジ領域（２２）の全体にわたるテーパーの平均テーパー角度（２３）は、２０度以下である。ある側面において、図２Ｂに示すように、テーパー角度は、テーパーエッジ領域にわたって同じである。別のある側面（不図示）において、テーパー角度は、テーパー領域内で変化し、例えば、テーパー角度は、外縁に向かって増加する。側面において、テーパーエッジ領域にわたる平均テーパー角度は、１８度以下、例えば、１５度以下、１０度以下、８度以下、７度以下、６度以下、５度以下、又は、３度以下である。
ある側面において、中央領域（２１）及びテーパーエッジ領域（２２）を含むスーパーストレートブランクの直径は、少なくとも５０ｍｍ、例えば、少なくとも１００ｍｍ、少なくとも１５０ｍｍ、少なくとも２００ｍｍ、少なくとも２５０ｍｍ、少なくとも２８０ｍｍ、又は、少なくとも２９０ｍｍである。その他の側面において、中央領域の直径は、６００ｎｍ以下、例えば、５００ｍｍ以下、４５０ｍｍ以下、又は、４００ｍｍ以下である。スーパーストレートブランクの直径は、上述した最小値と最大値とのいずれかの間の値とすることができる。
１つの側面において、Ｓｃを中央領域（２１）の表面積、Ｓｔをテーパーエッジ領域（２２）の表面積として、スーパーストレートブランクの表面積比Ｓｃ：Ｓｔは、少なくとも１５、例えば、少なくとも２０、少なくとも３０、少なくとも４０、少なくとも４５、又は、少なくとも５０である。
別の側面において、中央領域（２１）におけるスーパーストレートブランクの厚さ（Ｓｄ）は、少なくとも１００ミクロン、例えば、少なくとも１５０ミクロン、少なくとも２００ミクロン、少なくとも３００ミクロン、少なくとも５００ミクロン、少なくとも１０００ミクロン、又は、少なくとも２０００ミクロンである。別の側面において、厚さは、５０００ミクロン以下、４０００ミクロン以下、又は、３０００ミクロン以下である。中央領域におけるスーパーストレートブランクの厚さは、上述した最小値と最大値とのいずれかの間の値とすることができる。
本開示のスーパーストレートブランクのテーパーエッジ領域（２２）は、半径方向（ｘ軸）において、少なくとも１．０ｍｍ、例えば、少なくとも１．５ｍｍ、少なくとも１．８ｍｍ、少なくとも２．０ｍｍ、少なくとも２．３ｍｍ、少なくとも２．５ｍｍ、又は、少なくとも３．０ｍｍの長さ（Ｔｌ）を有する。別の側面において、テーパーエッジ領域（Ｔｌ）は、５．０ｍｍ以下、例えば、４．５ｍｍ以下、４．０ｍｍ以下、又は、３．５ｍｍ以下である。テーパーエッジ領域のＴｌは、上述した最小値と最大値とのいずれかの間の値であると理解されるであろう。
更なる側面において、スーパーストレートブランクの高さ方向（ｙ軸）におけるスーパーストレートブランクの中央領域の外表面のレベルからのスーパーストレートブランクの外縁におけるテーパーの深さ（Ｔｄ）は、少なくとも２０ミクロン、例えば、少なくとも３０ミクロン、少なくとも５０ミクロン、少なくとも８０ミクロン、又は、少なくとも１００ミクロンである。別の側面において、テーパーの深さ（Ｔｄ）は、４００ミクロン以下、例えば、３５０ミクロン以下、３００ミクロン以下、２５０ミクロン以下、２００ミクロン以下、又は、１５０ミクロン以下である。テーパーの深さ（Ｔｄ）は、上述した最小値と最大値とのいずれかの間の値である。ある例において、Ｔｄは、中央領域におけるスーパーストレートブランクの厚さと同じである。例えば、スーパーストレートブランクが中央領域において１００ミクロンの厚さを有していれば、Ｔｄも１００ミクロンである。
スーパーストレートブランクは、様々な材料から作成される。材料の非限定的な例は、ガラスベース材料、シリコン、スピネル、溶融シリカ、石英、有機ポリマー、シロキサンポリマー、フルオロカーボンポリマー、金属、金属合金、硬化サファイア、堆積酸化物、陽極酸化アルミナ、有機シラン、有機シリケート材料、無機ポリマー、又は、それらの任意の組み合わせを含む。ガラスベース材料は、ソーダ石灰ガラス、ホウケイ酸ガラス、アルカリ－ケイ酸バリウムガラス、石英ガラス、アルミノケイ酸塩ガラス、又は、合成溶融シリカを含む。
本開示の方法の１つの実施形態において、スーパーストレートブランク（１２）の上にコーティングを適用することは、スピンコーティングによって実施される。上述した構造のテーパースーパーストレートブランクを用いることによって、保護コーティングがスーパーストレートブランク上に形成され、コーティングのエッジビードは、テーパーのスロープまで下げられる。
本開示のある側面において、エッジビードを形成することは、完全に回避される。これは、本発明のテーパーエッジ領域を包含しないスーパーストレートブランク上でスピンコーティングが実施された場合には達成できなかった。
図３Ａは、コーティング（２４）がスピンコーティングによってスーパーストレートブランク（２０）に適用されたスーパーストレートの実施形態を示す。図３Ａは、完全なテーパーエッジ領域（２２）と、中央領域（２１）の一部を備えるスーパーストレートの一部のみを示す。コーティング（２４）は、スーパーストレートブランクの中央領域（２１）を均一に覆い、テーパーエッジ領域（２２）内にエッジビード（２５）を形成することがわかる。１つの側面において、エッジビード（２５）の頂点（２６）は、中央領域（２１）内のコーティング（２４）の外表面の面（２７）の下にある。
１つの実施形態において、コーティング（２４）は、ポリマーコーティングである。ポリマーコーティング材料の非限定的な例は、ポリ（メチルメタクリレート）（ＰＭＭＡ）、フルオロポリマー、ポリエチレンテレフタレート、又は、平坦化プロセスの間に成形可能な材料を硬化させるために用いられる選択された化学線、例えば、あるＵＶ光波範囲に対して透明である任意のポリマーである。
別の実施形態において、コーティング（２４）は、中央領域内に、少なくとも０．１ミクロン、例えば、少なくとも０．５ミクロン、少なくとも１．０ミクロン、少なくとも２．０ミクロン、少なくとも３ミクロン、又は、少なくとも５ミクロンの平均厚さを有する。別の側面において、中央領域内のコーティングは、１０ミクロン以下、例えば、８ミクロン以下、又は、６ミクロン以下である。中央領域内のコーティングの厚さは、上述した最小値と最大値とのいずれかの間の値である。
ある実施形態において、コーティング（２４）は、単層コーティングである。別のある実施形態において、コーティングは、多層コーティングである。
コーティング（２４）は、中央領域にわたって高い平坦性、且つ、平滑性を有する。１つの側面において、中央領域内のコーティングの表面粗さは、５ｎｍ以下、例えば、３ｎｍ以下、２ｎｍ以下、１．５ｎｍ以下、又は、１ｎｍ以下である。
本開示のスーパーストレートの更なる利点は、テーパーエッジ領域がスーパーストレートの分離ゾーンの一部であることである。分離ゾーンは、基板からスーパーストレートを分離するのを支援するために、平坦化工程の後にスーパーストレートと基板との間の真空を破壊する機能を備えた凹部又はギャップを包含するスーパーストレートの外縁における領域である。分離ゾーンは、典型的には、約２～３ｍｍの半径方向の長さを有し、基板の平坦化のための接触面領域としては関与しない。図４Ａに示すように、分離ゾーンをテーパーエッジ領域に変更することによって、テーパーエッジ領域（７３）及び分離ゾーン（７８）は、同一のウエハ領域をカバーするように、形成されたエッジビードを分離ゾーンの領域に転写し、基板を平坦化するのに適した大きな表面領域（７１）を得ることが可能となる。比較すると、スピンコートされた保護コーティングを備える典型的なスーパーストレートは、図４Ｂに示すように、分離ゾーン（８８）と、分離ゾーン（８８）に隣接するエッジビードゾーン（８３）とを包含する。更に、ここでは、「エッジ隣接ゾーン」（８２）と呼ばれるエッジビードゾーン（８３）に隣接する領域が考慮されるべきであり、エッジビードを除去する成果に起因する欠陥の可能性がはるかに高くなることが予想され、基板を平坦化するための適切な表面領域（８１）から差し引いてもよい。従って、本発明のスーパーストレートは、大きな表面領域（７１）が基板を平坦化するために用いられ、エッジビードの除去が必要でないという利点を有する。更に、これにより、追加のプロセス工程が回避され、エッジビードの除去の間にスーパーストレートにダメージを生じる危険性を低減することができる。
図５を参照するに、ここで説明される実施形態による装置（５０）は、本開示のスーパーストレート（５８）を用いて基板（５２）を平坦化するために使用される。スーパーストレート（５８）は、基板（５２）から離間して配置される。
基板（５２）は、シリコンウエハなどの半導体ベース材料であるが、ガラス、サファイア、スピネルなどの絶縁ベース材料を含んでもよい。基板（５２）は、基板ホルダ（５４）、例えば、チャックに結合される。チャックは、真空、ピン型、溝型、静電、電磁などを含む任意のチャックである。基板（５２）及び基板ホルダ（５４）は、ステージ（５６）によって更に支持される。ステージ（５６）は、Ｘ方向、Ｙ方向又はＺ方向に沿った移動又は回転運動を提供する。
スーパーストレート（５８）は、基板（５２）上に堆積された成形可能な材料を平坦化するために使用される。スーパーストレート（５８）は、スーパーストレートホルダ（５９）に結合される。スーパーストレート（５８）は、スーパーストレートホルダ（５９）によって、保持され、その形状を調節される。スーパーストレートホルダ（５９）は、チャッキング領域内において、スーパーストレート（５８）を保持する。スーパーストレートホルダ（５９）は、真空、ピン型、溝型、静電、電磁、又は、別の同様なホルダ型として構成される。１つの実施形態において、スーパーストレートホルダ（５９）は、スーパーストレートホルダ（５９）の本体内に透明窓を含む。
装置（５０）は、基板（５２）の表面上に成形可能な材料（５３）を堆積させる流体分配システム（５１）を更に含む。成形可能な材料（５３）は、液滴分配、スピンコーティング、浸漬コーティング、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、薄膜蒸着、厚膜蒸着、又は、それらの組み合わせなどの技術を用いて、１つ又は複数の層で基板（５２）の上に配置される。成形可能な材料（５３）は、スーパーストレート（５８）と基板（５２）との間に所望の体積が定義される前又は後に、基板（５２）の上に分配されてもよい。成形可能な材料（５３）は、化学線及び／又は熱を用いて硬化される１つ以上の重合可能なモノマー及び／又はオリゴマー及び／又はポリマーを含む。
本開示は、物品を製造する方法に更に関する。方法は、基板上に成形可能な材料の層を適用することと、成形可能な材料の層を本開示のスーパーストレートと接触させることと、硬化層を形成するために、成形可能な材料を光又は熱で硬化させることと、を備える。基板及び硬化層は、例えば、固化層及び／又は固化層の下にあるパターン層の一方又は両方のパターンに対応するイメージを基板に転写するためのエッチングプロセスを含むことによって、所望の物品を形成するための追加のプロセスを受ける。基板は、例えば、硬化、酸化、層形成、堆積、ドーピング、平坦化、エッチング、成形可能な材料の除去、ダイシング、ボンディング、パッケージングなどを含むデバイス（物品）製造のための既知の工程及びプロセスを更に受ける。ある側面において、基板は、複数の物品を製造するために処理される。
硬化層は、更に、ＬＳＩ、システムＬＳＩ、ＤＲＡＭ、ＳＤＲＡＭ、ＲＤＲＡＭ、Ｄ－ＲＤＲＡＭなどの半導体デバイスの層間絶縁膜、又は、半導体製造プロセスで使用されるレジスト膜として用いられる。
例において更に実証されるように、スーパーストレートブランクが、エッジビードの頂点が中央領域におけるコーティングのレベルよりも下にあることを引き起こす、あるテーパーエッジデザインを包含すれば、スーパーストレートブランク上の保護コーティングのスピンコーティングの間に形成される望ましくないエッジビードは許容されることが見出された。
例
以下の非限定的な例は、ここで説明される概念を示す。
例１
３００ｎｍの直径、且つ、７００ミクロンの厚さを有するラウンド溶融シリカウエハを、テーパーを形成するために、ウエハのエッジ領域において制御された切断を行うことによって、スーパーストレートブランクが製造された。切断は、研磨によって実施された。
得られたスーパーストレートブランクは、以下のエッジプロファイルを有していた：１，８６６７ｍｍのテーパーエッチング領域の長さ（Ｔｌ）；２２６ミクロンのウエハの外縁におけるテーパーの深さ（Ｔｄ）；６．８度のテーパー角度。
ポリ（メチルメタクリレート）（ＰＭＭＡ）コーティングは、ＭｉｃｒｏＣｈｅｍからの液体コーティング組成物 ４９５ＰＭＭＡの８ｍｌをスピンコーティングによって適用し、それを約１８０℃の温度で硬化させることによって、スーパーストレートブランクの上部外表面上に形成された。液体コーティング組成物は、２３℃で２０４ｃＰの粘度を有し、Ｔｅｌ Ａｃｔ１２スピンコーティングマシーンを用いて１０００ｒｐｍの回転速度で２０秒間適用され、１７５０ｒｐｍで５５秒間乾燥させた。スーパーストレートブランクの中央領域におけるＰＭＭＡコーティングの厚さは、約２ミクロンであった。
コーティングの形成されたエッジビードの位置及びサイズは、Ｂｒｕｋｅｒ Ｉｎｓｉｇｈｔ Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｐｒｏｆｉｌｉｎｇ（ＡＦＰ）を用いて分析された。図６に示すように、エッジビードは、スーパーストレートの外縁に非常に近いテーパーエッジ領域内に形成された。エッジビードは、その頂点（６６）を、スーパーストレートの外縁から１．７８５ｍｍに相当する、スーパーストレートの中心点から半径方向距離で約１４８．１５ｍｍに有する。
図６において、更に、エッジビードの頂点（６６）がスーパーストレートブランクの中央領域におけるコーティングの面よりも低いことを明確に見ることができる。図６において、中央領域（６７）におけるスーパーストレートブランクの外表面の下の頂点の距離は、－０．３５ミクロンであった。中央領域における約２ミクロンのコーティングの厚さの厚さを加えると、エッジビードの頂点は、－２．３５ミクロンの負の高さ（Ｈｅ）を有した。データの要約も以下の表１に示される。
比較例２
ウェットエッチングされた側面領域を有するスーパーストレートブランクのスピンコーティング。
エッジ領域におけるスーパーストレートのウェットエッチングは、典型的には、分離ゾーンを有するスピンコーティングされたスーパーストレートを作成するために実施される。
出発原料として（エッチングの前）、例１と同じウエハを用いた（テーパーエッジを導入する前）。ウェットエッチングは、ウエハの外縁から約３ｍｍの領域にわたって、ウエハの中心に向かって半径方向に実施された。ウエハは、（深さＴｄとしても表される）ウエハの厚さ方向（ｙ）に５０ミクロンのウエハ材料を除去するために、ウエハの３ｍｍの外円領域の全体にわたって、エッチングされた。
スピンコーティング実験は、例１でも使用したＭｉｃｒｏＣｈｅｍからの液体コーティング組成物 ４９５ＰＭＭＡを適用することによって、スーパーストレートブランクの上部外表面上に、ａ）約２ミクロン、ｂ）約１ミクロンの厚さを備えたポリ（メチルメタクリレート）（ＰＭＭＡ）コーティングを形成するために、実施された。
形成された層のエッジビードは、Ｚｙｇｏ Ｎｅｗｖｉｅｗ ３Ｄ Ｏｐｔｉｃａｌ Ｓｕｒｆａｃｅ Ｐｒｏｆｉｌｅｓ ａｎａｌｚｅｒを用いて分析された。
スピンコーティングの間に形成されたエッジビードの分析は、エッジビードの位置がウェットエッチングによって引き起こされたウエハ高さの低下の前よりも短いことを示した。
表１は、中央ウエハ領域におけるコーティングの外表面の面からエッジビードの頂点までの垂直方向の距離として表される、形成されたエッジビードの高さ（Ｈｅ）やコーティングの外表面のレベルにおけるエッジビードの幅を表すエッジビードの幅（Ｗｅ）などの計測データの要約を包含する。
比較例２のスーパーストレートの線図は、図３Ｂに示される。エッチングは、スーパーストレートブランク（３１）の高さの急激な減少を引き起こし、傾斜の平均テーパー角度（３３）は、４５度以上であることがわかる。スピンコーティングによって適用されたコーティング（３２）は、ウエハのエッチングされた部分の急激な表面ドロップの前に近い頂点（３６）の位置を備えるエッジビード（３５）を形成した。エッジビード（３５）の頂点（３６）は、中央領域内のコーティング（３２）の外表面のレベル（３７）の上にあった。
比較例３
本発明におけるテーパーエッジ領域を有していないスーパーストレート上に形成されるエッジビードをシミュレーションするために、エッジ領域を更に変更することなく、例１の市販の溶融シリカウエハが用いられた。ウエハは、ウエハの非常に短い半径方向距離にわたって、標準的な丸みを帯びたエッジを包含していた。
ウエハは、以下のエッジプロファイルを有していた：５０～８５ミクロンの間のエッジ領域の長さＴｌ；２５～４８ミクロンの間のウエハの外縁における深さＴｄ、約４５度以上のウエハの半径方向ｘに対する丸みを帯びたエッジに沿った角度。
ウエハは、中央領域において、比較例２で実施されたように、同じＰＭＭＡコーティング及びコーティングの厚さ（約１ミクロン及び約２ミクロン）でスピンコーティングされた。
ウエハ分析は、スピンコーティングが外縁に近い約２ｍｍのウエハの外側領域にエッジビードを形成したことを示した。
ウエハ（４１）及び適用されたコーティング（４２）の線図は、図３Ｃに示される。エッジビード（４５）は、丸みを帯びたエッジ領域の前に形成され、エッジビード（４５）の頂点（４６）は、中央領域内のコーティングの外表面の面（４７）よりも非常に高かったことがわかる。
データの比較：
表１は、形成されたエッジビードの高さ（Ｈｅ）やエッジビードの幅（Ｗｅ）などの、例１、比較例２及び３の計測データの要約を包含する。高さ（Ｈｅ）及び幅（Ｗｅ）の両方は、開始位置として中央領域におけるコーティングの外表面のレベルを用いて計測された。
Figure 0007504035000001
表１に要約されたテストデータは、ウエハのエッジ領域において約２ｍｍの領域にわたって滑らかな傾斜テーパーを有する例１のスーパーストレートのみが中央領域内のコーティングのレベルの下にある頂点を有するエッジビードを包含したことを示す。
ウエハの３ｍｍの外側リング領域でエッチングを受け、スピンコーティングされたウエハは、中央領域におけるコーティングの面の上に頂点の高さを有するエッジビードを包含していた。しかしながら、スピンコートされた標準的なウエハのエッジビードと比較すると、ウェットエッチングされたウエハは、非常に低い頂点の高さを有していた。スーパーストレートとして比較例Ｃ２及びＣ３のウエハを使用するためには、例えば、溶解又は研磨によってエッジビードを除去することが必要であり、一方、例１のスーパーストレートに包含されたエッジビードは許容される。しかしながら、ある例において、現在の開示のスーパーストレートのエッジビードも、例えば、溶媒で洗浄することによって除去することができる。

Claims (20)

  1. 基板上に硬化した成形可能材料の平坦化層を形成するために、成形可能材料と接触した状態で基板上の成形可能材料を硬化させるためのスーパーストレートであって、
    スーパーストレートブランクと、前記スーパーストレートブランクの外表面を覆うコーティングと、を備え、
    前記スーパーストレートブランクは、中央領域と、テーパーエッジ領域と、を備え、
    前記テーパーエッジ領域は、前記スーパーストレートの半径方向に対して２０度以下の平均テーパー角度を有し、
    前記コーティングは、前記成形可能材料が硬化される際に前記成形可能材料と接触するように、前記中央領域と、前記スーパーストレートブランクの前記テーパーエッジ領域の少なくとも一部とを覆う、スーパーストレート。
  2. 前記コーティングは、前記テーパーエッジ領域内にエッジビードを備え、前記エッジビードの頂点は、前記スーパーストレートの前記中央領域における前記コーティングの外表面の面の下にある、請求項１に記載のスーパーストレート。
  3. 表面積比Ｓｃ：Ｓｔは、少なくとも１５であり、Ｓｃは、前記中央領域の表面積であり、Ｓｔは、前記テーパーエッジ領域の表面積である、請求項１に記載のスーパーストレート。
  4. 前記スーパーストレートブランクの高さ方向に対する前記スーパーストレートブランクの前記中央領域の前記外表面のレベルからの前記スーパーストレートブランクの外縁におけるテーパーの深さ（Ｔｄ）は、少なくとも２０ミクロン、且つ、４００ミクロン以下である、請求項１に記載のスーパーストレート。
  5. 半径方向における前記テーパーエッジ領域の長さ（Ｔｌ）は、少なくとも１．０ｍｍである、請求項１に記載のスーパーストレート。
  6. 前記スーパーストレートブランクは、少なくとも１００ミクロン、且つ、５０００ミクロン以下の前記中央領域内の平均厚さを有する、請求項１に記載のスーパーストレート。
  7. 前記コーティングは、少なくとも０．１ミクロン、且つ、１０ミクロン以下の前記中央領域内の平均厚さを有する、請求項１に記載のスーパーストレート。
  8. 前記テーパーエッジ領域は、１０度以下のテーパー角度を有する、請求項１に記載のスーパーストレート。
  9. 基板上に硬化した成形可能材料の平坦化層を形成するために、成形可能材料と接触した状態で基板上の成形可能材料を硬化させるためのスーパーストレートを形成する方法であって、
    中央領域と、テーパーエッジ領域と、を備えるスーパーストレートブランクを準備することであって、前記スーパーストレートブランクの半径方向に対する前記テーパーエッジ領域のテーパー角度は、２０度以下であることと、
    前記スーパーストレートブランクの外表面にコーティングを適用することであって、前記コーティングは、前記成形可能材料が硬化される際に前記成形可能材料と接触するように、完全な前記中央領域と、前記テーパーエッジ領域の少なくとも一部とを覆うことと、
    を備える、方法。
  10. 前記コーティングを適用することは、スピンコーティングを備える、請求項９に記載の方法。
  11. 前記スピンコーティングは、前記テーパーエッジ領域内にエッジビードを形成することを備える、請求項１０に記載の方法。
  12. 前記エッジビードの頂点は、前記スーパーストレートの前記コーティングの外表面の面の下にある、請求項１１に記載の方法。
  13. 前記エッジビードを除去することを更に備える、請求項１１に記載の方法。
  14. 前記スーパーストレートブランクの表面積比Ｓｃ：Ｓｔは、少なくとも１５であり、Ｓｃは、前記中央領域の表面積であり、Ｓｔは、前記テーパーエッジ領域の表面積である、請求項９に記載の方法。
  15. スピンコーティングは、前記スーパーストレートブランク上にエッジビードを形成することを含まない、請求項１０に記載の方法。
  16. 半径方向における前記テーパーエッジ領域の長さ（Ｔｌ）は、少なくとも１．０ｍｍである、請求項９に記載の方法。
  17. 前記コーティングは、少なくとも０．１ミクロン、且つ、１０ミクロン以下の前記中央領域内の平均厚さを有する、請求項９に記載の方法。
  18. 前記スーパーストレートブランクの高さ方向に対する前記スーパーストレートブランクの前記中央領域の前記外表面のレベルからの前記スーパーストレートブランクのエッジにおけるテーパーの深さＴｄは、少なくとも２０ミクロン、且つ、４００ミクロン以下である、請求項９に記載の方法。
  19. 前記テーパーエッジ領域の前記テーパー角度は、１０度以下である、請求項１０に記載の方法。
  20. 物品を製造する方法であって、
    基板上に硬化可能な組成物の層を適用することと、
    前記硬化可能な組成物をスーパーストレートと接触させることであって、前記スーパーストレートは、スーパーストレートブランクと、前記スーパーストレートの外表面を覆うコーティングと、を備え、
    前記スーパーストレートブランクは、中央領域と、テーパーエッジ領域と、を備え、
    前記テーパーエッジ領域は、前記スーパーストレートブランクの長さ方向に対して２０度以下のテーパー角度を有し、
    前記コーティングは、前記硬化可能な組成物が硬化される際に前記硬化可能な組成物と接触するように、完全な前記中央領域と、前記スーパーストレートブランクの前記テーパーエッジ領域の少なくとも一部を覆うことと、
    硬化層を形成するために、前記硬化可能な組成物を光又は熱で硬化させることと、
    前記硬化層から前記スーパーストレートを除去することと、
    前記物品を製造するために、前記硬化層を備える前記基板を処理することと、
    を備える、方法。
JP2021003721A 2020-03-30 2021-01-13 スーパーストレート及びその製造方法 Active JP7504035B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/834,465 2020-03-30
US16/834,465 US20210305082A1 (en) 2020-03-30 2020-03-30 Superstrate and method of making it

Publications (3)

Publication Number Publication Date
JP2021160352A JP2021160352A (ja) 2021-10-11
JP2021160352A5 JP2021160352A5 (ja) 2023-10-17
JP7504035B2 true JP7504035B2 (ja) 2024-06-21

Family

ID=77854686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021003721A Active JP7504035B2 (ja) 2020-03-30 2021-01-13 スーパーストレート及びその製造方法

Country Status (5)

Country Link
US (1) US20210305082A1 (ja)
JP (1) JP7504035B2 (ja)
KR (1) KR20210122100A (ja)
CN (1) CN113471101A (ja)
TW (1) TWI834943B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11562924B2 (en) * 2020-01-31 2023-01-24 Canon Kabushiki Kaisha Planarization apparatus, planarization process, and method of manufacturing an article
US11878935B1 (en) * 2022-12-27 2024-01-23 Canon Kabushiki Kaisha Method of coating a superstrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014204068A (ja) 2013-04-09 2014-10-27 パナソニック株式会社 微細構造体、その製造方法、及び微細構造金型
JP2015170828A (ja) 2014-03-11 2015-09-28 富士フイルム株式会社 プラズマエッチング方法およびパターン化基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080160129A1 (en) * 2006-05-11 2008-07-03 Molecular Imprints, Inc. Template Having a Varying Thickness to Facilitate Expelling a Gas Positioned Between a Substrate and the Template
JP5456465B2 (ja) * 2007-06-04 2014-03-26 丸善石油化学株式会社 微細加工品およびその製造方法
JP4609562B2 (ja) * 2008-09-10 2011-01-12 日立電線株式会社 微細構造転写用スタンパ及びその製造方法
JP6385131B2 (ja) * 2014-05-13 2018-09-05 株式会社ディスコ ウェーハの加工方法
JP2017010962A (ja) * 2015-06-16 2017-01-12 株式会社東芝 デバイス基板およびデバイス基板の製造方法並びに半導体装置の製造方法
WO2018031896A1 (en) * 2016-08-12 2018-02-15 Inpria Corporation Methods of reducing metal residue in edge bead region from metal-containing resists
KR102521991B1 (ko) * 2018-03-15 2023-04-13 어플라이드 머티어리얼스, 인코포레이티드 반도체 디바이스 패키지 제작 프로세스들을 위한 평탄화
US11137536B2 (en) * 2018-07-26 2021-10-05 Facebook Technologies, Llc Bragg-like gratings on high refractive index material
KR20210026955A (ko) * 2019-09-02 2021-03-10 삼성전자주식회사 반도체 소자 제조 장치, 반도체 소자 검사 장치 및 반도체 소자 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014204068A (ja) 2013-04-09 2014-10-27 パナソニック株式会社 微細構造体、その製造方法、及び微細構造金型
JP2015170828A (ja) 2014-03-11 2015-09-28 富士フイルム株式会社 プラズマエッチング方法およびパターン化基板の製造方法

Also Published As

Publication number Publication date
JP2021160352A (ja) 2021-10-11
TWI834943B (zh) 2024-03-11
CN113471101A (zh) 2021-10-01
US20210305082A1 (en) 2021-09-30
KR20210122100A (ko) 2021-10-08
TW202136013A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
JP7504035B2 (ja) スーパーストレート及びその製造方法
KR102060035B1 (ko) 평탄화된 극자외선 리소그래피 블랭크, 및 그를 위한 제조 및 리소그래피 시스템들
JP6688221B2 (ja) 紫外線リソグラフィ用ガラスセラミックス及びその製造方法
JP2019219671A (ja) 極端紫外線リソグラフィマスクブランク製造システムとそのための操作方法
EP0487380B1 (fr) Procédé de gravure de couches de circuit intégré à profondeur fixée
US10192741B2 (en) Device substrate, method of manufacturing device substrate, and method of manufacturing semiconductor device
CN110156343B (zh) 覆板及其使用方法
TWI430362B (zh) 用於挖槽倒角基材之方法
US8507355B2 (en) Manufacturing method of a high performance metal-oxide-metal
JP5848386B2 (ja) インサイチュ嵌込み構造物形成方法
KR102639559B1 (ko) 가스 투과성 슈퍼스트레이트 및 그 사용 방법
KR20210098334A (ko) 평탄화 장치, 평탄화 공정, 및 물품 제조 방법
US11018018B2 (en) Superstrate and methods of using the same
CN101562147A (zh) 一种去除残留缺陷的方法
EP1803031B1 (fr) Masque de lithographie reflechissant et procede de fabrication associe
KR20040014423A (ko) 엔드포인트 및 반도체 웨이퍼를 결정하는 방법
US20170040285A1 (en) Wafer planarization method
JP7192409B2 (ja) インプリントモールド用基板及びインプリントモールド、並びにそれらの製造方法
JP2020068384A (ja) スーパーストレートおよびその使用方法
JP2018147915A (ja) インプリントモールド及びインプリントモールドの製造方法
US20230095286A1 (en) Method of manufacturing a template
KR20230082569A (ko) 상판 및 그 사용 방법
WO2002009165A1 (fr) Procede de polissage d'une plaquette
US20230415195A1 (en) Superstrate including a body and layers and methods of forming and using the same
US10663624B2 (en) Method for creating a nanostructure in a transparent substrate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240611