JP2019523989A - 静電チャック及び静電チャックのための製造方法 - Google Patents

静電チャック及び静電チャックのための製造方法 Download PDF

Info

Publication number
JP2019523989A
JP2019523989A JP2018563109A JP2018563109A JP2019523989A JP 2019523989 A JP2019523989 A JP 2019523989A JP 2018563109 A JP2018563109 A JP 2018563109A JP 2018563109 A JP2018563109 A JP 2018563109A JP 2019523989 A JP2019523989 A JP 2019523989A
Authority
JP
Japan
Prior art keywords
dielectric layer
electrostatic chuck
substrate
mask
sol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018563109A
Other languages
English (en)
Inventor
セン ヒュン チョウ，
セン ヒュン チョウ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2019523989A publication Critical patent/JP2019523989A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/4505—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements characterised by the method of application
    • C04B41/4523—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements characterised by the method of application applied from the molten state ; Thermal spraying, e.g. plasma spraying
    • C04B41/4527—Plasma spraying
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81—Coating or impregnation
    • C04B41/85—Coating or impregnation with inorganic materials
    • C04B41/87—Ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Structural Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本発明は、金属材料のベース部材（３３０）と、ベース部材（３３０）の上面に形成される誘電体層（２００）とを備え、内部にＤＣ電力が印加される電極層（３４０）を含む静電チャックの製造方法に関する。本発明によれば、誘電体層（２００）は、プラズマスプレー法とゾルゲル法の中から選択される少なくとも１つを用いてセラミック材料から形成され、寿命を延ばすための低い多孔性と、基板への接着力を増すための高い誘電率が提供されうる。【選択図】図２ａ

Description

本開示は基板処理装置に関し、より具体的には、基板処理装置の静電力によって基板を固定するための静電チャック、並びに、当該の静電チャックを製造する方法に関する。
静電チャックは、エッチング、ＣＶＤ、スパッタリング、イオン注入、アッシング、又は気相堆積などの基板処理を実行するように構成された処理チャンバ内で、半導体基板、ＬＣＤ基板、又はＯＬＥＤ基板などの処理対象基板を誘引して保持するための手段として利用される。
図１に示したように、特許文献１及び２に開示された従来の静電チャックの構造では、内部に電極１０２を保持する誘電体層１０３は、シリコン樹脂などの有機接着剤によって、金属プレート１００に結合され一体化される。
電極１０２を誘電体層１０３に埋め込む方法として、セラミックグリーンシートの表面に電極（タングステン）を印刷する方法が用いられる。グリーンシートは焼成によって誘電体層に変化するが、焼成（ホットプレス）は、別々のセラミックグリーンシートを更に積層した後に行われる。
一方、大面積基板を処理する基板処理装置で使用される静電チャックの場合には、面積の増大によるコスト及び技術的な問題により、静電着を製造する別の方法として、特許文献６で開示されているプラズマスプレー法を用いて、誘電体１０３及び電極１０２が形成されうる。
しかしながら、誘電体１０３及び電極１０２がプラズマスプレー法によって形成されるときには、ボイドなどの形成により耐電圧特性が劣る、寿命が短い、誘引力が弱いといった問題がある。
加えて、マスクが基板に密着した状態で基板処理が実行される場合には、基板処理の精度は、基板に対するマスクの密着状態によって影響される。
特に、気相堆積法で基板がキャリアの底面に密着しているときには、基板とマスクとの接着の程度は、マスクのたるみによって低下し、基板を正確に処理することを困難にする。
実開平４−１３３４４３号 特開平１０−２２３７４２号 特開２００３−１５２０６５号 特開２００１−３３８９７０号 韓国特許第１０−０９６８０１９号 韓国特許第１０−０９８２６４９号
発明の詳細な説明
技術的な問題点
本開示の第１の態様は、プラスチックなどの異物が基板と静電チャックとの間に入るのを防止し、これによって処理の失敗を最小限に抑え、静電チャックの保守サイクルを大幅に伸ばすように、基板のエッジにおける基板の静電チャックへの接着が強力な静電チャックを提供することと、そのような静電チャックを製造する方法を提供することである。
本開示の第２の態様は、ゾルゲル法で静電チャックの誘電体層を形成することによって、誘電体層の多孔性を低下させ、これによって静電チャックの寿命を延ばし、誘電率を改善し、基板に対する誘引力を改善する静電チャックを提供することと、そのような静電チャックを製造する方法を提供することである。
本開示の第３の態様は、マスクが基板に密着した状態で基板処理を実行するときに、マスクが静電チャックの磁力によって基板に密着させられ、これによってマスクと基板との接着が改善し、その結果、処理の一様性とマスクのエッジ部分でのシャドウ効果が改善されるようになる静電チャックを提供することと、そのような静電チャックを製造する方法を提供することである。
技術的解決法
本開示の一態様では、上述の問題を解決するため、本開示による静電チャックは、静電チャック１０へ固定的に誘引される基板Ｓの上面にマスクＭが密着した状態で基板を処理する基板処理装置の静電チャック１０であって、静電チャック１０が、金属製のベース部材３３０とベース部材３３０の上面に配設された誘電体層２００を含み、基板Ｓのエッジの底面を支持するように構成されたエッジ支持体部分３１０が誘電体層２００の上面に配設されるようにＤＣ電力が印加される電極層３４０を内部に有することを特徴とする。
本開示の一態様では、本開示による静電チャックは、静電チャック１０へ固定的に誘引される基板Ｓの上面にマスクＭが密着した状態で基板を処理する基板処理装置の静電チャック１０であって、静電チャック１０が、金属製のベース部材３３０とベース部材３３０の上面に配設された誘電体層２００を含み、マスクＭの底面のエッジを支持するように構成されたエッジ支持体部分が誘電体層２００の上面に形成されるようにＤＣ電力が印加される電極層３４０を内部に有することを特徴とする。
一実施形態により、静電チャック１０には、基板ＳへのマスクＭの接着を改善するため、磁力によってマスクＭを基板Ｓの上面に密着させる磁石１２が更に提供されうる。
一実施形態により、マスクＭは、あらかじめ設定されたパターンで形成された少なくとも１つの開口部３３を有するマスクシート３１、及び、マスクシート３１のエッジを支持する外側フレーム３２を含んでもよく、磁石は磁力によって、外側フレーム３２を静電チャック１０の上面に密着させうる。
一実施形態により、基板Ｓが固定的に誘引される状態で基板処理を実行する基板処理システムに基板Ｓを運ぶキャリアを形成するため、静電チャック１０にはエッジに連結されたキャリアフレーム１１が更に提供されうる。
一実施形態により、誘電体層２００は、プラズマスプレー法及びゾルゲル法のうちの少なくとも１つによって、セラミック材料から形成されうる。
具体的には、誘電体層２００はゾルゲル法によってセラミックから形成されることが望ましく、また、誘電体層２００はプラズマスプレー法とゾルゲル法との組み合わせによって形成されることがより望ましい。
誘電体層２００がゾルゲル法によって形成されるときには、耐電圧特性を改善すること、並びに、多孔性を低下させ、誘電率を高めることによって寿命を延ばすことが可能で、これによって基板Ｓの誘引力を改善する。
特定の実施形態によれば、誘電体層２００は、プラズマスプレー法によってベース部材３３０の上面に形成される第１の誘電体層２１０と、第１の誘電体層２１０の上に電極層３４０が形成された後にゾルゲル法によって形成される第２の誘電体層２２０とを含んでよく、エッジ支持体部分３１０は、第２の誘電体層２２０が形成された後にプラズマスプレー法によって形成されうる。
加えて、第３の誘電体層は更に、第２の誘電体層２２０が形成された後に、プラズマスプレー法によって第２の誘電体層２２０の上面に形成されうる。
すなわち、本開示の別の態様によれば、本開示に従って上述の構造を有する静電チャックを製造する方法は、誘電体層２００がゾルゲル法によってセラミック材料から形成されることを特徴とする。
特に、誘電体層２００は、プラズマスプレー法及びゾルゲル法のうちの少なくとも１つによって、セラミック材料から形成されうる。
具体的には、誘電体層２００は、ゾルゲル法によってセラミック材料から形成されてよく、誘電体層２００はプラズマスプレー法とゾルゲル法の組み合わせによって形成されることが望ましい。
誘電体層２００がゾルゲル法によって形成されるときには、耐電圧特性を改善すること、並びに、多孔性を低下させ、誘電率を高めることによって寿命を延ばすことが可能で、これによって基板Ｓの誘引力を改善する。
一方、セラミック材料はＡｌ２Ｏ３、Ｙ２Ｏ３、ＺｒＯ２、ＭｇＯ、ＳｉＣ、ＡｌＮ、Ｓｉ３Ｎ４、及びＳｉＯ２のうちの任意の１つを含みうる。
特定の実施形態によれば、本開示に従って静電チャックを製造する方法は、プラズマスプレー法によって、ベース部材３３０の上面に第１の誘電体層２１０を形成する第１の誘電体層形成ステップと、第１の誘電体層２１０の上に、電極層３４０を形成した後に、ゾルゲル法によって第２の誘電体層２２０を形成する第２の誘電体層形成ステップと、第２の誘電体層２２０を形成した後に、プラズマスプレー法によってエッジ支持体部分３１０を形成する支持体部分形成ステップと、を含みうる。
プラズマスプレー法によって第２の誘電体層２２０の上面に第３の誘電体層２３０を形成する第３の誘電体形成ステップは、第２の誘電体層２２０形成ステップと支持体部分形成ステップとの間に含まれうる。
有利な効果
本開示の一態様により、粒子が基板と静電チャックとの間に入るのを防止し、これによって処理の失敗を最小限に抑え、静電チャックの保守サイクルを大幅に伸ばす（約１０倍以上）ように、基板のエッジにおける基板の静電チャックへの接着は強化される。
特に、基板のエッジを支持するエッジ支持体部分は、内部突起の高さよりも高くなるように形成され、これによって基板のエッジでの密着状態を保証し、その結果、粒子などの異物が基板と静電チャックとの間の間隙に流れ込むのを防止することができる。
加えて、マスクの底面に密着させられるマスク支持体部分は、内部突起の高さよりも高くなるように、静電チャック上に形成され、これによってマスクの底面とマスク支持体部分との間の密着状態を保証し、その結果、粒子などの異物が基板と静電チャックとの間の間隙に流れ込むのを防止することができる。
本開示の別の態様により、ゾルゲル法で静電チャックの誘電体層を形成することによって、寿命を延ばすように誘電体層の多孔性を低下させ、また、基板に対する誘引力を改善するように誘電率を高めることが可能である。
より好ましくは、誘電体層の上にプラズマスプレー法で形成される層とゾルゲル法で形成される層を組み合わせることによって、高い多孔性を有する層はゾルゲル法によって形成され、機械的剛性は高められ、また、誘電体層の多孔性はプラズマスプレー法によって低下し、その結果、機械的強度は保証され、更に寿命は長くなる。
本開示の別の態様によれば、マスクが基板に密着した状態で基板処理を実行するときに、マスクが静電チャックの磁力によって基板に密着させられ、これによってマスクと基板との接着が改善し、その結果、処理の一様性とマスクのエッジ部分でのシャドウ効果が改善されうる。
特に、マスクが基板に密着していないときには、マスクの開口部を通過した堆積材料の形成時に発生する誤差によって、堆積の精度は低下する。しかしながら、本開示はマスクと基板との間に良好な接着を維持することができる。
従来の技術による静電チャックの断面図である。 本開示の実施形態による静電チャックが実装され、マスクが連結されるキャリアを示す部分断面図である。 図２Ａの改良として、マスクの外側フレームがエッジ支持体部分に密着させられる実施形態を示す部分断面図である。 図２Ａ又は図２Ｂのエッジ支持体部分と突起との間の高さの差分を示す部分断面図である。 本開示の一実施形態による静電チャックを示す部分断面図である。 本開示の一実施形態による静電チャックを示す部分平面図である。 本開示の一実施形態による静電チャックを製造する方法の実施形態を示す断面図である。 本開示の一実施形態による静電チャックを製造する方法の実施形態を示す断面図である。 本開示の一実施形態による静電チャックを製造する方法の実施形態を示す断面図である。 本開示の一実施形態による静電チャックを製造する方法の実施形態を示す断面図である。 本開示の一実施形態による静電チャックを製造する方法の実施形態を示す断面図である。 本開示の一実施形態による静電チャックを製造する方法の実施形態を示す断面図である。
発明を実行するためのモード
以下では、本開示の実施形態が添付の図面を参照して説明される。図１は従来の技術による静電チャックの断面図である。図２Ａは、本開示の実施形態による静電チャックが実装され、マスクが結合されるキャリアを示す部分断面図である。図２Ｂは、図２Ａの改良として、マスクの外側フレームがエッジ支持体部分に密着させられる実施形態を示す部分断面図である。図３は、図２Ａ又は図２Ｂのエッジ支持体部分と突起との間の高さの差分を示す部分断面図である。図４は、本開示の実施形態による静電チャックを示す部分断面図である。図５は、本開示の実施形態による静電チャックを示す部分平面図である。また、図６Ａ〜図６Ｆは、本開示の実施形態による図４の静電チャックを製造する方法の実施形態を示す断面図である。
本開示の実施形態による静電チャックは、固定的に誘引される基板Ｓの上面にマスクＭが密着した状態で基板処理を実行する基板処理装置の静電チャックである。
本開示の実施形態による静電チャックを使用する基板処理装置は、化学気相堆積（ＣＶＤ）装置、スパッタリング装置、イオン注入装置、エッチング装置、又は気相堆積装置などの基板処理装置を含む。
特に、本開示の実施形態による静電チャックは、大気圧と比較して非常に低い気圧下で処理を行う装置で使用される。
本開示の実施形態による静電チャックは、ＯＬＥＤ基板などの基板を製造する装置で、具体的には、蒸発源から蒸発した蒸発材料によって堆積層が基板上に形成される気相堆積装置で使用されることが好ましい。
本開示の実施形態による静電チャックは、基板Ｓを誘引して固定するための静電力を生成するための構成要素で、様々に構成されうる。
一実施形態によれば、静電チャックは、金属製のベース部材３３０、ベース部材３３０の上面に形成される誘電体層２００を含んでよく、ＤＣ電力が印加される電極層３４０を有する。
ベース部材３３０は、機械的剛性を保証するようにアルミニウム又はステンレス鋼などの金属から作られる構成要素で、その使用条件に応じて様々な材料と構造を有しうる。
誘電体層２００は、ベース部材３３０の上面に配設された構成要素で、ＤＣ電力が印加される電極層３４０を内部に有する。
電極層３４０は、誘電体層２００内部のタングステンなどの材料で構成される構成要素で、ＤＣ電力が印加されるときに、誘電体層３４０と組み合わせることによって静電気を生成するように、ＤＣ電源に電気的に接続されている。
電極層３４０は、プラズマスプレー法など、様々な方法によって形成されうる。
一又は複数の電極層３４０は、基板Ｓの誘引方法に応じて形成されてよく、バイポーラ構造やユニポーラ構造など、様々な構造を有しうる。
誘電体層２００は、ＤＣ電力が電極層３４０に印加されると、静電力を生成するような誘電率を有する構成要素である。誘電体層２００は、プラズマスプレー法及びゾルゲル法のうちの少なくとも１つによって、セラミック材料から形成されうる。
ここで、セラミック材料はＡｌ２Ｏ３、Ｙ２Ｏ３、ＺｒＯ２、ＭｇＯ、ＳｉＣ、ＡｌＮ、Ｓｉ３Ｎ４、ＳｉＯ２などを有しうる。
基板処理中、基板Ｓが静電チャック１０に密着していないときには、粒子は、基板Ｓと静電チャック１０の上面との間の間隙に流れ込み、基板Ｓの裏面を汚染することがあり、基板処理の不良を引き起こしうる。
したがって、基板Ｓは静電チャック１０に密着していることが望ましい。この目的のために、図２に示したように、静電チャック１０は誘電体層２００の上面に、基板Ｓのエッジの底面を支持するエッジ支持体部分３１０、及び、エッジ支持体部分３１０の第１の高さＨ１よりも低い高さＨ２を有する複数の突起を含みうる。
エッジ支持体部分３１０は、基板Ｓのエッジの底面を支持する構成要素で、誘電体層２００が形成されるときには、プラズマスプレー法などによって誘電体層２００の上面に形成されうる。
エッジ支持体部分３１０は、図５に示したように、基板Ｓのエッジに対応する矩形などの形状の閉曲線として、静電チャック１０の上面に形成される。
現時点では、基板Ｓのエッジの底面を支持するように、エッジ支持体部分３１０の第１の高さＨ１は、内面に形成された突起２４０の第２の高さＨ２よりも高くなるように形成される。
図２Ａに示したように、エッジ支持体部分３１０の構成により、境界となるエッジ支持体部分３１０との間で粒子の流入又は流出を防止するように、基板Ｓのエッジは曲げられ、エッジ支持体部分３１０の上に支持される。
特に、粒子がエッジ支持体部分３１０の外部から基板Ｓに向かって流れるのを防止し、更に、粒子が基板Ｓ側からエッジ支持体部分３１０の外部へ流出するのを防止することが可能で、その結果、エッジ支持体部分３１０の外部のキャリアフレーム１１に粒子が漏れ出るのを防止することができる。
一方、複数の突起２４０は、基板Ｓが静電チャック１０の上面から離間されるように静電チャック１０の上面に選択的に形成される構成要素で、基板処理のタイプに応じて選択的に形成されうる。
静電チャック１０の上に複数の突起２４０が形成されていないときには、エッジ支持体部分３１０の第１の高さＨ１は、基板Ｓが損傷されない範囲の適切な高さで形成されうる。
一方、図２Ａの実施形態では、エッジ支持体部分３１０は、一例として、基板Ｓの底面を支持するように説明されている。しかしながら、エッジ支持体部分３１０は、図２Ｂに示したように、マスクＭの底面を支持するように形成されうる。
図２Ｂに示した実施形態は、マスクＭの底面が支持されている点を除くと、図２Ｂに示された実施形態と同じであるため、その詳細な説明は省略されている。
図２Ｂに示した実施形態では、基板Ｓのエッジの端部はエッジ支持体部分３１０の内部に配置されうる。
したがって、粒子がエッジ支持体部分３１０の外部から基板Ｓに向かって流れるのを防止し、更に、粒子が基板Ｓ側からエッジ支持体部分３１０の外部へ流出するのを防止することが可能で、その結果、エッジ支持体部分３１０の外部のキャリアフレーム１１に粒子が漏れ出るのを防止することができる。
一方、従来技術で大きなサイズの基板を処理するため、誘電体層２００は一般的にプラズマスプレー法で形成される。誘電体層２００がプラズマスプレー法で形成されると、誘電体層２００は内部にボイドが形成されるため高い多孔性を示し、その結果、耐電圧特性が劣化し、寿命が短くなり、保守サイクルが短くなる。更に、誘電体層は低い誘電率を有し、基板Ｓに対する誘引力は低下する。
これを踏まえて、本開示の実施形態により、誘電体層２００はゾルゲル法によりセラミック材料から形成されてよく、或いは、プラズマスプレー法とゾルゲル法の組み合わせにより形成されてもよい。
特に、誘電体層２００がゾルゲル法によって形成されるときには、多孔性を抑えて誘電率を高めることで、耐電圧特性を改善して寿命を延ばし、基板Ｓに対する誘引力を改善することが可能である。
よく知られたゾルゲル法は、例えば、以下のステップによって誘電体層２００を形成するゾルゲル法として用いられうる。
１）加水分解反応又はアルコールとの反応（加水分解）
Ｍ（ＯＲ）ｘ ＋ ｍＨ２Ｏ → Ｍ（ＯＲ）ｘ−ｍ（ＯＨ）ｍ ＋ ｍＲＯＨ
２）水分凝縮（凝縮）
２Ｍ（ＯＲ）ｘ−ｍ（ＯＨ）ｍ → （ＯＨ）ｍ−１（ＯＲ）ｘ−ｍ−−−（ＯＲ）ｘ−ｍ（ＯＨ）ｍ−１ ＋ Ｈ２Ｏ
２’）アルコール凝縮
２Ｍ（ＯＲ）ｘ−ｍ（ＯＨ）ｍ → （ＯＨ）ｍ−１（ＯＲ）ｘ−ｍ−−−（ＯＲ）ｘ−ｍ−１ ＋ Ｒ（ＯＨ）
一方、静電チャックの誘電体層を形成する方法において、ゾルゲル法は、硬度、透明度、化学的安定性、制御された多孔性、熱伝導率などについて室温で良好な特性を有する、均質な無機酸化物材料を作ることができる。
上述のゾルゲル法を適用して、ゲル状態にある様々な形状を成形することで、単一のモノリス、薄膜、及び単一の粒子サイズを有する粉末を得ることを可能にする、特別な方法が適用された。
この方法により、保護膜、多孔性膜、ウインドウ絶縁体、誘電体材料、及び電磁材料被覆を作ることが可能になり、静電チャック１０で顕著な性能向上を実現することが可能になった。
ゾルゲル法を用いた合成では、ゲルは、アルミナ合成過程でのｐＨ（ペーハー）変化によってもたらされる粒子サイズ分布を測定すること、及び、粒子サイズが最小時のｐＨを選択することによって合成されうる。
一方、ゾルゲル法によって成形した後、１５０°Ｃなどの比較的低い温度で焼結が実行されてもよい。
特定の実施形態によれば、誘電体層２００は、プラズマスプレー法によってベース部材３３０の上面に形成される第１の誘電体層２１０と、第１の誘電体層２１０の上に電極層３４０が形成された後にゾルゲル法によって形成される第２の誘電体層２２０とを含んでよく、エッジ支持体部分３１０と突起２４０は、第２の誘電体層２２０が形成された後にプラズマスプレー法によって形成されうる。
ここで、第１の誘電体層２１０は、プラズマスプレー法の代わりに、ゾルゲル法によっても形成されうる。
一方、第３の誘電体層２３０は更に、第２の誘電体層２２０の形成後に、プラズマスプレー法によって第２の誘電体層２２０の上面に形成されうる。
第３の誘電体層２３０を形成することで、ゾルゲル法によって形成された第２の誘電体層２２０に加えて、機械的剛性が保証されうる。
一実施形態によれば、本開示の実施形態による静電チャックは、基板Ｓを誘引して固定する構成要素で、蒸発堆積装置などの基板処理装置内で動くキャリアそのものとして、或いはその構成要素の一部として使用されうる。
キャリアは、基板Ｓが固定的に誘引された状態で移動させることができる静電チャックを含む構成要素である。
キャリアは、基板処理装置内での移動方法などに応じて、様々な構造を有しうる。
キャリアは様々な方法で移動されうる。例えば、気相堆積装置の場合には、キャリアは、面が下を向くように、基板Ｓが底面に固定された状態で、或いは、キャリアが垂直になった状態、すなわち、基板Ｓが横を向くように傾けられた状態で移動されうる。
この実施形態に関しては、静電チャック１０には更に、基板Ｓが固定的に誘引された状態で、基板処理を実行する基板処理システム内へ基板Ｓを運ぶキャリアを形成するように、エッジに連結されたキャリアフレーム１１が提供される。
一方、基板処理工程は、基板ＳがマスクＭに密着した状態で実行されうる。
マスクＭは、基板Ｓの上にあらかじめ設計されたパターンで堆積膜を形成するように、基板Ｓに密着した構成要素で、一又は複数の開口部３３が提供されるシート３１を含む様々な構成を有しうる。
一実施形態によれば、マスクＭは、あらかじめ設定されたパターンで形成された少なくとも１つの開口部３３を有するマスクシート３１と、マスクシート３１のエッジを支持する外側フレーム３２とを含みうる。
処理に応じて、マスクＭは、ピクセル単位の開口部を有するファインメタルマスク（ＦＭＭ）、基板Ｓに密着した状態で維持される開放マスクなどとして、様々に構成されうる。
マスクＭが可能な限り基板Ｓに密着した状態で維持されることが望ましい一実施形態では、静電チャック１０には更に、マスクＭの基板Ｓへの接着を更に改善するように、磁力によってマスクＭを基板Ｓの上面に密着させる磁石１２が提供されうる。
磁石１２は、永久磁石などによって構成され、磁力によってマスクＭが基板Ｓの上面に密着させられるように静電チャック１０の上に提供され、適切な位置に実装されうる構成要素である。
基板ＳのエッジにおけるマスクＭの基板Ｓへの接着は、磁石１２によって改善可能で、これにより、処理の均一性及び基板Ｓのエッジでのシャドウ効果は改善されうる。
一実施形態によれば、磁石１２は、静電チャック１０を構成する底面に実装されうる。
マスクＭが外側フレーム３２を含むとき、磁石１２は磁力によって、外側フレームを静電チャック１０の上面に密着させることができる。
ここでは、マスクＭのマスクシート３１は基板Ｓに密着していることが望ましく、したがって、磁石１２は、磁力によってマスクシート３１が静電チャックの上面に密着させられるように位置決めされることが望ましい。
一方、本開示の別の主旨は、上述のように、ゾルゲル法、或いはプラズマスプレー法とゾルゲル法との組み合わせによって、静電チャックの誘電体層を形成することである。
すなわち、本開示の別の態様によれば、本開示に従って上述の構造を有する静電チャックを製造する方法は、誘電体層２００がゾルゲル法によってセラミック材料から形成されることを特徴とする。
特に、誘電体層２００は、プラズマスプレー法とゾルゲル法の組み合わせによって、セラミック材料から形成されうる。
具体的には、誘電体層２００がゾルゲル法によってセラミック材料から形成されることが望ましく、また、誘電体層２００がプラズマスプレー法とゾルゲル法の組み合わせによって形成されることがより望ましい。
誘電体層２００がゾルゲル法によって形成されるときには、耐電圧特性を改善すること、並びに、多孔性を低下させ、誘電率を高めることによって寿命を延ばすことが可能で、これによって基板Ｓの誘引力を改善する。
特定の実施形態によれば、本開示に従って静電チャックを製造する方法は、プラズマスプレー法によって、ベース部材３３０の上面に第１の誘電体層２１０を形成する第１の誘電体層形成ステップと、第１の誘電体層２１０の上に、電極層３４０を形成した後に、ゾルゲル法によって第２の誘電体層２２０を形成する第２の誘電体層形成ステップと、第２の誘電体層２２０を形成した後に、プラズマスプレー法によってエッジ支持体部分３１０と突起２４０を形成する支持体部分形成ステップと、を含みうる。
加えて、プラズマスプレー法によって第２の誘電体層２２０の上面に第３の誘電体層２３０を形成する第３の誘電体形成ステップは、第２の誘電体層２２０形成ステップと支持体部分形成ステップとの間に含まれる。

Claims (13)

  1. 基板処理装置の静電チャック（１０）であって、前記基板処理装置は前記静電チャック（１０）へ固定的に誘引される基板（Ｓ）の上面にマスク（Ｍ）が密着した状態で基板処理を実行し、前記静電チャック（１０）は、
    金属製のベース部材（３３０）と、
    前記ベース部材（３３０）の上面に配設され、ＤＣ電力が印加される電極層（３４０）を内部に有する誘電体層（２００）とを備え、
    前記基板（Ｓ）のエッジの底面を支持するように構成されたエッジ支持体部分（３１０）が前記誘電体層（２００）の上面に配設される、静電チャック（１０）。
  2. 磁力によって前記マスク（Ｍ）を前記基板（Ｓ）の上面に密着させるように構成された磁石（１２）を更に備える、請求項１に記載の静電チャック（１０）。
  3. 前記マスク（Ｍ）は、あらかじめ設定されたパターンで形成された少なくとも１つの開口部（３３）を有するマスクシート（３１）と、前記マスクシート（３１）のエッジを支持するように構成された外側フレーム（３２）とを備え、
    前記磁石は前記外側フレーム（３２）を磁力によって前記基板（Ｓ）の上面に密着させる、請求項１に記載の静電チャック（１０）。
  4. キャリアフレーム（１１）が、前記基板（Ｓ）が固定的に誘引された状態で基板処理を実行する基板処理システム内に、前記基板（Ｓ）を移送するキャリアを形成するように、前記静電チャックのエッジに追加的に連結される、請求項１に記載の静電チャック（１０）。
  5. 前記誘電体層（２００）は、プラズマスプレー法及びゾルゲル法のうちの少なくとも１つによって、セラミック材料から形成される、請求項１から４のいずれか一項に記載の静電チャック（１０）。
  6. 前記誘電体層（２００）は、プラズマスプレー法によってベース部材（３３０）の上面に形成される第１の誘電体層（２１０）と、前記第１の誘電体層（２１０）の上に前記電極層（３４０）が形成された後にゾルゲル法によって形成される第２の誘電体層（２２０）とを備え、
    前記エッジ支持体部分（３１０）は、前記第２の誘電体層（２２０）が形成された後に、プラズマスプレー法によって形成される、請求項１から４のいずれか一項に記載の静電チャック（１０）。
  7. 第３の誘電体層が更に、前記第２の誘電体層（２２０）が形成された後に、プラズマスプレー法によって前記第２の誘電体層（２２０）の上面に形成される、請求項６に記載の静電チャック（１０）。
  8. 前記誘電体層（２００）はゾルゲル法によってセラミック材料から形成される、請求項１から４のいずれか一項に記載の静電チャック（１０）の製造方法。
  9. 前記誘電体層（２００）はプラズマスプレー法とゾルゲル法との組み合わせから形成される、請求項８に記載の静電チャック（１０）の製造方法。
  10. 前記セラミックは、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＺｒＯ２、ＭｇＯ、ＳｉＣ、ＡｌＮ、Ｓｉ３Ｎ４、及びＳｉＯ２のうちのいずれか１つを含む、請求項８に記載の静電チャック（１０）の製造方法。
  11. 前記方法は、
    プラズマスプレー法によって、前記ベース部材（３３０）の前記上面に第１の誘電体層（２１０）を形成する第１の誘電体層形成ステップと、
    前記第１の誘電体層（２１０）の上に、電極層（３４０）が形成された後に、ゾルゲル法によって第２の誘電体層（２２０）を形成する第２の誘電体層形成ステップと、
    前記第２の誘電体層（２２０）が形成された後に、プラズマスプレー法によってエッジ支持体部分（３１０）を形成する支持体部分形成ステップとを含む、請求項８に記載の静電チャック（１０）の製造方法。
  12. プラズマスプレー法によって前記第２の誘電体層（２２０）の前記上面に第３の誘電体層を形成する第３の誘電体形成ステップは、前記第２の誘電体層（２２０）形成ステップと前記支持体部分形成ステップとの間に含まれる、請求項１１に記載の静電チャック（１０）の製造方法。
  13. 基板処理装置の静電チャック（１０）であって、前記基板処理装置は前記静電チャック（１０）に固定的に誘引される基板（Ｓ）の上面にマスク（Ｍ）が密着した状態で基板処理を実行し、前記静電チャック（１０）は、
    金属製のベース部材（３３０）と、
    前記ベース部材（３３０）の上面に配設され、ＤＣ電力が印加される電極層（３４０）を内部に有する誘電体層（２００）とを備え、
    前記マスク（Ｍ）の底面のエッジを支持するように構成されたエッジ支持体部分が前記誘電体層（２００）の上面に形成される、静電チャック（１０）。
JP2018563109A 2016-06-01 2016-06-01 静電チャック及び静電チャックのための製造方法 Pending JP2019523989A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2016/005797 WO2017209325A1 (ko) 2016-06-01 2016-06-01 정전척 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2019523989A true JP2019523989A (ja) 2019-08-29

Family

ID=60478648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018563109A Pending JP2019523989A (ja) 2016-06-01 2016-06-01 静電チャック及び静電チャックのための製造方法

Country Status (4)

Country Link
US (1) US11823940B2 (ja)
JP (1) JP2019523989A (ja)
CN (1) CN109643682A (ja)
WO (1) WO2017209325A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11967516B2 (en) 2019-02-05 2024-04-23 Applied Materials, Inc. Substrate support for chucking of mask for deposition processes
WO2021049342A1 (ja) * 2019-09-11 2021-03-18 株式会社クリエイティブテクノロジー 着脱装置
CN114649252A (zh) * 2022-03-17 2022-06-21 苏州众芯联电子材料有限公司 一种用于lcd/oled面板设备的双电极静电卡盘的制作工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260201A (ja) * 2001-02-08 2004-09-16 Tokyo Electron Ltd 処理装置
JP2013095992A (ja) * 2011-11-04 2013-05-20 V Technology Co Ltd 薄膜パターン形成方法及びマスク
JP2013163837A (ja) * 2012-02-09 2013-08-22 Canon Tokki Corp 蒸着装置並びに蒸着装置を用いた成膜方法
JP2016503962A (ja) * 2012-12-21 2016-02-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 単体静電チャック

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188564B1 (en) * 1999-03-31 2001-02-13 Lam Research Corporation Method and apparatus for compensating non-uniform wafer processing in plasma processing chamber
JP3626933B2 (ja) 2001-02-08 2005-03-09 東京エレクトロン株式会社 基板載置台の製造方法
KR100511854B1 (ko) * 2002-06-18 2005-09-02 아네르바 가부시키가이샤 정전 흡착 장치
KR100755874B1 (ko) * 2005-11-30 2007-09-05 주식회사 아이피에스 진공처리장치의 정전척, 그를 가지는 진공처리장치 및정전척의 제조방법
JP4825220B2 (ja) * 2005-12-06 2011-11-30 株式会社クリエイティブ テクノロジー 静電チャック用電極シート及び静電チャック
JP4524268B2 (ja) * 2006-04-28 2010-08-11 信越化学工業株式会社 静電チャック機能付きセラミックヒーター及びその製造方法
JP5218865B2 (ja) 2010-03-26 2013-06-26 Ｔｏｔｏ株式会社 静電チャック
JP5665679B2 (ja) * 2011-07-14 2015-02-04 住友重機械工業株式会社 不純物導入層形成装置及び静電チャック保護方法
TWI555862B (zh) 2011-09-16 2016-11-01 V科技股份有限公司 蒸鍍遮罩、蒸鍍遮罩的製造方法及薄膜圖案形成方法
JP6049509B2 (ja) 2012-03-28 2016-12-21 日本碍子株式会社 セラミックヒーター、ヒーター電極及びセラミックヒーターの製法
JP6070827B2 (ja) 2013-03-29 2017-02-01 住友大阪セメント株式会社 静電チャック装置
JP5819895B2 (ja) 2013-09-05 2015-11-24 日本碍子株式会社 静電チャック
KR20150088699A (ko) 2014-01-24 2015-08-03 (주)브이앤아이솔루션 정전척 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260201A (ja) * 2001-02-08 2004-09-16 Tokyo Electron Ltd 処理装置
JP2013095992A (ja) * 2011-11-04 2013-05-20 V Technology Co Ltd 薄膜パターン形成方法及びマスク
JP2013163837A (ja) * 2012-02-09 2013-08-22 Canon Tokki Corp 蒸着装置並びに蒸着装置を用いた成膜方法
JP2016503962A (ja) * 2012-12-21 2016-02-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 単体静電チャック

Also Published As

Publication number Publication date
US20210057257A1 (en) 2021-02-25
CN109643682A (zh) 2019-04-16
WO2017209325A1 (ko) 2017-12-07
US11823940B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
KR101694754B1 (ko) 정전척 및 그 제조방법
CN110770891B (zh) 静电卡盘及其制法
US8469342B2 (en) Substrate suction apparatus and method for manufacturing the same
TWI308849B (en) Electrostatic chuck for vacuum processing apparatus, vacuum processing apparatsu havign the same, and method for manufacturing the same
TW201724345A (zh) 靜電卡盤裝置
JP5361119B2 (ja) サセプタの粗面化による静電荷の削減
JP6139698B2 (ja) 静電チャック
JP2006049352A (ja) サセプタ装置
CN101728297A (zh) 静电吸盘装置及其制造方法
JP2019523989A (ja) 静電チャック及び静電チャックのための製造方法
JP2005223185A (ja) 静電チャックとその製造方法
KR101797927B1 (ko) 정전척
CN104241183A (zh) 静电吸盘的制造方法,静电吸盘及等离子体处理装置
CN104241182B (zh) 静电吸盘的制造方法，静电吸盘及等离子体处理装置
CN111557040A (zh) 部分阳极化的喷头
KR101775135B1 (ko) 정전척의 제조방법
KR20100090559A (ko) 에어로졸 코팅층을 갖는 정전척 및 그 제조방법
KR101753658B1 (ko) 정전척
KR100757694B1 (ko) 반도체 및 ｌｃｄ 제조장비의 세라믹 용사코팅을 이용한다중코팅 발열 장치
CN104241181A (zh) 静电吸盘的制造方法,静电吸盘及等离子体处理装置
JP2005243987A (ja) プラズマ処理装置
KR20180028355A (ko) 정전척 및 그 제조방법
KR20170136459A (ko) 정전척의 제조방법
JP5279455B2 (ja) 静電チャック
JP2008042137A (ja) 静電チャック装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200804