JP2020079850A - 光送受信器 - Google Patents
光送受信器 Download PDFInfo
- Publication number
- JP2020079850A JP2020079850A JP2018212647A JP2018212647A JP2020079850A JP 2020079850 A JP2020079850 A JP 2020079850A JP 2018212647 A JP2018212647 A JP 2018212647A JP 2018212647 A JP2018212647 A JP 2018212647A JP 2020079850 A JP2020079850 A JP 2020079850A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- optical
- photodetector
- shield electrode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 231
- 239000000758 substrate Substances 0.000 claims abstract description 190
- 230000006866 deterioration Effects 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 34
- 239000003990 capacitor Substances 0.000 description 31
- 238000004364 calculation method Methods 0.000 description 25
- 239000002184 metal Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 230000001902 propagating effect Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000004088 simulation Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 229910007637 SnAg Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12004—Combinations of two or more optical elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/40—Transceivers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/12097—Ridge, rib or the like
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12133—Functions
- G02B2006/12142—Modulator
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Optical Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】光送受信器において、光変調器と基板の間の容量、基板、光検出器と基板の間の容量を介したクロストークを抑え、受信特性の劣化を抑制する。【解決手段】光送受信器を、光デバイス９として少なくとも光変調器１及び光検出器２が同一の基板３の上方に集積され、光変調器と基板の間及び光検出器と基板の間に絶縁層８が設けられた光集積デバイス４と、光集積デバイスに接続され、グランド配線５を含む電子回路６を備える電子回路チップ７とを備え、光集積デバイスは、光変調器と光検出器の間にシールド電極１２を備え、シールド電極は、基板との間に絶縁層を挟んで設けられることによって容量１３を構成し、かつ、電子回路チップのグランド配線に接続されているものとする。【選択図】図１
Description
本発明は、光送受信器に関する。
光送受信器に備えられる光集積デバイスには、例えば光変調器や光検出器などの複数の光デバイスが集積される。
このような光集積デバイスに備えられる光変調器や光検出器を駆動するためには、例えばドライバ回路や増幅回路などの電子回路が必要である。
このため、このような電子回路を備える電子回路チップを、光集積デバイスにフリップチップ実装して、光送受信器を実現する。
このような光集積デバイスに備えられる光変調器や光検出器を駆動するためには、例えばドライバ回路や増幅回路などの電子回路が必要である。
このため、このような電子回路を備える電子回路チップを、光集積デバイスにフリップチップ実装して、光送受信器を実現する。
しかしながら、光送受信器を構成する光集積デバイス（光集積回路素子）では、光変調器と光検出器が同一の基板の上方に集積され、光変調器と基板の間及び光検出器と基板の間には絶縁層（例えばＳｉＯ２層）が設けられる（例えば図１２参照）。
このため、光変調器と基板の間及び光検出器と基板の間に容量が生じ、光変調器と基板の間の容量、基板、光検出器と基板の間の容量を介してクロストークが生じて、受信特性を劣化させることがわかった（例えば図１２参照）。
このため、光変調器と基板の間及び光検出器と基板の間に容量が生じ、光変調器と基板の間の容量、基板、光検出器と基板の間の容量を介してクロストークが生じて、受信特性を劣化させることがわかった（例えば図１２参照）。
本発明は、光変調器と基板の間の容量、基板、光検出器と基板の間の容量を介したクロストークを抑え、受信特性の劣化を抑制することを目的とする。
１つの態様では、光送受信器は、光デバイスとして少なくとも光変調器及び光検出器が同一の基板の上方に集積され、光変調器と基板の間及び光検出器と基板の間に絶縁層が設けられた光集積デバイスと、光集積デバイスに接続され、グランド配線を含む電子回路を備える電子回路チップとを備え、光集積デバイスは、光変調器と光検出器の間にシールド電極を備え、シールド電極は、基板との間に絶縁層を挟んで設けられることによって容量を構成し、かつ、電子回路チップのグランド配線に接続されている。
１つの側面として、光変調器と基板の間の容量、基板、光検出器と基板の間の容量を介したクロストークを抑え、受信特性の劣化を抑制することができるという効果を有する。
以下、図面により、本発明の実施の形態にかかる光送受信器について、図１〜図１２を参照しながら説明する。
本実施形態にかかる光送受信器は、例えばデータセンタ内外での通信容量増大に対応するため、単一の基板上に光変調器と光検出器を集積した光集積デバイスを利用した、高性能かつ小型な光送受信器を実現するものである。
本実施形態にかかる光送受信器は、例えばデータセンタ内外での通信容量増大に対応するため、単一の基板上に光変調器と光検出器を集積した光集積デバイスを利用した、高性能かつ小型な光送受信器を実現するものである。
本実施形態の光送受信器は、図１に示すように、光デバイス９として少なくとも光変調器１及び光検出器２が同一の基板３の上方に集積された光集積デバイス４と、光集積デバイス４に接続され、グランド配線５を含む電子回路６を備える電子回路チップ７とを備える。
ここで、光集積デバイス４では、光変調器１と基板３の間及び光検出器２と基板３の間に絶縁層８が設けられている。
ここで、光集積デバイス４では、光変調器１と基板３の間及び光検出器２と基板３の間に絶縁層８が設けられている。
また、電子回路チップ７は、光集積デバイス４に備えられる光デバイス（集積光回路）９を駆動するものである。例えば、電子回路チップ７は、光変調器１を駆動するためにドライバ回路１０を備え、光検出器２を駆動するためにＴＩＡ回路（増幅回路；受信回路）１１を備える。
なお、光送受信器を集積光送受信器ともいう。また、光集積デバイス４を、光集積回路素子、集積光回路素子又は光集積回路チップともいう。また、電子回路チップ７を、電子回路素子ともいう。
なお、光送受信器を集積光送受信器ともいう。また、光集積デバイス４を、光集積回路素子、集積光回路素子又は光集積回路チップともいう。また、電子回路チップ７を、電子回路素子ともいう。
特に、本実施形態では、光集積デバイス４は、光変調器１と光検出器２の間にシールド電極１２を備える。
また、シールド電極１２は、基板３との間に絶縁層８を挟んで設けられることによって容量１３を構成し、かつ、電子回路チップ７のグランド配線５に接続されている。
ここでは、シールド電極１２は、図１、図２に示すように、光集積デバイス４の表面に設けられている。
また、シールド電極１２は、基板３との間に絶縁層８を挟んで設けられることによって容量１３を構成し、かつ、電子回路チップ７のグランド配線５に接続されている。
ここでは、シールド電極１２は、図１、図２に示すように、光集積デバイス４の表面に設けられている。
また、シールド電極１２は、離散的に設けられている。つまり、シールド電極１２は、離散的な電極である。
なお、シールド電極１２は、平面状に設けられていても良い。また、シールド電極１２は、他の形状であっても良い。
また、シールド電極１２は、光集積デバイス４に備えられる光デバイス（光素子）９に接続されていない電極である。例えば、シールド電極１２は、光集積デバイス４に備えられる光デバイス９に接続される配線（例えばグランド配線）に接続されていない電極である。
なお、シールド電極１２は、平面状に設けられていても良い。また、シールド電極１２は、他の形状であっても良い。
また、シールド電極１２は、光集積デバイス４に備えられる光デバイス（光素子）９に接続されていない電極である。例えば、シールド電極１２は、光集積デバイス４に備えられる光デバイス９に接続される配線（例えばグランド配線）に接続されていない電極である。
ここで、光集積デバイス４の基板３は、シリコン基板であり、絶縁層８は、ＳｉＯ２層である。また、シールド電極１２は、例えばＡｌ電極などの金属電極である。なお、Ａｌ電極をＡｌパッドともいう。また、金属電極を金属パッドともいう。
本実施形態では、図１に示すように、電子回路チップ７は、光集積デバイス４にフリップチップ実装されており、バンプ（金属バンプ）１４を介して接合（バンプ接合）されている。
本実施形態では、図１に示すように、電子回路チップ７は、光集積デバイス４にフリップチップ実装されており、バンプ（金属バンプ）１４を介して接合（バンプ接合）されている。
そして、シールド電極１２は、バンプ１４を介して、電子回路チップ７のグランド配線５に接続されている。ここでは、シールド電極１２は、電子回路チップ７内のグランド配線５に接続されたグランド端子１５にバンプ１４を介して接合されている。
なお、電子回路チップ７内のグランド配線５を、チップ内グランド配線ともいう。
上述のように、光変調器１と光検出器２の間の領域に、基板３との間に絶縁層８を挟んで、シールド電極１２を設けることによって、光変調器１と光検出器２の間に意図的に容量１３を設けることで、この容量１３を介して、基板３を伝搬するクロストーク信号が光検出器２に到達する前に基板３から取り出されるようにしている。
なお、電子回路チップ７内のグランド配線５を、チップ内グランド配線ともいう。
上述のように、光変調器１と光検出器２の間の領域に、基板３との間に絶縁層８を挟んで、シールド電極１２を設けることによって、光変調器１と光検出器２の間に意図的に容量１３を設けることで、この容量１３を介して、基板３を伝搬するクロストーク信号が光検出器２に到達する前に基板３から取り出されるようにしている。
つまり、光変調器１と基板３の間の容量１６を介して基板３に入力され、基板３を伝搬するクロストーク信号が、基板３とシールド電極１２の間の容量１３を介して基板３から取り出されるようにして、基板３を伝搬するクロストーク信号が光検出器２に到達してしまうのを抑制するようにしている。
なお、図１中、符号Ｘは、等価回路を示しており、符号Ｙは、クロストーク信号の伝搬経路を示している。
なお、図１中、符号Ｘは、等価回路を示しており、符号Ｙは、クロストーク信号の伝搬経路を示している。
そして、容量１３を構成するシールド電極１２を、電子回路チップ７のグランド配線５に接続することで、基板３とシールド電極１２の間の容量１３を介して基板３を伝搬するクロストーク信号が十分に基板３から取り出されるようにしている。
つまり、電子回路チップ７は、配線層数が多く、低抵抗なグランド配線５を形成することができる。
つまり、電子回路チップ７は、配線層数が多く、低抵抗なグランド配線５を形成することができる。
このため、このような電子回路チップ７の低抵抗なグランド配線５にシールド電極１２を接続することで、シールド電極１２を確実にグランド電位又はその近傍の電位にすることができ、基板３とシールド電極１２の間の容量１３を介して基板３を伝搬するクロストーク信号が十分に基板３から取り出されるようにしている。
このようにして、光変調器１と基板３の間の容量１６、基板３、光検出器２と基板３の間の容量１７を介したクロストークを抑えることができ、受信特性の劣化を抑制することができる。
このようにして、光変調器１と基板３の間の容量１６、基板３、光検出器２と基板３の間の容量１７を介したクロストークを抑えることができ、受信特性の劣化を抑制することができる。
なお、光集積デバイス４にグランド配線を設け、シールド電極１２を光集積デバイス４のグランド配線に接続することも考えられる。
しかしながら、光集積デバイス４に低抵抗なグランド配線を形成するのは難しい。
このため、光集積デバイス４に設けられたグランド配線にシールド電極１２を接続したとしても、シールド電極１２をグランド電位又はその近傍の電位にするのが難しい。
しかしながら、光集積デバイス４に低抵抗なグランド配線を形成するのは難しい。
このため、光集積デバイス４に設けられたグランド配線にシールド電極１２を接続したとしても、シールド電極１２をグランド電位又はその近傍の電位にするのが難しい。
この結果、基板３とシールド電極１２の間の容量１３を介して基板３を伝搬するクロストーク信号が十分に基板３から取り出されず、光変調器１と基板３の間の容量１６、基板３、光検出器２と基板３の間の容量１７を介したクロストークを十分に抑制することができない。
また、一般に光集積デバイス（光集積回路）に用いられるＳＯＩ基板１８においてＳＯＩ層（光導波路層）と支持基板の間に平面状の低抵抗なグランド配線を形成するのは作製プロセス上困難である。
また、一般に光集積デバイス（光集積回路）に用いられるＳＯＩ基板１８においてＳＯＩ層（光導波路層）と支持基板の間に平面状の低抵抗なグランド配線を形成するのは作製プロセス上困難である。
そこで、作製上困難なＳＯＩ基板上のグランド配線を用いることなく、上述のように、電子回路チップ７の低抵抗なグランド配線５を用いている。
なお、基板３を低抵抗化してグランド配線として機能させることも考えられるが、この方法では基板３から外部のグランド端子に至る経路の抵抗を十分に小さくできないため、光変調器１と基板３の間の容量１６、基板３、光検出器２と基板３の間の容量１７を介したクロストークを抑制するのは難しい。
なお、基板３を低抵抗化してグランド配線として機能させることも考えられるが、この方法では基板３から外部のグランド端子に至る経路の抵抗を十分に小さくできないため、光変調器１と基板３の間の容量１６、基板３、光検出器２と基板３の間の容量１７を介したクロストークを抑制するのは難しい。
ところで、本実施形態では、光集積デバイス４の基板（支持基板）３は、約１００Ωｃｍ以上の抵抗率を有する基板（高抵抗基板）である。
つまり、光集積デバイス４の支持基板３として、一般的に用いられる約１０Ωｃｍの低い抵抗率を有する低抵抗基板に代えて、約１００Ωｃｍ以上（例えば約７５０Ωｃｍなど）の高い抵抗率を有する高抵抗基板を用いている。
つまり、光集積デバイス４の支持基板３として、一般的に用いられる約１０Ωｃｍの低い抵抗率を有する低抵抗基板に代えて、約１００Ωｃｍ以上（例えば約７５０Ωｃｍなど）の高い抵抗率を有する高抵抗基板を用いている。
ここでは、光集積デバイス４を、ＳＯＩ基板１８を用いて構成するため、ＳＯＩ基板１８の支持基板として、約１００Ωｃｍ以上の高い抵抗率を有する高抵抗Ｓｉ基板を用いることになる。
このように、上述の電子回路チップ７のグランド配線５に接続されたシールド電極１２を設けるとともに、支持基板３を高抵抗化することで、即ち、これらの手段を組み合わせることで、後述するように、優れたクロストーク抑制効果が得られ、良好な受信特性を実現することができる。
このように、上述の電子回路チップ７のグランド配線５に接続されたシールド電極１２を設けるとともに、支持基板３を高抵抗化することで、即ち、これらの手段を組み合わせることで、後述するように、優れたクロストーク抑制効果が得られ、良好な受信特性を実現することができる。
また、本実施形態では、図１、図２に示すように、光検出器２は、シグナル端子１９と、バイアス端子２０とを備え、シグナル端子１９が光変調器１から遠い側に位置するように設けられている。
そして、電子回路チップ７は、光検出器２のバイアス端子２０に接続されるチップ側バイアス端子２１と、チップ側バイアス端子２１とグランド配線５との間に設けられた容量素子（バイパスコンデンサ）２２とを備える。
そして、電子回路チップ７は、光検出器２のバイアス端子２０に接続されるチップ側バイアス端子２１と、チップ側バイアス端子２１とグランド配線５との間に設けられた容量素子（バイパスコンデンサ）２２とを備える。
つまり、電子回路チップ７において、チップ側バイアス端子２２とグランド配線５は、容量素子２２を介して接続されている。
なお、光検出器２のバイアス端子２０及びこれに接続される電子回路チップ７のチップ側バイアス端子２１は、光検出器２にバイアス電圧を供給するためのものである。
ここでは、バイパスコンデンサ２２は、電子回路チップ７内（ここではＴＩＡ回路１１内）のチップ側バイアス端子２１の近傍に設けられている。
なお、光検出器２のバイアス端子２０及びこれに接続される電子回路チップ７のチップ側バイアス端子２１は、光検出器２にバイアス電圧を供給するためのものである。
ここでは、バイパスコンデンサ２２は、電子回路チップ７内（ここではＴＩＡ回路１１内）のチップ側バイアス端子２１の近傍に設けられている。
つまり、バイパスコンデンサ２２は、電子回路チップ７内のチップ側バイアス端子２１の直近に集積し、チップ側バイアス端子２１に接続している。
なお、バイパスコンデンサ２２をチップ内バイパスコンデンサ又はチップ内容量素子ともいう。
これにより、チップ側バイアス端子２１とグランド配線５の間に生じる寄生抵抗やインダクタンスの影響を極力排除し、より高いクロストーク抑圧効果を得ることが可能になる。
なお、バイパスコンデンサ２２をチップ内バイパスコンデンサ又はチップ内容量素子ともいう。
これにより、チップ側バイアス端子２１とグランド配線５の間に生じる寄生抵抗やインダクタンスの影響を極力排除し、より高いクロストーク抑圧効果を得ることが可能になる。
このように、バイパスコンデンサ２２は、電子回路チップ７のチップ側バイアス端子２１に接続されるバイアス電源（図示せず）から供給されるバイアス電圧のノイズを防ぐために、電子回路チップ７の外側の周囲に実装され、チップ側バイアス端子２１にワイヤ等で接続される別体のコンデンサとは異なる。
また、本実施形態では、光変調器１は、差動信号によって駆動される光変調器であって、図２に示すように、差動信号が入力される第１シグナル端子２３及び第２シグナル端子２４を備える。
また、本実施形態では、光変調器１は、差動信号によって駆動される光変調器であって、図２に示すように、差動信号が入力される第１シグナル端子２３及び第２シグナル端子２４を備える。
そして、光変調器１の第１シグナル端子２３と第２シグナル端子２４は、光検出器２のシグナル端子１９及びバイアス端子２０の中心を通る線（図２中、符号Ｘで示す線）に対して対称になるように設けられている。
また、シールド電極１２は、光検出器２のシグナル端子１９の中心を通る線（図２中、符号Ｘで示す線）に対して対称になるように設けられている。
また、シールド電極１２は、光検出器２のシグナル端子１９の中心を通る線（図２中、符号Ｘで示す線）に対して対称になるように設けられている。
つまり、本実施形態では、差動信号によって駆動される光変調器１の差動電極となる第１シグナル端子２３及び第２シグナル端子２４は、離散的に設けられている複数のシールド電極１２の中心位置及び光検出器１のシグナル端子１９及びバイアス端子２０の中心位置を通る線（図２中、符号Ｘで示す線）に対して、線対称になるように設けられている。
以下、具体的な構成例について説明する。
以下、具体的な構成例について説明する。
この具体的な構成例では、図１に示すように、光変調器１と光検出器２が集積された光集積デバイス４と、ドライバ回路１０とＴＩＡ回路１１が集積された電子回路チップ７が、バンプ１４を介して、フリップチップ実装されている。
光集積デバイス４は、支持基板３として約７５０Ωｃｍの高い抵抗率を有する高抵抗基板を用いたＳＯＩ基板１８上に形成され、光変調器１と光検出器２を含む。
光集積デバイス４は、支持基板３として約７５０Ωｃｍの高い抵抗率を有する高抵抗基板を用いたＳＯＩ基板１８上に形成され、光変調器１と光検出器２を含む。
光変調器１は、厚さ約２２０ｎｍのＳｉ層を加工したリブ光導波路２５を備え、リブ光導波路２５内は、適宜、イオン注入工程によって、ｐ−Ｓｉ及びｎ−Ｓｉにドーピングされてｐ−Ｓｉ領域２５Ａ及びｎ−Ｓｉ領域２５Ｂが形成されており、入力される送信電気データ信号によって、伝搬する光信号の位相が変調される機能を有する。
配線（パッドを含む）は、１層のＡｌ配線（Ａｌパッドを含む）であり、Ａｌ配線（Ａｌ配線層）に含まれるＡｌパッド２３、２４、２６、２７がＷプラグ２８によってｐ−Ｓｉ／ｎ−Ｓｉ領域２５Ａ、２５Ｂに接続されている。
配線（パッドを含む）は、１層のＡｌ配線（Ａｌパッドを含む）であり、Ａｌ配線（Ａｌ配線層）に含まれるＡｌパッド２３、２４、２６、２７がＷプラグ２８によってｐ−Ｓｉ／ｎ−Ｓｉ領域２５Ａ、２５Ｂに接続されている。
なお、Ａｌ配線を金属配線ともいう。また、Ａｌパッドを金属パッドともいう。また、Ｗプラグを金属プラグともいう。
光検出器２は、厚さ約２２０ｎｍのｐ−Ｓｉ層２９上にＧｅ光吸収層３０を積層した構造であり、少なくともＧｅ光吸収層３０の上部はｎ−Ｇｅにドーピングされてｎ−Ｇｅ領域３０Ａが形成されており、ＰＩＮ構造を形成している。
光検出器２は、厚さ約２２０ｎｍのｐ−Ｓｉ層２９上にＧｅ光吸収層３０を積層した構造であり、少なくともＧｅ光吸収層３０の上部はｎ−Ｇｅにドーピングされてｎ−Ｇｅ領域３０Ａが形成されており、ＰＩＮ構造を形成している。
Ａｌ配線に含まれるＡｌパッド１９、２０がＷプラグ３１（端子；金属端子）によってｐ−Ｓｉ層２９とｎ−Ｇｅ領域３０Ａにそれぞれ接続される。
そして、ｐ−Ｓｉ層２９に接続されたＡｌパッド２０は、光検出器２の高速動作に必要なバイアス電圧を印加するためのバイアス端子であり、ｎ−Ｇｅ領域３０Ａに接続されたＡｌパッド１９は、シグナル端子である。
そして、ｐ−Ｓｉ層２９に接続されたＡｌパッド２０は、光検出器２の高速動作に必要なバイアス電圧を印加するためのバイアス端子であり、ｎ−Ｇｅ領域３０Ａに接続されたＡｌパッド１９は、シグナル端子である。
光変調器１と光検出器２の間の領域には、Ａｌパッドによって構成され、Ａｌ配線に接続されていないシールド電極１２が離散的に形成されている。
電子回路チップ７は、Ｓｉ基板上に形成されたＣＭＯＳ回路であり、ドライバ回路１０とＴＩＡ回路１１を含む。
各回路１０、１１への信号、電源、グランド入出力は、表面に設けたＡｌパッド２１、３２、３３、３４を介して行なわれる。
電子回路チップ７は、Ｓｉ基板上に形成されたＣＭＯＳ回路であり、ドライバ回路１０とＴＩＡ回路１１を含む。
各回路１０、１１への信号、電源、グランド入出力は、表面に設けたＡｌパッド２１、３２、３３、３４を介して行なわれる。
なお、ＴＩＡ回路１１の一方のＡｌパッドがチップ側バイアス端子２１であり、他方のＡｌパッドがチップ側シグナル端子（ＴＩＡ入力端子）３２である。
光集積デバイス４と電子回路チップ７は、ＳｎＡｇバンプ１４によって、対応するＡｌパッド間が接合されている。
そして、シールド電極１２は、ＳｎＡｇバンプ１４及びＡｌパッド（グランド端子）１５を介して、電子回路チップ７のチップ内に設けられた各回路共用のグランド配線５に接続されている。
光集積デバイス４と電子回路チップ７は、ＳｎＡｇバンプ１４によって、対応するＡｌパッド間が接合されている。
そして、シールド電極１２は、ＳｎＡｇバンプ１４及びＡｌパッド（グランド端子）１５を介して、電子回路チップ７のチップ内に設けられた各回路共用のグランド配線５に接続されている。
ここで、図２は、本実施形態にかかる光集積デバイス４を上方から見た図であって、光変調器１、シールド電極１２、光検出器２のそれぞれのレイアウトを示している。
図２に示すように、光変調器１は、上述のリブ光導波路構造を一対用いたマッハツェンダ光変調器であり、グランド端子２６、シグナル（Ｐ）端子（第１シグナル端子）２３、シグナル（Ｎ）端子（第２シグナル端子）２４、グランド端子２７となる４つのＡｌパッドを介して、ドライバ回路１０で生成した差動電気信号が入力されるようになっている。
図２に示すように、光変調器１は、上述のリブ光導波路構造を一対用いたマッハツェンダ光変調器であり、グランド端子２６、シグナル（Ｐ）端子（第１シグナル端子）２３、シグナル（Ｎ）端子（第２シグナル端子）２４、グランド端子２７となる４つのＡｌパッドを介して、ドライバ回路１０で生成した差動電気信号が入力されるようになっている。
なお、図２中、符号３６、３７は光導波路を示している。
シールド電極１２は、光変調器１と光検出器２の間に離散的に設けられており、いかなる光素子９にも接続されていない複数のＡｌパッドである。
光検出器２は、バイアス端子２０とシグナル端子１９となる２つのＡｌパッドに接続されている。
シールド電極１２は、光変調器１と光検出器２の間に離散的に設けられており、いかなる光素子９にも接続されていない複数のＡｌパッドである。
光検出器２は、バイアス端子２０とシグナル端子１９となる２つのＡｌパッドに接続されている。
また、光検出器２のシグナル端子１９、即ち、電子回路チップ７に備えられるＴＩＡ回路１１の入力端子（ＴＩＡ入力；チップ側シグナル端子）に接続されるシグナル端子１９（ここではｎ−Ｇｅ領域３０Ａに接続される端子であるＡｌパッド）は、より光変調器１から遠方に配置されている。
また、光変調器１の差動電極となるシグナル（Ｐ）端子２３及びシグナル（Ｎ）端子２４は、離散的に設けられている複数のシールド電極１２の中心位置及び光検出器１の各端子の中心位置を通る線（図２中、符号Ｘで示す線）に対して、線対称になるように配置されている。
また、光変調器１の差動電極となるシグナル（Ｐ）端子２３及びシグナル（Ｎ）端子２４は、離散的に設けられている複数のシールド電極１２の中心位置及び光検出器１の各端子の中心位置を通る線（図２中、符号Ｘで示す線）に対して、線対称になるように配置されている。
このようなレイアウトを採用することで、光変調器１で発生する差動クロストーク信号は光検出器２のシグナル端子１９に到達するまでに、差動クロストーク信号間で同じ減衰及び位相回転を受けるため、光検出器１のシグナル端子１９において差動クロストーク信号が打ち消される効果を得ることができる。
このように構成される光送受信器において、光送受信器間のクロストーク経路は、図１中、符号Ｙで示した経路となる。
このように構成される光送受信器において、光送受信器間のクロストーク経路は、図１中、符号Ｙで示した経路となる。
図１中、符号Ｙで示すように、電子回路チップ７のドライバ回路１０で生成され、光集積デバイス４の光変調器１に入力された送信信号は、容量結合によって、高抵抗Ｓｉ基板３に入力され、入力されたクロストーク信号は高抵抗Ｓｉ基板３内を光検出器２の方向へ伝搬する。
高抵抗Ｓｉ基板３内を伝搬する際に、クロストーク信号は、容量結合されたシールド電極１２を介して電子回路チップ７のグランド配線（チップ内ＧＮＤ）５に流入するため、大きく強度が減衰される。
高抵抗Ｓｉ基板３内を伝搬する際に、クロストーク信号は、容量結合されたシールド電極１２を介して電子回路チップ７のグランド配線（チップ内ＧＮＤ）５に流入するため、大きく強度が減衰される。
光集積デバイス４の光検出器２に到達したクロストーク信号は、容量結合によって、バイアス端子２０とシグナル端子１９に流入する。
そして、光検出器２のバイアス端子２０は、バンプ１４、電子回路チップ７のチップ側バイアス端子２１を介して、電子回路チップ７内に設置されたバイパスコンデンサ（容量素子）２２を介してチップ内ＧＮＤ５に接続されて接地されており、クロストーク信号はこの経路を通じてさらに減衰される。
そして、光検出器２のバイアス端子２０は、バンプ１４、電子回路チップ７のチップ側バイアス端子２１を介して、電子回路チップ７内に設置されたバイパスコンデンサ（容量素子）２２を介してチップ内ＧＮＤ５に接続されて接地されており、クロストーク信号はこの経路を通じてさらに減衰される。
このようにして、光変調器１と基板３の間の容量１６、基板３、光検出器２と基板３の間の容量１７を介したクロストークを抑制することができ、良好な受信特性を実現することができる。
ここで、図３は、本実施形態の具体的な構成例の光送受信器についてシミュレーションしたＴＩＡ入力端子（シグナル端子）におけるクロストーク信号の計算結果を示している。
ここで、図３は、本実施形態の具体的な構成例の光送受信器についてシミュレーションしたＴＩＡ入力端子（シグナル端子）におけるクロストーク信号の計算結果を示している。
なお、図３中、実線Ａは、本実施形態の具体的な構成例の光送受信器におけるクロストーク信号の計算結果を示しており、実線Ｂは、同じレイアウトにてシールド電極とバイパスコンデンサを設けないで、支持基板として低抵抗Ｓｉ基板（抵抗率約１０Ωｃｍ）を用いた場合（従来構造）のクロストーク信号の計算結果を示している。
図３に示すように、本実施形態の具体的な構成例の構成を採用することで、従来構造と比較して、クロストーク信号（クロストーク電流量）は１ＭＨｚ〜１００ＧＨｚの非常に広い周波数領域に渡って最大１／１０００に抑圧される。
図３に示すように、本実施形態の具体的な構成例の構成を採用することで、従来構造と比較して、クロストーク信号（クロストーク電流量）は１ＭＨｚ〜１００ＧＨｚの非常に広い周波数領域に渡って最大１／１０００に抑圧される。
そして、本実施形態の具体的な構成例の構成を採用することで、光送受信器で想定される受信信号レベル（１μＡ〜１ｍＡ）よりも十分に低く抑えることができる。これにより、光送受信器の送受信器間クロストークを解消し、良好な受信特性を実現することができる。
以下、この効果の詳細について、図４〜図８を参照しながら説明する。
以下、この効果の詳細について、図４〜図８を参照しながら説明する。
まず、図４は、本実施形態の具体的な構成例のレイアウトにおいて、シールド電極１２とバイパスコンデンサ２２を設けないで、基板３として低抵抗Ｓｉ基板（抵抗率約１０Ωｃｍ）を用いた場合（従来構造）と高抵抗Ｓｉ基板（抵抗率約７５０Ωｃｍ）を用いた場合のクロストーク信号（クロストーク電流量）を比較した結果を示している。
なお、図４中、実線Ａは、高抵抗Ｓｉ基板を用いた場合のクロストーク信号の計算結果を示しており、実線Ｂは、低抵抗Ｓｉ基板を用いた場合のクロストーク信号の計算結果を示している。
なお、図４中、実線Ａは、高抵抗Ｓｉ基板を用いた場合のクロストーク信号の計算結果を示しており、実線Ｂは、低抵抗Ｓｉ基板を用いた場合のクロストーク信号の計算結果を示している。
図４に示すように、従来構造と比較して、基板を高抵抗化することで、クロストーク電流量は約１０ＭＨｚ以上の周波数領域で抑圧されるが、その度合いは約１／１０にとどまり、クロストーク信号を光送受信器で想定される受信信号レベル（１μＡ〜１ｍＡ）よりも十分に低く抑えることはできない。
支持基板３は抵抗率で決まる抵抗成分と誘電率で決まる容量成分の並列回路と考えられる。高抵抗Ｓｉ基板を利用することで抵抗成分が上昇し、それを伝搬していたクロストーク成分は抑圧されるものの、基板の容量成分を通過するクロストーク成分については影響がないため、全体の抑圧比はあまり大きくならない。
支持基板３は抵抗率で決まる抵抗成分と誘電率で決まる容量成分の並列回路と考えられる。高抵抗Ｓｉ基板を利用することで抵抗成分が上昇し、それを伝搬していたクロストーク成分は抑圧されるものの、基板の容量成分を通過するクロストーク成分については影響がないため、全体の抑圧比はあまり大きくならない。
次に、図５は、本実施形態の具体的な構成例のレイアウトにおいて、基板３として低抵抗Ｓｉ基板（抵抗率約１０Ωｃｍ）を用い、バイパスコンデンサ２２を設けないで、シールド電極１２を設けた場合とシールド電極１２を設けない場合（従来構造）のクロストーク信号（クロストーク電流量）を比較した結果を示している。
なお、図５中、実線Ａは、シールド電極１２を設けた場合のクロストーク信号の計算結果を示しており、実線Ｂは、シールド電極１２を設けない場合のクロストーク信号の計算結果を示している。
なお、図５中、実線Ａは、シールド電極１２を設けた場合のクロストーク信号の計算結果を示しており、実線Ｂは、シールド電極１２を設けない場合のクロストーク信号の計算結果を示している。
図５に示すように、従来構造と比較して、シールド電極１２を設けることで、クロストーク電流量は抑圧されるが、クロストーク信号を光送受信器で想定される受信信号レベル（１μＡ〜１ｍＡ）よりも十分に低く抑えることはできない。
次に、図６は、本実施形態の具体的な構成例のレイアウトにおいて、基板３として高抵抗Ｓｉ基板（抵抗率約１００Ωｃｍ）を用い、バイパスコンデンサ２２を設けないで、シールド電極１２を設けた場合とシールド電極１２を設けない場合のクロストーク信号（クロストーク電流量）を比較した結果を示している。
次に、図６は、本実施形態の具体的な構成例のレイアウトにおいて、基板３として高抵抗Ｓｉ基板（抵抗率約１００Ωｃｍ）を用い、バイパスコンデンサ２２を設けないで、シールド電極１２を設けた場合とシールド電極１２を設けない場合のクロストーク信号（クロストーク電流量）を比較した結果を示している。
なお、図６中、実線Ａは、シールド電極１２を設けた場合のクロストーク信号の計算結果を示しており、実線Ｂは、シールド電極１２を設けない場合のクロストーク信号の計算結果を示している。
図６中、実線Ｂで示すように、従来構造（例えば図５中、実線Ｂ参照）と比較して、基板３を高抵抗Ｓｉ基板（抵抗率約１００Ωｃｍ）に変更しただけでは、クロストーク電流量は抑圧されるものの、クロストーク信号を光送受信器で想定される受信信号レベル（１μＡ〜１ｍＡ）よりも十分に低く抑えることはできない。
図６中、実線Ｂで示すように、従来構造（例えば図５中、実線Ｂ参照）と比較して、基板３を高抵抗Ｓｉ基板（抵抗率約１００Ωｃｍ）に変更しただけでは、クロストーク電流量は抑圧されるものの、クロストーク信号を光送受信器で想定される受信信号レベル（１μＡ〜１ｍＡ）よりも十分に低く抑えることはできない。
これに対し、図６中、実線Ａで示すように、従来構造の基板３を高抵抗Ｓｉ基板（抵抗率約１００Ωｃｍ）に変更し、かつ、シールド電極１２を設けることで、クロストーク電流量は十分に抑圧することができ、約１０ＧＨｚよりも低い周波数領域においてクロストーク信号を光送受信器で想定される受信信号レベル（１μＡ〜１ｍＡ）よりも十分に低く抑えることができる。
次に、図７は、本実施形態の具体的な構成例のレイアウトにおいて、基板３として高抵抗Ｓｉ基板（抵抗率約７５０Ωｃｍ）を用い、バイパスコンデンサ２２を設けないで、シールド電極１２を設けた場合とシールド電極１２を設けない場合のクロストーク信号（クロストーク電流量）を比較した結果を示している。
なお、図７中、実線Ａは、シールド電極１２を設けた場合のクロストーク信号の計算結果を示しており、実線Ｂは、シールド電極１２を設けない場合のクロストーク信号の計算結果を示している。
なお、図７中、実線Ａは、シールド電極１２を設けた場合のクロストーク信号の計算結果を示しており、実線Ｂは、シールド電極１２を設けない場合のクロストーク信号の計算結果を示している。
図７中、実線Ｂで示すように、従来構造の基板３を高抵抗Ｓｉ基板（抵抗率約７５０Ωｃｍ）に変更したものと比較して、図７中、実線Ａで示すように、従来構造の基板３を高抵抗Ｓｉ基板（抵抗率約７５０Ωｃｍ）に変更し、かつ、シールド電極１２を設けることで、クロストーク電流量は十分に抑圧することができ、約１０ＧＨｚよりも低い周波数領域においてクロストーク信号を光送受信器で想定される受信信号レベル（１μＡ〜１ｍＡ）よりも十分に低く抑えることができる。
次に、図８は、本実施形態の具体的な構成例のレイアウトにおいて、シールド電極１２を設け、バイパスコンデンサ２２を設けないで、基板３を低抵抗Ｓｉ基板（抵抗率約１０Ωｃｍ）にした場合、基板３を高抵抗Ｓｉ基板（抵抗率約１００Ωｃｍ）にした場合、及び、基板３を高抵抗Ｓｉ基板（抵抗率約７５０Ωｃｍ）にした場合のクロストーク信号（クロストーク電流量）を比較した結果を示している。
なお、図８中、実線Ａは、基板３を高抵抗Ｓｉ基板（抵抗率約７５０Ωｃｍ）にした場合のクロストーク信号の計算結果を示しており、実線Ｂは、基板３を高抵抗Ｓｉ基板（抵抗率約１００Ωｃｍ）にした場合のクロストーク信号の計算結果を示しており、実線Ｃは、基板３を低抵抗Ｓｉ基板（抵抗率約１０Ωｃｍ）にした場合のクロストーク信号の計算結果を示している。
図８に示すように、シールド電極１２を設けて、基板３を高抵抗化することで、クロストーク電流量は十分に抑圧することができ、約１０ＧＨｚよりも低い周波数領域においてクロストーク信号を光送受信器で想定される受信信号レベル（１μＡ〜１ｍＡ）よりも十分に低く抑えることができる。
また、図４と比較すると、シールド電極１２を追加することによって広い周波数領域でクロストーク信号が抑圧されることがわかる。
また、図４と比較すると、シールド電極１２を追加することによって広い周波数領域でクロストーク信号が抑圧されることがわかる。
また、基板３を低抵抗Ｓｉ基板（抵抗率約１０Ωｃｍ）にした場合と、基板３を高抵抗Ｓｉ基板（抵抗率約７５０Ωｃｍ）にした場合の抑圧比は約１／１００に達し、図４で示した効果よりも約１０倍大きくなることがわかる。
そして、シールド電極１２の挿入によるクロストーク信号の抑圧効果が最も顕著に現れる周波数は、基板３を高抵抗Ｓｉ基板（抵抗率約７５０Ωｃｍ）にした場合、基板３を低抵抗Ｓｉ基板（抵抗率約１０Ωｃｍ）にした場合（２ＧＨｚ付近）よりもさらに低周波数領域（２００ＭＨｚ付近）にシフトし、より広い周波数領域にわたってクロストーク信号の抑圧が実現されることがわかる。
そして、シールド電極１２の挿入によるクロストーク信号の抑圧効果が最も顕著に現れる周波数は、基板３を高抵抗Ｓｉ基板（抵抗率約７５０Ωｃｍ）にした場合、基板３を低抵抗Ｓｉ基板（抵抗率約１０Ωｃｍ）にした場合（２ＧＨｚ付近）よりもさらに低周波数領域（２００ＭＨｚ付近）にシフトし、より広い周波数領域にわたってクロストーク信号の抑圧が実現されることがわかる。
これは、シールド電極１２による個別効果と基板３を高抵抗基板にすることによる個別効果を足し合わせたものではなく、シールド電極１２を設けることと基板３を高抵抗基板にすることを組み合わせたことで新たな効果が発現していることを示すものである。
このように、シールド電極１２が存在する場合に基板３を高抵抗化すると、より顕著な効果が得られるのは、基板３からシールド電極１２に通じる結合容量と基板３の抵抗成分で決まるＲＣ周波数が基板３の高抵抗化によって低下し、より低域のクロストーク成分までシールド電極１２を通じて電子回路チップ７のグランド配線（チップ内ＧＮＤ）５にバイパスできるようになるためである。
このように、シールド電極１２が存在する場合に基板３を高抵抗化すると、より顕著な効果が得られるのは、基板３からシールド電極１２に通じる結合容量と基板３の抵抗成分で決まるＲＣ周波数が基板３の高抵抗化によって低下し、より低域のクロストーク成分までシールド電極１２を通じて電子回路チップ７のグランド配線（チップ内ＧＮＤ）５にバイパスできるようになるためである。
なお、上述の本実施形態の具体的な構成例では、抵抗率約７５０Ωｃｍの高抵抗基板を用いる場合を例に挙げて示しているが、図８のクロストーク信号の計算結果に示すように、一般的な光送受信器の下限受信信号レベルである１μＡに対して、クロストーク信号（クロストーク成分）を小さくするには、基板３の抵抗率を１００Ωｃｍ以上とすれば良い。
また、図４〜図８では、光検出器２のバイアス端子（バイアス電極）２０に接続されるバイパスコンデンサ２２がない場合を例に挙げて説明しているが、バイパスコンデンサ２２を設けることで、図３に示すように、約１ＧＨｚ以上の高い周波数領域のクロストーク成分をさらに抑圧することが可能であり、約１０ＭＨｚ〜約１００ＧＨｚの非常に広い周波数領域にわたってクロストーク成分を光送受信器で想定される受信信号レベルよりも小さくすることができる。
ところで、上述のように構成しているのは、以下の理由による。
例えば図１２に示すように、シリコン基板又はＳＯＩ（Silicon on Insulator）基板上に形成する光集積回路素子には、送信する電気データ信号で変調された光信号を生成する光変調器と受信光信号を電気データ信号に復号する光検出器が複数集積される。
このような光集積回路素子は、一般の電子回路素子を製造するプロセス技術及び装置を利用して、高精度かつ安価に製造可能である。
例えば図１２に示すように、シリコン基板又はＳＯＩ（Silicon on Insulator）基板上に形成する光集積回路素子には、送信する電気データ信号で変調された光信号を生成する光変調器と受信光信号を電気データ信号に復号する光検出器が複数集積される。
このような光集積回路素子は、一般の電子回路素子を製造するプロセス技術及び装置を利用して、高精度かつ安価に製造可能である。
また、光集積回路素子内に形成された光変調器や光検出器を駆動するためには、ドライバ回路やトランスインピーダンス増幅器（ＴＩＡ）回路といった電子回路が必要であり、これらの回路は、例えば別体のシリコン基板上に形成された電子回路素子として用意される。
このような光集積回路素子と電子回路素子は、例えば図１２に示すように、フリップチップ実装を利用して近接実装され、光送受信器としての機能を実現する。
このような光集積回路素子と電子回路素子は、例えば図１２に示すように、フリップチップ実装を利用して近接実装され、光送受信器としての機能を実現する。
このような光送受信器では、ドライバ回路及び光変調器で扱われる送信データとＴＩＡ回路と光検出器で扱われる受信データの漏話（クロストーク）を防止し、光受信器において良好な受信特性を実現することが肝要である。
しかし、図１２に示すような光送受信器においては、光変調器と光検出器が同一のシリコン基板上に形成されているため、光集積回路素子の基板を介したクロストークが生じて、受信特性を劣化させることがわかった。
しかし、図１２に示すような光送受信器においては、光変調器と光検出器が同一のシリコン基板上に形成されているため、光集積回路素子の基板を介したクロストークが生じて、受信特性を劣化させることがわかった。
具体的には、図１２中、点線Ｘで示すように、ドライバ回路で生成された大振幅の送信電気データ信号によって光変調器を駆動する際に、光変調器とシリコン基板の間の容量を介して基板にクロストーク信号が入力される。
このクロストーク信号は、基板を伝搬した後、光検出器とシリコン基板の間の容量を介して光検出器からＴＩＡ回路に入力される受信電気データ信号に混入する。
このクロストーク信号は、基板を伝搬した後、光検出器とシリコン基板の間の容量を介して光検出器からＴＩＡ回路に入力される受信電気データ信号に混入する。
ここで、一般に光検出器で発生する受信データ信号は小さな振幅であるため、基板を介して混入してきたクロストーク信号成分は、ＴＩＡ回路における受信特性を顕著に劣化させることがわかった。
そこで、光変調器と基板の間の容量、基板、光検出器と基板の間の容量を介したクロストークを抑え、受信特性の劣化を抑制するために、上述のような構成を採用している。
そこで、光変調器と基板の間の容量、基板、光検出器と基板の間の容量を介したクロストークを抑え、受信特性の劣化を抑制するために、上述のような構成を採用している。
したがって、本実施形態にかかる光送受信器は、光変調器１と基板３の間の容量１６、基板３、光検出器２と基板３の間の容量１７を介したクロストークを抑え、受信特性の劣化を抑制することができるという効果を有する。
なお、上述の実施形態では、シールド電極１２は、光集積デバイス４の表面に設けられているが、これに限られるものではない。
なお、上述の実施形態では、シールド電極１２は、光集積デバイス４の表面に設けられているが、これに限られるものではない。
例えば図９、図１０に示すように、シールド電極１２は、光集積デバイス４の表面よりも基板３に近くなるように光集積デバイス４の内部に設けられていても良い。
そして、光集積デバイス４は、シールド電極１２に接続され、光集積デバイス４の表面まで延びるシールド配線３５を備えるものとしても良い。
なお、その他の構成は、上述の実施形態のものと同様とすれば良い。なお、図９、図１０では、説明を分かり易くするために、説明に必要な符号を付し、それ以外の符号は省略しているが、省略した符号については、上述の実施形態の構成を示す図１、図２に示した符号と同様である。
そして、光集積デバイス４は、シールド電極１２に接続され、光集積デバイス４の表面まで延びるシールド配線３５を備えるものとしても良い。
なお、その他の構成は、上述の実施形態のものと同様とすれば良い。なお、図９、図１０では、説明を分かり易くするために、説明に必要な符号を付し、それ以外の符号は省略しているが、省略した符号については、上述の実施形態の構成を示す図１、図２に示した符号と同様である。
例えば、光集積デバイス４が多層の配線層（例えばＡｌ配線層；金属層）を備える場合、シールド電極１２を、最下層のＡｌ配線層に含まれ、最下層のＡｌ配線層に含まれる他のＡｌ配線に接続されていない平面状に設けられたＡｌ層１２Ｘによって構成すれば良い。
そして、この平面状に設けられたＡｌ層１２Ｘからなるシールド電極１２が、上述の実施形態の離散的なシールド電極１２を構成するＡｌパッドと同様に、光集積デバイス４の表面に離散的に設けられているＡｌパッド（金属パッド）３５ＸにＷプラグ（金属プラグ）３５Ｙによって接続されるようにすれば良い。この場合、Ａｌパッド３５Ｘ及びＷプラグ３５Ｙによってシールド配線３５が構成されることになる。
そして、この平面状に設けられたＡｌ層１２Ｘからなるシールド電極１２が、上述の実施形態の離散的なシールド電極１２を構成するＡｌパッドと同様に、光集積デバイス４の表面に離散的に設けられているＡｌパッド（金属パッド）３５ＸにＷプラグ（金属プラグ）３５Ｙによって接続されるようにすれば良い。この場合、Ａｌパッド３５Ｘ及びＷプラグ３５Ｙによってシールド配線３５が構成されることになる。
この場合、例えば図１０に示すように、シールド電極１２は、表面に設けられた複数のＡｌパッド３５Ｘにオーバーラップするように広い領域に設けられた平面状のＡｌ層１２Ｘとすれば良い。
これにより、シールド電極１２と基板（支持基板）３の間の容量１３を増大し、より低周波数領域にわたって大きなクロストーク抑制効果を得ることが可能となる。
これにより、シールド電極１２と基板（支持基板）３の間の容量１３を増大し、より低周波数領域にわたって大きなクロストーク抑制効果を得ることが可能となる。
ここで、図１１は、この変形例の構造についてシミュレーションしたＴＩＡ入力端子（シグナル端子）におけるクロストーク信号（クロストーク電流量）の計算結果を示している。
なお、図１１中、実線Ａは、本変形例の構造におけるクロストーク信号の計算結果を示しており、実線Ｂは、上述の実施形態（具体的な構成例）の構造におけるクロストーク信号の計算結果を示している。
なお、図１１中、実線Ａは、本変形例の構造におけるクロストーク信号の計算結果を示しており、実線Ｂは、上述の実施形態（具体的な構成例）の構造におけるクロストーク信号の計算結果を示している。
図１１に示すように、上述の実施形態の構造の場合と比較して、シールド電極１２と支持基板３を接続する容量（接続容量）１３が大きいため、基板抵抗とのＣＲ周波数が低くなり、約１ＧＨｚ以下の低周波数領域におけるクロストーク抑圧効果をより強めることができる。
なお、この変形例では、シールド電極１２を、平面状に設けられているものとしているが、上述の実施形態の場合と同様に、離散的に設けられているものとしても良い。また、シールド電極１２は、他の形状であっても良い。
なお、この変形例では、シールド電極１２を、平面状に設けられているものとしているが、上述の実施形態の場合と同様に、離散的に設けられているものとしても良い。また、シールド電極１２は、他の形状であっても良い。
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の実施形態及び変形例では、光集積デバイス４と電子回路チップ７をフリップチップ実装によるバンプ接合しているが、これに限られるものではなく、例えば、これらをワイヤーボンディングで接続するようにしても良い。
例えば、上述の実施形態及び変形例では、光集積デバイス４と電子回路チップ７をフリップチップ実装によるバンプ接合しているが、これに限られるものではなく、例えば、これらをワイヤーボンディングで接続するようにしても良い。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
光デバイスとして少なくとも光変調器及び光検出器が同一の基板の上方に集積され、前記光変調器と前記基板の間及び前記光検出器と前記基板の間に絶縁層が設けられた光集積デバイスと、
前記光集積デバイスに接続され、グランド配線を含む電子回路を備える電子回路チップとを備え、
前記光集積デバイスは、前記光変調器と前記光検出器の間にシールド電極を備え、
前記シールド電極は、前記基板との間に前記絶縁層を挟んで設けられることによって容量を構成し、かつ、前記電子回路チップの前記グランド配線に接続されていることを特徴とする光送受信器。
（付記１）
光デバイスとして少なくとも光変調器及び光検出器が同一の基板の上方に集積され、前記光変調器と前記基板の間及び前記光検出器と前記基板の間に絶縁層が設けられた光集積デバイスと、
前記光集積デバイスに接続され、グランド配線を含む電子回路を備える電子回路チップとを備え、
前記光集積デバイスは、前記光変調器と前記光検出器の間にシールド電極を備え、
前記シールド電極は、前記基板との間に前記絶縁層を挟んで設けられることによって容量を構成し、かつ、前記電子回路チップの前記グランド配線に接続されていることを特徴とする光送受信器。
（付記２）
前記基板は、１００Ωｃｍ以上の抵抗率を有する基板であることを特徴とする、付記１に記載の光送受信器。
（付記３）
前記基板は、シリコン基板であり、
前記絶縁層は、ＳｉＯ２層であることを特徴とする、付記１又は２に記載の光送受信器。
前記基板は、１００Ωｃｍ以上の抵抗率を有する基板であることを特徴とする、付記１に記載の光送受信器。
（付記３）
前記基板は、シリコン基板であり、
前記絶縁層は、ＳｉＯ２層であることを特徴とする、付記１又は２に記載の光送受信器。
（付記４）
前記光検出器は、シグナル端子と、バイアス端子とを備え、前記シグナル端子が前記光変調器から遠い側に位置するように設けられており、
前記電子回路チップは、前記光検出器の前記バイアス端子に接続されるチップ側バイアス端子と、前記チップ側バイアス端子と前記グランド配線との間に設けられた容量素子とを備えることを特徴とする、付記１〜３のいずれか１項に記載の光送受信器。
前記光検出器は、シグナル端子と、バイアス端子とを備え、前記シグナル端子が前記光変調器から遠い側に位置するように設けられており、
前記電子回路チップは、前記光検出器の前記バイアス端子に接続されるチップ側バイアス端子と、前記チップ側バイアス端子と前記グランド配線との間に設けられた容量素子とを備えることを特徴とする、付記１〜３のいずれか１項に記載の光送受信器。
（付記５）
前記電子回路チップは、前記光集積デバイスにフリップチップ実装されており、
前記シールド電極は、バンプを介して、前記電子回路チップの前記グランド配線に接続されていることを特徴とする、付記１〜４のいずれか１項に記載の光送受信器。
（付記６）
前記シールド電極は、前記光集積デバイスに備えられる前記光デバイスに接続されていない電極であることを特徴とする、付記１〜５のいずれか１項に記載の光送受信器。
前記電子回路チップは、前記光集積デバイスにフリップチップ実装されており、
前記シールド電極は、バンプを介して、前記電子回路チップの前記グランド配線に接続されていることを特徴とする、付記１〜４のいずれか１項に記載の光送受信器。
（付記６）
前記シールド電極は、前記光集積デバイスに備えられる前記光デバイスに接続されていない電極であることを特徴とする、付記１〜５のいずれか１項に記載の光送受信器。
（付記７）
前記シールド電極は、前記光集積デバイスの表面に設けられていることを特徴とする、付記１〜６のいずれか１項に記載の光送受信器。
（付記８）
前記シールド電極は、前記光集積デバイスの表面よりも前記基板に近くなるように前記光集積デバイスの内部に設けられており、
前記光集積デバイスは、前記シールド電極に接続され、前記光集積デバイスの表面まで延びるシールド配線を備えることを特徴とする、付記１〜６のいずれか１項に記載の光送受信器。
前記シールド電極は、前記光集積デバイスの表面に設けられていることを特徴とする、付記１〜６のいずれか１項に記載の光送受信器。
（付記８）
前記シールド電極は、前記光集積デバイスの表面よりも前記基板に近くなるように前記光集積デバイスの内部に設けられており、
前記光集積デバイスは、前記シールド電極に接続され、前記光集積デバイスの表面まで延びるシールド配線を備えることを特徴とする、付記１〜６のいずれか１項に記載の光送受信器。
（付記９）
前記シールド電極は、平面状に設けられていることを特徴とする、付記１〜８のいずれか１項に記載の光送受信器。
（付記１０）
前記シールド電極は、離散的に設けられていることを特徴とする、付記１〜８のいずれか１項に記載の光送受信器。
前記シールド電極は、平面状に設けられていることを特徴とする、付記１〜８のいずれか１項に記載の光送受信器。
（付記１０）
前記シールド電極は、離散的に設けられていることを特徴とする、付記１〜８のいずれか１項に記載の光送受信器。
（付記１１）
前記光変調器は、差動信号によって駆動される光変調器であって、差動信号が入力される第１シグナル端子及び第２シグナル端子を備え、
前記光検出器は、シグナル端子と、バイアス端子とを備え、
前記光変調器の前記第１シグナル端子と前記第２シグナル端子は、前記光検出器の前記シグナル端子の中心を通る線に対して対称になるように設けられており、
前記シールド電極は、前記光検出器の前記シグナル端子の中心を通る線に対して対称になるように設けられていることを特徴とする、付記１〜３、５〜１０のいずれか１項に記載の光送受信器。
前記光変調器は、差動信号によって駆動される光変調器であって、差動信号が入力される第１シグナル端子及び第２シグナル端子を備え、
前記光検出器は、シグナル端子と、バイアス端子とを備え、
前記光変調器の前記第１シグナル端子と前記第２シグナル端子は、前記光検出器の前記シグナル端子の中心を通る線に対して対称になるように設けられており、
前記シールド電極は、前記光検出器の前記シグナル端子の中心を通る線に対して対称になるように設けられていることを特徴とする、付記１〜３、５〜１０のいずれか１項に記載の光送受信器。
（付記１２）
前記光検出器は、前記シグナル端子が前記光変調器から遠い側に位置するように設けられており、
前記電子回路チップは、前記光検出器の前記バイアス端子に接続されるチップ側バイアス端子と、前記チップ側バイアス端子と前記グランド配線との間に設けられた容量素子とを備えることを特徴とする、付記１１に記載の光送受信器。
前記光検出器は、前記シグナル端子が前記光変調器から遠い側に位置するように設けられており、
前記電子回路チップは、前記光検出器の前記バイアス端子に接続されるチップ側バイアス端子と、前記チップ側バイアス端子と前記グランド配線との間に設けられた容量素子とを備えることを特徴とする、付記１１に記載の光送受信器。
１ 光変調器
２ 光検出器
３ 基板
４ 光集積デバイス（光集積回路素子）
５ グランド配線（チップ内ＧＮＤ）
６ 電子回路
７ 電子回路チップ（電子回路素子）
８ 絶縁層（ＳｉＯ２層）
９ 光デバイス
１０ ドライバ回路
１１ ＴＩＡ回路（増幅回路；受信回路）
１２ シールド電極（Ａｌパッド）
１２Ｘ 平面状に設けられたＡｌ層
１３ 容量
１４ バンプ（金属バンプ；ＳｎＡｇバンプ）
１５ グランド端子（Ａｌパッド）
１６ 容量
１７ 容量
１８ ＳＯＩ基板
１９ シグナル端子（Ａｌパッド）
２０ バイアス端子（Ａｌパッド）
２１ チップ側バイアス端子（Ａｌパッド）
２２ 容量素子（バイパスコンデンサ）
２３ 第１シグナル端子（シグナル（Ｐ）端子；Ａｌパッド）
２４ 第２シグナル端子（シグナル（Ｎ）端子；Ａｌパッド）
２５ リブ光導波路
２５Ａ ｐ−Ｓｉ領域
２５Ｂ ｎ−Ｓｉ領域
２６、２７ グランド端子（Ａｌパッド）
２８ Ｗプラグ
２９ ｐ−Ｓｉ層
３０ Ｇｅ光吸収層
３０Ａ ｎ−Ｇｅ領域
３１ Ｗプラグ
３２ チップ側シグナル端子（ＴＩＡ入力端子；Ａｌパッド）
３３、３４ Ａｌパッド
３５ シールド配線
３５Ｘ Ａｌパッド
３５Ｙ Ｗプラグ
３６、３７ 光導波路
２ 光検出器
３ 基板
４ 光集積デバイス（光集積回路素子）
５ グランド配線（チップ内ＧＮＤ）
６ 電子回路
７ 電子回路チップ（電子回路素子）
８ 絶縁層（ＳｉＯ２層）
９ 光デバイス
１０ ドライバ回路
１１ ＴＩＡ回路（増幅回路；受信回路）
１２ シールド電極（Ａｌパッド）
１２Ｘ 平面状に設けられたＡｌ層
１３ 容量
１４ バンプ（金属バンプ；ＳｎＡｇバンプ）
１５ グランド端子（Ａｌパッド）
１６ 容量
１７ 容量
１８ ＳＯＩ基板
１９ シグナル端子（Ａｌパッド）
２０ バイアス端子（Ａｌパッド）
２１ チップ側バイアス端子（Ａｌパッド）
２２ 容量素子（バイパスコンデンサ）
２３ 第１シグナル端子（シグナル（Ｐ）端子；Ａｌパッド）
２４ 第２シグナル端子（シグナル（Ｎ）端子；Ａｌパッド）
２５ リブ光導波路
２５Ａ ｐ−Ｓｉ領域
２５Ｂ ｎ−Ｓｉ領域
２６、２７ グランド端子（Ａｌパッド）
２８ Ｗプラグ
２９ ｐ−Ｓｉ層
３０ Ｇｅ光吸収層
３０Ａ ｎ−Ｇｅ領域
３１ Ｗプラグ
３２ チップ側シグナル端子（ＴＩＡ入力端子；Ａｌパッド）
３３、３４ Ａｌパッド
３５ シールド配線
３５Ｘ Ａｌパッド
３５Ｙ Ｗプラグ
３６、３７ 光導波路
Claims (8)
- 光デバイスとして少なくとも光変調器及び光検出器が同一の基板の上方に集積され、前記光変調器と前記基板の間及び前記光検出器と前記基板の間に絶縁層が設けられた光集積デバイスと、
前記光集積デバイスに接続され、グランド配線を含む電子回路を備える電子回路チップとを備え、
前記光集積デバイスは、前記光変調器と前記光検出器の間にシールド電極を備え、
前記シールド電極は、前記基板との間に前記絶縁層を挟んで設けられることによって容量を構成し、かつ、前記電子回路チップの前記グランド配線に接続されていることを特徴とする光送受信器。 - 前記基板は、１００Ωｃｍ以上の抵抗率を有する基板であることを特徴とする、請求項１に記載の光送受信器。
- 前記光検出器は、シグナル端子と、バイアス端子とを備え、前記シグナル端子が前記光変調器から遠い側に位置するように設けられており、
前記電子回路チップは、前記光検出器の前記バイアス端子に接続されるチップ側バイアス端子と、前記チップ側バイアス端子と前記グランド配線との間に設けられた容量素子とを備えることを特徴とする、請求項１又は２に記載の光送受信器。 - 前記電子回路チップは、前記光集積デバイスにフリップチップ実装されており、
前記シールド電極は、バンプを介して、前記電子回路チップの前記グランド配線に接続されていることを特徴とする、請求項１〜３のいずれか１項に記載の光送受信器。 - 前記シールド電極は、前記光集積デバイスの表面に設けられていることを特徴とする、請求項１〜４のいずれか１項に記載の光送受信器。
- 前記シールド電極は、前記光集積デバイスの表面よりも前記基板に近くなるように前記光集積デバイスの内部に設けられており、
前記光集積デバイスは、前記シールド電極に接続され、前記光集積デバイスの表面まで延びるシールド配線を備えることを特徴とする、請求項１〜４のいずれか１項に記載の光送受信器。 - 前記光変調器は、差動信号によって駆動される光変調器であって、差動信号が入力される第１シグナル端子及び第２シグナル端子を備え、
前記光検出器は、シグナル端子と、バイアス端子とを備え、
前記光変調器の前記第１シグナル端子と前記第２シグナル端子は、前記光検出器の前記シグナル端子の中心を通る線に対して対称になるように設けられており、
前記シールド電極は、前記光検出器の前記シグナル端子の中心を通る線に対して対称になるように設けられていることを特徴とする、請求項１、２、４〜６のいずれか１項に記載の光送受信器。 - 前記光検出器は、前記シグナル端子が前記光変調器から遠い側に位置するように設けられており、
前記電子回路チップは、前記光検出器の前記バイアス端子に接続されるチップ側バイアス端子と、前記チップ側バイアス端子と前記グランド配線との間に設けられた容量素子とを備えることを特徴とする、請求項７に記載の光送受信器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018212647A JP7096758B2 (ja) | 2018-11-13 | 2018-11-13 | 光送受信器 |
| US16/669,845 US10830950B2 (en) | 2018-11-13 | 2019-10-31 | Optical transmitter-receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018212647A JP7096758B2 (ja) | 2018-11-13 | 2018-11-13 | 光送受信器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020079850A true JP2020079850A (ja) | 2020-05-28 |
| JP7096758B2 JP7096758B2 (ja) | 2022-07-06 |
Family
ID=70550120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018212647A Active JP7096758B2 (ja) | 2018-11-13 | 2018-11-13 | 光送受信器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10830950B2 (ja) |
| JP (1) | JP7096758B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220271019A1 (en) * | 2021-02-25 | 2022-08-25 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method of manufacturing the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11271546A (ja) * | 1998-03-20 | 1999-10-08 | Fujitsu Ltd | 光送受信デバイス |
| JP2001210841A (ja) * | 2000-01-24 | 2001-08-03 | Sumitomo Electric Ind Ltd | 光通信装置 |
| WO2009107742A1 (ja) * | 2008-02-28 | 2009-09-03 | 日本電気株式会社 | 半導体装置 |
| WO2010004850A1 (ja) * | 2008-07-07 | 2010-01-14 | 日本電気株式会社 | 光配線構造 |
| US20130039615A1 (en) * | 2011-08-09 | 2013-02-14 | S.O.I.Tec Silicon On Insulator Technologies | Three dimensionally integrated semiconductor systems including photoactive devices and semiconductor-on-insulator substrates, and methods of forming such three dimensionally integrated semiconductor systems |
| JP2017537348A (ja) * | 2014-02-24 | 2017-12-14 | ロックリー フォトニクス リミテッドＲｏｃｋｌｅｙ Ｐｈｏｔｏｎｉｃｓ Ｌｉｍｉｔｅｄ | 電子／フォトニックチップの集積化及びボンディング |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW567559B (en) * | 1999-06-23 | 2003-12-21 | Hitachi Ltd | Semiconductor device |
| JP5477148B2 (ja) | 2010-04-28 | 2014-04-23 | 日本電気株式会社 | 半導体光配線装置 |
| JP5273409B2 (ja) | 2011-05-27 | 2013-08-28 | 住友電気工業株式会社 | 光受信器および受光電流モニタ方法 |
| JP5917978B2 (ja) | 2012-03-29 | 2016-05-18 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| JP6104669B2 (ja) | 2013-03-28 | 2017-03-29 | 日本オクラロ株式会社 | 光受信モジュール |
| JP6234441B2 (ja) * | 2013-04-11 | 2017-11-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2017181744A (ja) * | 2016-03-30 | 2017-10-05 | 富士通株式会社 | 光変調素子 |
-
2018
- 2018-11-13 JP JP2018212647A patent/JP7096758B2/ja active Active
-
2019
- 2019-10-31 US US16/669,845 patent/US10830950B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11271546A (ja) * | 1998-03-20 | 1999-10-08 | Fujitsu Ltd | 光送受信デバイス |
| JP2001210841A (ja) * | 2000-01-24 | 2001-08-03 | Sumitomo Electric Ind Ltd | 光通信装置 |
| WO2009107742A1 (ja) * | 2008-02-28 | 2009-09-03 | 日本電気株式会社 | 半導体装置 |
| WO2010004850A1 (ja) * | 2008-07-07 | 2010-01-14 | 日本電気株式会社 | 光配線構造 |
| US20130039615A1 (en) * | 2011-08-09 | 2013-02-14 | S.O.I.Tec Silicon On Insulator Technologies | Three dimensionally integrated semiconductor systems including photoactive devices and semiconductor-on-insulator substrates, and methods of forming such three dimensionally integrated semiconductor systems |
| JP2017537348A (ja) * | 2014-02-24 | 2017-12-14 | ロックリー フォトニクス リミテッドＲｏｃｋｌｅｙ Ｐｈｏｔｏｎｉｃｓ Ｌｉｍｉｔｅｄ | 電子／フォトニックチップの集積化及びボンディング |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200150340A1 (en) | 2020-05-14 |
| JP7096758B2 (ja) | 2022-07-06 |
| US10830950B2 (en) | 2020-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6098697B2 (ja) | 半導体装置 | |
| US9500823B2 (en) | Opto-electric integrated circuit and optical interposer | |
| US20050135727A1 (en) | EMI-EMC shield for silicon-based optical transceiver | |
| US20220238461A1 (en) | Signal isolator having at least one isolation island | |
| WO2019225440A1 (ja) | 光通信機 | |
| Schow et al. | Low-power 16 x 10 Gb/s bi-directional single chip CMOS optical transceivers operating at≪ 5 mW/gb/s/link | |
| JP7096758B2 (ja) | 光送受信器 | |
| US11177219B1 (en) | Photonic integrated circuit with integrated optical transceiver front-end circuitry for photonic devices and methods of fabricating the same | |
| JP7372574B2 (ja) | 光半導体チップ | |
| US20200225430A1 (en) | Optical engine | |
| US20170366277A1 (en) | Optical receiver module and optical module | |
| US10416382B2 (en) | Semiconductor device | |
| US20230124600A1 (en) | Balun phase and amplitude imbalance correction | |
| US7479698B2 (en) | Bonding pad structure disposed in semiconductor device and related method | |
| US20180269986A1 (en) | Optical receiver module and optical module | |
| US10895683B1 (en) | Semiconductor device | |
| JP7156549B2 (ja) | 光通信部品 | |
| JP6452515B2 (ja) | 光モジュール | |
| US20200249540A1 (en) | Ground cage for an integrated optical device | |
| JP2017162904A (ja) | 半導体装置 | |
| JP6740206B2 (ja) | 光受信器 | |
| JP2009026826A (ja) | 光送受信モジュール | |
| US20240053196A1 (en) | Optical receiver | |
| WO2023022110A1 (ja) | 光受信機 | |
| WO2023022108A1 (ja) | 光受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181120 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190610 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220624 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7096758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |