JP7096758B2 - 光送受信器 - Google Patents
光送受信器 Download PDFInfo
- Publication number
- JP7096758B2 JP7096758B2 JP2018212647A JP2018212647A JP7096758B2 JP 7096758 B2 JP7096758 B2 JP 7096758B2 JP 2018212647 A JP2018212647 A JP 2018212647A JP 2018212647 A JP2018212647 A JP 2018212647A JP 7096758 B2 JP7096758 B2 JP 7096758B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- optical
- photodetector
- shield electrode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003287 optical effect Effects 0.000 title claims description 172
- 239000000758 substrate Substances 0.000 claims description 181
- 238000004364 calculation method Methods 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 24
- 230000010354 integration Effects 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 230000001902 propagating effect Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000004088 simulation Methods 0.000 description 7
- 230000001629 suppression Effects 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910007637 SnAg Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12004—Combinations of two or more optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/40—Transceivers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/12097—Ridge, rib or the like
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12133—Functions
- G02B2006/12142—Modulator
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Optical Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Description
このような光集積デバイスに備えられる光変調器や光検出器を駆動するためには、例えばドライバ回路や増幅回路などの電子回路が必要である。
このため、このような電子回路を備える電子回路チップを、光集積デバイスにフリップチップ実装して、光送受信器を実現する。
このため、光変調器と基板の間及び光検出器と基板の間に容量が生じ、光変調器と基板の間の容量、基板、光検出器と基板の間の容量を介してクロストークが生じて、受信特性を劣化させることがわかった(例えば図12参照)。
本実施形態にかかる光送受信器は、例えばデータセンタ内外での通信容量増大に対応するため、単一の基板上に光変調器と光検出器を集積した光集積デバイスを利用した、高性能かつ小型な光送受信器を実現するものである。
ここで、光集積デバイス4では、光変調器1と基板3の間及び光検出器2と基板3の間に絶縁層8が設けられている。
なお、光送受信器を集積光送受信器ともいう。また、光集積デバイス4を、光集積回路素子、集積光回路素子又は光集積回路チップともいう。また、電子回路チップ7を、電子回路素子ともいう。
また、シールド電極12は、基板3との間に絶縁層8を挟んで設けられることによって容量13を構成し、かつ、電子回路チップ7のグランド配線5に接続されている。
ここでは、シールド電極12は、図1、図2に示すように、光集積デバイス4の表面に設けられている。
なお、シールド電極12は、平面状に設けられていても良い。また、シールド電極12は、他の形状であっても良い。
また、シールド電極12は、光集積デバイス4に備えられる光デバイス(光素子)9に接続されていない電極である。例えば、シールド電極12は、光集積デバイス4に備えられる光デバイス9に接続される配線(例えばグランド配線)に接続されていない電極である。
本実施形態では、図1に示すように、電子回路チップ7は、光集積デバイス4にフリップチップ実装されており、バンプ(金属バンプ)14を介して接合(バンプ接合)されている。
なお、電子回路チップ7内のグランド配線5を、チップ内グランド配線ともいう。
上述のように、光変調器1と光検出器2の間の領域に、基板3との間に絶縁層8を挟んで、シールド電極12を設けることによって、光変調器1と光検出器2の間に意図的に容量13を設けることで、この容量13を介して、基板3を伝搬するクロストーク信号が光検出器2に到達する前に基板3から取り出されるようにしている。
なお、図1中、符号Xは、等価回路を示しており、符号Yは、クロストーク信号の伝搬経路を示している。
つまり、電子回路チップ7は、配線層数が多く、低抵抗なグランド配線5を形成することができる。
このようにして、光変調器1と基板3の間の容量16、基板3、光検出器2と基板3の間の容量17を介したクロストークを抑えることができ、受信特性の劣化を抑制することができる。
しかしながら、光集積デバイス4に低抵抗なグランド配線を形成するのは難しい。
このため、光集積デバイス4に設けられたグランド配線にシールド電極12を接続したとしても、シールド電極12をグランド電位又はその近傍の電位にするのが難しい。
また、一般に光集積デバイス(光集積回路)に用いられるSOI基板18においてSOI層(光導波路層)と支持基板の間に平面状の低抵抗なグランド配線を形成するのは作製プロセス上困難である。
なお、基板3を低抵抗化してグランド配線として機能させることも考えられるが、この方法では基板3から外部のグランド端子に至る経路の抵抗を十分に小さくできないため、光変調器1と基板3の間の容量16、基板3、光検出器2と基板3の間の容量17を介したクロストークを抑制するのは難しい。
つまり、光集積デバイス4の支持基板3として、一般的に用いられる約10Ωcmの低い抵抗率を有する低抵抗基板に代えて、約100Ωcm以上(例えば約750Ωcmなど)の高い抵抗率を有する高抵抗基板を用いている。
このように、上述の電子回路チップ7のグランド配線5に接続されたシールド電極12を設けるとともに、支持基板3を高抵抗化することで、即ち、これらの手段を組み合わせることで、後述するように、優れたクロストーク抑制効果が得られ、良好な受信特性を実現することができる。
そして、電子回路チップ7は、光検出器2のバイアス端子20に接続されるチップ側バイアス端子21と、チップ側バイアス端子21とグランド配線5との間に設けられた容量素子(バイパスコンデンサ)22とを備える。
なお、光検出器2のバイアス端子20及びこれに接続される電子回路チップ7のチップ側バイアス端子21は、光検出器2にバイアス電圧を供給するためのものである。
ここでは、バイパスコンデンサ22は、電子回路チップ7内(ここではTIA回路11内)のチップ側バイアス端子21の近傍に設けられている。
なお、バイパスコンデンサ22をチップ内バイパスコンデンサ又はチップ内容量素子ともいう。
これにより、チップ側バイアス端子21とグランド配線5の間に生じる寄生抵抗やインダクタンスの影響を極力排除し、より高いクロストーク抑圧効果を得ることが可能になる。
また、本実施形態では、光変調器1は、差動信号によって駆動される光変調器であって、図2に示すように、差動信号が入力される第1シグナル端子23及び第2シグナル端子24を備える。
また、シールド電極12は、光検出器2のシグナル端子19の中心を通る線(図2中、符号Xで示す線)に対して対称になるように設けられている。
以下、具体的な構成例について説明する。
光集積デバイス4は、支持基板3として約750Ωcmの高い抵抗率を有する高抵抗基板を用いたSOI基板18上に形成され、光変調器1と光検出器2を含む。
配線(パッドを含む)は、1層のAl配線(Alパッドを含む)であり、Al配線(Al配線層)に含まれるAlパッド23、24、26、27がWプラグ28によってp-Si/n-Si領域25A、25Bに接続されている。
光検出器2は、厚さ約220nmのp-Si層29上にGe光吸収層30を積層した構造であり、少なくともGe光吸収層30の上部はn-Geにドーピングされてn-Ge領域30Aが形成されており、PIN構造を形成している。
そして、p-Si層29に接続されたAlパッド20は、光検出器2の高速動作に必要なバイアス電圧を印加するためのバイアス端子であり、n-Ge領域30Aに接続されたAlパッド19は、シグナル端子である。
電子回路チップ7は、Si基板上に形成されたCMOS回路であり、ドライバ回路10とTIA回路11を含む。
各回路10、11への信号、電源、グランド入出力は、表面に設けたAlパッド21、32、33、34を介して行なわれる。
光集積デバイス4と電子回路チップ7は、SnAgバンプ14によって、対応するAlパッド間が接合されている。
そして、シールド電極12は、SnAgバンプ14及びAlパッド(グランド端子)15を介して、電子回路チップ7のチップ内に設けられた各回路共用のグランド配線5に接続されている。
図2に示すように、光変調器1は、上述のリブ光導波路構造を一対用いたマッハツェンダ光変調器であり、グランド端子26、シグナル(P)端子(第1シグナル端子)23、シグナル(N)端子(第2シグナル端子)24、グランド端子27となる4つのAlパッドを介して、ドライバ回路10で生成した差動電気信号が入力されるようになっている。
シールド電極12は、光変調器1と光検出器2の間に離散的に設けられており、いかなる光素子9にも接続されていない複数のAlパッドである。
光検出器2は、バイアス端子20とシグナル端子19となる2つのAlパッドに接続されている。
また、光変調器1の差動電極となるシグナル(P)端子23及びシグナル(N)端子24は、離散的に設けられている複数のシールド電極12の中心位置及び光検出器1の各端子の中心位置を通る線(図2中、符号Xで示す線)に対して、線対称になるように配置されている。
このように構成される光送受信器において、光送受信器間のクロストーク経路は、図1中、符号Yで示した経路となる。
高抵抗Si基板3内を伝搬する際に、クロストーク信号は、容量結合されたシールド電極12を介して電子回路チップ7のグランド配線(チップ内GND)5に流入するため、大きく強度が減衰される。
そして、光検出器2のバイアス端子20は、バンプ14、電子回路チップ7のチップ側バイアス端子21を介して、電子回路チップ7内に設置されたバイパスコンデンサ(容量素子)22を介してチップ内GND5に接続されて接地されており、クロストーク信号はこの経路を通じてさらに減衰される。
ここで、図3は、本実施形態の具体的な構成例の光送受信器についてシミュレーションしたTIA入力端子(シグナル端子)におけるクロストーク信号の計算結果を示している。
図3に示すように、本実施形態の具体的な構成例の構成を採用することで、従来構造と比較して、クロストーク信号(クロストーク電流量)は1MHz~100GHzの非常に広い周波数領域に渡って最大1/1000に抑圧される。
以下、この効果の詳細について、図4~図8を参照しながら説明する。
なお、図4中、実線Aは、高抵抗Si基板を用いた場合のクロストーク信号の計算結果を示しており、実線Bは、低抵抗Si基板を用いた場合のクロストーク信号の計算結果を示している。
支持基板3は抵抗率で決まる抵抗成分と誘電率で決まる容量成分の並列回路と考えられる。高抵抗Si基板を利用することで抵抗成分が上昇し、それを伝搬していたクロストーク成分は抑圧されるものの、基板の容量成分を通過するクロストーク成分については影響がないため、全体の抑圧比はあまり大きくならない。
なお、図5中、実線Aは、シールド電極12を設けた場合のクロストーク信号の計算結果を示しており、実線Bは、シールド電極12を設けない場合のクロストーク信号の計算結果を示している。
次に、図6は、本実施形態の具体的な構成例のレイアウトにおいて、基板3として高抵抗Si基板(抵抗率約100Ωcm)を用い、バイパスコンデンサ22を設けないで、シールド電極12を設けた場合とシールド電極12を設けない場合のクロストーク信号(クロストーク電流量)を比較した結果を示している。
図6中、実線Bで示すように、従来構造(例えば図5中、実線B参照)と比較して、基板3を高抵抗Si基板(抵抗率約100Ωcm)に変更しただけでは、クロストーク電流量は抑圧されるものの、クロストーク信号を光送受信器で想定される受信信号レベル(1μA~1mA)よりも十分に低く抑えることはできない。
なお、図7中、実線Aは、シールド電極12を設けた場合のクロストーク信号の計算結果を示しており、実線Bは、シールド電極12を設けない場合のクロストーク信号の計算結果を示している。
また、図4と比較すると、シールド電極12を追加することによって広い周波数領域でクロストーク信号が抑圧されることがわかる。
そして、シールド電極12の挿入によるクロストーク信号の抑圧効果が最も顕著に現れる周波数は、基板3を高抵抗Si基板(抵抗率約750Ωcm)にした場合、基板3を低抵抗Si基板(抵抗率約10Ωcm)にした場合(2GHz付近)よりもさらに低周波数領域(200MHz付近)にシフトし、より広い周波数領域にわたってクロストーク信号の抑圧が実現されることがわかる。
このように、シールド電極12が存在する場合に基板3を高抵抗化すると、より顕著な効果が得られるのは、基板3からシールド電極12に通じる結合容量と基板3の抵抗成分で決まるRC周波数が基板3の高抵抗化によって低下し、より低域のクロストーク成分までシールド電極12を通じて電子回路チップ7のグランド配線(チップ内GND)5にバイパスできるようになるためである。
例えば図12に示すように、シリコン基板又はSOI(Silicon on Insulator)基板上に形成する光集積回路素子には、送信する電気データ信号で変調された光信号を生成する光変調器と受信光信号を電気データ信号に復号する光検出器が複数集積される。
このような光集積回路素子は、一般の電子回路素子を製造するプロセス技術及び装置を利用して、高精度かつ安価に製造可能である。
このような光集積回路素子と電子回路素子は、例えば図12に示すように、フリップチップ実装を利用して近接実装され、光送受信器としての機能を実現する。
しかし、図12に示すような光送受信器においては、光変調器と光検出器が同一のシリコン基板上に形成されているため、光集積回路素子の基板を介したクロストークが生じて、受信特性を劣化させることがわかった。
このクロストーク信号は、基板を伝搬した後、光検出器とシリコン基板の間の容量を介して光検出器からTIA回路に入力される受信電気データ信号に混入する。
そこで、光変調器と基板の間の容量、基板、光検出器と基板の間の容量を介したクロストークを抑え、受信特性の劣化を抑制するために、上述のような構成を採用している。
なお、上述の実施形態では、シールド電極12は、光集積デバイス4の表面に設けられているが、これに限られるものではない。
そして、光集積デバイス4は、シールド電極12に接続され、光集積デバイス4の表面まで延びるシールド配線35を備えるものとしても良い。
なお、その他の構成は、上述の実施形態のものと同様とすれば良い。なお、図9、図10では、説明を分かり易くするために、説明に必要な符号を付し、それ以外の符号は省略しているが、省略した符号については、上述の実施形態の構成を示す図1、図2に示した符号と同様である。
そして、この平面状に設けられたAl層12Xからなるシールド電極12が、上述の実施形態の離散的なシールド電極12を構成するAlパッドと同様に、光集積デバイス4の表面に離散的に設けられているAlパッド(金属パッド)35XにWプラグ(金属プラグ)35Yによって接続されるようにすれば良い。この場合、Alパッド35X及びWプラグ35Yによってシールド配線35が構成されることになる。
これにより、シールド電極12と基板(支持基板)3の間の容量13を増大し、より低周波数領域にわたって大きなクロストーク抑制効果を得ることが可能となる。
なお、図11中、実線Aは、本変形例の構造におけるクロストーク信号の計算結果を示しており、実線Bは、上述の実施形態(具体的な構成例)の構造におけるクロストーク信号の計算結果を示している。
なお、この変形例では、シールド電極12を、平面状に設けられているものとしているが、上述の実施形態の場合と同様に、離散的に設けられているものとしても良い。また、シールド電極12は、他の形状であっても良い。
例えば、上述の実施形態及び変形例では、光集積デバイス4と電子回路チップ7をフリップチップ実装によるバンプ接合しているが、これに限られるものではなく、例えば、これらをワイヤーボンディングで接続するようにしても良い。
(付記1)
光デバイスとして少なくとも光変調器及び光検出器が同一の基板の上方に集積され、前記光変調器と前記基板の間及び前記光検出器と前記基板の間に絶縁層が設けられた光集積デバイスと、
前記光集積デバイスに接続され、グランド配線を含む電子回路を備える電子回路チップとを備え、
前記光集積デバイスは、前記光変調器と前記光検出器の間にシールド電極を備え、
前記シールド電極は、前記基板との間に前記絶縁層を挟んで設けられることによって容量を構成し、かつ、前記電子回路チップの前記グランド配線に接続されていることを特徴とする光送受信器。
前記基板は、100Ωcm以上の抵抗率を有する基板であることを特徴とする、付記1に記載の光送受信器。
(付記3)
前記基板は、シリコン基板であり、
前記絶縁層は、SiO2層であることを特徴とする、付記1又は2に記載の光送受信器。
前記光検出器は、シグナル端子と、バイアス端子とを備え、前記シグナル端子が前記光変調器から遠い側に位置するように設けられており、
前記電子回路チップは、前記光検出器の前記バイアス端子に接続されるチップ側バイアス端子と、前記チップ側バイアス端子と前記グランド配線との間に設けられた容量素子とを備えることを特徴とする、付記1~3のいずれか1項に記載の光送受信器。
前記電子回路チップは、前記光集積デバイスにフリップチップ実装されており、
前記シールド電極は、バンプを介して、前記電子回路チップの前記グランド配線に接続されていることを特徴とする、付記1~4のいずれか1項に記載の光送受信器。
(付記6)
前記シールド電極は、前記光集積デバイスに備えられる前記光デバイスに接続されていない電極であることを特徴とする、付記1~5のいずれか1項に記載の光送受信器。
前記シールド電極は、前記光集積デバイスの表面に設けられていることを特徴とする、付記1~6のいずれか1項に記載の光送受信器。
(付記8)
前記シールド電極は、前記光集積デバイスの表面よりも前記基板に近くなるように前記光集積デバイスの内部に設けられており、
前記光集積デバイスは、前記シールド電極に接続され、前記光集積デバイスの表面まで延びるシールド配線を備えることを特徴とする、付記1~6のいずれか1項に記載の光送受信器。
前記シールド電極は、平面状に設けられていることを特徴とする、付記1~8のいずれか1項に記載の光送受信器。
(付記10)
前記シールド電極は、離散的に設けられていることを特徴とする、付記1~8のいずれか1項に記載の光送受信器。
前記光変調器は、差動信号によって駆動される光変調器であって、差動信号が入力される第1シグナル端子及び第2シグナル端子を備え、
前記光検出器は、シグナル端子と、バイアス端子とを備え、
前記光変調器の前記第1シグナル端子と前記第2シグナル端子は、前記光検出器の前記シグナル端子の中心を通る線に対して対称になるように設けられており、
前記シールド電極は、前記光検出器の前記シグナル端子の中心を通る線に対して対称になるように設けられていることを特徴とする、付記1~3、5~10のいずれか1項に記載の光送受信器。
前記光検出器は、前記シグナル端子が前記光変調器から遠い側に位置するように設けられており、
前記電子回路チップは、前記光検出器の前記バイアス端子に接続されるチップ側バイアス端子と、前記チップ側バイアス端子と前記グランド配線との間に設けられた容量素子とを備えることを特徴とする、付記11に記載の光送受信器。
2 光検出器
3 基板
4 光集積デバイス(光集積回路素子)
5 グランド配線(チップ内GND)
6 電子回路
7 電子回路チップ(電子回路素子)
8 絶縁層(SiO2層)
9 光デバイス
10 ドライバ回路
11 TIA回路(増幅回路;受信回路)
12 シールド電極(Alパッド)
12X 平面状に設けられたAl層
13 容量
14 バンプ(金属バンプ;SnAgバンプ)
15 グランド端子(Alパッド)
16 容量
17 容量
18 SOI基板
19 シグナル端子(Alパッド)
20 バイアス端子(Alパッド)
21 チップ側バイアス端子(Alパッド)
22 容量素子(バイパスコンデンサ)
23 第1シグナル端子(シグナル(P)端子;Alパッド)
24 第2シグナル端子(シグナル(N)端子;Alパッド)
25 リブ光導波路
25A p-Si領域
25B n-Si領域
26、27 グランド端子(Alパッド)
28 Wプラグ
29 p-Si層
30 Ge光吸収層
30A n-Ge領域
31 Wプラグ
32 チップ側シグナル端子(TIA入力端子;Alパッド)
33、34 Alパッド
35 シールド配線
35X Alパッド
35Y Wプラグ
36、37 光導波路
Claims (8)
- 光デバイスとして少なくとも光変調器及び光検出器が同一の基板の上方に集積され、前記光変調器と前記基板の間及び前記光検出器と前記基板の間に絶縁層が設けられた光集積デバイスと、
前記光集積デバイスに接続され、グランド配線を含む電子回路を備える電子回路チップとを備え、
前記光集積デバイスは、前記光変調器と前記光検出器の間にシールド電極を備え、
前記シールド電極は、前記基板との間に前記絶縁層を挟んで設けられることによって容量を構成し、かつ、前記電子回路チップの前記グランド配線に接続されていることを特徴とする光送受信器。 - 前記基板は、100Ωcm以上の抵抗率を有する基板であることを特徴とする、請求項1に記載の光送受信器。
- 前記光検出器は、シグナル端子と、バイアス端子とを備え、前記シグナル端子が前記光変調器から遠い側に位置するように設けられており、
前記電子回路チップは、前記光検出器の前記バイアス端子に接続されるチップ側バイアス端子と、前記チップ側バイアス端子と前記グランド配線との間に設けられた容量素子とを備えることを特徴とする、請求項1又は2に記載の光送受信器。 - 前記電子回路チップは、前記光集積デバイスにフリップチップ実装されており、
前記シールド電極は、バンプを介して、前記電子回路チップの前記グランド配線に接続されていることを特徴とする、請求項1~3のいずれか1項に記載の光送受信器。 - 前記シールド電極は、前記光集積デバイスの表面に設けられていることを特徴とする、請求項1~4のいずれか1項に記載の光送受信器。
- 前記シールド電極は、前記光集積デバイスの表面よりも前記基板に近くなるように前記光集積デバイスの内部に設けられており、
前記光集積デバイスは、前記シールド電極に接続され、前記光集積デバイスの表面まで延びるシールド配線を備えることを特徴とする、請求項1~4のいずれか1項に記載の光送受信器。 - 前記光変調器は、差動信号によって駆動される光変調器であって、差動信号が入力される第1シグナル端子及び第2シグナル端子を備え、
前記光検出器は、シグナル端子と、バイアス端子とを備え、
前記光変調器の前記第1シグナル端子と前記第2シグナル端子は、前記光検出器の前記シグナル端子の中心を通る線に対して対称になるように設けられており、
前記シールド電極は、前記光検出器の前記シグナル端子の中心を通る線に対して対称になるように設けられていることを特徴とする、請求項1、2、4~6のいずれか1項に記載の光送受信器。 - 前記光検出器は、前記シグナル端子が前記光変調器から遠い側に位置するように設けられており、
前記電子回路チップは、前記光検出器の前記バイアス端子に接続されるチップ側バイアス端子と、前記チップ側バイアス端子と前記グランド配線との間に設けられた容量素子とを備えることを特徴とする、請求項7に記載の光送受信器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018212647A JP7096758B2 (ja) | 2018-11-13 | 2018-11-13 | 光送受信器 |
US16/669,845 US10830950B2 (en) | 2018-11-13 | 2019-10-31 | Optical transmitter-receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018212647A JP7096758B2 (ja) | 2018-11-13 | 2018-11-13 | 光送受信器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020079850A JP2020079850A (ja) | 2020-05-28 |
JP7096758B2 true JP7096758B2 (ja) | 2022-07-06 |
Family
ID=70550120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018212647A Active JP7096758B2 (ja) | 2018-11-13 | 2018-11-13 | 光送受信器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10830950B2 (ja) |
JP (1) | JP7096758B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220271019A1 (en) * | 2021-02-25 | 2022-08-25 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method of manufacturing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210841A (ja) | 2000-01-24 | 2001-08-03 | Sumitomo Electric Ind Ltd | 光通信装置 |
WO2009107742A1 (ja) | 2008-02-28 | 2009-09-03 | 日本電気株式会社 | 半導体装置 |
WO2010004850A1 (ja) | 2008-07-07 | 2010-01-14 | 日本電気株式会社 | 光配線構造 |
US20130039615A1 (en) | 2011-08-09 | 2013-02-14 | S.O.I.Tec Silicon On Insulator Technologies | Three dimensionally integrated semiconductor systems including photoactive devices and semiconductor-on-insulator substrates, and methods of forming such three dimensionally integrated semiconductor systems |
JP2017537348A (ja) | 2014-02-24 | 2017-12-14 | ロックリー フォトニクス リミテッドRockley Photonics Limited | 電子/フォトニックチップの集積化及びボンディング |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11271546A (ja) * | 1998-03-20 | 1999-10-08 | Fujitsu Ltd | 光送受信デバイス |
TW567559B (en) * | 1999-06-23 | 2003-12-21 | Hitachi Ltd | Semiconductor device |
JP5477148B2 (ja) | 2010-04-28 | 2014-04-23 | 日本電気株式会社 | 半導体光配線装置 |
JP5273409B2 (ja) | 2011-05-27 | 2013-08-28 | 住友電気工業株式会社 | 光受信器および受光電流モニタ方法 |
JP5917978B2 (ja) | 2012-03-29 | 2016-05-18 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JP6104669B2 (ja) | 2013-03-28 | 2017-03-29 | 日本オクラロ株式会社 | 光受信モジュール |
JP6234441B2 (ja) * | 2013-04-11 | 2017-11-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2017181744A (ja) * | 2016-03-30 | 2017-10-05 | 富士通株式会社 | 光変調素子 |
-
2018
- 2018-11-13 JP JP2018212647A patent/JP7096758B2/ja active Active
-
2019
- 2019-10-31 US US16/669,845 patent/US10830950B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210841A (ja) | 2000-01-24 | 2001-08-03 | Sumitomo Electric Ind Ltd | 光通信装置 |
WO2009107742A1 (ja) | 2008-02-28 | 2009-09-03 | 日本電気株式会社 | 半導体装置 |
WO2010004850A1 (ja) | 2008-07-07 | 2010-01-14 | 日本電気株式会社 | 光配線構造 |
US20130039615A1 (en) | 2011-08-09 | 2013-02-14 | S.O.I.Tec Silicon On Insulator Technologies | Three dimensionally integrated semiconductor systems including photoactive devices and semiconductor-on-insulator substrates, and methods of forming such three dimensionally integrated semiconductor systems |
JP2017537348A (ja) | 2014-02-24 | 2017-12-14 | ロックリー フォトニクス リミテッドRockley Photonics Limited | 電子/フォトニックチップの集積化及びボンディング |
Also Published As
Publication number | Publication date |
---|---|
US20200150340A1 (en) | 2020-05-14 |
JP2020079850A (ja) | 2020-05-28 |
US10830950B2 (en) | 2020-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6222410B1 (ja) | Esd保護回路、差動伝送線路、コモンモードフィルタ回路、esd保護デバイスおよび複合デバイス | |
US20050247999A1 (en) | Semiconductor device | |
US9500823B2 (en) | Opto-electric integrated circuit and optical interposer | |
US20050135727A1 (en) | EMI-EMC shield for silicon-based optical transceiver | |
WO2018017962A1 (en) | On-chip high capacitance termination for transmitters | |
JP2020021911A (ja) | 光サブアッセンブリ及び光モジュール | |
US9973170B2 (en) | High-frequency module | |
JP7096758B2 (ja) | 光送受信器 | |
US20210066195A1 (en) | Electrical chip and optical module | |
WO2021210177A1 (ja) | 光半導体チップ | |
FR2810450A1 (fr) | Element a semiconducteur de puissance comportant des diodes de detection de temperature et des diodes d'absorption d'electricite statique et dispositif a semiconducteur comportant cet element | |
US20230124600A1 (en) | Balun phase and amplitude imbalance correction | |
JP5194009B2 (ja) | 電極パッドを有する半導体装置、及び該半導体装置を備えた無線回路装置 | |
WO2010073832A1 (ja) | 半導体パッケージ | |
JP2011238687A (ja) | 回路装置及び半導体装置 | |
US11539446B2 (en) | Optical receiver | |
JP6452515B2 (ja) | 光モジュール | |
US10895683B1 (en) | Semiconductor device | |
US20210302801A1 (en) | Semiconductor device | |
JP7156549B2 (ja) | 光通信部品 | |
JPWO2013054596A1 (ja) | 分波装置 | |
US20200249540A1 (en) | Ground cage for an integrated optical device | |
US20240053196A1 (en) | Optical receiver | |
WO2023022108A1 (ja) | 光受信機 | |
JP5178729B2 (ja) | 共用器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181120 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190610 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7096758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |