JP2020017881A - 周波数信号発生装置 - Google Patents

Abstract

【課題】周波数の変更操作に際しても安定した周波数の周波数信号を発生させることが可能な周波数信号発生装置を提供する。【解決手段】周波数信号発生装置において、ｎ個のＤＤＳ回路部１１ａ〜１１ｄは、第１の動作クロックに基づいて動作すると共に、出力周波数設定データをｎ倍した値であるＤＤＳ用周波数設定データを累積加算した値であって、所定のオフセットを有するルックアップ値をアドレスとして波形テーブル１１３から読み取った振幅データを出力し、第２の動作クロックに基づいて作動するシリアライザ３は前記ＤＤＳ回路部１１ａ〜１１ｄから出力された振幅データを並べた振幅データ列を出力する。周波数設定データ生成部３は、出力周波数設定データが変更になった際に、波形テーブル１１３から読み出すべき振幅データのアドレスに対応する値を得るための切替用周波数設定データを各ＤＤＳ回路部１１ａ〜１１ｄに供給する。【選択図】図７

Description

本発明は複数のＤＤＳ（Direct Digital Synthesizer）を用いて周波数信号を発生させる技術に関する。

所望の周波数の周波数信号を発生させる周波数信号発生装置には、動作クロック信号の入力タイミングに応じて波形テーブルから振幅データを読み出すことにより、周波数信号への変換用のディジタル信号を得るＤＤＳ（Direct Digital Synthesizer）を利用したものがある。

一方、近年の通信の高速化や大容量化に伴って、上述のＤＤＳを利用した周波数信号発生装置においても高周波で周波数変動などが小さい、高品質の周波数信号を供給できる能力が求められている。
この点、例えばＦＰＧＡ（Field Programmable Gate Array）などの標準回路を利用してＤＤＳを構成する場合などにおいては、ＤＤＳの動作がＦＰＧＡの動作クロックの制約を受けてしまい、高周波化が図れない場合がある。

そこで、例えば特許文献１に示すように、複数個のＤＤＳを並列に設けて互いに位相をずらして発生させたディジタル波形信号（本発明の振幅データに相当する）をシリアル出力することにより、周波数信号の高周波化を図る技術が提案されている。

特開２０１２−４９５８５号公報：請求項１、段落００２４〜００２８、図１

このように、複数個のＤＤＳを利用することにより、ＤＤＳ側の動作クロックに制約されない高周波の周波数信号を発生させることができる。
一方で後述するように、複数個のＤＤＳを備えた周波数信号発生装置においては、周波数を変更する操作にて急激な変動が発生し、周波数信号の品質の低下を引き起こす場合もある。
こうした問題を解決する技術は、特許文献１には何ら示されていない。

本発明はこのような事情の下になされたものであり、その目的は、周波数の変更操作に際しても安定した周波数の周波数信号を発生させることが可能な周波数信号発生装置を提供することにある。

本発明に係る周波数信号発生装置は、出力周波数設定データに対応した周波数の周波数信号を出力する周波数信号発生装置において、
１番〜ｎ番（ｎは、２以上の自然数）までの番号付けがなされ、各々、共通の第１の動作クロックに基づいて動作すると共に、前記出力周波数設定データをｎ倍した値であるＤＤＳ用周波数設定データを累積加算して得られた値であって、隣り合う番号間で差分を取ったとき、前記出力周波数設定データ分のオフセットを有するルックアップ値を波形テーブルから前記周波数信号の振幅データを読み出すためのアドレスとして用い、前記波形テーブルから読み取った振幅データを出力するｎ個のＤＤＳ回路部と、
前記第１の動作クロックのｎ倍のクロック周波数を有する第２の動作クロックに基づいて作動し前記ｎ個のＤＤＳ回路部から出力された振幅データが前記番号順に並べられた、前記周波数信号を得るための振幅データ列を出力するシリアライザと、
前記出力周波数設定データが変更されたとき、当該変更後の前記第１の動作クロックの１クロック分の動作の際に、変更された後の出力周波数設定データに基づき前記オフセットが設定されていたとしたならば、前記波形テーブルから次に読み出すべき振幅データのアドレスに対応するルックアップ値を得るために前記ＤＤＳ用周波数設定データに替えて加算される切替用周波数設定データを、前記各ＤＤＳ回路部に供給する周波数設定データ生成部と、を備えたことを特徴とする。

上述の周波数信号発生装置は、以下の構成を備えていてもよい。
（ａ）前記シリアライザから出力された振幅データ列をアナログの周波数信号に変換するディジタル／アナログ変換部を備えたこと。
（ｂ）前記周波数設定データ生成部は、外部から入力された出力周波数設定データに基づき、前記ＤＤＳ用周波数設定データと切替用周波数設定データとを切り替えて前記各ＤＤＳ回路部に供給すること。
（ｃ）前記周波数設定データ生成部は、前記番号順に、下記（ｉ）式から算出される値に相当する切替用周波数設定データを前記ｎ個のＤＤＳ回路部に出力すること。
Ａ_１＋（ｋ−１）×（Ｆ_ａ−Ｆ_ｂ）＋Ｆ_ａ’ …（ｉ）
但し、Ａ_１は１番目のＤＤＳ回路部の波形テーブルから最初に読み出される振幅データの初期アドレス値、ｋは１〜ｎまでの自然数、Ｆ_ｂは変更前の出力周波数設定データ、Ｆ_ａは変更後の出力周波数設定データ、Ｆ_ａ’（＝ｎ×Ｆ_ａ）は変更後のＤＤＳ用周波数設定データである。

本発明によれば、出力周波数設定データが変更になった後の１クロック分の動作の際に、ｎ個のＤＤＳ回路部に対して、周波数設定データ生成部より切替用周波数設定データを供給する。この切替用周波数設定データは、変更された後の出力周波数設定データに基づいてオフセットの設定がされていたとしたならば、波形テーブルから次に読み出すべき振幅データのアドレスに対応するルックアップ値を得ることができるように設定されているので、出力周波数設定データが変更を行っても急激な振幅の変動を生じることなく、滑らかに周波数の切り替えを実行することができる。

１つのＤＤＳ回路部を備えた周波数信号発生装置の構成例を示すブロック図である。 ＤＤＳ回路部からの振幅データの出力に係る第１の説明図である。 ＤＤＳ回路部からの振幅データの出力に係る第２の説明図である。 比較形態に係る周波数信号発生装置の構成例を示すブロック図である。 比較形態に係る周波数信号発生装置の動作に係るタイミングチャートである。 周波数変更時に、比較形態に係る周波数信号発生装置から出力される周波数信号の説明図である。 実施形態に係る周波数信号発生装置の構成例を示すブロック図である。 実施形態に係る周波数信号発生装置に設けられている周波数設定データ生成部の構成例である。 実施形態に係る周波数信号発生装置の動作に係るタイミングチャートである。 前記周波数設定データ生成部の作用図である。 周波数変更時に、実施形態に係る周波数信号発生装置から出力される周波数信号の説明図である。

はじめに、１個のＤＤＳ回路部１１を用いて周波数信号を発生させる場合の問題点について、図１〜３を参照しながら説明する。
図１に示す周波数信号発生装置は、遅延回路１１２と加算部１１１とを含むアキュムレータ１１０を備える。当該アキュムレータ１１０に対して、後述の正弦波テーブル１１３のアドレスの読み出し間隔（正弦波テーブル１１３に記憶されている正弦波の位相）に相当する出力周波数設定データＦを入力すると、ＤＤＳ動作クロックの入力タイミングに合わせて遅延回路１１２にラッチされた値が加算部１１１へ出力され、出力周波数設定データが順次、累積加算されていく。

従って、遅延回路１１２から出力される値は、出力周波数設定データの累積加算値であり、周波数信号の波形（例えば正弦波）を記憶した正弦波テーブル（波形テーブル）１１３から振幅データを読み出すアドレスを特定するためのルックアップ値として用いられる。出力周波数設定データの累積加算によるルックアップ値の増大に伴い、加算部１１１の出力がオーバーフローした場合には、最小桁側から累積加算を継続することによって、正弦波テーブル１１３内の振幅データを繰り返し読み出して周波数信号に変換される振幅データ列を出力することができる。

ＤＤＳ動作クロック（ＣＬ＿Ｄ）に同期して順次、読み出された振幅データの列をＤＡＣ（Digital-Analog Converter）１２にてアナログ変換し、フィルタ１３にて不要な周波数成分を除去すると、出力周波数設定データに対応する周波数ｆを有する周波数信号が得られる（例えば図２（ａ）の「ＤＤＳ１出力」の破線参照）。

ここでサンプリング定理として知られているように、周波数信号の周波数ｆがＤＤＳ回路部１１の動作クロックの周波数ｆ_ＣＬ＿Ｄの２分の１以下である場合は、周波数信号発生装置は設定通りに周波数ｆの周波数信号を出力することができる。
一方で、周波数ｆが動作クロックの周波数ｆ_ＣＬ＿Ｄの２分の１より大きい場合には、図３（ａ）の「ＤＤＳ１出力」に一点鎖線で併記してあるように、出力周波数設定データに対応する周波数ｆよりも低い周波数ｆ’の周波数信号が出力されてしまう。

従って、図１に示す周波数信号発生装置から出力される周波数信号の周波数を高周波化するためには、ＤＤＳ回路部１１を作動させる動作クロックの周波数を更に高くする必要がある。しかしながら背景技術にて説明したように、ＦＰＧＡを用いてＤＤＳ回路部１１を構成する場合などにおいては、動作クロックの高周波化に制約がある。

上述の問題点を解消するため、図４に示す比較形態に係る周波数信号発生装置は、ｎ個（図４に示す例では４個）のＤＤＳ回路部（ＤＤＳ１１ａ〜１１ｄ）を用いて周波数信号を出力する構成となっている。
なお、図４において、図１を用いて説明した周波数信号発生装置と共通の機能を有する構成要素には、図１に示したものと共通の符号を付してある。

例えば図４に示す４個のＤＤＳ１１ａ〜１１ｄには、同図に向かって上段から順に１番〜４番の番号付けがなされている。以下、これらのＤＤＳ１１ａ〜１１ｄを、付されている番号に対応させて「ＤＤＳ１−１１ａ、ＤＤＳ２−１１ｂ、ＤＤＳ３−１１ｃ、ＤＤＳ４−１１ｄ」とも記す。

比較形態の周波数信号発生装置に設けられている複数のＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄは、共通の動作クロック（第１の動作クロック）ＣＬ＿Ｄに基づき作動すると共に、共通のシリアライザ３に並列に接続されている。

シリアライザ３は第１の動作クロックの周波数ｆ_ＣＬ＿Ｄのｎ倍（本例では４倍）の周波数ｆ_ＣＬ＿Ｓを有する動作クロック（第２の動作クロック）に基づいて動作し、ＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄより並列に入力された振幅データを、上述の番号順に並べたシリアルデータの列（振幅データ列）として出力する機能を備える。

各ＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄには、出力周波数設定データＦをｎ倍（本例では４倍）した値であるＤＤＳ用周波数設定データＦ’が入力され、このＤＤＳ用周波数設定データＦ’がアキュムレータ１１０にて累積加算される。

また、各ＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄの正弦波テーブル１１３から読み出される振幅データが互いに位相差を持つように、動作開始時における各遅延回路１１２には、互いにオフセットを有する初期アドレス値が設定される。
ＤＤＳ１−１１ａに設定される初期アドレス値を第１の初期アドレス値Ａ_１（例えば正弦波テーブル１１３の先頭アドレス値「０」）とすると、ＤＤＳ２−１１ｂ〜ＤＤＳ４−１１ｄには、各々、下記（１）式を用いて算出される第２〜第ｎ（本例ではｎ＝４）の初期アドレス値Ａ_２〜Ａ_ｎが設定される。
Ａ_ｋ＝Ａ_１＋（ｋ−１）×Ｆ …（１）
但し、ｋは２〜ｎまでの自然数、Ｆは出力周波数設定データである。

初期値生成部２ａは、外部から入力された出力周波数設定データＦに基づき、各ＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄにＤＤＳ用周波数設定データＦ’を出力する機能、ＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄの動作開始時に遅延回路１１２への初期アドレス値Ａ_１〜Ａ_４の設定を行う機能を有する。

以上に説明した構成を備える比較形態に係る周波数信号発生装置において、初期値生成部２ａに出力周波数設定データＦを入力すると、ＤＤＳ用周波数設定データＦ’と各初期アドレス値Ａ_１〜Ａ_４とが求められ、初期アドレス値Ａ_１〜Ａ_４がＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄの遅延回路１１２に保持される。

しかる後、共通の第１の動作クロックＣＬ＿Ｄに同期して、ＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄのアキュムレータ１１０にＤＤＳ用周波数設定データＦ’を入力する。この結果、各初期アドレス値に対してＤＤＳ用周波数設定データＦ’が累積加算され、ＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄからは互いにオフセットを有する振幅データがシリアライザ３に向けて並列に出力される（図２（ａ）の「ＤＤＳ１出力〜ＤＤＳ４出力」）。

シリアライザ３は、第１の動作クロックＣＬ＿Ｄの４倍の周波数を有する第２の動作クロックＣＬ＿Ｓに同期して、ＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄから並列に入力された振幅データを、ＤＤＳ１−１１ａ→ＤＤＳ２−１１ｂ→ＤＤＳ３−１１ｃ→ＤＤＳ４−１１ｄの順に、振幅データ列としてシリアル出力する（図２（ｂ））。

ここで既述の（１）式のオフセット値の設定によれば、振幅データ列中の前後に並んで出力される振幅データの正弦波テーブル１１３からの読み出し間隔は「Ｆ」である。従って、図４に示す周波数信号発生装置は、図１に示す周波数信号発生装置に出力周波数設定データＦを入力して、アキュムレータ１１０をＤＤＳ動作クロックＣＬ＿Ｄの４倍の周波数で動作させた場合と同様の周波数信号を出力することができる。

この結果、図４の周波数信号発生装置から出力される周波数信号の周波数ｆがＤＤＳ回路部１１の動作クロックの周波数ｆ_ＣＬ＿Ｄの２分の１よりも大きくなった場合であっても、出力周波数設定データＦに対応した周波数ｆの周波数信号を出力することができる（図３（ｂ））。

図５は、上述の比較形態に係る周波数信号発生装置において、周波数信号の周波数を変更するために、出力周波数設定データの値を変更する動作に係るタイミングチャートである。
例えば、出力周波数設定データ「Ｆ_ｂ＝４２」が入力されると、各ＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄには、ＤＤＳ用周波数設定データとして「Ｆ_ｂ’＝４２×４＝１６８」が入力されて周波数信号発生装置が動作する（Ｆ_ｂ、Ｆ_ｂ’は、変更前の各設定データを示す）。

ここで、出力周波数設定データを「Ｆ_ａ＝４８」に変更する場合を考えると、ＤＤＳ用周波数設定データ「Ｆ_ａ’＝４８×４＝１９２」が各ＤＤＳ１−１１ａ〜１１ｄに入力される（Ｆ_ａ、Ｆ_ａ’は、変更後の各設定データを示す）。
しかしながら、このまま周波数信号発生装置の動作を継続すると、ＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄには、既述の（１）式に基づき、変更前のＦ_ｂに対応した初期アドレスの設定が行われているので、変更後のＦ_ａに対応したオフセットを有する振幅データを出力することができない。

そこで比較形態に係る周波数信号発生装置は、出力周波数設定データの変更のタイミングに合わせ、初期値生成部２ａにて変更後の出力周波数設定データＦ_ａに対応した初期アドレス値Ａ_ａ１〜Ａ_ａ４を算出し、各ＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄの遅延回路１１２に対して当該初期アドレス値の設定を行う。
これらの新たな初期アドレス値Ａ_ａ１〜Ａ_ａ４に対してＤＤＳ用周波数設定データＦ_ａ’を累積加算していくことにより、変更後の出力周波数設定データＦ_ａに対応したオフセットを有する振幅データを読み出すことができる。

上述のように比較形態に係る周波数信号発生装置は、各アキュムレータ１１０内の遅延回路１１２に保持されているデータの値を新たな初期アドレス値Ａ_ａ１〜Ａ_ａ４にリセットした後、変更後の出力周波数設定データＦ_ａに基づく動作を開始する。
このため、出力周波数設定データの実行タイミングによっては、図６に示すように出力周波数の振幅が急激に変動し、周波数信号のスペクトルが広がってしまう要因ともなる。

本実施の形態に係る周波数信号発生装置は、出力周波数設定データの変更時における上述の課題を解決するための構成を備えている。
以下、図７、８を参照しながら、本実施の形態に係る周波数信号発生装置の構成について説明する。

図７は、実施の形態に係る周波数信号発生装置の全体構成を示すブロック図である。図７において、比較形態に係る周波数信号発生装置と共通の構成要素には、図４に示したものと共通の符号を付してある。
実施形態に係る周波数信号発生装置は、比較形態に係る周波数信号発生装置に設けられていた初期値生成部２ａに替えて、周波数設定データ生成部２を備える。周波数設定データ生成部２は、出力周波数設定データＦが変更になったとき、変更後の出力周波数設定データＦ_ａに基づき（１）式の初期アドレス値Ａ_ａ１〜Ａ_ａ４の算出を行う際に用いたオフセットが設定されていたとしたならば正弦波テーブル１１３から次に読み出すべき振幅データのアドレスに対応するルックアップ値を得るための切替用周波数設定データＦ_ａ１〜Ｆ_ａ４を出力する。この点、出力周波数設定データＦの変更時には、各遅延回路１１２の初期アドレス値Ａ_１〜Ａ_４をリセットする比較形態に係る周波数信号発生装置とは動作が異なる。

図８は、周波数設定データ生成部２の構成例を示す回路図である。周波数設定データ生成部２は、既述のＤＤＳ用周波数設定データＦ’と、下記（２）式を用いて算出される切替用周波数設定データＦ_ａ１〜Ｆ_ａ４とを切り替えて出力する機能を有する。
Ｆ_ａｋ＝Ａ_１＋（ｋ−１）×（Ｆ_ａ−Ｆ_ｂ）＋Ｆ_ａ’ …（２）
但し、Ａ_１は１番目のＤＤＳ１−１１ａの正弦波テーブル１１３から最初に読み出される振幅データの初期アドレス値（本例ではＡ_１＝０）、ｋは１〜ｎ（本例ではｎ＝４）までの自然数、Ｆ_ｂは変更前の出力周波数設定データ、Ｆ_ａは変更後の出力周波数設定データ、Ｆ_ａ’（＝ｎ×Ｆ_ａ）は変更後のＤＤＳ用周波数設定データである。

周波数設定データ生成部２は、通常時においては外部から入力された出力周波数設定データＦからＤＤＳ用周波数設定データＦ’（本例ではＦ×４）を算出し、各ＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄのアキュムレータ１１０へと出力する。
また、この動作と並行して、出力周波数設定データＦの１、２、３倍値をメモリ２５内に格納しておく。

そして、出力周波数設定データＦの変更（Ｆ_ｂ→Ｆ_ａ）があった場合には、例えば変更直後の１クロック分の動作の際に、ＤＤＳ用周波数設定データＦ_ａ’に替えて切替用周波数設定データＦ_ａ１〜Ｆ_ａ４を出力する。
初期アドレス値Ａ_ｂ１が「０」の場合、ＤＤＳ１−１１ａに出力されるＦ_ａ１はＦ_ａの４倍値であるＦ_ａ’がそのまま出力され、演算内容は通常のＤＤＳ用周波数設定データＦ’の出力時と変わらない。

これに対してＤＤＳ２−１１ｂに出力されるＦ_ａ２は、加算器２１１にて、変更後の出力周波数設定データＦ_ａと、メモリ２５に格納してあった変更前の出力周波数設定データＦ_ｂとの差分値を取り、加算器２１２にて当該差分値にＤＤＳ用周波数設定データＦ_ａ’（＝Ｆ_ａ×４）が加算される。この値がＭＵＸ２１３にてＤＤＳ用周波数設定データＦ_ａ’と切り替えて出力される。

ＤＤＳ３−１１ｃに出力されるＦ_ａ３は、倍算器２２１にて、出力周波数設定データＦ_ａの２倍値を求め、加算器２２２にて、倍算器２２１及びメモリ２５から取得した変更前後の出力周波数設定データＦ_ｂ、Ｆ_ａの２倍値同士の差分値を得た後、加算器２２３にて当該差分値にＤＤＳ用周波数設定データＦ_ａ’が加算される。この値がＭＵＸ２２４にてＤＤＳ用周波数設定データＦ_ａ’と切り替えて出力される。

ＤＤＳ４−１１ｄに出力されるＦ_ａ４は、倍算器２３１にて、出力周波数設定データＦ_ａの３倍値を求め、加算器２３２にて、倍算器２３１及びメモリ２５から取得した変更前後の出力周波数設定データＦ_ｂ、Ｆ_ａの３倍値同士の差分値を得た後、加算器２３３にて当該差分値にＤＤＳ用周波数設定データＦ_ａ’が加算される。この値がＭＵＸ２３４にてＤＤＳ用周波数設定データＦ_ａ’と切り替えて出力される。
ＭＵＸ２１３、２２４、２３４からのＤＤＳ用周波数設定データＦ_ａ’と切替用周波数設定データＦ_ａ１〜Ｆ_ａ４とでの出力の切り替えは切替制御部２６により実行される。

上述の構成を備える実施形態に係る周波数信号発生装置の作用について、図９〜１１を参照しながら説明する。
例えば、出力周波数設定データ「Ｆ_ｂ＝４２」にて動作を開始する場合について考える。図９に示すように、周波数信号発生装置の動作開始時には、イネーブル信号をオフにして周波数設定データ生成部２をオフラインとし、別途、各ＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄの遅延回路１１２に、第１の初期アドレス値「Ａ_ｂ１＝０」、及び既述の（１）式に基づいて算出した第２〜第４の初期アドレス値「Ａ_ｂ２＝４２、Ａ_ｂ３＝８４、Ａ_ｂ４＝１２６」を保持させる。

次いで、周波数設定データ生成部２のイネーブル信号をオンにすると、図１０（ａ）に示すように周波数設定データ生成部２からＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄにＤＤＳ用周波数設定データＦ_ｂ’が出力される。
そして、第１の動作クロックの１クロック目にて各遅延回路１１２に保持されている初期アドレス値が出力された後、次のクロック以降はＤＤＳ用周波数設定データＦ_ｂ’の累積加算値が出力される。この結果、既述の比較形態に係る周波数信号発生装置と同様の作用により、出力周波数設定データＦ_ｂに対応した周波数の周波数信号を出力することができる（図２（ｂ）、９）。

こうして、周波数信号の出力を継続した後、図９に示すようにあるタイミングにて出力周波数設定データが「Ｆ_ａ＝４８」に変更されたとする。この場合には、例えば出力周波数設定データの変更を受け付けた後の次の１クロック分の動作のタイミングにて、図１０（ｂ）に示すように、周波数設定データ生成部２はＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄに対して切替用周波数設定データＦ_ａ１〜Ｆ_ａ４出力する。

既述のように、周波数設定データ生成部２は（２）式の演算を実行できるように構成されている。（２）式は、１つ前の動作時においてＤＤＳ１−１１ａのアキュムレータ１１０から出力されたルックアップ値に変更後のＤＤＳ用周波数設定データＦ_ａ’を加算した値、及び当該ＤＤＳ１−１１ａのルックアップ値に対し、変更後の出力周波数設定データＦ_ａに基づいてオフセットを設定したＤＤＳ２−１１ｂ〜ＤＤＳ４−１１ｄのルックアップ値と理解することができる。
これは、１つ前のクロックから変更後の出力周波数設定データＦ_ａに基づきオフセットが設定されていたとしたならば、次に正弦波テーブル１１３から読み出すべき振幅データのアドレスに対応するルックアップ値を得るための切替用周波数設定データＦ_ａ１〜Ｆ_ａ４に相当している。

そこで、当該Ｆ_ａ１〜Ｆ_ａ４の計算を行った１クロック分の動作においては、これまでのＦ_ｂの累積加算値にＦ_ａ１〜Ｆ_ａ４を加算し、こうして得られたルックアップ値を用いて正弦波テーブル１１３内の振幅データを読み出す。

そして、次のクロック以降の動作では、周波数設定データ生成部２は図１０（ａ）を用いて説明した場合と同様の動作を実行して、ＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄに対して変更後のＤＤＳ用周波数設定データＦ_ａ’を出力し、各アキュムレータ１１０にてＤＤＳ用周波数設定データＦ_ａ’の累積加算を行い、ルックアップ値を得て正弦波テーブル１１３の振幅データを順次、読み出していく。

上述の動作により、実施形態に係る周波数信号発生装置は、出力周波数設定データの変更をどのタイミングで実行しても、図１１に示すように出力周波数の振幅の急激な変動が発生することなく、滑らかに周波数の切り替えを実行して、安定した周波数信号の出力を継続する。

本実施の形態に係る周波数信号発生装置によれば以下の効果がある。出力周波数設定データが変更（Ｆ_ｂ→Ｆ_ａ）になった後の１クロック分の動作の際に、ｎ個（本例ではｎ＝４）のＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄに対して、周波数設定データ生成部２より切替用周波数設定データＦ_ａ１〜Ｆ_ａ４を供給する。この切替用周波数設定データＦ_ａ１〜Ｆ_ａ４は、変更された後の出力周波数設定データＦ_ａに基づいてオフセットの設定がされていたとしたならば、正弦波テーブル１１３から次に読み出すべき振幅データのアドレスに対応するルックアップ値を得ることができるように設定されているので、出力周波数設定データの変更を行っても急激な振幅の変動を生じることなく、滑らかに周波数の切り替えを実行することができる。

実施形態では、シリアライザ３に対して４個のＤＤＳ１−１１ａ〜ＤＤＳ４−１１ｄを並列に接続して周波数信号を出力する場合に説明したが、周波数信号発生装置に設けることが可能なＤＤＳ回路部１１の数は４個に限定されない。例えば、８個や１６個のＤＤＳ回路部１１をシリアライザ３に対して並列に接続し、出力周波数設定データの変更時には、周波数設定データ生成部２からこれらのＤＤＳ回路部１１に切替用周波数設定データを供給してもよいことは勿論である。

ここで、本例の周波数信号発生装置は、アナログの周波数信号を出力するように構成する場合に限定されず、シリアライザ３からディジタルの振幅データ列をシリアル出力する構成としてもよい。
また波形テーブルは、必要に応じて正弦波を記憶した正弦波テーブル１１３に替えてのこぎり波を記憶した波形テーブルを用いてもよい。
さらには、周波数設定データ生成部２に替えて、ＤＤＳ用周波数設定データＦ’を算出する回路と、切替用周波数設定データＦ_１〜Ｆ_４とを算出する回路を別々に構成してもよい。

この他、切替用周波数設定データは、図８に示した周波数設定データ生成部２のようにハードにより算出する場合に限られない。例えば、出力周波数設定データの変更操作の受付時にコンピュータなどを用いて（２）式の計算を予め行い、切替用周波数設定データを算出しておいてもよい。そして、出力周波数設定データの変更直後の１クロック分の動作時には、変更後のＤＤＳ用周波数設定データの供給を行う前に、切替用周波数設定データを各ＤＤＳ回路部１１に供給することにより、図９に示すタイミングチャートを実現してもよい。

１１ ＤＤＳ回路部
１１ａ〜１１ｄ
ＤＤＳ１〜ＤＤＳ４
１１０ アキュムレータ
１１３ 正弦波テーブル
１２ ＤＡＣ
１３ フィルタ
２ 周波数設定データ生成部
３ シリアライザ

Claims (4)

1. 出力周波数設定データに対応した周波数の周波数信号を出力する周波数信号発生装置において、
   １番〜ｎ番（ｎは、２以上の自然数）までの番号付けがなされ、各々、共通の第１の動作クロックに基づいて動作すると共に、前記出力周波数設定データをｎ倍した値であるＤＤＳ用周波数設定データを累積加算して得られた値であって、隣り合う番号間で差分を取ったとき、前記出力周波数設定データ分のオフセットを有するルックアップ値を波形テーブルから前記周波数信号の振幅データを読み出すためのアドレスとして用い、前記波形テーブルから読み取った振幅データを出力するｎ個のＤＤＳ回路部と、
   前記第１の動作クロックのｎ倍のクロック周波数を有する第２の動作クロックに基づいて作動し前記ｎ個のＤＤＳ回路部から出力された振幅データが前記番号順に並べられた、前記周波数信号を得るための振幅データ列を出力するシリアライザと、
   前記出力周波数設定データが変更されたとき、当該変更後の前記第１の動作クロックの１クロック分の動作の際に、変更された後の出力周波数設定データに基づき前記オフセットが設定されていたとしたならば、前記波形テーブルから次に読み出すべき振幅データのアドレスに対応するルックアップ値を得るために前記ＤＤＳ用周波数設定データに替えて加算される切替用周波数設定データを、前記各ＤＤＳ回路部に供給する周波数設定データ生成部と、を備えたことを特徴とする周波数信号発生装置。
2. 前記シリアライザから出力された振幅データ列をアナログの周波数信号に変換するディジタル／アナログ変換部を備えたことを特徴とする請求項１に記載の周波数信号発生装置。
3. 前記周波数設定データ生成部は、外部から入力された出力周波数設定データに基づき、前記ＤＤＳ用周波数設定データと切替用周波数設定データとを切り替えて前記各ＤＤＳ回路部に供給することを特徴とする請求項１または２に記載の周波数信号発生装置。
4. 前記周波数設定データ生成部は、前記番号順に、下記（ｉ）式から算出される値に相当する切替用周波数設定データを前記ｎ個のＤＤＳ回路部に出力することを特徴とする請求項１ないし３のいずれか一つに記載の周波数信号発生装置。
   Ａ_１＋（ｋ−１）×（Ｆ_ａ−Ｆ_ｂ）＋Ｆ_ａ’ …（ｉ）
   但し、Ａ_１は１番目のＤＤＳ回路部の波形テーブルから最初に読み出される振幅データの初期アドレス値、ｋは１〜ｎまでの自然数、Ｆ_ｂは変更前の出力周波数設定データ、Ｆ_ａは変更後の出力周波数設定データ、Ｆ_ａ’（＝ｎ×Ｆ_ａ）は変更後のＤＤＳ用周波数設定データである。

Images