JP2020013627A - 半導体メモリのテスト方法 - Google Patents
半導体メモリのテスト方法 Download PDFInfo
- Publication number
- JP2020013627A JP2020013627A JP2018136809A JP2018136809A JP2020013627A JP 2020013627 A JP2020013627 A JP 2020013627A JP 2018136809 A JP2018136809 A JP 2018136809A JP 2018136809 A JP2018136809 A JP 2018136809A JP 2020013627 A JP2020013627 A JP 2020013627A
- Authority
- JP
- Japan
- Prior art keywords
- defective
- blocks
- memory
- threshold
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
10 メモリ領域
A1 通常領域
A2 冗長領域
11 ヒューズ
12 コントロールロジック回路
13 ユーザIF
14 制御部
15 メモリセルIF
16 ヒューズインタフェース
Claims (9)
- 各々が複数個のメモリセルからなる複数のメモリブロックを有する半導体メモリの良否を判定するテスト方法であって、
前記複数のメモリブロックの前記複数個のメモリセルの各々の電気的特性を測定する第1のステップと、
前記複数個のメモリセルのうち、前記電気的特性の測定値が基準値を満たさないメモリセルを欠陥セルとして検出する第2のステップと、
前記複数のメモリブロックのうち、前記欠陥セルを所定数以上含むメモリブロックを欠陥ブロックとして判定する第3のステップと、
前記欠陥ブロックの数が第1の閾値以上であるか否かを判定する第4のステップと、
前記欠陥ブロックの数が第1の閾値以上であると判定された場合、前記半導体メモリを不良品であると判定する第5のステップと、
前記欠陥ブロックの数が第1の閾値未満であると判定された場合、前記欠陥ブロックの数を前記第1の閾値よりも小なる第2の閾値と比較する第6のステップと、
前記欠陥メモリブロックの数が前記第2の閾値未満であると判定された場合、前記複数個のメモリセルの各々について前記電気的特性の測定における測定条件を変更して前記第1のステップ、前記第2のステップ、前記第3のステップ及び前記第6のステップからなる一連のステップを、前記欠陥ブロックの数が前記第2の閾値以上且つ前記第1の閾値未満になったと判定されるまで繰り返し実行する第7のステップと、
前記第6のステップ又は前記第7のステップにおいて、前記欠陥ブロックの数が前記第2の閾値以上且つ前記第1の閾値未満であると判定された場合、前記欠陥ブロックへのアクセスを前記欠陥ブロック以外のブロックへのアクセスとは異なる方法で管理する第8のステップと、
を有することを特徴とする半導体メモリのテスト方法。 - 前記電気的特性の測定は、前記複数個のメモリセルからのデータの読み出し時における読み出し電圧の測定を含み、
前記測定条件の変更は、前記複数個のメモリセルに対するリフレッシュの時間間隔の変更を含むことを特徴とする請求項1に記載の半導体メモリのテスト方法。 - 前記測定条件の変更は、前記電気特性の測定時における前記複数個のメモリセルの温度の変更を含むことを特徴とする請求項1又は2に記載の半導体メモリのテスト方法。
- 前記複数個のメモリセルの各々はトランジスタから構成されており、
前記測定条件の変更は、前記トランジスタのゲートに印加する電圧の変更を含むことを特徴とする請求項1乃至3のいずれか1項に記載の半導体メモリのテスト方法。 - 前記複数個のメモリセルの各々はトランジスタから構成されており、
前記測定条件の変更は、前記トランジスタのゲートの閾値電圧の変更を含むことを特徴とする請求項1乃至3のいずれか1項に記載の半導体メモリのテスト方法。 - 各々が複数個のメモリセルからなる複数のメモリブロックを有する半導体メモリの良否を判定するテスト方法であって、
前記複数のメモリブロックの前記複数個のメモリセルの各々の電気的特性を測定する第1のステップと、
前記複数個のメモリセルのうち、前記電気的特性の測定値が基準値を満たさないメモリセルを欠陥セルとして検出する第2のステップと、
前記複数のメモリブロックのうち、前記欠陥セルを所定数以上含むメモリブロックを欠陥ブロックとして判定する第3のステップと、
前記欠陥ブロックの数が第1の閾値以上であるか否かを判定する第4のステップと、
前記欠陥ブロックの数が第1の閾値以上であると判定された場合、前記半導体メモリを不良品であると判定する第5のステップと、
前記欠陥ブロックの数が第1の閾値未満であると判定された場合、前記欠陥ブロックの数を前記第1の閾値よりも小なる第2の閾値と比較する第6のステップと、
前記欠陥メモリブロックの数が前記第2の閾値未満であると判定された場合、前記半導体メモリの電源をOFF状態からON状態に変化させ、前記複数個のメモリセルの各々に蓄積されている電荷の変化に基づいて、前記欠陥ブロックの数が前記第2の閾値に達するように新たに欠陥ブロックを選択する第7のステップと、
前記第6のステップ又は前記第7のステップの結果、前記欠陥ブロックの数が前記第2の閾値以上且つ前記第1の閾値未満であると判定された場合、前記欠陥ブロックへのアクセスを前記欠陥ブロック以外のブロックへのアクセスとは異なる方法で管理する第8のステップと、
を有することを特徴とする半導体メモリのテスト方法。 - 前記第8のステップにおける、前記欠陥ブロックへのアクセスについての前記異なる方法での管理は、前記欠陥ブロックのアドレスに対するアクセスを前記複数のメモリブロックとは異なる他のメモリブロックのアドレスに対するアクセスに置き換える処理を含むことを特徴とする請求項1乃至6のいずれか1に記載の半導体メモリのテスト方法。
- 各々が複数個のメモリセルからなる複数のメモリブロックと、各々が複数個の冗長セルからなる複数の冗長ブロックと、前記複数の冗長ブロックのうちの1つと前記複数のメモリブロックのうちの1つとを置き換え対象として対応付けて記憶するためのヒューズを複数個有するヒューズブロックと、を有する半導体メモリのテスト方法であって、
前記複数のメモリブロックの前記複数個のメモリセルの各々の電気的特性を測定し、
前記複数個のメモリセルのうち、前記電気的特性の測定値が基準値を満たさないメモリセルを欠陥セルとして検出し、前記欠陥セルを所定数以上含むメモリブロックを欠陥ブロックとして判定する第1のステップと、
前記欠陥ブロックの数が第1の閾値以上であるか否かを判定する第2のステップと、
前記欠陥ブロックの数が第1の閾値以上であると判定された場合、前記半導体メモリを不良品であると判定する第3のステップと、
前記欠陥ブロックの数が第1の閾値未満であると判定された場合、前記欠陥ブロックの数を前記第1の閾値よりも小なる第2の閾値と比較する第4のステップと、
前記欠陥メモリブロックの数が前記第2の閾値未満であると判定された場合、前記複数個のメモリセルの各々について前記電気的特性の測定における測定条件を変更して前記第1のステップ、前記第2のステップ及び前記第4のステップからなる一連のステップを、前記欠陥ブロックの数が前記第2の閾値以上且つ前記第1の閾値未満になったと判定されるまで繰り返し実行する第5のステップと、
前記第4のステップ又は前記第5のステップにおいて、前記欠陥ブロックの数が前記第2の閾値以上且つ前記第1の閾値未満であると判定された場合、前記欠陥ブロックへのアクセスを前記冗長ブロックへ代替してアクセスするように前記ヒューズブロック内の前記ヒューズを切断する第6のステップと、
を有することを特徴とする半導体メモリのテスト方法。 - 各々が複数個のメモリセルからなる複数のメモリブロックと、各々が複数個の冗長セルからなる複数の冗長ブロックと、前記複数の冗長ブロックのうちの1つと前記複数のメモリブロックのうちの1つとを置き換え対象として対応付けて記憶するためのヒューズを複数個有するヒューズブロックと、を有する半導体メモリのテスト方法であって、
前記複数のメモリブロックの前記複数個のメモリセルの各々の電気的特性を測定し、
前記複数個のメモリセルのうち、前記電気的特性の測定値が基準値を満たさないメモリセルを欠陥セルとして検出し、前記欠陥セルを所定数以上含むメモリブロックを欠陥ブロックとして判定する第1のステップと、
前記欠陥ブロックの数が第1の閾値以上であるか否かを判定する第2のステップと、
前記欠陥ブロックの数が第1の閾値以上であると判定された場合、前記半導体メモリを不良品であると判定する第3のステップと、
前記欠陥ブロックの数が第1の閾値未満であると判定された場合、前記欠陥ブロックの数を前記第1の閾値よりも小なる第2の閾値と比較する第4のステップと、
前記欠陥メモリブロックの数が前記第2の閾値未満であると判定された場合、前記半導体メモリの電源をOFF状態からON状態に変化させ、前記複数個のメモリセルの各々に蓄積されている電荷の変化に基づいて、前記欠陥ブロックの数が前記第2の閾値に達するように新たに欠陥ブロックを選択する第5のステップと、
前記第4のステップ又は前記第5のステップにおいて、前記欠陥ブロックの数が前記第2の閾値以上且つ前記第1の閾値未満であると判定された場合、前記欠陥ブロックへのアクセスを前記冗長ブロックへ代替してアクセスするように前記ヒューズブロック内の前記ヒューズを切断する第6のステップと、
を有することを特徴とする半導体メモリのテスト方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018136809A JP7112904B2 (ja) | 2018-07-20 | 2018-07-20 | 半導体メモリのテスト方法 |
US16/515,626 US10818376B2 (en) | 2018-07-20 | 2019-07-18 | Testing method for semiconductor memory |
CN201910654147.5A CN110739021A (zh) | 2018-07-20 | 2019-07-19 | 半导体存储器的测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018136809A JP7112904B2 (ja) | 2018-07-20 | 2018-07-20 | 半導体メモリのテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020013627A true JP2020013627A (ja) | 2020-01-23 |
JP7112904B2 JP7112904B2 (ja) | 2022-08-04 |
Family
ID=69162059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018136809A Active JP7112904B2 (ja) | 2018-07-20 | 2018-07-20 | 半導体メモリのテスト方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10818376B2 (ja) |
JP (1) | JP7112904B2 (ja) |
CN (1) | CN110739021A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10872678B1 (en) | 2019-06-19 | 2020-12-22 | Micron Technology, Inc. | Speculative section selection within a memory device |
CN115629296B (zh) * | 2022-12-07 | 2023-03-31 | 中科声龙科技发展(北京)有限公司 | 芯片测试方法、装置、设备及存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153297A (ja) * | 1995-11-29 | 1997-06-10 | Nec Corp | 半導体記憶装置の試験方法 |
JPH11102598A (ja) * | 1997-09-29 | 1999-04-13 | Toshiba Corp | メモリ不良救済解析装置 |
US20060268634A1 (en) * | 2005-05-27 | 2006-11-30 | Elpida Memory, Inc. | Chip information managing method, chip information managing system, and chip information managing program |
JP2010113751A (ja) * | 2008-11-05 | 2010-05-20 | Yokogawa Electric Corp | リダンダンシ演算方法及び装置並びにメモリ試験装置 |
JP2013161509A (ja) * | 2012-02-08 | 2013-08-19 | Elpida Memory Inc | 半導体装置の冗長救済方法 |
US9767924B1 (en) * | 2016-12-16 | 2017-09-19 | Arm Limited | Fast memory array repair using local correlated electron switch (CES) memory cells |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003187591A (ja) * | 2001-12-14 | 2003-07-04 | Toshiba Corp | 半導体記憶装置 |
US6957372B2 (en) * | 2002-08-26 | 2005-10-18 | International Business Machines Corporation | Repair of address-specific leakage |
KR100533385B1 (ko) * | 2004-04-16 | 2005-12-06 | 주식회사 하이닉스반도체 | 반도체 메모리 테스트 방법 |
JPWO2008029434A1 (ja) * | 2006-09-04 | 2010-01-21 | 富士通株式会社 | 半導体記憶装置、半導体記憶装置試験方法 |
JP2008108395A (ja) | 2006-10-27 | 2008-05-08 | Hoya Corp | 垂直磁気記録媒体及びその製造方法 |
KR100899392B1 (ko) * | 2007-08-20 | 2009-05-27 | 주식회사 하이닉스반도체 | 리프레시 특성 테스트 회로 및 이를 이용한 리프레시 특성테스트 방법 |
WO2010038630A1 (en) * | 2008-09-30 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
US8379454B2 (en) * | 2011-05-05 | 2013-02-19 | Sandisk Technologies Inc. | Detection of broken word-lines in memory arrays |
KR20150114795A (ko) * | 2014-04-02 | 2015-10-13 | 삼성전자주식회사 | 반도체 메모리 장치의 테스트 방법, 테스트 장치, 및 반도체 메모리 장치의 테스트 프로그램을 저장하는 컴퓨터로 읽을 수 있는 기록 매체 |
-
2018
- 2018-07-20 JP JP2018136809A patent/JP7112904B2/ja active Active
-
2019
- 2019-07-18 US US16/515,626 patent/US10818376B2/en active Active
- 2019-07-19 CN CN201910654147.5A patent/CN110739021A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153297A (ja) * | 1995-11-29 | 1997-06-10 | Nec Corp | 半導体記憶装置の試験方法 |
JPH11102598A (ja) * | 1997-09-29 | 1999-04-13 | Toshiba Corp | メモリ不良救済解析装置 |
US20060268634A1 (en) * | 2005-05-27 | 2006-11-30 | Elpida Memory, Inc. | Chip information managing method, chip information managing system, and chip information managing program |
JP2006331560A (ja) * | 2005-05-27 | 2006-12-07 | Elpida Memory Inc | チップ情報管理方法、チップ情報管理システム及びチップ情報管理プログラム |
JP2010113751A (ja) * | 2008-11-05 | 2010-05-20 | Yokogawa Electric Corp | リダンダンシ演算方法及び装置並びにメモリ試験装置 |
JP2013161509A (ja) * | 2012-02-08 | 2013-08-19 | Elpida Memory Inc | 半導体装置の冗長救済方法 |
US9767924B1 (en) * | 2016-12-16 | 2017-09-19 | Arm Limited | Fast memory array repair using local correlated electron switch (CES) memory cells |
Also Published As
Publication number | Publication date |
---|---|
US20200027523A1 (en) | 2020-01-23 |
US10818376B2 (en) | 2020-10-27 |
CN110739021A (zh) | 2020-01-31 |
JP7112904B2 (ja) | 2022-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100560243B1 (ko) | Dram 자체 수리를 수행하는 방법, 집적 회로 및 온 칩시스템 | |
US9870837B1 (en) | Semiconductor memory device for performing a post package repair operation and operating method thereof | |
CN108182962B (zh) | 包括虚拟故障产生器的存储器装置及其存储单元修复方法 | |
US7489576B2 (en) | Semiconductor storage device | |
JP2006344345A (ja) | 揮発性半導体記憶装置 | |
US6940773B2 (en) | Method and system for manufacturing DRAMs with reduced self-refresh current requirements | |
US7257012B2 (en) | Nonvolatile semiconductor memory device using irreversible storage elements | |
JP7112904B2 (ja) | 半導体メモリのテスト方法 | |
US10535418B2 (en) | Memory device including repair circuit and operation method thereof | |
US9589668B2 (en) | Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof | |
JP2013114728A (ja) | 半導体記憶装置 | |
JP2005100542A (ja) | 半導体記憶装置とそのテスト方法 | |
US7697356B2 (en) | Method of testing semiconductor apparatus | |
US20230084435A1 (en) | Method for testing memory and memory testing device | |
JPH05288798A (ja) | 半導体集積回路およびそのテスト方法 | |
US11532375B2 (en) | Latch circuit and memory device including the same | |
US6809982B2 (en) | Defective cell remedy method capable of automatically cutting capacitor fuses within the fabrication process | |
US20130028036A1 (en) | Method of Screening Static Random Access Memories for Unstable Memory Cells | |
KR100542694B1 (ko) | 반도체 메모리 장치의 불량 셀 리페어 방법 | |
KR100393148B1 (ko) | Sram 펠릿에 있어서의 용장 회로 전환을 위한 검사 방법 | |
JP2006286149A (ja) | 半導体記憶装置 | |
JP2002358799A (ja) | セルフリフレッシュ機能を備えた半導体記憶装置およびその検査方法 | |
CN115762624A (zh) | 劣化检测设备 | |
JP2012108973A (ja) | 半導体装置及びその制御方法 | |
JP2024052424A (ja) | 半導体装置、半導体記憶回路、半導体記憶装置、半導体記憶回路を検査する方法、半導体記憶装置を製造する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7112904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |