JP2019520715A - 電気部品のための電気絶縁材料に自動調整電界緩和特性を与える、電気絶縁材料を処理する方法 - Google Patents

電気部品のための電気絶縁材料に自動調整電界緩和特性を与える、電気絶縁材料を処理する方法 Download PDF

Info

Publication number
JP2019520715A
JP2019520715A JP2019516081A JP2019516081A JP2019520715A JP 2019520715 A JP2019520715 A JP 2019520715A JP 2019516081 A JP2019516081 A JP 2019516081A JP 2019516081 A JP2019516081 A JP 2019516081A JP 2019520715 A JP2019520715 A JP 2019520715A
Authority
JP
Japan
Prior art keywords
electrical
electric field
electrical contact
contact
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019516081A
Other languages
English (en)
Inventor
ベリジャル，ギヨーム
ディアーム，ソンベル
ルベイ，ティエリ
ルヴェック，ルイ
ヴァルデス・ナヴァ，ザレル
ロードバ，リオネル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Publication of JP2019520715A publication Critical patent/JP2019520715A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D163/00—Coating compositions based on epoxy resins; Coating compositions based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/40—Additives
    • C09D7/60—Additives non-macromolecular
    • C09D7/61—Additives non-macromolecular inorganic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Inorganic Insulating Materials (AREA)
  • Organic Insulating Materials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本発明は、第１の電気接点及び第２の電気接点を備える絶縁すべき電気部品の少なくとも１つの表面を覆うように意図された電気絶縁保護材料を処理する方法であって、均質な複合混合物を得るように、電気絶縁ホストマトリックスにホストマトリックスの比誘電率より高い比誘電率を有する粒状充填材を混合するステップ２０と、絶縁すべき電気部品の上記少なくとも１つの表面に凝固可能な均質な複合混合物を堆積させるステップ３０と、上記第１の電気接点及び前記第２の電気接点を用いて均質な複合混合物に電界を印加するステップ４０とを含んでなる方法に関する。【選択図】図５

Description

本発明は、電気部品用の電気絶縁材料の分野の一部である。より詳細には、本発明は、絶縁すべき電気部品を覆うように設計された電気絶縁保護材料を処理する技法に関する。
本発明は、特に、ただし排他的ではなく、高電圧電気エネルギーの変換及び輸送に対して意図された、電子システム、電子パワーシステム及び電気工学システムに適用することができるか、又は組込み電気部品（例えば、電力変換器、高電圧変圧器、ガス絶縁スイッチ、高電圧コネクタ、高電圧伝送用要素、ＤＣ（直流）又はＡＣ（交流）いずれかの高電圧ケーブル及びバスバーなど）に適用することができる。
本文書における「電気部品」という用語は、広範な意味で解釈されなければならず、電気モジュール又は電子モジュール、電気回路又は電子回路、ＰＣＢ型プリント回路基板、電気カード又は電子カード又は基板、電子部品、電気コネクタ、電気ケーブルなどに等しく十分に対応することができる。より一般的には、本発明は、電気絶縁体で覆うべき電気接点が設けられた、電気機能又は電子機能を有する任意の要素に適用することができる。
より詳細には、以下、本発明において、本発明者らが直面したパワーエレクトロニクスの分野において存在する問題及び課題について述べることとする。本発明は、当然ながら、この特定の応用の分野に限定されず、直近の又は同様の問題及び課題に対処しなければならない全ての電気的保護技法（封止、パッシベーション、熱帯向け改修、エナメル加工、含侵、成形など）に対して重要である。
電気絶縁は、高電圧下で動作する装置において重要な要素である。電気部品の耐用年数は、その絶縁の耐用年数に関連することが多いため、近年、固体電気絶縁体として、特に電子パワーモジュールで使用される材料の劣化及び経年変化の原因を理解するための研究が行われてきた。高電圧下で動作するこれらのモジュールは、実際に、高い電気的応力にさらされ、それにより、絶縁材料において電界増強部（electrical field reinforcement）（すなわち、電界が相対的に強力である、導電素子に近接する特異な領域）が出現する可能性がある。これらの電界増強部は（幾つかの特定の電圧レベルに達した場合）、部分放電の原因となり、部品を使用されるときに損傷し、更には電気絶縁破壊をもたらす。
これがいっそう注目すべきであるのは、現行のパワー部品で使用される絶縁材料は、それらが必ずしも適切なサイズを有していない歪み及び応力に耐えるためである。実際に、特に組込みシステムへの電子機器の集積化が大幅に増加していることと組み合わされて、使用される動作電圧の上昇により、電力密度が増大することになっている。したがって、絶縁材料に対して耐えるべき電気的応力のレベルは大幅に上昇した。
改善された電圧性能を確実にすることに対する１つの解決法は、電気部品の構成要素を特大にすることであるが、この手法は、集積化を最適化するという模索とは明らかに矛盾する。
例えば、鉄道輸送用のエネルギー変換システムで頻繁に使用される１つの部品は、図１に示すようなＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）として知られるチップベースのパワーモジュールである。その構造は、種々の素子の積層体により構成される。１つ以上のＩＧＢＴチップ１が、絶縁基板２にろう付けされ、絶縁基板２は、（セラミック材料に基づく）電気絶縁層２１を備え、電気絶縁層２１は、その下面及び上面が金属電気接点２２及び２３によって覆われている（メタライゼーション）。基板２は、この基板が得られる方法のためにＤＢＣ（ダイレクトボンド銅）又はＡＭＢ（活性金属ろう付け）基板と呼ばれる、メタライズドセラミック基板である。最も一般的な場合では、この基板は、銅又はＡｌＳｉＣから作製された支持体５の上に配置される。モジュールの種々の要素は、組み立てられ、電気絶縁（封止）材料の層によって覆われ、その後、プラスチックパッケージ６に封入される。そして、モジュールは、動作時に生成される熱を放散させるために、モジュールの下面において冷却システムに固定され（図示せず）、その後、導体により電気回路の残り（アクチュエータ、電源等）に接続される。
電気的観点から、この部品における破損の主な原因の１つは、図２に示すように、誘電率値の異なる３つの媒体の接触面に対応する３重セラミック／金属／絶縁体点（Ａで参照する３重点）における、及び、金属／絶縁体接触面における電気接点２２の（Ｂで参照する）点における電気絶縁破壊にある（この場合、使用する用語は、「点効果」である）。これらの影響されやすい箇所は、エッチング後に得られかつ封止材料において電界の不均一性を引き起こす、接点の形状に主に関連する。これらの影響されやすい箇所の付近でその絶縁体において局所化した電界増強部により、時に、電気的トリーイングの形態をとる部分放電が形成されることになる可能性があり、これが繰り返されることにより、モジュールの早すぎる経年変化に至る封止材料３の劣化とともに、信頼性の問題、又は耐電圧能力の限界がもたらされる。
高電圧に関連する制約を満たしながらより高い電圧を達成し及び／又はパワーエレクトロニクスを集積することを目的として、特許文献１に記載されておりかつ図３に示す既知の解決法は、封止材料３との接触面においてセラミック層２１の上に水素化アモルファスシリコンに基づく半抵抗ワニス４の薄層又は薄膜を、上部電気接点２２から下部電気接点２３まで堆積させることにある。この半抵抗ワニス４の層は、電気接点の周囲に位置する部分放電のリスクを低減させる。しかしながら、こうした解決法は、工業規模で達成するにはコストがかかりかつ困難であるプラズマ蒸着装置の使用が必要である。さらに、構造体内の幾つかの特定の影響されやすい要素のマスキングは、それを構成することができる構造的要素のばらつきを考慮すると比較的複雑である。
非特許文献１の科学出版物に記載されている別の既知の解決法は、電子部品用の電気絶縁封止材料として、電位緩和（又は電界緩和）材料の作製に依存する。電位緩和は、誘電率傾斜を有する材料によって行われる。この材料は、異なるサイズの粒子で充填されたポリマーマトリックスに基づく複合物である。この複合材料は、硬化する前に、粒子をポリマーマトリックス内で移動させて粒子の空間分布に応じて誘電率の或る特定のプロファイルを得るように、遠心力がかけられる。
しかしながら、この解決法には幾つかの特定の欠点がある。ポリマーマトリックスにおいて粒子を移動させるために使用される技法（遠心分離）の性質のために、（材料の回転中心とは反対の意味で）マトリックスにおける粒子の一方向のみの移動しか可能でなく、これは最適ではない。この技法は、材料の１つの局所的な領域のみの処理しか可能でない（必ずしも、処理しなければならない領域の全体ではない（したがって、材料における部分放電の不在が保証されない））ため、限定的である。この技法は、さらに、材料が単純な幾何学的形状（円筒状又は円形）を有するべきであるということを必然的に含む。さらに、この解決法では、遠心分離及び硬化のステップに続き、封止材料の再加工が必要である。これは、実施するには骨が折れかつコストのかかる作業である。最後に、この技法は、例えば、パワーモジュール、変圧器又は高圧回路遮断器など、大型の電気部品の製造に適合するものと考えられる。
国際公開第２０１５／０７４４３１号
N. Hayakawa他著、2012、「Fabrication Technique of Permittivity Graded Materials (FGM) for Disk-Type Solid Insulator, Proceedings of the CEIDP」
したがって、電気部品における部分放電の現象を効率的に低減させ、及び／又はより高い動作電圧を取得し、実施が簡単でありかつ実施にほとんどコストがかからない、電気絶縁のための革新的な解決法を提案することが必要であると考えられる。
本発明の１つの特定の実施形態では、少なくとも１つの電気接点を備える絶縁すべき電気部品の少なくとも１つの表面を覆うように意図された電気絶縁保護材料を処理する方法であって、
均質な複合混合物を得るように、電気絶縁ホストマトリックスに該ホストマトリックスの誘電率より高い誘電率を有する粒状充填材を混合するステップと、
絶縁すべき電気部品の上記少なくとも１つの表面を、均質な複合混合物で覆うステップと、
上記少なくとも１つの電気接点を用いて均質な複合混合物に電界を印加して、不均質な混合物を得るステップと
を含んでなる方法が提案される。
したがって、本発明の全体的な原理は、より高い誘電率を有する粒子で充填された電気絶縁ホストマトリックスに基づく保護材料の作製中に、保護材料に対して自動適応型電界緩和特性を与えるように電界を使用することからなる。実際には、本発明者らは、こうした均質な複合混合物に対して電界を印加することにより、ホストマトリックス内で粒子が、処理すべきゾーンにおいて（すなわち、部品に電圧がかけられたときに望ましくない電界増強部が現れる可能性があるゾーンにおいて）自然に集中するように、移動することが促進されることを発見した。これにより、電気部品の欠陥に向けられかつ自動的に適合されるように、誘電率及び／又は導電率の増大が引き起こされる。したがって、（マトリックス内の粒子の一方向のみの移動が可能である）従来技術とは異なり、本発明の方法は、材料に実際に存在する致命的な箇所に応じた、作製されているときの保護材料の誘電率及び／又は導電率のプロファイルの自動調整に基づき、単純かつ効率的な解決法を提供する。したがって、得られる不均質な複合材料は、操作中に電気部品の部分放電源である電界増強部を低減させる誘電率及び／又は導電率のプロファイルを有する。したがって、本発明による処理方法は、電気部品におけるより優れた耐電圧能力、したがって、耐用年数の延長を確実にする。
１つの特定の実施形態によれば、方法は、電界を印加するステップに続き複合混合物を硬化させるステップを更に含む。
この硬化ステップにより、電気的処理の後にホストマトリックスにおいて得られる粒子の空間分布を固定することができる。このステップに続き、電気絶縁かつ電界緩和保護材料が得られる。
一実施態様の１つの変形によれば、方法は、電界を印加するステップの間に実施される、複合混合物を硬化させるステップを含む。
この硬化ステップにより、電気的処理中にホストマトリックスにおいて得られる粒子の空間分布を固定することができる。ステップの最後に、電気絶縁かつ電界緩和保護材料が得られる。この特定の実施態様は時間に関して有利であり、その理由は、複合混合物の二重の並列処理を行うことができるためである。
１つの特定の実施態様では、印加される電界はＤＣ電界である。
この特定の実施態様により、ホストマトリックスにおける粒子の濃度のプロファイルが効率的に変更される。例えば、これは、電気接点と保護材料との間の接触面から粒子の濃度の勾配を得るように実施することができる。
１つの特定の特徴によれば、電気部品は、高電位の第１の電気接点と低電位の第２の電気接点とを備え、電界は、上記第１の接点と上記第２の接点との間の所定の電位差（正極性又は負極正）を用いて印加される。
これにより、ＤＣ電界が印加される場合、電気接点のうちのいずれか一方の方に粒子を集中させることが可能になる。例えば、高電圧電源接点との接触面の方で粒子を集中させることができ、その理由は、この接点の周囲の電界増強部のリスクの方がおそらく高くなるためである。
実施態様の１つの変形では、印加される電界はＡＣ電界である。
実施態様のこの変形は、ホストマトリックスにおける粒子の濃度のプロファイルを効率的に変更するのを可能にし、対称的な増強部のある構成を有する電気部品に特に適している。電界は、方形状波、三角波、正弦波又はアナログＡＣ電気信号を用いて印加することができる。
第１の特定の実施態様によれば、電界は、厳密に１０Ｈｚを超える周波数で印加される。
本発明者は、意外なことに、「高周波数」電界（すなわち、１０Ｈｚを超える周波数の電界）を印加することにより、粒子鎖（不均質な複合混合物の残りの比誘電率より高い比誘電率を有する粒子鎖）の形態で、第１の接点と第２の接点との間に延在する電界に対する緩和層を形成することができることを発見した。
第２の特定の実施態様によれば、電界は、１０Ｈｚ以下の周波数で印加される。
本発明者らはまた、意外なことに、「低周波数」電界（すなわち、１０Ｈｚ以下の周波数の電界）を印加することにより、電界の第１の緩和層及び第２の緩和層が得られ、第１の電気接点及び第２の電気接点それぞれの上に対称に配置されることも発見した。「対称」という用語は、２つの緩和層が、保護材料における粒子の対称分布を通して同様の形状及び厚さを有することを指す。
この第２の実施態様では、電界は、第２のＤＣ電気信号の上に重ね合わされる所定形状の第１のＡＣ電気信号を用いて印加される。
ＡＣ電気信号の上に重ね合わされるＤＣ電気信号の存在により、第１の電気接点及び第２の電気接点それぞれの上に電界の第１の緩和層及び第２の緩和層を非対称に形成することが可能になる。「非対称」と言う用語は、生成される緩和層のうちの一方が他方より大きい厚さを有することを指す。ＡＣ電気信号は、方形波、正弦波、三角波又はアナログの形状を有することができる。
１つの特定の特徴によれば、電界は２ｋＶ／ｍｍ未満の振幅で印加される。印加される電界は、より詳細には５０Ｖ〜１０００Ｖ、さらにより詳細には１００Ｖ〜５００Ｖの範囲である。
１つの特定の特徴によれば、ホストマトリックスは１〜２０の比誘電率を有し、粒状充填材は２より高い誘電率を有する。ホストマトリックス及び粒状充填材の比誘電率は、特に、得られる不均質な複合混合物の電界緩和層の比誘電率が、１０〜５０であり、より詳細には２５の範囲内にあるように選択される。
ホストマトリックスの比誘電率は、実験により、固体状態で１ＭＨｚの周波数でかつ２５℃の温度で測定され、粒状充填材の比誘電率は、実験により、固体状態で５０Ｈｚの周波数でかつ２５℃の温度で測定されたことに留意しなければならない。
ホストマトリックスは、硬化可能な液体ポリマー材料から得られ、粒状充填材は、ＳｒＴｉＯ３、ＢａＴｉＯ３、Ｂａ１−ｘＳｒｘＴｉＯ３、ＳｉＣ、Ａｌ２Ｏ３、ＡｌＮ、ＢＮ、Ｓｉ３Ｎ４、ＳｉＯ２、ＺｎＯ、ＭｇＯ、ＣａＣｕ３Ｔｉ４Ｏ１２、ＴｉＯ２、ＭｏＳ２、Ｃａ２Ｎｂ３Ｏ１０、ＳｉｗＡｌｘＯｙＮｚ、ポリフッ化ビニリデン（ＰＶＤＦ）又はポリアミド（ＰＡ）などを含む群に属する材料から得られる。
この材料のリストは網羅的ではない。ホストマトリックスは、熱重合性である（すなわち、熱的処理の影響下で凝固特性を有する）か、又は光硬化性である（すなわち、電磁放射線の影響下で凝固特性を有する）材料から得ることができることに留意しなければならない。粒状充填材は、本明細書において上に列挙した材料又はこれらの材料の組合せのうちの１つから得ることができることも留意しなければならない。
１つの特定の特徴によれば、均質な複合混合物の全体積に対する粒状充填材の体積比は、０．０１％〜６０％、より詳細には、１０％〜６０％の範囲である。幾つかの特定の場合では、６０％〜７０％の体積比を構想することができる。
この体積比の範囲は、保護材料に所望の特性を与える優れた結果を示した。
１つの特定の特徴によれば、粒状充填材は、マイクロメートルサイズ及び／又はナノメートルサイズの粒子に基づく充填材である。
１つの特定の特徴によれば、粒状充填材は、球状及び／又は円筒状及び／又は管状及び／又は平面形状の粒子に基づく充填材である。
この粒子のサイズ及び形状は、最終的な封止材料の誘電率及び／又は導電率に、その絶縁耐力に、部分放電出現閾値及び部分放電に対する耐性に影響を与える可能性がある。
１つの特定の特徴によれば、粒状充填材は、コア−シェル型の複合構造を有する粒子に基づく充填材である。
したがって、粒状充填材は、化学的組成が均質である粒子、若しくはコア−シェル型の構造を有する複合粒子、又はそれら２つの組合せを含みうる。
１つの特定の特徴によれば、電界の印加の上記ステップは、上記少なくとも１つの電気接点と協働する電気部品の外部接続部を用いて行われる。
この特徴は、外部接続部の存在により、電気部品自体の構造的要素とともに封止材料の電気的処理を行うことが可能になるため、特に有利である。幾つかの特定の場合では、これにより、上記少なくとも１つの電気接点と接触し、さらに、このステップを行うことができるために、複雑な内部構造を有する幾つかの特定の電気部品に対して構造的アーキテクチャを変更する必要がある、追加の電極システムに頼る必要がなくなる。他の場合では、本方法の間に電界の印加のみに専用である一時的なかつ取外し可能な対電極を追加することを構想することができる。したがって、上述した方法は、従来技術の方法と比較して、その実施が単純かつ低コストである。
１つの代替実施形態によれば、電界を印加する上記ステップは、上記少なくとも１つの電気接点に電気的に接続するように意図された少なくとも１つの一時的なかつ取外し可能な対電極を用いて行われる。
この変形は、例えば、電気部品が、上記少なくとも１つの電気接点と協働するいかなる外部接続部も有しておらず、上記外部接続部が容易にアクセス可能ではない場合、使用することができる。
本発明の別の実施形態は、本発明の実施形態のうちの任意の１つにおいて、絶縁すべき電気部品を作製するステップと、本明細書において上述した電気絶縁保護材料を処理するステップとを含む電気部品を製造する方法を提案する。
本発明の別の実施形態は、本明細書において上述した製造の方法によって得られた電気部品を提案する。
本発明の別の実施形態は、本発明の実施形態のうちの任意の１つにおいて、本明細書において上述した方法により処理される電気絶縁保護材料を提案する。
本発明の別の実施形態では、少なくとも１つの電気接点を備える絶縁すべき電気部品の少なくとも１つの表面を覆う電気絶縁保護材料が提案され、上記少なくとも１つの電気接点は、電気絶縁ホストマトリックスとホストマトリックスの比誘電率より高い比誘電率の粒状充填材とから構成される不均質な複合混合物を備える上記材料と接触面を形成する。この特定の実施形態では、上記材料は、上記少なくとも１つの電気接点のうちの１つの電気接点の表面に少なくとも部分的に配置される層の形態をとる。言い換えれば、上記材料は、上記接触面のレベルにおいて、ホストマトリックスにおける粒状充填材の濃度が相対的に高い。
したがって、得られる粒子の濃度のプロファイルにより、上記少なくとも１つの電気接点と保護材料との間の接触面における局所的な粒子の集中が可能になる。粒子のこの空間分布により、保護材料と電気接点との間の接触面における（すなわち、保護材料／電気接点接触面における）誘電率が増大した層の形成が可能になる。
本発明の別の実施形態では、第１の電気接点及び第２の電気接点を備える絶縁すべき電気部品の少なくとも１つの表面を覆う電気絶縁保護材料が提案され、第１の電気接点及び第２の電気接点の各々は、電気絶縁ホストマトリックスとホストマトリックスの比誘電率より高い比誘電率の粒状充填材とにより形成された不均質な複合材料を備える上記材料と接触面を形成する。この特定の実施形態では、上記材料に含まれる粒状充填材は、第１の接点と第２の接点との間に延在する集中した粒子の鎖の形態をとる。
したがって、得られる粒子の濃度のプロファイルにより、部品の電気接点の間に非等方的に誘電率が増大した層を形成することができる。
本発明の別の実施形態は、第１の電気接点及び第２の電気接点を備える絶縁すべき電気部品の少なくとも１つの表面を覆う電気絶縁保護材料を提案し、該材料は、電気絶縁ホストマトリックスとホストマトリックスの比誘電率より高い比誘電率を有する粒状充填材とから構成される不均質な複合混合物を備える。この特定の実施形態では、粒状充填材は、第１の電気接点と第２の電気接点とのそれぞれの表面に少なくとも部分的に堆積した第１の層及び第２の層の形態をとる。
本発明の別の実施形態は、少なくとも１つの電気接点を備える絶縁すべき電気部品の少なくとも１つの表面を覆うように意図された電気絶縁保護材料を処理する装置であって、
均質な複合混合物を得るように、電気絶縁ホストマトリックスにホストマトリックスの誘電率より高い誘電率を有する粒状充填材を混合するように構成された手段と、
絶縁すべき電気部品の少なくとも１つの表面を、均質な複合混合物で覆うように構成された手段と、
上記少なくとも１つの電気接点を用いて均質な複合混合物に電界を印加するように構成された手段と
を備えてなる装置を提案する。
本発明の他の特徴及び利点は、例示的（indicative）であって非網羅的な例として与えられた以下の説明及び添付図面から明らかになるであろう。
従来技術に関して既に述べた、従来技術において既知である電気パワーモジュールの一例を提示する図である。 従来技術に関して既に述べた、図１に示す電気モジュールの断面の部分図を提示する図である。 従来技術に関して既に述べた、図１及び図２を参照して提示したようなパワーモジュールにおける部分放電の形成を低減させる既知の技法を提示する図である。 本発明の目的である方法の特定の実施形態のフローチャートである。 第１の実施形態による方法の種々のステップを表す簡易ブロック図である。 第１の実施形態による保護材料の処理の後に光学顕微鏡の下で得られたＤＢＣ型構造体の断面の部分図である。 第１の実施形態による保護材料の処理の後に光学顕微鏡の下で得られたＤＢＣ型構造体の断面の部分図である。 第２の実施形態による方法の種々のステップを表す簡易ブロック図である。 第２の実施形態による保護材料の処理の後に光学顕微鏡の下で得られたＤＢＣ型構造体の断面の部分図である。 第２の実施形態の第１の変形による方法のステップを表す簡易ブロック図である。 第２の実施形態の第２の変形による方法のステップを表す簡易ブロック図である。 図９を参照して例示した第１の代替実施形態に関連して適用されるＡＣ電界のタイミング図の例を表す図である。 図１０を参照して例示した第２の代替実施形態に関連して適用されるＡＣ電界のタイミング図の例を表す図である。
本明細書の全ての図において、同一の要素及びステップは、同じ参照符号によって指定される。
以下、図４及び図５を参照して、本発明の１つの特定の実施形態による電気部品を製造する方法の主なステップについて記載する。
（絶縁すべき電気部品を作製するステップ１０）
最初に、露出した電気部品が作製される。例えば、このステップ１０では、未だ電気絶縁されていないＩＧＢＴ又はＪＦＥＴ（接合型電界効果トランジスタ）ベースのパワーモジュールの場合、デバイスは、リソグラフィの技法、又はマイクロエレクトロニクスから導出される他の既知の技法を用いて作製される。
図及び関連する説明を簡略化するために、ここでは、パワーモジュールの１つの部分、すなわち、上記モジュールのメタライズドセラミック基板又はＤＢＣ（ダイレクトボンディング銅）基板のみに注目する。以下、「部品」及び「モジュール」という用語は、同じ構造的要素を示すために区別なしに使用する。
図５に示すように、絶縁すべき部品１００は、セラミック材料の層１１０（例えば、化学式Ａｌ２Ｏ３の酸化アルミニウムの層）を備え、その上に、高電圧電源に接続された高電位の第１の電気接点１２０と、接地に接続された低電位の第２の電気接点１３０とが配置されている。絶縁すべき部品１００はまた、セラミック材料の層１１０の下面に配置されかつ接地に接続された別の電気接点（図示せず）も備える。これらの要素は、メタライズドセラミック基板を形成する。絶縁すべき部品１００は、メタライズドセラミック基板が配置される一般にソールと呼ばれる、銅（Ｃｕ）又はアルミニウム炭化ケイ素（ＡｌＳｉＣ）から作製された支持体（図示せず）を更に備える。セラミック材料の層１１０は、約９の比誘電率を有する。
以下のステップの目的は、絶縁すべき部品１００を覆うように意図される電気絶縁保護材料（又は封止材料）を作製することであり、この材料は、部品に電圧がかけられているときに部分放電の形成を低減させ、及び／又は動作電圧を上昇させるのを可能にするように、作製される。
（硬化可能な均質な複合混合物を作製するステップ２０）
最初に、粒状充填材とも呼ばれるゲスト粒子が均質に充填された電気絶縁ホストマトリックスから、混合物が作製される。本明細書に記載する例では、ホストマトリックスは、１０：１のポリマー／硬化剤重量比で硬化剤が混合された一般に「エポキシ樹脂」と呼ばれる、エポキシド系液体ポリマーマトリックスである。したがって、ホストマトリックスは、硬化液体ポリマー媒体を構成する。粒状充填材は、例えばチタン酸ストロンチウム粉末（ＳｒＴｉＯ３）からの無機粒子を含む。それら粒子は、通常、１００ｎｍ〜１００マイクロメートルの範囲のマイクロメートルサイズを有する。本発明の範囲から逸脱することなく、１００ナノメートル未満のナノメートルサイズの粒子もまた、単独で又はマイクロメートルサイズの粒子と組み合わせて使用することができる。チタン酸ストロンチウム粒子は、エポキシドポリマーマトリックスの比誘電率（通常、３〜６の範囲）に対するそれらの比誘電率（すなわち、高誘電率）（通常、塊の状態で１００〜４００の範囲）に対して選択された。
チタン酸ストロンチウムの所与の量のマイクロメートル粒子が、エポキシドポリマーマトリックス（硬化剤を含む）内に導入され、遊星ミキサを用いて混合される。複合物の全体積に対する粒状充填材の体積比は、約１０％である。
ステップ２０の最後に、エポキシドポリマーマトリックスにチタン酸ストロンチウム粒子が充填された、エポキシド／ＳｒＴｉＯ３と呼ばれる均質な複合混合物が得られる。
これは、単に例示的な一例であり、本発明の範囲から逸脱することなく、同じ機能を果たす他の材料を構想することができる。概して、最終的に保護材料にその電界緩和挙動を与えるためには、このステップの実行に対して以下を用いることが好ましい。
−例えば、熱硬化性樹脂（ポリエステル又はエポキシド、ポリイミド、ポリエステルイミド等）、熱可塑性樹脂（ポリエチレン、ポリウレタン等）又はエラストマ樹脂（シリコーンゲル又はゴム）等、（固体状態において、１ＭＨｚでかつ２５℃で測定された）２０以下の比誘電率を有する有機ポリマーマトリックス、及び、
−例えば、ＳｒＴｉＯ３、ＢａＴｉＯ３、Ｂａ１−ｘＳｒｘＴｉＯ３、ＳｉＣ、Ａｌ２Ｏ３、ＡｌＮ、ＢＮ、Ｓｉ３Ｎ４、ＳｉＯ２、ＺｎＯ、ＭｇＯ、ＣａＣｕ３Ｔｉ４Ｏ１２、ＴｉＯ２、ＭｏＳ２、Ｃａ２Ｎｂ３Ｏ１０、ＳｉｗＡｌｘＯｙＮｚ、ポリフッ化ビニリデン（ＰＶＤＦ）若しくはポリアミド（ＰＡ）又はこれらの材料の組合せに基づく粒状充填材等、（固体状態において、５０Ｈｚでかつ２５℃で測定された）厳密に２より高い比誘電率を有する粒状充填材、条件は、粒状充填材の比誘電率は、ホストマトリックスの比誘電率より厳密に高くなければならないということである。
粒状充填材は、サイズが異なり（マイクロメートルサイズ及び／又はナノメートルサイズ）かつ球状及び／又は円筒状及び／又は管状及び／又は平面形状である、粒子を含むことができる。
本明細書に記載する実施形態と組み合わせて又は代替形態として、複合コア−シェル構造を有する粒子の使用も構想することができる。これらの粒子は、第１の材料により形成されたコアと第２の材料により形成されたシェルとによって構成される。
代替形態として又は本明細書に記載する実施形態と組み合わせて、極めて高い比誘電率を有する粒子に比することができる導電性粒子を使用することも可能である（概して、金属は、それらの誘電体特性ではなくそれらの導電特性により特徴付けられる）。
同様に、複合物の全体積に対する、マトリックスに最初に導入される粒状充填材の体積比は、０．０１％〜６０％とすることができる。エポキシドポリマー樹脂の粘度に関して、この例では、周囲温度（明らかに２０℃に等しい）で１０ｍＰａ．ｓ〜１００００ｍＰａ．ｓの範囲で選択される。しかしながらより包括的には、複合材料を形成するために選択された材料の物理化学特性とともに、当業者が自身の研究範囲内での日常の試験を用いて理解することができる方法の他のパラメータに応じて、１０ｍＰａ．ｓ〜１０００００ｍＰａ．ｓの範囲から選択することができる（例えば、樹脂の粘度、印加される電界の振幅及び形状、方法で使用される温度等は、保護材料における粒子の層の成長速度に影響を与える）。
（覆うステップ３０）
このステップは、絶縁すべき部品１００のその表面全体を、封止するために、前のステップの最後に得られた均質なエポキシド／ＳｒＴｉＯ３複合材料で覆うことにある。この目的で、エポキシド／ＳｒＴｉＯ３均質複合混合物１４０を、通常、液体手段によりポリマーを堆積させる技法を用いて、部品の表面上に堆積させる。この技法には幾つかの利点があり、すなわち、実施が簡単であり、機器に関して必要なコストが低く、広い表面積と可変のマイクロメートル又はミリメートル厚さとを有する層の作製が可能である。さらに、この技法は、容易に工業に転換することができる。
当然ながら、この複合材料１４０は、他の堆積技法により、特に、ただし排他的にではなく、化学的手段（ＣＳＤすなわち化学溶液堆積法）、ディップコーティング、スピンコーティング、ドクターブレードコーティング、メニスカスコーティング、スプレーコーティング、インクジェットコーティング、スクリーン印刷、押出成形、射出成形、成形、封止、鋳造、浸漬等により、形成することができる。
このステップの最後に、絶縁すべき部品１００は、複合エポキシド／ＳｒＴｉＯ３混合物１４０によって覆われる。
このステップにより、図５に示すような電気接点１２０及び１３０だけでなく、図では見えない電気部品の他の要素もまた覆うことができる。実際に、このステップでは、ＩＧＢＴトランジスタベースのパワーモジュールを構成する異なる構造的要素をこの層でコーティングしなければならず、この目的は、これらの要素全てを封止し電気絶縁することである。
電気接点１２０及び１３０の１つの外部からアクセス可能な部分（図ではそれぞれ１２５及び１３５で参照する）のみが、複合混合物１４０によって覆われず、後続する電気的接続（ステップ４０）を可能にするために部品の外部からアクセス可能である。
（電気的処理のステップ４０）
本発明による方法のこのステップは、保護材料が電気的応力の下で示す可能性がある電界増強ゾーンに対して適合された粒子の空間分布に応じて誘電率のプロファイルを得るために、ポリマーマトリックスにおけるチタン酸ストロンチウムの粒子の移動を促進するように、複合混合物１４０に電界を印加することにある。この電気的処理を行うために、２つの特定の技法が提案される。すなわち、ＤＣ電界の印加（電気泳動）とＡＣ電界の印加（誘電泳動）とである。第２の技法については後述する。
（ｉ）ＤＣ電界の印加（電気泳動）
１つの特定の実施態様では、ＤＣ電界（又はより包括的には、ＤＣ成分を含む電界）が、ＤＣ電界１５０の印加手段を用いて部品の電気接点１２０及び１３０の間に生成される。これらの手段は、例えば、電気接点１２０及び１３０を異なる電位にするように構成されたＤＣ電圧源１５１と、位置（開又は閉）に応じて電界を印加するか又は印加しないスイッチ１５２とを備える。有利には、電圧源１５１の極は、電気部品の外部からアクセス可能な部分１２５及び１３５に電気的に接続される。
実際には、互いから１ｍｍの間隔が空けられている電気接点１２０及び１３０の両端に、例えば、振幅５００ＶのＤＣ電圧が約１５分間印加される（５００Ｖ／ｍｍの電界を与える）。この電圧は、（高電圧に接続された）電気接点１２０と（接地に接続された）電気接点１３０との間に正の電位差（例えば、＋５００Ｖ）を印加することにより生成される。この正極性構成により、図６Ａに示すように、チタン酸ストロンチウム粒子の高電位の電気接点１２０に向かう（すなわち、高電圧電源接点に向かう）変位が促進され、明らかにこの接点の周囲に集中することが可能となる。
当然ながら、代替形態として、図６Ｂに示すように、チタン酸ストロンチウム粒子の低電位の電気接点１３０に向かう移動を促進するように、負極性構成で（すなわち、電気接点１２０に負電圧信号、例えば−５００Ｖを印加することにより）、接点１２０及び１３０の両端にＤＣ電界を印加することを構想することができる。
したがって、巧妙に、印加される電界の極性に応じて、好ましくは高電圧メタライゼーション側又は接地メタライゼーション側のいずれかにおいて粒子を蓄積させることができる。
この電気的処理のステップの最後に、粒子の空間分布に関して（したがって、材料の誘電率に関して）不均質である複合混合物が得られる。
本方法により得られる保護材料１６０は、ＳｒＴｉＯ３粒子の濃度が低い第１の複合部分１６１と、電界緩和層と呼ばれる層の形態で蓄積されたＳｒＴｉＯ３がより大量に充填される第２の複合部分１６２とを含む。電界緩和層１６２の厚さは、特に、印加される電界のレベル、この電界の印加の持続時間、初期ホストマトリックスの粘度、ゲスト粒子の形状及び性質に応じて、粒子の所与の濃度に対して調整可能である。
概して、１分間〜６０分間の持続時間、１００Ｖ／ｍｍ〜５００Ｖ／ｍｍの振幅で印加されるＤＣ電界は、優れた結果を示した。さらにより包括的には、本発明の範囲から逸脱することなく、２０００Ｖ未満、より詳細には５０Ｖ〜１０００Ｖの振幅のＤＣ電圧を印加することができる。電界の振幅は、（厚さ、濃度等に関して）所望の緩和層を得るように、特に電極間間隔（２つの電気接点１２０及び１３０の間の間隔）に従って適合させることができる。
当業者の研究範囲内の試験により、所望の粒子の空間分布と最終的に保護材料に対して望まれる電界緩和特性とに応じて、最も適切なパラメータ及び材料を選択することができる。
図６Ａに示すように、保護材料の作製中にＤＣ電界を使用することにより、特に、「高電圧」電気接点１２０の周囲に局所的にチタン酸ストロンチウム粒子が集中することを見ることができる。このＳｒＴｉＯ３粒子の空間分布により、保護材料１６０と電気接点１２０との間の接触面（絶縁体／金属接触面）において誘電率が増大した層を形成することができる。特に意味のあることは、（電気泳動プロセスにより独立して生成された）この層が、３重Ａセラミック／金属／絶縁体点及び電気接点の点Ｂ等、材料において既知の最も脆性がある箇所を、好ましい方法で覆うということである。本発明者らによって行われた実験結果及びシミュレーションにより、ＳｒＴｉＯ３粒子のこの空間分布には、金属／絶縁体接触面において誘電率の傾斜を減少させ、したがって、点Ａ及びＢの付近における電界増強部の形成を低減させるという効果があることが示された。
例えば、ホストマトリックス及び粒状充填材の材料は、保護材料１６０の第１の複合部分１６１及び第２の複合部分１６２が、それぞれ約１２及び２５の比誘電率を有するように選択される。より包括的には、ホストマトリックス及び粒状充填材は、処理の後に得られる緩和層１６２の比誘電率が１０〜５０であるように、ホストマトリックスが、１〜２０の範囲の比誘電率を有し、粒状充填財が、２より高い、好ましくは１１より高い比誘電率を有するように選択される。
したがって、本発明による処理方法により、より優れた耐電圧能力、より少ない部分放電、したがって延長された耐用年数を有する電気部品の製造が確実になる。したがって、本発明者らは、処理すべきゾーン（電界増強部を有するゾーン）において完全に独立した方法で粒子の分布を可能にするように、複合混合物に印加されるＤＣ電界を使用した。実際には、処理の電気的性質により、複合材料における粒子の濃度プロファイルは、当然ながら、処理操作中に誘導される電界の分布及び増強部に従う。したがって、電気的処理の使用は特に巧妙である。誘電率の局所的な増大は、当然ながら、必要な場合に、図６Ａ及び図６Ｂに見ることができるように自動構造化方法で誘導される。この自動構造化は、例えば、例として通常の影響されやすいゾーンを越えて位置する可能性がある特異点（又は点効果）の存在等、電気部品の製造中に予測することが不可能である他の欠陥に適合することを可能にすることができるため、特に有利である。
（ｉｉ）ＡＣ電界の印加（誘電泳動）
ａ）「高周波数」ＡＣ電界の印加
図７に原理を示すこの特定の実施形態では、ＡＣ電界が、ＡＣ電界を印加する手段１７０を用いて部品の電気接点１２０及び１３０の間に生成される。これらの手段は、例えば、電気接点１２０及び１３０を所与の周波数で異なる電位にするように構成されたＡＣ電圧源１７１と、位置（開又は閉）に応じて電界を印加するか又は印加しないように使用されるスイッチ１７２とを含む。有利には、電圧源１７１の極は、部品の外部からアクセス可能な接続部１２５及び１３５に電気的に接続される。
ここに示す例では、振幅５００Ｖ及び周波数１ｋＨｚの正弦波ＡＣ電圧が、約１５分間の持続時間、互いから１ｍｍの間隔にある電気接点１２０及び１３０の両端に印加される。当然ながら、これは例示的かつ非網羅的な例であり、本発明の範囲から逸脱することなく、電圧、周波数及び処理持続時間の他の値を構想することができる。２０００Ｖ未満、より詳細には５０Ｖ〜１０００Ｖの範囲、さらにより詳細には１００Ｖ〜５００Ｖの範囲の振幅の正弦波ＡＣ電圧の印加を構想することができる。電界は、特に、電極間間隔（２つの電気接点１２０及び１３０の間の間隔）に応じて適合される。
しかしながら、電気接点１２０及び１３０の間に厳密に延在する粒子鎖のこの特定の形態で緩和層１８２を形成するために、ＡＣ電界は、高周波数で、すなわち厳密に１０Ｈｚより高い周波数で印加されなければならないことに留意しなければならない。より詳細には、周波数は、１１ｋＨｚ〜１００ｋＨｚとすることができる。
第１の実施形態の場合と同様に、その第２の実施形態でもまた、ステップ４０に続き、又はステップ４０中に、熱的処理ステップ５０を行うことができる。
電気絶縁及び誘電率傾斜を有する保護材料１８０は、ＳｒＴｉＯ３粒子の濃度が低い複合部分１８１と、ＳｒＴｉＯ３粒子がより大量に充填された層１８２とを備える。蓄積するＳｒＴｉＯ３粒子は、実質的に、電気接点１２０及び１３０の間に延在する電界の緩和層と呼ばれる層１８２の形態をとる。電界の緩和層１８２の電気特性及び誘電体特性は、特に、印加される電界のレベル、その周波数、この電界の印加の持続時間、初期ホストマトリックスの粘度及び誘電率、ゲスト粒子のサイズ、形状及び性質に応じて、粒子の所与の濃度に対して調整可能である。
概して、１分間〜６０分間の持続時間、１００Ｖ／ｍｍ〜５００Ｖ／ｍｍの有効な値、１１Ｈｚ〜１００ｋＨｚの周波数で印加されるＡＣ電界は、効率的な結果を示した。さらにより包括的には、ＡＣ電界は、１秒間の最短持続時間で、１０Ｈｚ〜１０ＭＨｚの周波数範囲で１Ｖ／ｍｍ以上の振幅で印加される場合、有効である。
当業者の研究範囲内の試験により、所望の粒子の空間分布、所望の電界の緩和層の誘電率、及び最終的に保護材料に対する所望の電界緩和特性に応じて最も適切なパラメータ及び材料を選択することができる。
図８に示すように、保護材料の作製中に高周波数ＡＣ電界を印加することには、特に、電気接点１２０及び１３０の間でセラミック基板１１０に沿って延在するチタン酸ストロンチウム粒子の鎖を形成するという効果があることを見ることができる。したがって、この特定の実施形態では、部品の電気接点１２０及び１３０の間で非等方的に増大する誘電率の層の形成を可能にするため、得られる粒子の濃度プロファイルは異なる。こうしたプロファイルは、特に電気接点の３重点において、絶縁体の誘電率を効率的に増大させる。
したがって、ＡＣ電界を使用することにより、図８に見ることができるように、当然ながら、処理すべき領域において保護材料の誘電率の増大を誘導することができる。この自動構造化は、特に、電気部品の製造中に予測することが不可能な任意の欠陥を抑制することを可能にするため、特に有利である。
ｂ）「低周波数」ＡＣ電界の印加
図９及び図１１に原理を示すこの代替実施態様では、２つの電気接点１２０及び１３０の両端に、低周波数ＡＣ電界が印加される。図７に示す特定の実施形態とは異なり、ＡＣ電界は、ここでは、１０Ｈｚ以下の周波数で印加される。
電気的処理は、ここでは、電気接点１２０及び１３０の両端に方形状の周期的ＡＣ電圧を印加することによって行われ、この電圧は、約１５分間の持続時間、最高＋５００Ｖから最低−５００Ｖまでの範囲（１ｋＶのピークツーピークを与える）の振幅と１０ｍＨｚの周波数とを有する。電気接点１２０及び１３０は、それぞれ高電位及び接地にされる。電極間間隔は依然として１ｍｍである。結果としての電界を図１１のタイミング図に示し、ピークツーピーク値である＋ＥＭ及び−ＥＭは、複合混合物に印加された電界の最大値及び最小値に対応する。この変形における電界は、０ｋＶ／ｍｍに等しいｘ軸に対して対称であることに留意しなければならない。
電気的処理には、電気接点１２０及び１３０の各々におけるホストマトリックス内へのＳｒＴｉＯ３粒子の対称的な変位により、実質的に同一の厚さである２つの電界の緩和層１９２１及び１９２２の形成を可能にするという効果がある。第１の緩和層１９２１は、ここでは、電気接点１３０の表面上に形成され、第２の緩和層１９２２は、電気接点１２０の表面に形成される。２つの緩和層１９２１及び１９２２は、１０を超える、より詳細には２０〜５０の比誘電率を有する。したがって、電気的処理及び熱的処理（熱的処理は、電気的処理ステップ中に又はその後に行うことができる）の後、このようにして得られた電気絶縁保護材料１９０は、ＳｒＴｉＯ３の濃度が低い複合部分１９１と、電気接点１３０及び１２０それぞれの表面上に延在する、ＳｒＴｉＯ３粒子が大量に充填された２つの緩和層１９２１及び１９２２とを含む。
本発明者らは、意外なことに、保護材料の作製中に２つの電気接点の両端に低周波数電界を印加することにより、ホストマトリックスにおけるＳｒＴｉＯ３の粒子の電気接点の各々に向かう対称的な変位が促進されることを観察した。処理後、ＳｒＴｉＯ３粒子は、計量的である、部品の垂直軸Ｚに対する空間分布プロファイルを有する。
当然ながら、これは、非網羅的な例示的な例である。本発明の範囲から逸脱することなく、電圧、周波数及び処理の持続時間の他の値を構想することができる。ＡＣ信号の他の形態（例えば、正弦波、三角波又はアナログ信号等）も構想することができる。
この代替実施形態では、本発明の範囲から逸脱することなく、１０Ｈｚ以下、より詳細には１Ｈｚ以下、より詳細には０．１００Ｈｚ以下、さらにより詳細には０．０１０Ｈｚ以下の周波数でのＡＣ電界の印加を構想することができる。
図１０及び図１２に原理を示す、第２の特に有利な代替実施形態では、ＡＣ電界は、２つの電気信号の組合せを用いて印加される。すなわち、所定形状（例えば、方形波、正弦波又はアナログ）を有する第１の周期的なＡＣ電気信号と、「変調」信号と呼ばれる第２のＤＣ電気信号とである。この第２の電気信号は、第１の電気信号の振幅を変調する機能を有する。したがって、図９及び図１１の第１の代替実施形態とは異なり、電気的処理は、周期的なＡＣ電圧の印加からなるが、補助的なＤＣ電圧成分（ＡＣ信号の最大振幅又は最小振幅を変調するように正又は負とすることができる）が存在する。このＤＣ電圧成分には、図１２に示すように、材料に印加される電界のタイミング図をＸ軸に対して非対称にするという効果がある。
最大振幅＋５００Ｖ及び最小振幅−５００Ｖ（１ｋＶピークツーピークを与える）と、１０ｍＨｚの周波数とを有し、＋４００Ｖの振幅を有するＤＣ電気信号（ＶＤＣ）に重ね合わされた、方形状の周期的なＡＣ電気信号（ＶＡＣ）の例を挙げ、この２つの電気信号は、約６０分間の持続時間、印加される。この目的で、印加する手段１７０は、ＡＣ電圧源１７１と直列に取り付けられた追加のＤＣ電源１７３を備える。
この代替実施形態における結果としての電界は、図１２のタイミング図に示し、ピークツーピーク値「＋ＥＭ＋ＥＤＣ」及び「−ＥＭ＋ＥＤＣ」は、複合混合物に印加された電界の最大値及び最小値に対応する。このように生成された電界は、振幅オフセットＥＤＣ（この例では＋４００Ｖ／ｍｍ）だけ、Ｘ軸に対して正にオフセットし、図１０に示すような緩和層の非対称プロファイルを与える。
図１０に示すように、この特定の電気的処理操作には、ホストマトリックスにおいてＳｒＴｉＯ３粒子が電気接点１２０及び１３０に向かって、ただし非対称に移動するという効果がある。（正極性構成を有する）本明細書に示す特定の例では、ＤＣ電気信号「ＶＤＣ」は電気接点１２０に印加され、したがって、ＳｒＴｉＯ３粒子が低電位の電気接点１３０に向かうのではなく高電位の電気接点１２０の表面の方に集中する。
このため、電気的処理及び熱的処理（この熱的処理は、電気的処理ステップ中に又はその後に行えるもの）の後、電気絶縁保護材料１９０は、ＳｒＴｉＯ３粒子の濃度が低い複合部分１９１を備え、ＳｒＴｉＯ３粒子が大量に充填されているが一様でない厚さを有する２つの緩和層１９２１及び１９２２を有する。より具体的には、緩和層１９２２（接点層１２０）は、緩和層１９２１（接点１３０側）より大きい厚さを有する。
本発明者らは、意外なことに、２つの電気接点の両端に低周波数の非対称な電界（電位の観点から非対称）を印加することにより、ホストマトリックスにおけるＳｒＴｉＯ３粒子の好ましくは電気接点のうちの１つに向かう移動が促進されることに気付いた。したがって、図１０に示すように、ＳｒＴｉＯ３粒子は、処理後、部品の垂直軸Ｚに対して非対称な空間分布プロファイルの形態をとる。したがって、ＳｒＴｉＯ３粒子の空間分布プロファイルの非対称形状は、部品の製造中に材料に印加されるＡＣ電気信号の非対称形状に密に関連する。
したがって、追加のＤＣ電気信号によりＡＣ電気信号を変調する際、目標を定めて、他方の電気接点ではなく一方の電気接点においてＳｒＴｉＯ３粒子を収集することができる。電気変調信号（「ＶＤＣ」）が生成されない場合、２つの電気接点の上に蓄積する２つの緩和層の厚さは同一であり、この場合もまた、図９及び図１１を参照して更に上述した対称的な誘電率プロファイルが見出される。
当然ながら、これは、非網羅的な例示的な例である。第１の変形の場合と同様に、本発明の範囲から逸脱することなく、電圧、周波数及び処理時間の他の値を構想することができる。ＡＣ信号の他の形状（例えば、正弦波、三角波又はアナログ信号等）も構想することができる。
（硬化ステップ５０）
そして、本方法は、熱的処理（凝固焼きなまし処理とも呼ぶ）を用いて不均質な複合材料の硬化を行う。この目的で、部品は炉内に導入され、その後、１５分の持続時間、空気下で、温度は（１５℃／分の勾配で）１５０℃にされる。このステップを用いて、ポリマー分子の架橋により液体ホストマトリックスの硬化が可能になり、したがって、ステップ４０の最後にこのように得られる粒子の空間分布が固定される。ここで、熱的処理操作が行われる。熱重合性液体ポリマーマトリックスの代わりに、電磁放射線（例えば、ＵＶ放射線又はマイクロ波）による処理に反応する別のタイプの液体ポリマーマトリックスを使用することが事実上可能である。当業者の研究範囲内の試験により、選択された液体ポリマーマトリックスに適した硬化のためにパラメータ（温度レベル、持続時間、上昇及び下降勾配、電磁放射線源など）を設定することができる。
このステップの最後に、本明細書において上で説明したように、電気絶縁かつ電界緩和保護材料（又は封止材料）１６０又は１８０が得られる。
１つの代替実施態様によれば、本明細書において上述したようなステップ４０の後ではなく、そのステップ４０自体の間に熱的処理を行うことができ、これは、処理時間に関してより最適である（熱的処理及び電気的処理が並列に行われる）。
本明細書において上述した実施形態は、部品の外部からアクセス可能な接続部が接続される電気接点の両端に電界を印加するために、そうした接続部を使用することを提案する。これにより、電気的処理は、電気部品自体の構造的要素とともに保護材料において現場で行うことができる。この手法は、実施が単純でありかつ実施にほとんどコストがかからない。この手法にはまた、複雑な内部構造を有する場合であっても、任意のタイプの電気部品に適合可能であるという利点がある。しかしながら、代替形態として、本発明による電界の印加が、電界印加手段に電気的に接続される専用の電極セット（例えば、本明細書において上述した方法の間において電界の印加にのみ専用の少なくとも１つの一時的なかつ取外し可能な対電極の追加）を用いて行われることを構想することができる。
本明細書において上述した方法は、電気パワーモジュール及び部品の製造に意図されている。しかしながら、例えば、高電圧電気ケーブルの製造に対する等、本発明の範囲から逸脱することなく、他の応用に容易に適合させることができることが明らかである。この場合、ケーブルの保護シートが、電気絶縁保護材料に対応し、ケーブルのコアが、部品の単一の電気接点に対応する。本明細書において上述した製造方法は、適切な変更を伴って、こうした電気部品の製造に適用することができる。特に、それにより、保護材料に対して、ケーブルのコアと離れた対電極との間の電位差を用いて実施される電界緩和特性を与えるように、本発明の原理により電界を印加することを構想することができる。より包括的には、本発明は、１つ以上の電界増強部を有する任意の電気システムに適用することができる。

Claims (19)

  1. 第１の電気接点（１２０）及び第２の電気接点（１３０）を備える絶縁すべき電気部品（１００）の少なくとも１つの表面を覆うように意図された電気絶縁保護材料を処理する方法であって、
    均質な複合混合物を得るように、電気絶縁ホストマトリックスに該ホストマトリックスの誘電率より高い誘電率を有する粒状充填材を混合するステップ（２０）と、
    前記絶縁すべき電気部品の前記少なくとも１つの表面を、前記均質な複合混合物で覆うステップ（３０）と、
    前記覆うステップに続き、前記第１の電気接点及び前記第２の電気接点を用いて前記均質な複合混合物に電界を印加して、不均質な混合物を得るステップ（４０）と
    を含むことを特徴とする方法。
  2. 電界を印加する前記ステップに続き前記複合混合物を硬化させるステップ（５０）を更に含むことを特徴とする、請求項１に記載の方法。
  3. 前記複合混合物を硬化させるステップ（５０）が、電界を印加する前記ステップの間に実施されることを特徴とする、請求項１に記載の方法。
  4. 印加される前記電界はＤＣ電界であることを特徴とする、請求項１〜３のいずれか一項に記載の方法。
  5. 前記電界は、前記第１の接点と前記第２の接点との間の電位極性の所定の差を用いて印加されることを特徴とする、請求項４に記載の方法。
  6. 印加される前記電界はＡＣ電界であることを特徴とする、請求項１〜３のいずれか一項に記載の方法。
  7. 前記電界は、厳密に１０Ｈｚを超える周波数で印加されることを特徴とする、請求項６に記載の方法。
  8. 前記電界は、１０Ｈｚ以下の周波数で印加されることを特徴とする、請求項６に記載の方法。
  9. 前記電界は、第２のＤＣ電気信号の上に重ね合わされる所定形状の第１のＡＣ電気信号を用いて印加されることを特徴とする、請求項８に記載の方法。
  10. 前記電界は２ｋＶ／ｍｍ未満の振幅で印加されることを特徴とする、請求項１〜９のいずれか一項に記載の方法。
  11. 前記ホストマトリックスは１〜２０の比誘電率を有し、前記粒状充填材は２より高い誘電率を有することを特徴とする、請求項１〜１０のいずれか一項に記載の方法。
  12. 電界を印加する前記ステップは、前記第１の電気接点及び前記第２の電気接点のうちの一方と協働する前記電気部品の外部接続部を用いて行われることを特徴とする、請求項１〜１１のいずれか一項に記載の方法。
  13. 電界を印加する前記ステップは、前記第１の電気接点及び前記第２の電気接点のうちの一方に電気的に接続するように意図された少なくとも１つの一時的なかつ取外し可能な対電極を用いて行われることを特徴とする、請求項１〜１２のいずれか一項に記載の方法。
  14. 絶縁すべき電気部品を作製するステップを含む、電気部品を製造する方法であって、請求項１〜１３のいずれか一項に記載の電気絶縁保護材料を処理するステップを含むことを特徴とする、製造方法。
  15. 請求項１４に記載の製造方法によって得られた電気部品。
  16. 絶縁すべき電気部品（１００）の少なくとも１つの表面を覆う電気絶縁保護材料（１６０）であって、前記絶縁すべき電気部品（１００）は、該材料との第１の接触面及び第２の接触面をそれぞれ形成する第１の電気接点及び第２の電気接点を備え、該材料は、電気絶縁ホストマトリックスと該ホストマトリックスの比誘電率より高い比誘電率の粒状充填材とから構成される不均質な複合混合物を備え、
    前記粒状充填材が、前記第１の接触面及び前記第２の接触面のうちの一方の表面に少なくとも部分的に堆積する層の形態をとることを特徴とする、電気絶縁保護材料。
  17. 第１の電気接点及び第２の電気接点を備える絶縁すべき電気部品（１００）の少なくとも１つの表面を覆う電気絶縁保護材料（１８０）であって、該材料は、電気絶縁ホストマトリックスと該ホストマトリックスの比誘電率より高い比誘電率の粒状充填材とから構成される不均質な複合混合物を備え、
    前記粒状充填材は、前記第１の接点と前記第２の接点との間に延在する集中した粒子の鎖の形態をとることを特徴とする、電気絶縁保護材料。
  18. 第１の電気接点及び第２の電気接点を備える絶縁すべき電気部品（１００）の少なくとも１つの表面を覆う電気絶縁保護材料（１９０）であって、該材料は、電気絶縁ホストマトリックスと該ホストマトリックスの比誘電率より高い比誘電率の粒状充填材とから構成される不均質な複合混合物を備え、
    前記粒状充填材は、前記第１の電気接点及び前記第２の電気接点それぞれの表面に少なくとも部分的に堆積した第１の層及び第２の層の形態をとることを特徴とする、電気絶縁保護材料。
  19. 第１の電気接点及び第２の電気接点を備える絶縁すべき電気部品の少なくとも１つの表面を覆うように意図された電気絶縁保護材料を処理する装置であって、
    均質な複合混合物を得るように、電気絶縁ホストマトリックスに該ホストマトリックスの誘電率より高い誘電率を有する粒状充填材を混合するように構成された手段と、
    前記電気部品の前記少なくとも１つの表面を、前記均質な複合混合物で覆うように構成された手段と、
    前記第１の電気接点及び前記第２の電気接点を用いて前記均質な複合混合物に電界を印加するように構成された手段（１５０、１７０）と
    を備えることを特徴とする、装置。
JP2019516081A 2016-06-06 2017-06-06 電気部品のための電気絶縁材料に自動調整電界緩和特性を与える、電気絶縁材料を処理する方法 Pending JP2019520715A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1655173 2016-06-06
FR1655173A FR3052295B1 (fr) 2016-06-06 2016-06-06 Procede de traitement d'un materiau electriquement isolant lui conferant des proprietes de gradation de champ electrique auto-adaptatives pour composants electriques
PCT/EP2017/063740 WO2017211847A1 (fr) 2016-06-06 2017-06-06 Procédé de traitement d'un matériau électriquement isolant lui conférant des propriétés de gradation de champ électrique auto-adaptatives pour composants électriques

Publications (1)

Publication Number Publication Date
JP2019520715A true JP2019520715A (ja) 2019-07-18

Family

ID=56842863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019516081A Pending JP2019520715A (ja) 2016-06-06 2017-06-06 電気部品のための電気絶縁材料に自動調整電界緩和特性を与える、電気絶縁材料を処理する方法

Country Status (5)

Country Link
US (1) US20190139844A1 (ja)
EP (1) EP3465748B1 (ja)
JP (1) JP2019520715A (ja)
FR (1) FR3052295B1 (ja)
WO (1) WO2017211847A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220021094A (ko) * 2020-08-13 2022-02-22 한국화학연구원 코어-쉘 입자를 포함하는 복합체 및 이를 포함하는 복합필름의 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3062518B1 (fr) * 2017-01-31 2019-04-19 Supergrid Institute Module electronique de puissance comportant un support dielectrique
FR3091867B1 (fr) * 2019-01-23 2022-01-07 Univ Toulouse 3 Paul Sabatier Procédé de fabrication d'une pièce composite à matrice céramique, pièce composite, et composant électrique correspondant
TWI755087B (zh) * 2020-10-07 2022-02-11 艾姆勒車電股份有限公司 Igbt模組封裝結構
US11508642B2 (en) 2020-12-30 2022-11-22 Amulaire Thermal Technology, Inc. Power module package structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0731044A (ja) * 1993-07-09 1995-01-31 Fujikura Ltd 絶縁性樹脂成形品
JP2015053322A (ja) * 2013-09-05 2015-03-19 富士電機株式会社 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002522904A (ja) * 1998-08-05 2002-07-23 インフィネオン テクノロジース アクチエンゲゼルシャフト 高電圧モジュール用の基板
DE10130517C2 (de) * 2001-06-25 2003-07-24 Eupec Gmbh & Co Kg Hochspannungsmodul und Verfahren zu dessen Herstellung
JP5129935B2 (ja) * 2006-06-13 2013-01-30 日東電工株式会社 シート状複合材料及びその製造方法
CN105308688B (zh) * 2013-06-24 2017-09-08 Abb技术有限公司 包括还原氧化石墨烯的材料，包括该材料的装置及制造该材料的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0731044A (ja) * 1993-07-09 1995-01-31 Fujikura Ltd 絶縁性樹脂成形品
JP2015053322A (ja) * 2013-09-05 2015-03-19 富士電機株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220021094A (ko) * 2020-08-13 2022-02-22 한국화학연구원 코어-쉘 입자를 포함하는 복합체 및 이를 포함하는 복합필름의 제조방법
KR102472979B1 (ko) 2020-08-13 2022-12-01 한국화학연구원 코어-쉘 입자를 포함하는 복합체 및 이를 포함하는 복합필름의 제조방법

Also Published As

Publication number Publication date
EP3465748B1 (fr) 2021-05-12
FR3052295A1 (fr) 2017-12-08
US20190139844A1 (en) 2019-05-09
FR3052295B1 (fr) 2018-11-09
WO2017211847A1 (fr) 2017-12-14
EP3465748A1 (fr) 2019-04-10

Similar Documents

Publication Publication Date Title
JP2019520715A (ja) 電気部品のための電気絶縁材料に自動調整電界緩和特性を与える、電気絶縁材料を処理する方法
Donzel et al. Nonlinear resistive electric field control for power electronic modules
Tousi et al. Combined geometrical techniques and applying nonlinear field dependent conductivity layers to address the high electric field stress issue in high voltage high-density wide bandgap power modules
Tousi et al. Characterization of nonlinear field-dependent conductivity layer coupled with protruding substrate to address high electric field issue within high-voltage high-density wide bandgap power modules
CN110265176B (zh) 介电梯度材料及其应用
US20120067631A1 (en) Insulating circuit board, inverter device and power semiconductor device
Diaham et al. Field grading composites tailored by electrophoresis—Part 3: Application to power electronics modules encapsulation
KR20120109510A (ko) 비선형 저항형 전계 그레이딩을 갖는 전력 전자 모듈 및 그것의 제조 방법
Zhang et al. RETRACTED: Preparation and dielectric properties of BaTiO3/epoxy nanocomposites for embedded capacitor application
CN110256813B (zh) 介电梯度材料的制备方法及电子元器件的灌封方法
CN105308688B (zh) 包括还原氧化石墨烯的材料，包括该材料的装置及制造该材料的方法
Park Electrets: A remedy for partial discharge caused by power electronics switching
Tousi et al. Nonlinear resistive electric field grading in high-voltage, high-power wide bandgap power module packaging
DE10130517C2 (de) Hochspannungsmodul und Verfahren zu dessen Herstellung
Diaham et al. An original in-situ way to build field grading materials (FGM) with permittivity gradient using electrophoresis
Diaham et al. Field grading composites tailored by electrophoresis—Part 1: Principle and permittivity gradient in uniform electric field
DE4133199C2 (de) Halbleiterbauelement mit isolationsbeschichtetem Metallsubstrat
US9087670B2 (en) Electric potential control of high voltage insulation
KR20070083889A (ko) 수지로 피복한 고내전압 반도체 장치 및 그 제조 방법
Lévêque et al. Effects of filler content on dielectric properties of epoxy/SrTiO3 and epoxy/BaTiO3 composites
Huang et al. Mitigation measures of the electric field in the medium‐voltage power module: Effect of voltage types and recommendations for designers
WO2018159152A1 (ja) 半導体装置
Tousi et al. Influence of temperature and frequency on electric field reduction method via a nonlinear field dependent conductivity layer combined with protruding substrate for power electronics modules
DE112013006402T5 (de) Halbleitervorrichtung
US7932585B2 (en) Electrical component and film composite laminated on the component and method for production

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220201