JP2019516280A - 電力効率のよい電圧レベルトランスレータ回路 - Google Patents
電力効率のよい電圧レベルトランスレータ回路 Download PDFInfo
- Publication number
- JP2019516280A JP2019516280A JP2018550674A JP2018550674A JP2019516280A JP 2019516280 A JP2019516280 A JP 2019516280A JP 2018550674 A JP2018550674 A JP 2018550674A JP 2018550674 A JP2018550674 A JP 2018550674A JP 2019516280 A JP2019516280 A JP 2019516280A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- level translator
- voltage level
- bypass mode
- bypass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 4
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 20
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 20
- 230000000295 complement effect Effects 0.000 description 14
- 230000007704 transition Effects 0.000 description 7
- 238000013519 translation Methods 0.000 description 6
- 230000014616 translation Effects 0.000 description 6
- 230000001934 delay Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
[C1]
装置であって、
通常モードでは、第1の電圧領域における入力信号を第2の電圧領域における出力信号に変換するように構成された電圧レベルトランスレータと、ここにおいて、前記第1の電圧領域の第1の供給電圧は、前記第2の電圧領域の第2の供給電圧とは異なる、
バイパスモードでは、前記電圧レベルトランスレータをバイパスし、前記入力信号を前記第1の電圧領域における前記出力信号として供給するように構成されたバイパス回路と、ここにおいて、前記第1の供給電圧と前記第2の供給電圧は、実質的に同じである、 前記バイパスモードでは前記電圧レベルトランスレータをパワーダウンするが、前記通常モードではパワーダウンしないように構成されたパワーダウン回路と
を備える、装置。
[C2]
前記パワーダウン回路は、前記バイパスモードでは前記電圧レベルトランスレータへのグラウンド接続をゲートオフするように構成された第1のプルダウントランジスタを備える、C1に記載の装置。
[C3]
前記パワーダウン回路は、前記バイパスモードでは前記電圧レベルトランスレータの出力ノードを前記第2の供給電圧に接続するように構成された第1のプルアップトランジスタをさらに備える、C2に記載の装置。
[C4]
前記パワーダウン回路は、前記バイパスモードでは前記第2の供給電圧と前記電圧レベルトランスレータとの間の接続をゲートオフするように構成された第2のプルアップトランジスタを備える、C1に記載の装置。
[C5]
前記パワーダウン回路は、前記バイパスモードでは前記電圧レベルトランスレータの出力ノードをグラウンドに接続するように構成された第2のプルダウントランジスタをさらに備える、C4に記載の装置。
[C6]
前記パワーダウン回路は、前記バイパスモードでは前記電圧レベルトランスレータとグラウンドとの間の接続をゲートオフするように構成された第3のプルダウントランジスタをさらに備える、C4に記載の装置。
[C7]
前記パワーダウン回路は、前記バイパスモードでは前記電圧レベルトランスレータの出力ノードをグラウンドに接続するように構成された第4のプルダウントランジスタをさらに備える、C6に記載の装置。
[C8]
前記パワーダウン回路は、前記バイパスモードでは前記電圧レベルトランスレータの出力ノードを前記第2の供給電圧に接続するように構成された第4のプルアップトランジスタをさらに備える、C6に記載の装置。
[C9]
前記バイパス回路は、前記バイパスモードでは前記第1の電圧領域における前記入力信号を選択し、前記通常モードでは前記第2の電圧領域における前記電圧レベルトランスレータの出力を選択するように構成されたマルチプレクサを備える、C1に記載の装置。
[C10]
前記第1の電圧領域は、論理セルを備える論理電圧領域に対応し、前記第2の電圧領域は、メモリセルを備えるメモリ電圧領域に対応し、前記バイパスモードは、ターボモードに対応する、C1に記載の装置。
[C11]
セットトップボックス、ミュージックプレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、サーバ、モバイルフォン、およびコンピュータからなるグループから選択されたデバイスに一体化される、C1に記載の装置。
[C12]
電圧レベル変換の方法であって、
通常モードでは、電圧レベルトランスレータにおいて、第1の電圧領域における入力信号を第2の電圧領域における出力信号に変換することと、ここにおいて、前記第1の電圧領域の第1の供給電圧は、前記第2の電圧領域の第2の供給電圧とは異なる、
バイパスモードでは、前記電圧レベルトランスレータをバイパスし、前記入力信号を前記第1の電圧領域における前記出力信号として供給することと、ここにおいて、前記第1の供給電圧と前記第2の供給電圧は、実質的に同じである、
前記バイパスモードでは前記電圧レベルトランスレータをパワーダウンするが、前記通常モードではパワーダウンしないことと
を備える、方法。
[C13]
前記電圧レベルトランスレータをパワーダウンすることは、前記バイパスモードではグラウンド接続から前記電圧レベルトランスレータをゲートオフするために第1のプルダウントランジスタをオフにすることを備える、C12に記載の方法。
[C14]
前記バイパスモードでは、前記電圧レベルトランスレータの出力ノードを前記第2の供給電圧に接続するために第1のプルアップトランジスタをオンにすることをさらに備える、C13に記載の方法。
[C15]
前記電圧レベルトランスレータをパワーダウンすることは、前記バイパスモードでは前記第2の供給電圧と前記電圧レベルトランスレータとの間の接続をゲートオフするように構成された第2のプルアップトランジスタをオフにすることを備える、C12に記載の方法。
[C16]
前記バイパスモードでは前記電圧レベルトランスレータの出力ノードをグラウンドに接続するために第2のプルダウントランジスタをオンにすることをさらに備える、C15に記載の方法。
[C17]
前記バイパスモードでは前記電圧レベルトランスレータとグラウンドとの間の接続をゲートオフするために第3のプルダウントランジスタをオフにすることをさらに備える、C15に記載の方法。
[C18]
前記バイパスモードでは前記電圧レベルトランスレータの出力ノードをグラウンドに接続するために第4のプルダウントランジスタをオンにすることをさらに備える、C17に記載の方法。
[C19]
前記バイパスモードでは前記電圧レベルトランスレータの出力ノードを前記第2の供給電圧に接続するために第4のプルアップトランジスタをオンにすることをさらに備える、C17に記載の方法。
[C20]
前記バイパスモードでは前記第1の電圧領域における前記入力信号を選択し、前記通常モードでは前記第2の電圧領域における前記電圧レベルトランスレータの出力を選択することを備える、C12に記載の方法。
[C21]
前記第1の電圧領域は、論理セルを備える論理電圧領域に対応し、前記第2の電圧領域は、メモリセルを備えるメモリ電圧領域に対応し、前記バイパスモードは、ターボモードに対応する、C12に記載の方法。
[C22]
装置であって、
通常モードでは、第1の電圧領域における入力信号を第2の電圧領域における出力信号に変換するための手段と、ここにおいて、前記第1の電圧領域の第1の供給電圧は、前記第2の電圧領域の第2の供給電圧とは異なる、
バイパスモードでは、変換するための前記手段をバイパスし、前記第1の電圧領域における前記出力信号を供給するための手段と、ここにおいて、前記第1の供給電圧と前記第2の供給電圧は、実質的に同じである、
前記バイパスモードでは前記電圧レベルトランスレータをパワーダウンするが、前記通常モードではパワーダウンしないための手段と
を備える、装置。
[C23]
前記電圧レベルトランスレータをパワーダウンするための前記手段は、前記バイパスモードではグラウンド接続から前記電圧レベルトランスレータをゲートオフするための手段を備える、C22に記載の装置。
[C24]
前記バイパスモードでは前記電圧レベルトランスレータの出力ノードを前記第2の供給電圧に接続するための手段をさらに備える、C23に記載の装置。
[C25]
前記電圧レベルトランスレータをパワーダウンするための前記手段は、前記バイパスモードでは前記第2の供給電圧と前記電圧レベルトランスレータとの間の接続をゲートオフするための手段を備える、C22に記載の装置。
[C26]
前記バイパスモードでは前記電圧レベルトランスレータの出力ノードをグラウンドに接続するための手段をさらに備える、C25に記載の装置。
[C27]
前記バイパスモードでは前記電圧レベルトランスレータとグラウンドとの間の接続をゲートオフするための手段をさらに備える、C25に記載の装置。
[C28]
前記バイパスモードでは前記電圧レベルトランスレータの出力ノードをグラウンドに接続するための手段をさらに備える、C27に記載の装置。
[C29]
前記バイパスモードでは前記電圧レベルトランスレータの出力ノードを前記第2の供給電圧に接続するための手段をさらに備える、C27に記載の装置。
[C30]
前記バイパスモードでは前記第1の電圧領域における前記入力信号を選択し、前記通常モードでは前記第2の電圧領域における前記電圧レベルトランスレータの出力を選択するための手段をさらに備える、C22に記載の装置。
Claims (30)
- 装置であって、
通常モードでは、第1の電圧領域における入力信号を第2の電圧領域における出力信号に変換するように構成された電圧レベルトランスレータと、ここにおいて、前記第1の電圧領域の第1の供給電圧は、前記第2の電圧領域の第2の供給電圧とは異なる、
バイパスモードでは、前記電圧レベルトランスレータをバイパスし、前記入力信号を前記第1の電圧領域における前記出力信号として供給するように構成されたバイパス回路と、ここにおいて、前記第1の供給電圧と前記第2の供給電圧は、実質的に同じである、
前記バイパスモードでは前記電圧レベルトランスレータをパワーダウンするが、前記通常モードではパワーダウンしないように構成されたパワーダウン回路と
を備える、装置。 - 前記パワーダウン回路は、前記バイパスモードでは前記電圧レベルトランスレータへのグラウンド接続をゲートオフするように構成された第1のプルダウントランジスタを備える、請求項1に記載の装置。
- 前記パワーダウン回路は、前記バイパスモードでは前記電圧レベルトランスレータの出力ノードを前記第2の供給電圧に接続するように構成された第1のプルアップトランジスタをさらに備える、請求項2に記載の装置。
- 前記パワーダウン回路は、前記バイパスモードでは前記第2の供給電圧と前記電圧レベルトランスレータとの間の接続をゲートオフするように構成された第2のプルアップトランジスタを備える、請求項1に記載の装置。
- 前記パワーダウン回路は、前記バイパスモードでは前記電圧レベルトランスレータの出力ノードをグラウンドに接続するように構成された第2のプルダウントランジスタをさらに備える、請求項4に記載の装置。
- 前記パワーダウン回路は、前記バイパスモードでは前記電圧レベルトランスレータとグラウンドとの間の接続をゲートオフするように構成された第3のプルダウントランジスタをさらに備える、請求項4に記載の装置。
- 前記パワーダウン回路は、前記バイパスモードでは前記電圧レベルトランスレータの出力ノードをグラウンドに接続するように構成された第4のプルダウントランジスタをさらに備える、請求項6に記載の装置。
- 前記パワーダウン回路は、前記バイパスモードでは前記電圧レベルトランスレータの出力ノードを前記第2の供給電圧に接続するように構成された第4のプルアップトランジスタをさらに備える、請求項6に記載の装置。
- 前記バイパス回路は、前記バイパスモードでは前記第1の電圧領域における前記入力信号を選択し、前記通常モードでは前記第2の電圧領域における前記電圧レベルトランスレータの出力を選択するように構成されたマルチプレクサを備える、請求項1に記載の装置。
- 前記第1の電圧領域は、論理セルを備える論理電圧領域に対応し、前記第2の電圧領域は、メモリセルを備えるメモリ電圧領域に対応し、前記バイパスモードは、ターボモードに対応する、請求項1に記載の装置。
- セットトップボックス、ミュージックプレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、サーバ、モバイルフォン、およびコンピュータからなるグループから選択されたデバイスに一体化される、請求項1に記載の装置。
- 電圧レベル変換の方法であって、
通常モードでは、電圧レベルトランスレータにおいて、第1の電圧領域における入力信号を第2の電圧領域における出力信号に変換することと、ここにおいて、前記第1の電圧領域の第1の供給電圧は、前記第2の電圧領域の第2の供給電圧とは異なる、
バイパスモードでは、前記電圧レベルトランスレータをバイパスし、前記入力信号を前記第1の電圧領域における前記出力信号として供給することと、ここにおいて、前記第1の供給電圧と前記第2の供給電圧は、実質的に同じである、
前記バイパスモードでは前記電圧レベルトランスレータをパワーダウンするが、前記通常モードではパワーダウンしないことと
を備える、方法。 - 前記電圧レベルトランスレータをパワーダウンすることは、前記バイパスモードではグラウンド接続から前記電圧レベルトランスレータをゲートオフするために第1のプルダウントランジスタをオフにすることを備える、請求項12に記載の方法。
- 前記バイパスモードでは、前記電圧レベルトランスレータの出力ノードを前記第2の供給電圧に接続するために第1のプルアップトランジスタをオンにすることをさらに備える、請求項13に記載の方法。
- 前記電圧レベルトランスレータをパワーダウンすることは、前記バイパスモードでは前記第2の供給電圧と前記電圧レベルトランスレータとの間の接続をゲートオフするように構成された第2のプルアップトランジスタをオフにすることを備える、請求項12に記載の方法。
- 前記バイパスモードでは前記電圧レベルトランスレータの出力ノードをグラウンドに接続するために第2のプルダウントランジスタをオンにすることをさらに備える、請求項15に記載の方法。
- 前記バイパスモードでは前記電圧レベルトランスレータとグラウンドとの間の接続をゲートオフするために第3のプルダウントランジスタをオフにすることをさらに備える、請求項15に記載の方法。
- 前記バイパスモードでは前記電圧レベルトランスレータの出力ノードをグラウンドに接続するために第4のプルダウントランジスタをオンにすることをさらに備える、請求項17に記載の方法。
- 前記バイパスモードでは前記電圧レベルトランスレータの出力ノードを前記第2の供給電圧に接続するために第4のプルアップトランジスタをオンにすることをさらに備える、請求項17に記載の方法。
- 前記バイパスモードでは前記第1の電圧領域における前記入力信号を選択し、前記通常モードでは前記第2の電圧領域における前記電圧レベルトランスレータの出力を選択することを備える、請求項12に記載の方法。
- 前記第1の電圧領域は、論理セルを備える論理電圧領域に対応し、前記第2の電圧領域は、メモリセルを備えるメモリ電圧領域に対応し、前記バイパスモードは、ターボモードに対応する、請求項12に記載の方法。
- 装置であって、
通常モードでは、第1の電圧領域における入力信号を第2の電圧領域における出力信号に変換するための手段と、ここにおいて、前記第1の電圧領域の第1の供給電圧は、前記第2の電圧領域の第2の供給電圧とは異なる、
バイパスモードでは、変換するための前記手段をバイパスし、前記第1の電圧領域における前記出力信号を供給するための手段と、ここにおいて、前記第1の供給電圧と前記第2の供給電圧は、実質的に同じである、
前記バイパスモードでは前記電圧レベルトランスレータをパワーダウンするが、前記通常モードではパワーダウンしないための手段と
を備える、装置。 - 前記電圧レベルトランスレータをパワーダウンするための前記手段は、前記バイパスモードではグラウンド接続から前記電圧レベルトランスレータをゲートオフするための手段を備える、請求項22に記載の装置。
- 前記バイパスモードでは前記電圧レベルトランスレータの出力ノードを前記第2の供給電圧に接続するための手段をさらに備える、請求項23に記載の装置。
- 前記電圧レベルトランスレータをパワーダウンするための前記手段は、前記バイパスモードでは前記第2の供給電圧と前記電圧レベルトランスレータとの間の接続をゲートオフするための手段を備える、請求項22に記載の装置。
- 前記バイパスモードでは前記電圧レベルトランスレータの出力ノードをグラウンドに接続するための手段をさらに備える、請求項25に記載の装置。
- 前記バイパスモードでは前記電圧レベルトランスレータとグラウンドとの間の接続をゲートオフするための手段をさらに備える、請求項25に記載の装置。
- 前記バイパスモードでは前記電圧レベルトランスレータの出力ノードをグラウンドに接続するための手段をさらに備える、請求項27に記載の装置。
- 前記バイパスモードでは前記電圧レベルトランスレータの出力ノードを前記第2の供給電圧に接続するための手段をさらに備える、請求項27に記載の装置。
- 前記バイパスモードでは前記第1の電圧領域における前記入力信号を選択し、前記通常モードでは前記第2の電圧領域における前記電圧レベルトランスレータの出力を選択するための手段をさらに備える、請求項22に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/087,812 US11223359B2 (en) | 2016-03-31 | 2016-03-31 | Power efficient voltage level translator circuit |
US15/087,812 | 2016-03-31 | ||
PCT/US2017/021935 WO2017172329A1 (en) | 2016-03-31 | 2017-03-10 | Power efficient voltage level translator circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019516280A true JP2019516280A (ja) | 2019-06-13 |
JP2019516280A5 JP2019516280A5 (ja) | 2020-03-26 |
JP6862470B2 JP6862470B2 (ja) | 2021-04-21 |
Family
ID=58428362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018550674A Active JP6862470B2 (ja) | 2016-03-31 | 2017-03-10 | 電力効率のよい電圧レベルトランスレータ回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11223359B2 (ja) |
EP (1) | EP3437192B1 (ja) |
JP (1) | JP6862470B2 (ja) |
KR (1) | KR102434320B1 (ja) |
CN (1) | CN108886355B (ja) |
BR (1) | BR112018069953B1 (ja) |
WO (1) | WO2017172329A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7494071B2 (ja) | 2020-09-23 | 2024-06-03 | キオクシア株式会社 | メモリシステム |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10535386B2 (en) | 2017-05-23 | 2020-01-14 | Arm Limited | Level shifter with bypass |
US10574236B2 (en) * | 2017-08-21 | 2020-02-25 | Arm Limited | Level shifter with bypass control |
US10622975B2 (en) * | 2018-06-11 | 2020-04-14 | Semiconductor Components Industries, Llc | Voltage translator using low voltage power supply |
US11764784B2 (en) * | 2021-07-07 | 2023-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device including a level shifter and method of mitigating a delay between input and output signals |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1084274A (ja) * | 1996-09-09 | 1998-03-31 | Matsushita Electric Ind Co Ltd | 半導体論理回路および回路レイアウト構造 |
JPH11195975A (ja) * | 1997-12-26 | 1999-07-21 | Hitachi Ltd | レベル変換回路および半導体集積回路装置 |
JP2001036398A (ja) * | 1999-07-16 | 2001-02-09 | Matsushita Electric Ind Co Ltd | レベルシフタ回路 |
JP2003218687A (ja) * | 2002-01-18 | 2003-07-31 | Hitachi Ltd | 半導体集積回路及びバーンイン方法 |
JP2003283327A (ja) * | 2002-03-25 | 2003-10-03 | Nec Microsystems Ltd | レベルシフタ回路及び該レベルシフタ回路を備えた半導体装置 |
JP2005117628A (ja) * | 2003-10-10 | 2005-04-28 | Arm Ltd | データ処理装置におけるレベル・シフト |
JP2006238449A (ja) * | 2005-02-25 | 2006-09-07 | Agere Systems Inc | 自己バイパス型電圧レベル変換回路 |
JP2007228330A (ja) * | 2006-02-24 | 2007-09-06 | Seiko Epson Corp | レベルシフタ回路及びそれを具備する半導体集積回路 |
JP2007306042A (ja) * | 2006-05-08 | 2007-11-22 | Sony Corp | レベル変換回路及びこれを用いた入出力装置 |
JP2013527699A (ja) * | 2010-04-26 | 2013-06-27 | クアルコム,インコーポレイテッド | デューティサイクルのバランスがとれたレベルシフタ |
JP2014510424A (ja) * | 2010-12-17 | 2014-04-24 | クアルコム,インコーポレイテッド | 低電力パワーオン制御回路の方法および実装 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5015880A (en) * | 1989-10-10 | 1991-05-14 | International Business Machines Corporation | CMOS driver circuit |
US5315179A (en) | 1992-09-28 | 1994-05-24 | Motorola, Inc. | BICMOS level converter circuit |
JPH1184274A (ja) | 1997-09-03 | 1999-03-26 | Sumitomo Electric Ind Ltd | 光スイッチ |
KR100558549B1 (ko) * | 2003-12-05 | 2006-03-10 | 삼성전자주식회사 | 외부 전원전압 제어기능을 갖는 반도체 장치 및 그에 따른제어방법 |
JP4075823B2 (ja) | 2004-02-25 | 2008-04-16 | 株式会社デンソー | コンパレータ回路装置 |
US20050270065A1 (en) | 2004-06-03 | 2005-12-08 | Dipankar Bhattacharya | Coms buffer having higher and lower voltage operation |
JP5057713B2 (ja) * | 2006-07-03 | 2012-10-24 | 株式会社東芝 | スイッチング素子駆動回路 |
JP4260176B2 (ja) | 2006-08-31 | 2009-04-30 | 株式会社沖データ | レベルシフト回路、駆動装置、ledヘッド及び画像形成装置 |
KR100856128B1 (ko) | 2007-02-12 | 2008-09-03 | 삼성전자주식회사 | 고속 동작이 가능한 레벨 쉬프터 및 그 방법 |
JP4926275B2 (ja) | 2007-03-31 | 2012-05-09 | サンディスク スリーディー,エルエルシー | トランジスタスナップバック保護を組み込むレベルシフタ回路 |
US7696804B2 (en) | 2007-03-31 | 2010-04-13 | Sandisk 3D Llc | Method for incorporating transistor snap-back protection in a level shifter circuit |
US7884645B2 (en) * | 2008-01-31 | 2011-02-08 | Qualcomm Incorporated | Voltage level shifting circuit and method |
US7733126B1 (en) | 2009-03-31 | 2010-06-08 | Freescale Semiconductor, Inc. | Negative voltage generation |
US8339177B2 (en) * | 2011-01-26 | 2012-12-25 | Freescale Semiconductor, Inc. | Multiple function power domain level shifter |
CN102324923B (zh) | 2011-08-18 | 2017-05-24 | 广东新岸线计算机***芯片有限公司 | 一种电平移位电路 |
US8786371B2 (en) | 2011-11-18 | 2014-07-22 | Skyworks Solutions, Inc. | Apparatus and methods for voltage converters |
US8558603B2 (en) | 2011-12-15 | 2013-10-15 | Apple Inc. | Multiplexer with level shifter |
JP5838141B2 (ja) | 2012-02-27 | 2015-12-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US8872570B2 (en) | 2012-12-28 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple power domain circuit and related method |
US20150109045A1 (en) | 2013-10-21 | 2015-04-23 | Qualcomm Incorporated | Scalable layout architecture for metal-programmable voltage level shifter cells |
GB2520726A (en) * | 2013-11-29 | 2015-06-03 | St Microelectronics Res & Dev | Read-out circuitry for an image sensor |
US9325313B2 (en) | 2014-01-28 | 2016-04-26 | Broadcom Corporation | Low-power level-shift circuit for data-dependent signals |
GB2528718B (en) | 2014-07-30 | 2021-05-05 | Advanced Risc Mach Ltd | Output signal generation circuitry for converting an input signal from a source voltage domain into an output signal for a destination voltage domain |
US9912335B2 (en) * | 2015-07-08 | 2018-03-06 | Nxp B.V. | Configurable power domain and method |
-
2016
- 2016-03-31 US US15/087,812 patent/US11223359B2/en active Active
-
2017
- 2017-03-10 EP EP17714065.4A patent/EP3437192B1/en active Active
- 2017-03-10 WO PCT/US2017/021935 patent/WO2017172329A1/en active Application Filing
- 2017-03-10 CN CN201780018467.0A patent/CN108886355B/zh active Active
- 2017-03-10 BR BR112018069953-5A patent/BR112018069953B1/pt active IP Right Grant
- 2017-03-10 JP JP2018550674A patent/JP6862470B2/ja active Active
- 2017-03-10 KR KR1020187028210A patent/KR102434320B1/ko active IP Right Grant
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1084274A (ja) * | 1996-09-09 | 1998-03-31 | Matsushita Electric Ind Co Ltd | 半導体論理回路および回路レイアウト構造 |
JPH11195975A (ja) * | 1997-12-26 | 1999-07-21 | Hitachi Ltd | レベル変換回路および半導体集積回路装置 |
JP2001036398A (ja) * | 1999-07-16 | 2001-02-09 | Matsushita Electric Ind Co Ltd | レベルシフタ回路 |
JP2003218687A (ja) * | 2002-01-18 | 2003-07-31 | Hitachi Ltd | 半導体集積回路及びバーンイン方法 |
JP2003283327A (ja) * | 2002-03-25 | 2003-10-03 | Nec Microsystems Ltd | レベルシフタ回路及び該レベルシフタ回路を備えた半導体装置 |
JP2005117628A (ja) * | 2003-10-10 | 2005-04-28 | Arm Ltd | データ処理装置におけるレベル・シフト |
JP2006238449A (ja) * | 2005-02-25 | 2006-09-07 | Agere Systems Inc | 自己バイパス型電圧レベル変換回路 |
JP2007228330A (ja) * | 2006-02-24 | 2007-09-06 | Seiko Epson Corp | レベルシフタ回路及びそれを具備する半導体集積回路 |
JP2007306042A (ja) * | 2006-05-08 | 2007-11-22 | Sony Corp | レベル変換回路及びこれを用いた入出力装置 |
JP2013527699A (ja) * | 2010-04-26 | 2013-06-27 | クアルコム,インコーポレイテッド | デューティサイクルのバランスがとれたレベルシフタ |
JP2014510424A (ja) * | 2010-12-17 | 2014-04-24 | クアルコム,インコーポレイテッド | 低電力パワーオン制御回路の方法および実装 |
Non-Patent Citations (1)
Title |
---|
CANH Q. TRAN, HIROSHI KAWAGUCHI AND TAKAYASU SAKURAI: "Low-power High-speed Level Shifter Design for Block-level Dynamic Voltage Scaling Environment", 2005 IEEE INTERNATIONAL CONFERENCE ON INTEGRATED CIRCUIT AND TECHNOLOGY, JPN6020042967, 9 May 2005 (2005-05-09), US, pages 229 - 232, XP010832287, ISSN: 0004382692, DOI: 10.1109/ICICDT.2005.1502637 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7494071B2 (ja) | 2020-09-23 | 2024-06-03 | キオクシア株式会社 | メモリシステム |
Also Published As
Publication number | Publication date |
---|---|
KR20180124894A (ko) | 2018-11-21 |
JP6862470B2 (ja) | 2021-04-21 |
EP3437192A1 (en) | 2019-02-06 |
KR102434320B1 (ko) | 2022-08-18 |
BR112018069953A2 (pt) | 2019-02-05 |
BR112018069953B1 (pt) | 2024-03-05 |
CN108886355A (zh) | 2018-11-23 |
US20170288673A1 (en) | 2017-10-05 |
WO2017172329A1 (en) | 2017-10-05 |
US11223359B2 (en) | 2022-01-11 |
CN108886355B (zh) | 2022-03-29 |
EP3437192B1 (en) | 2024-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6862470B2 (ja) | 電力効率のよい電圧レベルトランスレータ回路 | |
JP6490612B2 (ja) | パワードメインを横断するデータ転送 | |
US8570788B2 (en) | Method and apparatus for power domain isolation during power down | |
EP3245735B1 (en) | Clock-gating cell with low area, low power, and low setup time | |
US7982514B2 (en) | State-retentive master-slave flip flop to reduce standby leakage current | |
US7639057B1 (en) | Clock gater system | |
TWI676887B (zh) | 伴隨活躍的負載的功率多工 | |
US7839170B1 (en) | Low power single rail input voltage level shifter | |
KR100983188B1 (ko) | 저전압 도메인이 파워 다운되는 경우에 전류 누설을방지하기 위한 장치 및 방법 | |
TW200423542A (en) | Regulation of crowbar current in circuits employing footswitches/headswitches | |
US9916904B2 (en) | Reducing leakage current in a memory device | |
US10133285B2 (en) | Voltage droop control | |
US20190052254A1 (en) | Supply tracking delay element in multiple power domain designs | |
US9537485B2 (en) | Adaptive dynamic keeper circuit | |
US20180005674A1 (en) | Dual mode operation having power saving and active modes in a stacked circuit topology with logic preservation | |
JP3567160B2 (ja) | 半導体集積回路 | |
US9276575B2 (en) | Low leakage state retention synchronizer | |
US20070171731A1 (en) | Leakage mitigation logic | |
US7285986B2 (en) | High speed, low power CMOS logic gate | |
US6784695B1 (en) | Domino circuit topology | |
US8634256B2 (en) | Multi-mode interface circuit | |
US10566972B1 (en) | Analog switches immune to power sequence | |
US20060044017A1 (en) | Single ended current-sensed bus with novel static power free receiver circuit | |
KR100792356B1 (ko) | 반도체 메모리 소자 및 그의 구동방법 | |
JP2010157311A (ja) | 擬似スタティック・ダイナミック・ビット・ライン回路および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210302 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6862470 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |