JP2019512881A - グラフェン薄膜トランジスタの製造方法 - Google Patents

グラフェン薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2019512881A
JP2019512881A JP2018547909A JP2018547909A JP2019512881A JP 2019512881 A JP2019512881 A JP 2019512881A JP 2018547909 A JP2018547909 A JP 2018547909A JP 2018547909 A JP2018547909 A JP 2018547909A JP 2019512881 A JP2019512881 A JP 2019512881A
Authority
JP
Japan
Prior art keywords
graphene
layer
metal layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018547909A
Other languages
English (en)
Other versions
JP6719581B2 (ja
Inventor
選芸 王
選芸 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Publication of JP2019512881A publication Critical patent/JP2019512881A/ja
Application granted granted Critical
Publication of JP6719581B2 publication Critical patent/JP6719581B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/24—Conductive material dispersed in non-conductive organic material the conductive material comprising carbon-silicon compounds, carbon or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は、グラフェン薄膜トランジスタの製造方法を提供し、銅箔の表面にグラフェン層を堆積し、グラフェン層の表面に金属層を堆積し、金属層の表面に支持層を貼り合わせてグラフェン膜シートが形成され、銅箔が全部溶解されるまでグラフェン膜シートを銅腐食液に入れて置き、グラフェン膜シートを目標基板に移動して支持層を取り除き、金属層の表面にソース・ドレインパータンを定義してソース・ドレイン電極を作成し、目標基板においてゲート電極を作成することを含む。

Description

本発明は、薄膜領域に関し、特に、グラフェン薄膜トランジスタの製造方法に関する。
グラフェンは良い導電性及び透光性を持つ新しい材料である。タッチパネルや液晶ディスプレィなどの技術の発展について、グラフェンが、その表現された優れた機械強度及び柔軟性により、薄膜トランジスタでの応用は、次第に人々に研究されるホットスポットになってきた。
現在、グラフェン薄膜トランジスタの製造方法ステップは主に以下のことを含む。即ち、銅箔の表面にグラフェンを生成し、グラフェンの表面に有機高分子材料、例えばポリメタクリル酸メチル(英文名称：Ｐｏｌｙｍｅｒｉｃ Ｍｅｔｈｙｌ Ｍｅｔｈａｃｒｙｌａｔｅ、ＰＭＭＡと簡単に称す)を塗布し、ＰＭＭＡ、グラフェン及び銅箔からなる膜シートを銅腐食液に入れて銅箔を腐食して除去し、そしてＰＭＭＡを溶解して、フォトエッチングなどの技術を利用してグラフェンの表面でソース及びドレインを作成することにより、全体のグラフェン薄膜トランジスタが形成される。しかしながら、既存のグラフェン薄膜トランジスタを製造する方法では、ＰＭＭＡ、及びフォトエッチング技術で採用されたフォトレジストのいずれもグラフェンに直接接触し、ＰＭＭＡ及びフォトレジストを溶解する際にＰＭＭＡ及びフォトレジストがグラフェンの表面に残っている問題が生じ、続いてソース・ドレインを作成するときに、残っているＰＭＭＡ及びフォトレジストの存在によりソース・ドレインがグラフェンの表面との接触を不充分にされることで、ソース・ドレインとグラフェンとの接触抵抗が増加されて電荷の搬送が制限されて、薄膜トランジスタにおける電流が減少し、駆動能力が低減することが招致される。
従って、従来の製造方法でのグラフェンの表面に有機高分子材料が残っていることに起因した接触抵抗の増加という問題を解決するためのグラフェン薄膜トランジスタの製造方法を提供する必要がある。
本発明にかかる実施例は、従来の製造方法でのグラフェンの表面に有機高分子材料が残っていることに起因した接触抵抗の増加という問題を解決するためのグラフェン薄膜トランジスタの製造方法を提供する。
本発明にかかる実施例は、グラフェン薄膜トランジスタの製造方法を提供し、
Ｓ１：メタンを炭素源として、化学気相堆積法により銅箔の表面にグラフェン層を堆積し、
Ｓ２：前記グラフェン層の表面に金属層を堆積し、
Ｓ３：前記金属層の表面に支持層を貼り合わせることにより、グラフェン膜シートを形成し、
Ｓ４：前記グラフェン膜シートを銅腐食液に入れ置き、前記銅箔が全部溶解されるまで支持層は一部が銅腐食液に浸る一方、金属層、グラフェン層及び銅箔は全部が銅腐食液に浸っており、そして銅箔が除去されたグラフェン膜シートを目標基板に移動し、支持層を取り除き、
Ｓ５：前記金属層の表面にソース・ドレインのパターンを定義してソース・ドレイン電極を作成し、目標基板におけるグラフェン層から離れる側にゲート電極を作成することにより、グラフェン薄膜トランジスタを取得することを含む。
本発明に係るグラフェン薄膜トランジスタの製造方法では、Ｓ１の前に、前記銅箔を順にエタノール、プロトン、０.５ｍｏｌ/Ｌの希塩酸で洗浄することを更に含む。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記金属層が電子ビーム蒸発又はマグネトロンスパッタ技術により前記グラフェンの表面に堆積される。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記金属層の厚さは５ｎｍ〜５０ｎｍである。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記金属層は、単一層の金属層又は複合層の金属層を含む。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記金属層が複合層の金属層である場合、各種の金属層の厚さが同じである。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記金属層に採用される金属は、チタン、金、ニッケル、パラジウム又はプラチナを含む。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記支持層の密度が前記銅腐食液の密度よりも小さい。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記支持層がポリウレタン材料である。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記目標基板は絶縁層を含み、絶縁層の材料は、二酸化ケイ素、炭化ケイ素、ガラスまたはサファイアを含む。
本発明にかかる実施例は、グラフェン薄膜トランジスタの製造方法を提供し、
Ｓ１：銅箔の表面にグラフェン層を堆積し、
Ｓ２：グラフェン層の表面に金属層を堆積し、
Ｓ３：金属層の表面に支持層を貼り合わせることにより、グラフェン膜シートが形成され、
Ｓ４：グラフェン膜シートを銅腐食液に入れ置き、銅箔が全部溶解されるまで支持層は一部が銅腐食液に浸る一方、金属層、グラフェン層及び銅箔は全部が銅腐食液に浸っており、そして銅箔が除去されたグラフェン膜シートを目標基板に移動し、支持層を取り除き、
Ｓ５：金属層の表面にソース・ドレインのパターンを定義してソース・ドレイン電極を作成し、目標基板におけるグラフェン層から離れる側にゲート電極を作成することにより、グラフェン薄膜トランジスタを取得することを含む。
本発明に係るグラフェン薄膜トランジスタの製造方法では、Ｓ１の前に、前記銅箔を順にエタノール、プロトン、０.５ｍｏｌ/Ｌの希塩酸で洗浄することを更に含む。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記グラフェンは、化学気相堆積法により前記銅箔の表面に堆積される。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記金属層が電子ビーム蒸発又はマグネトロンスパッタ技術により前記グラフェンの表面に堆積される。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記金属層の厚さは５ｎｍ〜５０ｎｍである。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記金属層は、単一層の金属層又は複合層の金属層を含む。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記金属層に採用される金属は、チタン、金、ニッケル、パラジウム又はプラチナを含む。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記支持層の密度が前記銅腐食液の密度よりも小さい。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記支持層がポリウレタン材料である。
本発明に係るグラフェン薄膜トランジスタの製造方法では、前記目標基板は絶縁層を含み、絶縁層の材料は、二酸化ケイ素、炭化ケイ素、ガラス又はサファイアを含む。
従来技術に比べて、本発明のグラフェン薄膜トランジスタの製造方法において、グラフェン層の表面に金属層を堆積して、グラフェン層が保護されることにより、グラフェン層が支持層及びフォトレジストに直接接触しなくなる。よって、グラフェンの表面に残留物を有する問題が回避され、ソース・ドレインがグラフェン層と充分に接触するようにできて、ソース・ドレインとグラフェンとの間の接触抵抗が低減されることにより、従来の製造方法でのグラフェン層の表面にＰＭＭＡ及びフォトレジストが残っていることに起因したソース及びドレイン電極とグラフェンとの間の接触抵抗の増加という問題を解決した。
図１は本発明に係るグラフェン薄膜トランジスタの製造方法の好ましい実施例のフローチャートである。 図２は本発明に係るグラフェン薄膜トランジスタの製造方法におけるグラフェン膜シートの構成を示す模式図である。 図３は、本発明に係るグラフェン薄膜トランジスタの製造方法により作成されたバックゲートの遷移を示すグラフである。
本発明の実施例又は従来技術の技術案をより明瞭に説明するために、以下に実施例に使用される図面を簡単に説明する。以下に記載の図面は、本発明の一部の実施例に過ぎず、当業者にとって、進歩性に値する労働を必要しなくても、これらの図面に基づいて他の図面を取得することができる。
図１を参照し、図１は本発明に係るグラフェン薄膜トランジスタの製造方法の好ましい実施例のフローチャートである。当該製造方法は、以下の幾つかのステップ、即ち、
Ｓ１０１：銅箔の表面にグラフェン層を堆積し、
Ｓ１０２：グラフェン層の表面に金属層を堆積し、
Ｓ１０３：金属層の表面に支持層を貼り合わせることにより、グラフェン膜シートを形成し、
Ｓ１０４：グラフェン膜シートを銅腐食液に入れ置き、銅箔が全部溶解されるまで支持層は一部が銅腐食液に浸る一方、金属層、グラフェン層及び銅箔は全部が銅腐食液に浸り、そして銅箔が除去されたグラフェン膜シートを目標基板に移動し、支持層を取り除き、
Ｓ１０５：金属層の表面にソース・ドレインのパターンを定義し、ソース・ドレイン電極を作成し、目標基板におけるグラフェン層から離れる側にゲート電極を作成することにより、グラフェン薄膜トランジスタを取得することを含む。
ステップＳ１０１では、銅箔の表面にグラフェン層を堆積する前に、さらに、銅箔の表面における油汚れや酸化物などの不純物に対して洗浄操作を行う必要がある。本好ましい実施例において、使用される洗浄操作は、銅箔の表面がグラフェンの生長プロセス要求に達成するように、銅箔の表面における不純物がすべて取り除かれるまで銅箔を順にエタノール、プロトン、０.５ｍｏｌ/Ｌの希塩酸で洗浄することである。
本好ましい実施例では、化学気相堆積法により銅箔の表面にグラフェン層を堆積する。化学気相堆積法は、それにより製造されるグラフェンが高品質、生長面積広などのメリットを有し、現在の高品質製造用の主要方法であり、一種又は多種の気体状態の物質を反応チャンバーに導入して化学反応を発生させて、新しい材料を生成して基板表面に堆積することを原理とする。
化学気相堆積法によりグラフェン層を堆積する場合、非酸化性気体として、水素ガスを選択して反応チャンバーに通して、反応チャンバーにおける酸化性気体を取り除く。勿論、アルゴンガスなどの他の気体を選択して非酸化性気体とすることができるため、ここで具体的に限定しない。本発明の発明者は、メタンを炭素源とするが、炭素源は、他の炭素含有物質であってもよい。例えば、一酸化炭素、アセチレンなどがあり、ここで具体的に限定しない。高温低圧の雰囲気において、銅箔の表面にグラフェン層を堆積するステップを終了させる。
Ｓ１０２において、マグネトロンスパッタ技術により金属をグラフェン層の表面に堆積し、グラフェン層の表面に金属層が形成される。他の実施例において、電子ビーム蒸発などの他の技術により金属をグラフェン層の表面に堆積してもよいため、ここで具体的に限定しない。
本好ましい実施例では、金属層は複合金属層であり、２層の金属層を含み、グラフェン層の表面に近い層は、チタン金属層であり、グラフェン層の表面に遠い層は、金の金属層であり、金の金属層よりもチタン金属層をグラフェン層に近く設置するメリットは、チタン金属とグラフェンとが結合し易いため、チタン金属とグラフェンの間の接触抵抗が低減することができる。
勿論、他の実施例において、金属層は単一層の金属層であってもよく、３層や４層などの複合金属層であっても良い。金属層の金属は、チタン、金、ニッケル、パラジウム又はプラチナうちの１種又は多種であってもよいため、ここで、金属層の層数及び金属の種類を具体的に限定しない。
グラフェン層の表面に金属層を堆積する場合、金属の注入量をコントロールする必要がある。即ち、金属層の厚さをコントロールすることである。金属層の厚さが薄すぎると、グラフェン層を良く保護する機能を発揮できない。金属層の厚さが厚すぎると、後続の銅箔溶解プロセスにおいて支持層が金属層、グラフェン層及び銅箔を銅腐食液で浮遊状態にすることができなくなり、支持層、金属層、グラフェン層及び銅箔が一緒に銅腐食液に落ち易くなり、後続のプロセスに不便になる。従って、金属層の厚さには、一定の制限が必要であり、一般に、金属層の厚さは５ｎｍ〜５０ｎｍであり、本好ましい実施例において、金属層の厚さは１０ｎｍであり、且つチタン金属層及び金金属層の厚さはそれぞれ５ｎｍであることが好ましい。
Ｓ１０３では、金属層の表面に支持層を張り合わせる。なお、該支持層の密度は銅腐食液の密度よりも小さい。支持層の密度と銅腐食液の密度との差が大きければ大きいほど良い。その目的は、支持層と銅腐食液の密度の差を利用して、支持層が銅腐食液の表面に漂っているようにすることにある。即ち、後続の銅箔溶解ステップにおいて、支持層は、金属層、グラフェン層及び銅箔を銅腐食液において浮遊状態にすることができ、それらが銅腐食液に落ちないようにする。支持層は、上記の機能に加え、後続の、銅箔が除去されたグラフェン膜シートを目標基板に移動することに便宜を提供する。
本好ましい実施例では、支持層はポリウレタン材料であり、他の実施例において、密度が銅腐食液よりも小さい他の材料であってもよく、ここで具体的に限定しない。
グラフェン膜シートの構成をより明瞭に説明するために、以下に、グラフェン膜シートの構成を示す模式図を与えている。図２を参照し、図２は本発明に係るグラフェン薄膜トランジスタの製造方法におけるグラフェン膜シートの構成を示す模式図である。グラフェン膜シートは、下から順に、銅箔２１、グラフェン層２２、金属層２３及び支持層２４を含む。
Ｓ１０４において、グラフェン膜シートを銅腐食液に入れ置く。このとき、支持層の密度が銅腐食液の密度よりも小さいため、支持層が銅腐食液の表面に漂っている。一方、金属層、グラフェン層及び銅箔が銅腐食液に浸っている。銅箔は前部が腐食された後、銅箔が除去されたグラフェン膜シートを目標基板に移動してから支持層を取り除く。
本好ましい実施例において、目標基板は絶縁層を含み、周知の常識によれば、グラフェン膜シートが目標基板の絶縁層に移動されることが分かる。なお、絶縁層は、二酸化珪素の材料を使用している。勿論、炭化珪素、ガラス又はサファイアの材料を使用してもよいため、ここで具体的に限定しない。
Ｓ１０５では、フォトエッチング技術により金属表面にソース・ドレインのパターンを定義してから、マグネトロンスパッタ技術または電子ビーム蒸発技術により金金属をソース・ドレインのパターンにおける相応位置に堆積し、そしてドライエッチング技術によりチャンネル領域における金属層を取り除いて、チャンネル領域におけるグラフェン層を露出させるとともに、目標基板におけるグラフェン層から離れる側にゲート電極を作成し、ソース、ドレイン及びゲート電極の製造に使用される方法ステップは従来技術であり、当業者にとって周知の常識に該当するため、本好ましい実施例では重複説明を行わない。Ｓ１０５の終了後、低接触抵抗のグラフェン薄膜トランジスタが取得できる。
従来のグラフェン薄膜トランジスタの製造方法において、フォトエッチング技術を用いたソース・ドレインのパターンの定義は、グラフェン層の表面に直接に行われており、そして、マグネトロンスパッタ技術または電子ビーム蒸発技術によりソース・ドレインのパターンにおける相応位置に、一層の薄いチタン金属及び一層の厚い金金属を堆積することにより、ソース・ドレイン電極が形成されていた。全体の過程において、グラフェン層と、フォトエッチング技術に使用されるフォトレジストとが直接接触し、フォトレジストを溶解するときに、フォトレジストがグラフェン層の表面に残るという問題が生じ、グラフェン層とソース・ドレイン電極との接触が不充分になり、グラフェン層とソース・ドレイン電極との接触抵抗が大きくなることを招致する。
本好ましい実施例が提供している製造方法では、フォトエッチング技術を用いたソース・ドレインのパターンの定義は、金属層の表面に行われるものである。このように、グラフェン層はフォトレジストに接触していない。フォトレジストを溶解するときにフォトレジストがグラフェン層の表面に残っている問題もなくなるとともに、金属層については、ソース・ドレインの目標金属であるチタン金属及び金金属が使用されることにより、後続のマグネトロンスパッタ技術または電子ビーム蒸発技術により金金属をソース・ドレインにおける対応の位置に堆積する場合に、その相応位置における金属層を取り除くことも必要なくなる。従って、グラフェン薄膜トランジスタの全体製造過程においても、グラフェンが金属層に保護されており、グラフェン層とソース・ドレイン電極との充分な接触が確実に保障され、グラフェン層とソース・ドレイン電極との接触抵抗が低減される。
グラフェン薄膜トランジスタを作成した後、グラフェン薄膜トランジスタのバックゲートの遷移グラフをテストした。図３を参照し、図面における縦座標はドレイン電流Ｉｄであり、その単位はミリアンペア（ｍＡ）である。横座標はゲート電圧Ｖｇであり、その単位はボルト（Ｖ）である。バックゲートの遷移グラフをテストするときに、ソースを接地する。図示から分かるように、異なるドレイン電圧Ｖｄにおいて、ドレイン電流の最小値は、いずれもＶｇ＝０の位置に出現している。グラフェン薄膜トランジスタのチャンネル領域におけるグラフェンはドープされていないと考えられる。即ち、グラフェン層の表面にいずれの不純物も存在せず、本来の特性が良好である。一方、従来技術により作成されたグラフェン薄膜トランジスタは、グラフェンの表面にＰＭＭＡ及びフォトレジストなどの不純物が残っているため、ドレイン電流の最小値が０ボルトの左側または右側に出現する。つまり、グラフェンの電界効果デバイスの双極対称性が破壊されて、グラフェンとソース・ドレインの間の接触抵抗が増加する。図示から分かるように、Ｖｇが一定である場合、ドレイン電圧Ｖｄが５ｍｖの幅で絶えず増加しているときに、ドレイン電流Ｉｄの増加幅が基本的に同じであり、即ち、ドレイン電流Ｉｄとドレイン電圧Ｖｄとが比例関係にあり、グラフェン薄膜トランジスタの電気的性能が優れていると考えられる。
好ましい実施例にて提供しているグラフェン薄膜トランジスタの製造方法において、グラフェン層の表面に１０ｎｍ厚さの金属層を堆積して、グラフェン層と支持層及び後続に使用されるフォトレジストとが接触しなくなる。よって、グラフェンの表面に残留物が残る問題が回避され、ソース・ドレイン電極とグラフェン層とが充分に接触できて、ソース・ドレイン電極とグラフェン層の間の接触抵抗が低減し、グラフェン薄膜トランジスタにおける電流が増加し、従来の製造方法でのグラフェンの表面にＰＭＭＡ及びフォトレジストが残っていることに起因したソース・ドレイン電極とグラフェンとの接触抵抗の増加という問題を解決した。
また、本好ましい実施例にて提供している製造方法により作成されたグラフェン薄膜トランジスタにおけるグラフェン層の表面の起伏度は０.１ｎｍよりも小さい。従来の製造方法により作成されたグラフェン薄膜トランジスタにおけるグラフェン層の表面の起伏度である１ｎｍよりも遥かに小さい。よって、本好ましい実施例に係る製造方法により作成されたグラフェン薄膜トランジスタは、より良い電気的性能を持っていることが分かる。
上記のように、本発明は、好ましい実施例により前記の内容を開示しているが、前記の好ましい実施例は本発明を制限するためのものではない。当業者は、本発明の技術思想及び範囲を離脱せず、各種の変更や修飾を行うことができるため、本発明の保護範囲は、請求の範囲によって限定されたものに基づく。

Claims (20)

  1. グラフェン薄膜トランジスタの製造方法であって、
    Ｓ１：メタンを炭素源として、化学気相堆積法により銅箔の表面にグラフェン層を堆積し、
    Ｓ２：前記グラフェン層の表面に金属層を堆積し、
    Ｓ３：前記金属層の表面に支持層を貼り合わせることにより、グラフェン膜シートを形成し、
    Ｓ４：前記グラフェン膜シートを銅腐食液に入れ置き、前記銅箔が全部溶解されるまで前記支持層は一部が銅腐食液に浸る一方、前記金属層、グラフェン層及び銅箔は全部が銅腐食液に浸っており、そして銅箔が除去されたグラフェン膜シートを目標基板に移動し、前記支持層を取り除き、
    Ｓ５：前記金属層の表面にソース・ドレインのパターンを定義してソース・ドレイン電極を作成し、目標基板におけるグラフェン層から離れている側にゲート電極を作成することにより、グラフェン薄膜トランジスタを取得することを含むグラフェン薄膜トランジスタの製造方法。
  2. Ｓ１の前に、前記銅箔を順にエタノール、プロトン、０.５ｍｏｌ/Ｌの希塩酸で洗浄することを更に含む請求項１に記載のグラフェン薄膜トランジスタの製造方法。
  3. 前記金属層が電子ビーム蒸発又はマグネトロンスパッタ技術によりグラフェンの表面に堆積される請求項１に記載のグラフェン薄膜トランジスタの製造方法。
  4. 前記金属層の厚さは５ｎｍ〜５０ｎｍである請求項１に記載のグラフェン薄膜トランジスタの製造方法。
  5. 前記金属層は、単一層の金属層又は複合層の金属層を含む請求項４に記載のグラフェン薄膜トランジスタの製造方法。
  6. 前記金属層が複合層の金属層である場合、各種の金属層の厚さが同じである請求項５に記載のグラフェン薄膜トランジスタの製造方法。
  7. 前記金属層に採用される金属は、チタン、金、ニッケル、パラジウム又はプラチナを含む請求項５に記載のグラフェン薄膜トランジスタの製造方法。
  8. 前記支持層の密度が前記銅腐食液の密度よりも小さい請求項１に記載のグラフェン薄膜トランジスタの製造方法。
  9. 前記支持層がポリウレタン材料である請求項８に記載のグラフェン薄膜トランジスタの製造方法。
  10. 前記目標基板は絶縁層を含み、絶縁層の材料は、二酸化ケイ素、炭化ケイ素、ガラスまたはサファイアを含む請求項１に記載のグラフェン薄膜トランジスタの製造方法。
  11. グラフェン薄膜トランジスタの製造方法であって、
    Ｓ１：銅箔の表面にグラフェン層を堆積し、
    Ｓ２：前記グラフェン層の表面に金属層を堆積し、
    Ｓ３：前記金属層の表面に支持層を貼り合わせることにより、グラフェン膜シートが形成され、
    Ｓ４：前記グラフェン膜シートを銅腐食液に入れ置き、前記銅箔が全部溶解されるまで前記支持層は一部が銅腐食液に浸る一方、前記金属層、グラフェン層及び銅箔は全部が銅腐食液に浸っており、そして前記銅箔が除去されたグラフェン膜シートを目標基板に移動し、前記支持層を取り除き、
    Ｓ５：前記金属層の表面にソース・ドレインのパターンを定義してソース・ドレイン電極を作成し、目標基板におけるグラフェン層から離れている側にゲート電極を作成することにより、グラフェン薄膜トランジスタを取得することを含むグラフェン薄膜トランジスタの製造方法。
  12. Ｓ１の前に、前記銅箔を順にエタノール、プロトン、０.５ｍｏｌ/Ｌの希塩酸で洗浄することを更に含む請求項１１に記載のグラフェン薄膜トランジスタの製造方法。
  13. グラフェンは、化学気相堆積法により前記銅箔の表面に堆積される請求項１１に記載のグラフェン薄膜トランジスタの製造方法。
  14. 前記金属層が電子ビーム蒸発又はマグネトロンスパッタ技術によりグラフェンの表面に堆積される請求項１１に記載のグラフェン薄膜トランジスタの製造方法。
  15. 前記金属層の厚さは５ｎｍ〜５０ｎｍである請求項１１に記載のグラフェン薄膜トランジスタの製造方法。
  16. 前記金属層は、単一層の金属層又は複合層の金属層を含む請求項１５に記載のグラフェン薄膜トランジスタの製造方法。
  17. 前記金属層に採用される金属は、チタン、金、ニッケル、パラジウム又はプラチナを含む請求項１６に記載のグラフェン薄膜トランジスタの製造方法。
  18. 前記支持層の密度が前記銅腐食液の密度よりも小さい請求項１１に記載のグラフェン薄膜トランジスタの製造方法。
  19. 前記支持層がポリウレタン材料である請求項１８に記載のグラフェン薄膜トランジスタの製造方法。
  20. 前記目標基板は絶縁層を含み、絶縁層の材料は、二酸化ケイ素、炭化ケイ素、ガラス又はサファイアを含む請求項１１に記載のグラフェン薄膜トランジスタの製造方法。
JP2018547909A 2016-03-18 2016-04-01 グラフェン薄膜トランジスタの製造方法 Active JP6719581B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610156131.8A CN105679678A (zh) 2016-03-18 2016-03-18 一种石墨烯薄膜晶体管的制备方法
CN201610156131.8 2016-03-18
PCT/CN2016/078391 WO2017156803A1 (zh) 2016-03-18 2016-04-01 一种石墨烯薄膜晶体管的制备方法

Publications (2)

Publication Number Publication Date
JP2019512881A true JP2019512881A (ja) 2019-05-16
JP6719581B2 JP6719581B2 (ja) 2020-07-08

Family

ID=56310897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018547909A Active JP6719581B2 (ja) 2016-03-18 2016-04-01 グラフェン薄膜トランジスタの製造方法

Country Status (7)

Country Link
US (1) US10128453B2 (ja)
JP (1) JP6719581B2 (ja)
KR (1) KR102173432B1 (ja)
CN (1) CN105679678A (ja)
EA (1) EA036020B1 (ja)
GB (1) GB2563365B (ja)
WO (1) WO2017156803A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816409A (zh) * 2017-03-09 2017-06-09 武汉华星光电技术有限公司 Tft基板中电极层的制作方法及柔性tft基板的制作方法
CN108896621A (zh) * 2018-04-08 2018-11-27 山东大学 一种负载铂颗粒的氨气传感器及其制备方法
CN109115327B (zh) * 2018-07-10 2021-01-15 杭州高烯科技有限公司 一种聚合物/金属/石墨烯复合膜及其在声波探测器中的应用
EP3723122B1 (en) 2019-04-10 2023-02-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising a double layer structure
CN110676070A (zh) * 2019-10-18 2020-01-10 电子科技大学中山学院 一种具有自愈合功能的石墨烯柔性超级电容器及其制备方法
CN110963484A (zh) * 2019-12-23 2020-04-07 中国科学院长春光学精密机械与物理研究所 基于掺杂层辅助的大面积高质量石墨烯无损转移方法
CN113078054B (zh) * 2021-03-25 2024-06-18 中国科学院上海微***与信息技术研究所 一种电极层的制备方法及半导体结构
CN113078052B (zh) * 2021-03-25 2024-06-18 中国科学院上海微***与信息技术研究所 一种晶体管结构及其制备方法
CN113526498A (zh) * 2021-06-08 2021-10-22 松山湖材料实验室 图案化石墨烯的制备方法及生物传感器的制造方法
CN114300551A (zh) * 2021-12-03 2022-04-08 中国电子科技集团公司第四十八研究所 石墨烯/等离子激元黑硅近红外探测器结构及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096126A (ja) * 2005-09-29 2007-04-12 Sharp Corp トランジスタおよび電子デバイス
US20110108806A1 (en) * 2009-10-12 2011-05-12 Georgia Tech Research Corporation Method to Modify the Conductivity of Graphene
CN103227203A (zh) * 2012-01-27 2013-07-31 国际商业机器公司 用悬置石墨烯膜形成的纳米器件
JP2013535407A (ja) * 2010-08-11 2013-09-12 ザ トラスティーズ オブ ザ ユニバーシティ オブ ペンシルバニア 大規模グラフェンシート、それを組み込んだ物、組成物、方法および装置
KR101372286B1 (ko) * 2013-04-11 2014-03-11 한국과학기술연구원 그래핀 전자 소자, 그래핀 전사층 및 그래핀 전자 소자의 제조 방법
JP2014046632A (ja) * 2012-09-03 2014-03-17 Saitama Univ 積層体の製造方法
CN104030274A (zh) * 2014-05-28 2014-09-10 中国科学院上海微***与信息技术研究所 一种提高石墨烯表面洁净度的湿法腐蚀化学转移法
JP2014525134A (ja) * 2011-05-23 2014-09-25 ナショナル ユニバーシティ オブ シンガポール 薄膜の転写方法
WO2015060419A1 (ja) * 2013-10-25 2015-04-30 富士通株式会社 グラフェン膜の製造方法
JP2015176725A (ja) * 2014-03-14 2015-10-05 株式会社東芝 透明導電体の作製方法、透明導電体およびその作製装置、透明導電体前駆体の作製装置
CN105047562A (zh) * 2015-06-26 2015-11-11 中国电子科技集团公司第十三研究所 半悬浮石墨烯场效晶体管制备方法
JP2017524636A (ja) * 2014-06-20 2017-08-31 ザ・リージェンツ・オブ・ザ・ユニバーシティー・オブ・カリフォルニアＴｈｅ Ｒｅｇｅｎｔｓ Ｏｆ Ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ Ｏｆ Ｃａｌｉｆｏｒｎｉａ グラフェンの製造および転写のための方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
WO2012044284A1 (en) * 2010-09-28 2012-04-05 Empire Technology Development Llc Directionally recrystallized graphene growth substrates
US9162885B2 (en) * 2011-02-17 2015-10-20 Rutgers, The State University Of New Jersey Graphene-encapsulated nanoparticle-based biosensor for the selective detection of biomarkers
JP2013058598A (ja) * 2011-09-08 2013-03-28 Sumitomo Chemical Co Ltd 有機半導体素子用電極及びその製造方法
US8647978B1 (en) * 2012-07-18 2014-02-11 International Business Machines Corporation Use of graphene to limit copper surface oxidation, diffusion and electromigration in interconnect structures
CN102881654B (zh) * 2012-09-29 2016-03-23 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、有源矩阵驱动显示装置
TWI505986B (zh) * 2013-01-10 2015-11-01 Nat Tsing Hua Unioversity 石墨烯製備系統及方法
EP2801551A1 (en) * 2013-05-08 2014-11-12 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Graphene with very high charge carrier mobility and preparation thereof
CN103236443B (zh) * 2013-05-14 2014-05-14 广州新视界光电科技有限公司 一种金属氧化物薄膜晶体管及其制备方法
KR101529382B1 (ko) * 2013-07-03 2015-06-16 한양대학교 산학협력단 그래핀 형성 방법 및 그를 이용하여 제조된 그래핀을 포함하는 전자 소자
CN103602964A (zh) * 2013-10-17 2014-02-26 常州二维碳素科技有限公司 一种具有金属电极的石墨烯导电膜及其制备方法
JP6187185B2 (ja) * 2013-11-22 2017-08-30 富士通株式会社 電子装置及びその製造方法
CN103606535B (zh) * 2013-11-26 2016-01-06 深圳市华星光电技术有限公司 软性显示器组件的制作方法及其制作的软性显示器组件
JP6241318B2 (ja) * 2014-02-28 2017-12-06 富士通株式会社 グラフェン膜の製造方法及び半導体装置の製造方法
CN104300008B (zh) * 2014-10-30 2017-06-30 京东方科技集团股份有限公司 一种电极结构、薄膜晶体管、阵列基板及显示面板
EP3070741B1 (en) * 2015-03-18 2020-07-29 Emberion Oy An apparatus comprising a sensor arrangemenet and associated fabrication method
CN105304495A (zh) * 2015-09-21 2016-02-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN204927297U (zh) * 2015-09-23 2015-12-30 京东方科技集团股份有限公司 一种薄膜晶体管及阵列基板、显示装置
KR20150130256A (ko) * 2015-11-02 2015-11-23 삼성전자주식회사 이종 적층 구조체 및 그 제조방법, 및 상기 이종 적층 구조체를 구비하는 전기소자
KR101849360B1 (ko) * 2016-01-29 2018-04-16 한화테크윈 주식회사 그래핀 기반 적층체 및 이의 제조방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096126A (ja) * 2005-09-29 2007-04-12 Sharp Corp トランジスタおよび電子デバイス
US20110108806A1 (en) * 2009-10-12 2011-05-12 Georgia Tech Research Corporation Method to Modify the Conductivity of Graphene
JP2013535407A (ja) * 2010-08-11 2013-09-12 ザ トラスティーズ オブ ザ ユニバーシティ オブ ペンシルバニア 大規模グラフェンシート、それを組み込んだ物、組成物、方法および装置
JP2014525134A (ja) * 2011-05-23 2014-09-25 ナショナル ユニバーシティ オブ シンガポール 薄膜の転写方法
CN103227203A (zh) * 2012-01-27 2013-07-31 国际商业机器公司 用悬置石墨烯膜形成的纳米器件
JP2014046632A (ja) * 2012-09-03 2014-03-17 Saitama Univ 積層体の製造方法
KR101372286B1 (ko) * 2013-04-11 2014-03-11 한국과학기술연구원 그래핀 전자 소자, 그래핀 전사층 및 그래핀 전자 소자의 제조 방법
WO2015060419A1 (ja) * 2013-10-25 2015-04-30 富士通株式会社 グラフェン膜の製造方法
JP2015176725A (ja) * 2014-03-14 2015-10-05 株式会社東芝 透明導電体の作製方法、透明導電体およびその作製装置、透明導電体前駆体の作製装置
CN104030274A (zh) * 2014-05-28 2014-09-10 中国科学院上海微***与信息技术研究所 一种提高石墨烯表面洁净度的湿法腐蚀化学转移法
JP2017524636A (ja) * 2014-06-20 2017-08-31 ザ・リージェンツ・オブ・ザ・ユニバーシティー・オブ・カリフォルニアＴｈｅ Ｒｅｇｅｎｔｓ Ｏｆ Ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ Ｏｆ Ｃａｌｉｆｏｒｎｉａ グラフェンの製造および転写のための方法
CN105047562A (zh) * 2015-06-26 2015-11-11 中国电子科技集团公司第十三研究所 半悬浮石墨烯场效晶体管制备方法

Also Published As

Publication number Publication date
CN105679678A (zh) 2016-06-15
JP6719581B2 (ja) 2020-07-08
GB2563365B (en) 2020-12-30
EA036020B1 (ru) 2020-09-15
KR20180114916A (ko) 2018-10-19
GB2563365A (en) 2018-12-12
US10128453B2 (en) 2018-11-13
KR102173432B1 (ko) 2020-11-04
GB201815315D0 (en) 2018-11-07
EA201800470A1 (ru) 2019-01-31
US20180097191A1 (en) 2018-04-05
WO2017156803A1 (zh) 2017-09-21

Similar Documents

Publication Publication Date Title
JP6719581B2 (ja) グラフェン薄膜トランジスタの製造方法
Pan et al. Coexistence of grain‐boundaries‐assisted bipolar and threshold resistive switching in multilayer hexagonal boron nitride
Acharya et al. Probing the dielectric properties of ultrathin Al/Al2O3/Al trilayers fabricated using in situ sputtering and atomic layer deposition
US9362364B2 (en) Transfer-free batch fabrication of single layer graphene devices
US6723624B2 (en) Method for fabricating n-type carbon nanotube device
CN109580725A (zh) 基于天线结构的二维过渡金属硫化物气体传感器及制备
CN103018977B (zh) 一种阵列基板及其制造方法
CN108365092B (zh) 一种基于二维原子晶体的耐高温忆阻器
WO2013139135A1 (zh) 阵列基板及其制作方法、显示装置
WO2014162625A1 (ja) 接続構造及びその製造方法、半導体装置
WO2015070715A1 (zh) 金属氧化物薄膜晶体管及其制备方法
US8877533B2 (en) Method of manufacturing oxide thin film transistor and display device
US20170133607A1 (en) Transistor structure and manufacturing method thereof
WO2015024337A1 (zh) 阵列基板及其制作方法和显示装置
Wang et al. Experimental observation and mitigation of dielectric screening in hexagonal boron nitride based resistive switching devices
CN104576515B (zh) 图案化石墨烯薄膜及阵列基板的制作方法、阵列基板
TWI304655B (en) Thin film transistor and method of manufacturing the same
CN106252419A (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
TW201227111A (en) Methods for manufacturing array substrates
Haga et al. Direct imprinting of indium–tin-oxide precursor gel and simultaneous formation of channel and source/drain in thin-film transistor
CN106024586B (zh) 一种碳化硅表面清洁方法
JP2005258115A (ja) 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法
JP4504335B2 (ja) ピクセル構造を作製するための方法
JP2013242214A (ja) 電気化学測定用電極
TW201222670A (en) Method for patterning a metal layer and method for manufacturing semiconductor devices by using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200616

R150 Certificate of patent or registration of utility model

Ref document number: 6719581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250