JP2019219368A - プローブカード - Google Patents
プローブカード Download PDFInfo
- Publication number
- JP2019219368A JP2019219368A JP2018126383A JP2018126383A JP2019219368A JP 2019219368 A JP2019219368 A JP 2019219368A JP 2018126383 A JP2018126383 A JP 2018126383A JP 2018126383 A JP2018126383 A JP 2018126383A JP 2019219368 A JP2019219368 A JP 2019219368A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- row
- card according
- probe assembly
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】 複数列の狭ピッチかつ多ピン配列を有する半導体チップ検査、複数の半導体チップの同時検査、高周波信号路を有する半導体チップ検査、広範囲な温度環境下における検査等に同時に対応可能なプローブカードを実現すると共にプローブと配線との接続問題を解決した安価なプローブカードを提供する。【解決手段】 複数の導電性導体パターンを1つの絶縁フィルム上に設置した配線フィルムであって、導体パターンの一端において単列プローブ集合体整列手段と、単列プローブ集合体をXY平面に対し概略垂直方向に折り曲げて設置する方向転換手段を有し、他端において外部端子接続手段と導体パターン拡張手段を有することにより、同一の導体パターンでプローブの機能と配線パターンの機能を兼ね備えるプローブカードを実現する。又、複数の配線フィルムを積層した多層配線フィルムにより、千鳥配列や格子配列等の複雑な半導体チップ端子配列に対応できる。【選択図】図1
Description
本発明は、半導体ウエハ上に形成された複数の半導体チップの回路検査に使用するプローブカードに関するものである。
半導体回路の検査に用いるプローブカードは、半導体チップ上の端子パッド数の増加、パッド面積の縮小化、パッド間ピッチの狭小化に対応すべくプローブ配列の高密度化が要求されている。現在、最も狭ピッチパッドであり、かつ多くの端子数を有するICの例としては、主として液晶パネル駆動用に使用されるIC(以下、LCDドライバIC)である。特に、液晶の全画素に対応して信号を出力する端子パッド列においては、複数列の千鳥配列を用いた15μm以下のパッド間ピッチで2000端子を超える端子数のICが開発され、さらなる高画質化に応じて狭ピッチかつ多ピン化の傾向にある。
又、デバイス特性の向上及び消費電力低減効果並びに省スペース化を目的として、シリコン貫通電極(TSV)を使用して複数のICチップを三次元に実装する技術が開発されている。代表的な例として、スマートフォンや画像機器等に使用される中央処理装置(CPU)用ICと複数の半導体メモリ(例えばDRAM)をTSVにて三次元実装したものが実用化されつつある。TSVを使用した三次元実装ICでは、40μmピッチレベルの狭ピッチ格子状配列が特徴であり、ますます配列が困難なものとなってくる。
プローブカードは、狭ピッチで配列された多ピンのプローブ組立における各プローブ端子部から、プローブカード周辺部に比較的粗いピッチで設置された外部テスター接続用端子へ効率良く配線しなければならず、プローブ端子部のピッチが小さい程、又、プローブ端子数が多い程、配線基板が多層構造となる。
又、メモリーIC等の検査では、検査コストの低減のため、半導体ウエハ上の複数又は全数のチップを同時に検査することが一般的である。このためには、半導体ウエハ全体の広範囲に相当するプローブの配置と、その検査環境温度変化を含めた相互配置精度向上が課題となっている。
さらに、ICの動作速度の高速化に伴い、高機能化されたICでは、特定の入出力ピンの信号周波数が増加する傾向にあり、高周波特性の優れたプローブカードが必要となってくる。従来のプローブカードに使用されている印刷配線板における高周波用パターンとしては、マイクロストリップライン構造やストリップライン構造が一般的であり、各々の信号線の上下のグランド層又は電源層と共に多層化構造となっている。また、特に信号周波数の高い信号ラインにおいては、特性インピーダンスが確保されたシールド付き同軸線を使用する場合が多く、プローブ針直近まで、如何にインピーダンス整合を維持できるかが課題となっている。
このように、小型かつ高機能となる次世代の半導体デバイスの共通課題である、端子の多ピン狭ピッチ化、信号の高速化等の多岐の要求に対応可能なプローブカード技術が要求されている。
狭ピッチ千鳥配列を含むパッド配列に対し効率的なプローブ組立及び狭ピッチのプローブ配列から配線基板への効率的配線方法としては、例えば特開2016−206160号公報で開示されているように、主基板の表層に、銅箔シートを加工してプローブとインターフェース部とを接続する配線パターンを形成した1枚又は複数枚の配線パターンシートを設け、配線パターンの片端がプローブ端子部と電気的に接続する手段を有し、また、プローブの製造において、垂直プローブ部とプローブ変形部プローブ導体パターン部とプローブ端子部とを含む複数のプローブが導電性金属箔から一括微細加工され絶縁性フィルムに貼り付けて同一平面上に配置されたプローブ集合体であって、プローブ集合体のプローブ垂直部先端の間隔が、検査パッド列の何れかのパッド間隔と同一であり、一つのプローブ集合体における全てのプローブ外形が、一つの導電性金属箔から連続して加工される手段を有するものである。
又、特開2016−206160号公報では、プローブ導体パターン部の片面又は両面にポリイミド等の絶縁層を介して金属導体シートを貼り付け、導体シートに接地用垂直プローブ部と接地用プローブ端子部を設ける手段と、配線パターンシートの片面又は両面に、ポリイミド等の絶縁層を介して銅箔シートを貼り付け接地用配線パターンを設ける手段と、接地用プローブ端子部が接地用配線パターンの一部と接続する手段とを有することにより、信号線パターンと接地用パターンとの組合せをプローブと配線パターンとの両方に施すことができるため、高周波信号等の電気的特性に優れた構造とすることが可能となっている。
さらに、特開2014−202739号公報で開示されているように、基板内の配線を介さず、基板表面にてワイヤ配線を行い、プローブ端子部とワイヤ片端部を接続することにより、少ない層数基板にて配線接続を容易にしたものがある。
しかしながら、特開2016−206160号公報で開示されている方法によれば、狭ピッチ化したプローブ群と基板上パターンとの接続が困難となり非接続箇所の増加の原因となることや、接続部の電気的な不連続個所が生じることにより抵抗値のバラツキや高周波特性の反射による劣化に繋がるという問題が生じる。又、特開2014−202739号公報で開示されている方法によれば、ワイヤ接続工程に時間がかかるという問題が生じてくる。さらにこれらの問題は、半導体チップの端子配列数又は半導体ウエハ上での同時に検査を行う半導体チップ数が増加するほど、顕著に表れてくるものである。
本発明は、上記プローブカードにおける共通的な問題点を同時に解決するためになされたもので、複数列の狭ピッチかつ多ピン配列を有する半導体チップ検査、複数の半導体チップの同時検査、高周波信号路を有する半導体チップ検査、広範囲な温度環境下における検査等に対応可能なプローブカードを実現すると共にプローブと配線との接続問題を解決した安価なプローブカードを提供するものである。
本発明は、複数の導電性導体パターンを1つの絶縁フィルム上に設置した配線フィルムであって、前記配線フィルム平面(XY平面)上に、前記導体パターンの一端におけるプローブ集合体整列手段と、前記プローブ集合体の方向転換手段と、前記導体パターンの他端における外部端子接続手段と、前記プローブ集合体と前記外部接続端子との間における導体パターン拡張手段を有しているため、狭ピッチ化したプローブ群と配線パターンとの接続工程が不要であり、電気的に安定した安価なプローブカードを供給することが可能となる。
又、本発明は、前記プローブ集合体における一部又は全部のプローブ先端が、前記配線フィルム平面(XY平面)内において任意の直線上に配置された単列プローブ集合体であって、前記プローブ先端のXY平面座標における配置間隔が、対象となる被検査半導体電極端子のXY平面座標における配置間隔と同一であり、前記プローブ先端を結ぶ直線軸から任意の距離における導体パターン上の直線を中心軸として、前記単列プローブ集合体をXY平面に対し概略垂直方向に折り曲げて設置する方向転換手段を有しているため、高精度のプローブ先端配列を実現することができる。
又、本発明は、第1の前記単列プローブ集合体と概略平行に直線状に配置した第2の単列プローブ集合体と、前記第1の単列プローブ集合体と概略直角方向に直線状に配置した第3又は第4の単列プローブ集合体であって、前記第1乃至第4の単列プローブ集合体の一部又は全部のプローブ先端のXY平面座標における配置間隔が、対象となる被検査半導体電極端子のXY平面座標における配置間隔と同一である手段を有するため、如何なる配列の半導体デバイスの電極端子にも容易に対応可能なプローブ組立を実現させることができる。
又、本発明は、一端を前記単列プローブにおける1つ又は複数の任意のプローブとし、他端を1つ又は複数の外部接続端子として前記導体パターンを形成する手段を有するため、同一の前記導体パターンでプローブの機能と配線パターンの機能を兼ね備えることが可能となり、電気抵抗が少なく配線層数の少ないプローブカードを実現することが可能である。
又、本発明は、前記導体パターンが直線の集合体で形成され、前記プローブから前記外部接続端子に至るまで段階的に前記導体パターン間ピッチ又は前記導体パターン幅が大きくなること、又は、前記導体パターンの一部又は全部の形状が連続した曲線であり、前記プローブから前記外部接続端子に至るまで連続的に前記導体パターン間ピッチ又は前記導体パターン幅が大きくなる手段を有するため、電気抵抗が少なく配線層数の少ない配線パターンを実現することが可能となる。
又、本発明は、1つの前記配線フィルムの一部又は全部に、1つ又は複数の前記配線フィルムを積層した多層配線フィルムにより、2つ以上のプローブ集合体を配置する手段を有し、前記多層配線フィルムであって、前記単列プローブ集合体を2つ以上積層したプローブ組立体において、一部又は全てのプローブ先端の垂直方向(Z方向)位置が同一であり、前記プローブ先端のXY平面座標における配置間隔が、対象となる被検査半導体電極端子のXY平面座標における配置間隔と同一である手段を有するため、如何なる配列の半導体デバイスの電極端子にも容易に対応可能なプローブ組立を実現させることができる。
又、本発明は、前記配線フィルムの一部又は全部の導体パターンと前記絶縁層と接地用パターン層との断面方向の寸法関係(例えば導体パターン幅、厚さ、絶縁層厚さ等)及び各々の電気的特性(例えば比誘電率等)が、予め所定の特性インピーダンス値となるべく設定する手段を有するため、プローブ先端から配線パターンの終端部まで不連続点がなく、優れた高周波特性を有するプローブカードを実現することが可能となる。
又、本発明は、一部又は全部の前記導体パターンの同一平面上に、空気層又はポリイミド等の絶縁層を介して前記導体パターンの近傍に接地用配線パターンを設ける手段を有するため、微小電流測定に必要な漏れ電流の極めて少ないプローブカードを実現することが可能となる。
又、本発明は、1つの絶縁フィルム上に、1つ又は複数の導体パターンと前記導体パターンの両端に中継用電極端子を設置した中継用配線フィルムであって、前記中継用電気端子の一端を前記配線フィルム上に設置した接続端子と接続し、他端を前記配線フィルム上に設置した他の前記接続端子と接続する手段を有するため、XY平面上で複数の配線パターンが交差するものであっても、少ない枚数の配線フィルムで効率的な配線パターンを構成することが可能となる。
さらに、本発明は、前記配線フィルムの前記単列プローブ集合体において、プローブ配置面(XZ平面)と平行に前記プローブ配置方向(X方向)に沿って支持体を設置し、前記プローブの一部又は全部のX方向位置が、前記支持体の熱収縮に伴うX方向変位に追従する手段を有し、前記支持体の線膨張係数が被検査半導体ウエハの線膨張係数に近似である材料を選定することにより、広範囲な温度環境下における検査に対応可能なプローブカードを実現することが可能となる。
本発明のプローブカードによれば、複数の導電性導体パターンを1つの絶縁フィルム上に設置した配線フィルムであって、前記配線フィルム平面(XY平面)上に、前記導体パターンの一端におけるプローブ集合体整列手段と、前記プローブ集合体の方向転換手段と、前記導体パターンの他端における外部端子接続手段と、前記プローブ集合体と前記外部接続端子との間における導体パターン拡張手段とを有することにより、複数列の狭ピッチかつ多ピン配列を有する半導体チップ検査、複数の半導体チップの同時検査、高周波信号路を有する半導体チップ検査、広範囲な温度環境下における検査等に対応可能なプローブカードを実現すると共にプローブと配線との接続問題を解決した安価なプローブカードを提供するものである。
次に、本発明の実施の形態について図面を参照して詳細に説明する。図1は、本発明の実施の形態におけるプローブカードの基本構成を示す斜視図である。図1において、1は本発明の実施の形態におけるプローブカードで、半導体ウエハ50に作製された被検査半導体チップ5の検査に使用するためのものである。前記プローブカード1は、主としてプローブ組立体2と主基板3と配線フィルム4で構成され、前記主基板3は、一般的には絶縁材(例えばFR−4等)を基材とした多層配線基板であり、図示例の如く円形型のものや矩形型のものがある。前記主基板3の周辺部に外部接続端子311が設置され、主基板3内のスルーホールを経由して外部検査装置(図示せず)との検査信号の授受を行うため、テスター接続端子312とのインターフェース部301を構成するものである。
又、前記配線フィルム4は、前記主基板3の表層(上面)31に、前記プローブ組立体2と、前記外部接続端子311、又は前記主基板3上の電気端子302若しくは電気部品305若しくはコネクター306と接続する導電材による配線パターン42を形成した1枚又は複数枚の前記配線フィルム4を、前記主基板3に形成された表層(上面)31、中間層35又は表層(下面)32における配線パターンと独立して前記主基板3に設置している。
図2は、1つの前記配線フィルム4の基本構成を詳細に示す図である。図2(a)は前記配線フィルム4の全体構成を、図2(b)は前記導体パターン41の一つの形態を示す。図2(a)、(b)において、40は絶縁フィルム(例えばポリイミドフィルム)、41は前記絶縁フィルム40上に設置した導電材から成る複数の導体パターンであり、一端をプローブ部20、他端を端子接続部43とする。前記プローブ部20は、少なくとも1つの単列プローブ集合体を含むプローブ集合体210を形成し、本図では、4つの前記単列プローブ集合体211乃至214が向かい合って配列された例を示す。
本発明において前記プローブ部20は、前記導体パターン41の一部として、前記配線パターン4と継続し一体化したことに特徴を有する。
前記配線フィルム4は、前述のように主として前記絶縁フィルム40上の複数の前記導体パターン41で構成され、一端は、ウエハ上の被検査半導体チップ5の電極端子の位置に合致すべく配置された前記プローブ集合体210に接続され、他端は前記外部接続端子311に接続するための接続端子431等を構成する。前記接続端子431と前記外部接続端子311との半田接続308を可能にするために、前記絶縁フィルム40には切り欠き401を設けてある。
前記導体パターン41の前記プローブ部20の他端の構成としては、前記主基板3上の電気端子302(例えば前記主基板3の前記表層(下面)32や前記中間層35に接続するスルーホール等)に接続する接続端子432が、切り欠き402と共に設置され、チップ抵抗やチップコンデンサー等(図示せず)と接続するための接続端子434、又はコネクター等(図示せず)と接続するための接続端子433を同時に形成することが可能である。前記接続端子431乃至434は、前記外部接続端子311、前記電気端子302等の前記主基板3平面のXY平面座標における配置間隔と同一の位置に予め配置することにより、各々の前記接続端子431乃至434の位置合わせを不要としている。
前記プローブカード1において、一般的に前記プローブ部20は狭ピッチ(例えば数十μm間隔)で構成され、一方、前記主基板3における前記インターフェース部301では、比較的粗いピッチ(例えば数mm間隔)で構成されている。
一方、図2(a)では、前記導体パターン41は幾つかの曲線の集合体で構成された例を示す。図2(b)は、2つの隣接した前記導体パターン41を示すものであるが、図2(b)に示すように、前記プローブ部20から前記インターフェース部311に接続する前記接続端子431に至るまで、複数の点を結ぶ連続した曲線(例えばスプライン曲線)とし、導体パターン幅Wp及び導体パターン間ピッチPpを連続的に増加する設定が可能である。このように、導体パターン幅Wp及び導体パターン間隔Ppを段階的又は連続的に増加させることにより電気抵抗の少ないパターンを実現し、それ故に高周波信号における反射損失等を低減し易いといった効果がある。
前記配線フィルム4は、前記絶縁フィルム40上に導電性金属(例えば銅、ニッケル等又はそれらの合金)による前記導体パターン41を形成したものである。前記導体パターン41の作製方法は、導電性金属シートをエッチング又はレーザ加工により作製する方法、又は、後述する電極基板上で導電性金属材料からなるパターンを電鋳により形成し、前記絶縁フィルム40を貼り付ける方法等がある。
図3は、図2における前記配線フィルム4の部分詳細図を示すものである。図3(a)は、前記プローブ部20を示すもので、4つの前記単列プローブ集合体211乃至214が向かい合って配列された例で示す。前記単列プローブ集合体211及び212は、各々のプローブ先端部21で構成されるプローブ先端列21−1、21−2が前記配線フィルム4平面(XY平面)上でX方向に直線となるべく配置され、前記単列プローブ集合体213及び214は、各々のプローブ先端列21−3、21−4がXY平面上でY方向に直線となるべく配置され、概略四辺形を構成するものである。このとき、前記プローブ先端21は、図4にて後述するように、各々の配置間隔が、対象となる被検査半導体チップ5の電極端子パッド51のXY平面座標における配置間隔と同一となるべく設置される。すなわち、前記プローブ部20は、対象となる被検査半導体の電極端子パッド配列に基づき、プローブ本数及びプローブ間ピッチが決定される。
図2において、45は中継用配線フィルムを示す。また、S1−1等は前記外部接続端子311の端子番号を示すものである。前記端子番号S「m」−「n」の「m」は前記外部接続端子311の列番号を、「n」は前記外部接続端子311の任意の列における前記主基板3の内側からの番号を示す。S1列からS17列までは、前記プローブ集合体210の各プローブから順番にS1−1乃至S17−5に割り当てられた例を示した。
図3(b)は、前記中継用配線フィルム45を含む詳細図である。前記中継用配線フィルム45は、1つの絶縁フィルム453上に、複数の配線パターン452と前記配線パターン452の両端に中継用接続端子451を設置したものである。
導体パターン41−2乃至41−5は、順番に前記外部接続端子311の端子番号S18−2乃至18−5に接続しているが、導体パターン41−1は端子番号S21−1に接続されるべきものとする。このとき、前記中継用配線フィルム45において、前記配線パターン452の一端に設置した中継用接続端子451aと導体パターン41−1の接続端子435aとを接続し、前記配線パターン452の他端に設置した前記中継用接続端子451bと前記端子番号S21−1へ連絡する接続端子435bとを接続した。この前記中継用配線フィルム45を設置することにより、導体パターン同士が交差する場合の効率的な配線手段とすることができる。
図4は、前記プローブ集合体211乃至214における前記プローブ先端列21−1乃至21−4と、前記被検査半導体チップ5における電極端子パッド51との配置関係を説明するものである。
図3(a)にて示したXY平面上に設置した前記プローブ先端列21−1乃至21−4において、各々の前記プローブ先端を結ぶ直線軸から一定の距離dにおける導体パターン上の直線を中心軸として、前記単列プローブ集合体211乃至214をXY平面に対し概略垂直方向に折り曲げることにより、前記プローブ先端列21−1乃至21−4の方向転換を行った状態を図4に示した。前記プローブ先端列21−1乃至21−4は、前記被検査半導体チップ5上の端子と前記主基板3平面に対して概略垂直方向に接触するため、少なくとも前記プローブ先端部21並びに前記プローブ変形部22、及び前記プローブ導体パターン部23の一部又は全部を、前記主基板3平面に対し概略垂直方向に配置している。
図4において、前記単列プローブ集合体211は、前記電極端子パッド51の1つのパッド列51−1と、前記単列プローブ集合体212はパッド列51−2と、前記単列プローブ集合体213はパッド列51−3と、前記単列プローブ集合体214はパッド列51−4と対応すべく、前記プローブ先端列21−1乃至21−4のXY平面座標における配置間隔が、対象となる被検査半導体電極端子のXY平面座標における配置間隔と同一とした。これにより、電極端子パッド51の配列に対応する、いわゆる周辺配列プローブ組立体251を形成することができる。
図5は、前記プローブ集合体210を複数積層した多層配線フィルム構成を示したものである。図5において、前記単列プローブ集合体211の上にさらに2つの単列プローブ集合体を積層し、3枚構成の単列プローブ集合体211−1、211−2、211−3とした。本構成による効果について、図6に示す。
図6において、52は、4列の電極端子パッド列52−1乃至52−4を有する被検査半導体である。本例は、液晶駆動(LCDドライバ)IC等に多く見られる電極端子パッド配列である。前記電極端子パッド列52−4を画像信号入力等の信号を司る電極端子列に対し、前記電極端子パッド列52−1乃至52−3は、液晶画素への出力を司る電極端子パッド列であり、数十μmの狭ピッチに数百個配列された電極端子パッド列を2〜3段設置し、各々の電極端子パッド列を、概ねパッド幅pだけ相互にずれた位置関係にて平行に配置され、いわゆる千鳥配列を形成し、液晶画面への出力信号の狭ピッチ多ピン化に対応しているものである。
図6の下部は、前記プローブ集合体211−1乃至211−3のX方向の相互の位置関係を示すものである。前記プローブ集合体211−1乃至211−3には、ダミーパターン部270を設置し、前記ダミーパターン部270に基準穴271、272を設けている。前記ダミーパターン部270は、前記プローブ211−1乃至211−3の各々の同一面に同一金属材料で同一の製造方法で作製してもよい。
前記プローブ集合体211−1乃至211−3の各々のプローブ左端から前記基準穴271までの距離を各々、Xr0+2p、Xr0+p、Xr0、と設置することにより、前記プローブ集合体211−1乃至211−3の各々のプローブ間距離と、前記電極端子パッド列52−1乃至52−3の各々のパッド間距離のX方向における相対的位置関係が決定される。
図7は、前記プローブ集合体211−1乃至211−3、及び211−4のY方向の位置決め手段を示すものである。前記電極端子パッド列52−1乃至52−4の各々のパッド列間距離、Yr1、Yr2,Yr3に合致すべくスペーサ280−1、280−2、280−3を挿入し、前記プローブ集合体211−1乃至211−3の各前記基準穴271、272に固定ピン282を貫通させ、ハウジング260と共に前記主基板3に固定ネジ281にて固定する。
これにより、前記電極端子パッド列52−1乃至52−4に対し、例えば、前記プローブ集合体211−1の先端が前記パッド列52−1に、前記プローブ211−2の先端が前記パッド列52−2に、前記プローブ211−3の先端が前記パッド列52−3に、前記プローブ211−4の先端が前記パッド列52−4に、一括して高精度に接触可能となる。
図8は、前記プローブ集合体210を複数積層した多層配線フィルム構成による格子配列用プローブ組立体254を構成する手段を示すものである。54は格子型電極端子パッド配列であり、パッド列54−11〜54−88から成るX方向ピッチがPx、Y方向ピッチがPyの8×8の格子状のパッド列で構成されている。
前記電極端子パッド配列54に対応する前記プローブ組立体254は、8個の単列プローブ集合体215−1〜215−8で構成され、前記プローブ集合体215−1〜215−8は、各々8個のプローブから成り、例えば、前記プローブ集合体215−1はPxのピッチのプローブ先端部21−11〜21−18を有するものである。
さらに前記プローブ集合体215−1〜215−8は、図7にて説明した方法と同様に、各々のプローブ集合体の間隔を決定するスペーサ(図示せず)等により各々Pyの間隔に設置され、前記プローブ集合体215−1は前記パッド列54−11〜54−18に、前記プローブ集合体215−2は前記パッド列54−21〜54−28に、同様に前記プローブ集合体215−3〜215−8は、前記パッド列54−31〜54−81の列に対応している。
以上で構成された前記プローブ組立体254により、全ての前記プローブ先端部21−11〜21−88が全ての前記パッド54−11〜54−88に、一括して高精度に接触することができる。
前記プローブ集合体215−1〜215−8と継続する導体パターン41−11〜41−18等の片端(図示せず)は、前記接続端子431等を形成し、前記主基板3の各接続部に接続することが可能である。
図9は、半導体ウエハ上における複数の被検査半導体チップ53−1乃至53−3を、同時に検査を行うためのプローブ集合体の構成手段を示すものである。半導体ウエハ検査では検査時間短縮の有力な手段として、複数の被検査半導体チップを同時に検査する方法が多く採用されている。
図9において、216−1は、一つの絶縁フィルム上に形成された導体パターンによるプローブ集合体で、216−2は、他の絶縁フィルム上に形成された導体パターンによるプローブ集合体であり、各々積層することにより多層配線フィルムを形成している。前記プローブ集合体216−1のプローブ先端部21−21乃至21−23は、前記被検査半導体チップ53−1乃至53−3の一方の全ての電極端子パッドを含む列53Aと、前記プローブ集合体216−2のプローブ先端部21−21乃至21−23は、前記被検査半導体チップ53−1乃至53−3の他方の全ての電極端子パッドを含む列53Bと合致すべく積層されている。この手段により、同一の配線フィルム上に複数の被検査半導体の電極端子パッドと接触可能なプローブ集合体を設置することができ、高精度なプローブ配列を一括して製造することが可能となる。
図10は、図9にて説明した複数の被検査半導体チップを同時に検査することが可能なプローブ集合体を含む配線フィルム4−10を示したものである。図9にて示した方法では、前記プローブ集合体216−1及び216−2の導体パターンが同一方向に伸長した場合の例であるが、図10の方法では、前記プローブ集合体216−1及び216−2の導体パターンが相対する方向へ伸長した例を示す。この手段によれば、一つの配線フィルムで1列の被検査半導体チップ53−1乃至53−4の電極端子パッド列に接触可能な配線フィルムを構成することができる。
図11は、半導体ウエハ50上における全ての被検査半導体チップを同時に検査するためのプローブ集合体の構成手段を示すものである。図11において、53−11乃至53−29は、X方向の被検査半導体チップ列を示す。例えば、半導体ウエハ中央部の前記半導体チップ列53−11の全ての電極端子パッドに対応する配線フィルムを4−11とし、一つの絶縁フィルム上に、前記半導体チップ列53−11の電極端子パッド列のX方向ピッチと合致させたプローブ部と、+Y方向に伸長した導体パターンを構成している。同様に、前記半導体チップ列53−12乃至53−20の各々の全ての電極端子パッド列に対応する配線フィルムを4−12乃至4−20とし、多層配線フィルムを構成している。
一方、前記半導体チップ列53−12乃至53−29の各々の全ての電極端子パッド列に対応する配線フィルムを4−21乃至4−29(4−21と4−22のみ図示)とし、各々の電極端子パッド列のX方向ピッチと合致させたプローブ部と、−Y方向に伸長した導体パターンにて多層配線フィルムを構成している。
この手段によれば、半導体ウエハ50上における全ての被検査半導体チップを同時に検査するためのプローブ集合体を、配線フィルムの複数構成で安価に作製することができる。各々の配線フィルム4−11乃至4−29のプローブ部の他端は、主基板3上の接続端子への接続であっても、また、主基板3と独立にコネクターにて外部接続端子と接続することが可能である。
本例では、フラッシュメモリーIC検査に見られるような、一つの半導体チップにおける電極端子パッド列が片側1列の例を示したが、一つの半導体チップにおける電極端子パッド列が複数列であっても、対応する配線フィルムを増やすことによって実現可能となる。
図12は、高周波信号用プローブ集合体及び配線パターンシートの構成を説明する図である。図12において、高周波信号用プローブ集合体220は、信号層プローブ集合体221、接地層プローブ集合体222と223、及び絶縁フィルム40−2と40−3で構成される。前記信号層プローブ集合体221は、絶縁フィルム40−1上にプローブ201−1〜201−6が設置され、本例では、前記プローブ201−1、201−2、201−4、201−5をそれぞれ信号線用とし、前記プローブ201−3、201−6をそれぞれ接地用とした例を示した。
一方、前記接地層プローブ集合体222は、銅箔シート410から、接地層プローブ202−1乃至202−4を一体形成し、前記接地層プローブ202乃至1乃至202−4を含む全ての前記接地用プローブ集合体222を接地用とする。
同様に、前記接地層プローブ集合体223は、同様に前記銅箔シート410から前記接地層プローブ203−1乃至203−4を形成し、前記接地層プローブ203−1乃至203−4を含む全ての前記接地層プローブ集合体223を接地用とする。
又、前記信号層プローブ集合体221は、配線フィルム上に設置した導体パターン42−1乃至42−6を継続設置し、前記導体パターン42−1、42−2、42−4、42−5を信号線用とし、前記導体パターン42−3、42−6を接地用とした。
上記で構成される前記信号層プローブ集合体221、接地層プローブ集合体222、223を含む配線フィルムを重ね合わせると、図13のようになる。図13(a)で示すように、前記接地層プローブ202−1と203−1及び前記接地層プローブ202−2と203−2は、前記信号層プローブ201−1と201−2の両側に位置するように予め配置作製する。又、前記接地層プローブ202−3と203−3及び前記接地層プローブ202−4と203−4は、前記信号層プローブ201−3と201−6のX方向位置と一致する位置に予め配置作製する。以上のように構成された前記高周波信号用プローブ集合体220の各々のプローブは、図13(a)の電極端子パッド列53−31乃至53−38の黒丸で示す如き位置に接触するものである。
図13(a)の断面A−A図において、前記高周波信号用プローブ集合体220の構造による効果を説明する。断面A−A(1)は、前記プローブ201−1、201−2、202−1、202−2、203−1、203−2で構成される部分の前記信号層プローブ201−1、201−2における断面図を示すものである。前記信号層プローブ201−1、201−2の幅w、厚さt、間隔c及び前記銅箔シート410間の距離hを適切に選択することにより、本例では、差動ストリップラインの特性インピーダンスが確保された配線構造にすることが可能となる。
又、断面A−A(2)は、前記プローブ201−3乃至201−6、202−3、202−4、203−3、203−4で構成される部分の前記信号層プローブ201−3乃至201−6における断面図を示すものである。前記信号層プローブ201−3乃至201−6の幅w、厚さt、間隔c1、c2及び前記銅箔シート410間の距離hを適切に選択することにより、本実施例では、コプレナー差動ストリップラインの特性インピーダンスが確保された配線構造にすることが可能となる。
図13(b)は、図13(a)で説明した前記高周波信号用プローブ集合体220を含む高周波用配線フィルム420を示したものである。図13(b)において、前記高周波信号用プローブ集合体220から継続伸長した信号線用前記配線パターン42−1と42−2又は42−4と42−5は、主基板3上の信号線用接続端子307に半田付け(308)され、スルーホール303等を介して他の回路等に接続される。又、接地用前記配線パターン42−3と42−6、及び接地層を構成する銅箔410は、主基板3上の接地用接続端子317に半田付け(308)される。
以上のように、前記高周波信号用プローブ集合体220或いは前記高周波用配線フィルム420構造によれば、プローブ先端から主基板上の接続部まで不連続点の少ないインピーダンス整合された配線を容易に構成することができ、高周波信号に適した構造とすることが可能となる。
図14は、微小電流測定用のプローブ集合体を含む配線フィルムの構成を説明する図である。図14において、微小電流測定用プローブ集合体230は、信号線プローブ205−1乃至205−8が設置され、前記信号線プローブ205−1乃至205−8の各々の両側近傍に平行して接地用パターン206aと206bが設置されている。例えば、前記信号線プローブ205−1の両側に、前記接地用パターン206−1aと206−1bが設置されている。
又、前記配線フィルム上には、導体パターン46−1乃至46−8が設置され、片端は各々前記信号線プローブ205−1乃至205−8と継続し、他端は、例えばスルーホール46−11で主基板(図示せず)等に接続される。さらに、前記導体パターン46−1乃至46−8の各々の概略全周近傍に、接地用パターン47−1乃至47−8が設置され、片端は各々前記接地用パターン206a、206bと継続している。前記接地用パターン47−1乃至47−8は、スルーホール47−11で主基板(図示せず)等の接地パターンに接続される。前記スルーホール47−11は、例えば前記前記接地用パターン47−1の裏面に設けたバンプを熱圧着等の手段で主基板上の接地用パターンと接続することも可能である。
以上のように、前記微小電流測定用プローブ集合体230を含む配線フィルム構造によれば、隣接した信号線間における漏れ電流を小さくすることができ、例えば半導体ウエハ検査の初期工程におけるパラメトリックテストのような、微小電流を測定する際の漏れ電流の極めて小さい配線構造を有するプローブカードが実現可能となる。
図15は、2つ以上の金属材料からなる前記導体パターン41を電鋳により形成する方法及び構成を説明する図である。図15(a)において、490は電鋳形成のための電極である導電性基板で、前記電極490上でまず、第1の導電性金属411を形成し、前記第1の導電性金属411上に第2の導電性金属412を形成するものである。
前記配線フィルム4を形成するために、図15(b)に示すように、前記第1及び第2の導電性金属411、412を前記電極490から取り外し、前記絶縁フィルム40上に貼り付けたものである。
プローブカードにおいて、プローブは半導体電極パッドとの安定した電気的接触を保持するため、適切なストロークに対する十分な接触力を有する金属材料でなければならない。一方、プローブを含むプローブカード上の配線パターンは電気的抵抗の低減のため、優れた導電性を有する金属材料であることが望ましい。又、電源ライン等を司るプローブ及び配線パターンでは、十分な厚さを有する導体で構成されなければならない。
図15(b)に示すように、前記導体パターン41の前記プローブ変形部22を有する前記プローブ20においては、十分な弾性変形領域を有する材料から成る前記第1の導電性金属411のみとし、前記導体パターン41におけるその他の部分(主として前記配線パターン42を構成する部分)には、良好な導電性を有する材料から成る前記第2の導電性金属412を積層する構造とした。前記第1の導電性金属411の例としては、ベリリウム銅合金、ニッケル−コバルト合金、鉄−ニッケル合金等が可能である。又、前記第2の導電性金属412の例としては、銅又は金等が可能である。本構成とすることにより、前記プローブ部20ではバネ特性の優れたプローブ特性を有し、前記配線パターン42では優れた導電性を有する前記導体パターン41を形成することが可能となる。
又、図15(c)は、前記プローブ先端部21の先端厚さTpを増加させる方法を示した図であり、前記第2の導電性金属412を前記プローブ部20の範囲を形成し、その後エッチングにてTpの厚さまで制御することが可能である。
さらに、図15(d)は、バネ特性及び導電性の両方を兼ね備える第3の導電性金属413による構成を示した図であり、前記導体パターン41の全域に前記第3の導電性金属413を形成し、その後エッチングにて所望の厚さまで制御することも可能である。前記第3の導電性金属413の例としては、鉄−ニッケル合金等が可能である。
図16は、前記プローブ変形部22のバネ特性をより有効にするための実施例を示す。図16(a)は、少なくとも前記プローブ先端部21及び前記プローブ変形部22を、角度設定用スペーサ263により、垂直軸(Z軸)に対して予めθ°傾斜を持たせて前記絶縁フィルム40を介してハウジング261に設置したものである。これにより、前記プローブ先端部21が電極パッド55と接触を開始した後、前記プローブ変形部22の変形をより確実にすることができる。
又、図16(b)は、前記プローブ変形部22に予め変形を生じさせた後、ハウジング262に設置したものである。同様に、前記プローブ先端部21が前記電極パッド55と接触を開始した後、前記プローブ変形部22の変形をより確実にすることができる。
図16(c)〜(d)は、前記プローブ先端部21の偏心荷重による変形の動作を示す図である。図16(c)は、前記電極パッド55と接触する前の状態を示す図である。前記プローブ部20を構成する前記プローブ20の導体と前記絶縁フィルム40が前記絶縁フィルム40−6を介してハウジング264に固定設置されたものである。また、前記絶縁フィルム40は前記ハウジング264からL2の長さだけ前記ハウジング264から露出し、さらに前記プローブ部20の導体がL1の長さだけ前記絶縁フィルム40から露出した状態にある。前記プローブ部20の導体と前記絶縁フィルム40は貼付けているため一体と看做した場合、前記プローブ部20のL1とL2部を合成した重心を通るプローブ中心軸Cpに対し、前記電極パッド55と接触する前記プローブ先端部21を通るプローブ先端中心軸C21はΔCpだけ偏心していることになる。従って、前記プローブ先端部21が前記電極パッド55と接触を開始すると、前記プローブ部20のL1とL2部は偏心荷重としての動作を行うことになる。
図16(c)にて、前記プローブ先端部21の偏心荷重による変形動作を説明する。前記プローブ先端部21が前記電極パッド55と接触を開始すると、ΔCpだけ軸偏心しているため前記プローブ先端部21に反時計方向の回転モーメントが働く。これにより、前記電極パッド55との接触が進行すると前記プローブ先端部21が−Y方向に向かって変形し、前記プローブ部20のL1とL2部が前記プローブ変形部22として図示のように変形する。
前記電極パッド55との接触がさらに進行すると、前記プローブ先端部21が−Y方向に向かってさらに変形し、前記プローブ先端中心軸C21と前記プローブ先端部21との距離Sc、すなわちスクラブ長が増加し前記プローブ先端部21が前記電極パッド55から外れてしまうという問題が生じる。これを防ぐため、図16(e)に示すように、前記プローブ先端部21の変形方向(図において左側)のハウジング264aを、前記プローブ先端部21の近傍まで伸長させることにより、必要以上のスクラブ動作を抑止することが可能である。
プローブカードは一般的に、被検査半導体ウエハと共にプローバー装置内に設置され検査が実施される。プローバー装置内は、検査時において比較的高温状態(例えば85℃前後)となり、従って被検査半導体及びプローブカードも同等温度の環境下となる。又、製品化された半導体チップの使用環境温度も高温下(例えば100℃以上)で使用される場合が多く、実環境温度に則した検査も要求される。この時、プローブカードとして問題になるのは、温度変化に伴う半導体の熱膨張による電極パッド間の位置変動に対し、プローブ先端位置が追従出来なければならないということにある。
図17は、本発明の実施の形態における前記プローブ集合体210における、前記プローブ部20の熱膨張による挙動の例を示したものである。図17(c)に示す前記プローブ集合体210において、前記ダミーパターン部270に設置した前記基準穴273を基準として、前記プローブ集合体210の両端を前記固定ピン282によりハウジング265に少なくともX方向を固定した場合について説明する。
図17(a)において、電極パッド列53を有する被検査半導体チップ5が、常温時(i)(例えば25℃)における前記電極パッド#1−#16間距離がLt0で、高温時(ii)(例えば125℃)に前記被検査半導体チップ5の熱膨張に伴い、前記電極パッド#16が前記電極パッド#1を基準として常温時における位置よりΔt1移動したとすると、前記電極パッド#1−#16間距離はLt1=Lt0+Δt1となる。
図17(b)は、前記温度変化に伴う前記プローブ集合体210のプローブ先端部21の挙動を示したものである。図17(b)(i)に示すように、常温時の前記電極パッド53の#1−#16間距離Lt0に合致すべく前記プローブ先端部21の#1−#16間距離をLp0として設置した前記プローブ集合体210において、高温時での前記プローブ先端21の挙動を図17(b)(ii)にて説明する。
前記プローブ集合体210の前記絶縁フィルム40はポリイミド等の材料が一般的であるが、ポリイミドの線膨張係数は約40〜54(×10−6/℃)であり、半導体ウエハの材料であるシリコンの線膨張係数約2.5(×10−6/℃)と比較して約20倍の線膨張係数を有する。そのため、前記絶縁フィルム40に搭載した前記プローブ部20単体における先端移動量Δp2は、前記電極パッド53の#16の移動量と比較し、非常に大きなものとなってしまう。又、図17(b)(ii)に示すように、前記固定ピン282により、前記ハウジング265に前記プローブ部20の両端を固定した場合に、前記ハウジング265の熱膨張による移動量(ハウジングの右端としてΔeh1移動)に対し、前記プローブ部20が前記絶縁フィルム40と共に歪んでしまい、プローブ先端が電極パッドから外れるといった問題が生じる。
図18は、本発明の実施の形態における熱収縮追従構造によるプローブ組立体を説明する図である。図18(a)は、図17(a)同様、電極パッド列53を有する被検査半導体チップ5の、常温時と高温時との温度変化に対する、前記電極パッド53の#1−#16間距離(Lt1=Lt0+Δt1)の関係を示すものである。又、図18(b)(c)は、熱収縮追従型プローブ組立体256の構造と、常温時と高温時との温度変化に対する、前記プローブ部20と前記プローブ部20に継続する前記配線パターン42の挙動を示すものである。
図18(b)(c)において、240は、熱収縮追従型プローブ組立体256を構成するプローブ集合体で、絶縁フィルム40−4上に前記プローブ部20と前記配線パターン42を有する。266aと266bは支持体で、前記プローブ集合体240を絶縁フィルム40−5と共に機械的に挟み、前記固定ピン282で固定している。又、前記絶縁フィルム40−4及び40−5は、図18(c)に示すように、前記プローブ部20の各々のプローブ間に応力緩和用スリット404を設置し、複数のプローブ毎(図の例では8個毎)に絶縁フィルム保持用スリット405を設置している。一方、前記支持体266a又は266bには突起部266sを設け、それぞれ前記絶縁フィルム保持用スリット405と勘合し、前記絶縁フィルム保持用スリット405が少なくともX方向に前記突起部266sに拘束すべく位置、大きさを設定している。
以上の構成による前記熱収縮追従型プローブ組立体256の動作を、図18を用いて説明する。前記プローブ集合体240における前記プローブ先端部21の#1−#16間距離Lp0は、常温時(i)における前記電極パッド53の#1−#16間距離Lt0と合致すべく設置されている。温度が上昇し高温時(ii)においては、前記支持体266a及び266bがX方向に膨張移動する(支持体右端としてΔeh2移動)と共に、前記支持体266a及び266bに設けた突起部266sが、前記絶縁フィルム保持用スリット405と勘合しているため、各々の前記絶縁フィルム保持用スリット405において前記絶縁フィルム40−4及び40−5がX方向に拘束され、前記支持体266a及び266bのX方向への伸び量に追従しながら移動することになる(絶縁フィルムとしてΔep2移動)。
一方、図17(b)にて前述したようなポリイミドの熱膨張による内部の歪みは、前記支持体266aと266bによる前記プローブ部20への機械的押し付け力と、前記プローブ部20の各プローブ間に設置した前記応力緩和用スリット404により、各プローブ間でのたわみ40bを生じ易くすることになり、熱膨張による内部応力を緩和することができる。前記配線パターン42においては、前記プローブ部20のようなX方向の高精度な位置精度は必要としないためX方向の拘束は不要であり、前記配線パターン42の熱膨張による拡張Lp2が生じるが、前記プローブ部20への影響はない。
以上のような前記熱収縮追従型プローブ組立体256の構成により、前記プローブ先端部21のX方向位置が、前記支持体266a及び266bの熱膨張に伴うX方向変位に追従する手段とすることができる。又、前記支持体266a及び266bの材料としては、線膨張係数が被検査半導体シリコンウエハの線膨張係数に近似である鉄ニッケル合金(ニッケル含有量36%:インバー、線膨張係数約2(×10−6/℃))が最も適切である。
メモリーIC等のウエハ検査では、検査コストの低減のため半導体ウエハ上の複数又は全数のチップを同時に検査することが一般的である。このためには、半導体ウエハ全体の広範囲に相当する電極パッド間の距離(例えば直径300mmウエハにおける概略直径相当距離)について、対応するプローブが電極パッドの移動量に追従しなければならない。前記鉄ニッケル合金(ニッケル含有量36%:インバー)を適用すると、電極パッド間の距離が300mmで相対温度変化100℃のとき、半導体シリコンウエハ上の電極パッド(線膨張係数約2.5(×10−6/℃))の最大移動量が約0.075mmであるのに対し、対応するプローブの最大移動量は約0.06mmとすることができ、一般的な電極パッド幅寸法50〜80μmにおいては十分に追従可能である。従って、前記熱収縮追従型プローブ組立体256の構成が、広範囲面積における半導体ウエハ検査に非常に有効である。
以上説明した実施形態により、本発明のプローブカードによれば、複数の導電性導体パターンを1つの絶縁フィルム上に設置した配線フィルムであって、前記配線フィルム平面(XY平面)上に、前記導体パターンの一端におけるプローブ集合体整列手段と、前記プローブ集合体の方向転換手段と、前記導体パターンの他端における外部端子接続手段と、前記プローブ集合体と前記外部接続端子との間における導体パターン拡張手段とを有することにより、複数列の狭ピッチかつ多ピン配列を有する半導体チップ検査、複数の半導体チップの同時検査、高周波信号路を有する半導体チップ検査、広範囲な温度環境下における検査等に対応可能なプローブカードを実現すると共にプローブと配線との接続問題を解決した安価なプローブカードを提供するものである。
半導体ウエハにおける高周波帯域の信号を含む多ピン狭ピッチ検査端子を有する半導体の電気的検査に使用するプローブカードに利用することができる。
1 プローブカード
2 プローブ組立体
20 プローブ部
21 プローブ先端部
21−1〜4、21−11〜88、21−21,22 プローブ先端列
22 プローブ変形部
23 プローブ導体パターン部
201−1,2,4,5 信号線プローブ
201−3,6 接地用プローブ
202−1,4 接地用プローブ
203−1,4 接地用プローブ
205−1〜8 信号線プローブ
206−1〜8 接地用パターン
210 プローブ集合体
211、212、213、214 単列プローブ集合体
211−1〜3 単列プローブ集合体
215−1〜8 単列プローブ集合体
216−1,2 単列プローブ集合体
220 高周波信号用プローブ集合体
221 信号層プローブ集合体
222,223 接地層プローブ集合体
230 微小電流測定用プローブ集合体
240 熱収縮追従型プローブ集合体
251 周辺配列プローブ組立体
252 千鳥配列プローブ組立体
254 格子配列プローブ組立体
256 熱収縮追従型プローブ組立体
260、261、262、264、265 ハウジング
263 角度設定用スペーサ
266a、266b 支持体
266s 突起部
270 ダミーパターン部
271、272、273 基準穴
280、280−1〜3 スペーサ
281 固定ネジ
282 固定ピン
3 主基板
31 表層(上面)
32 表層(下面)
35 中間層
301 インターフェース部
311 外部接続端子
312 テスター接続端子
302 電気端子
303 スルーホール
305 電気部品
306 コネクター
307、317 電気端子
308 半田
311 外部接続端子
4 配線フィルム
4−10、4−11〜22 配線フィルム
40、40−1〜6 絶縁フィルム
40b たわみ部
41、41−1〜5、41−11〜18 導体パターン
42 配線パターン部
42−1〜6 配線パターン
45 中継用配線フィルム
46−1〜8 導体パターン
46−11〜18 スルーホール
47−1〜8 接地用パターン
47−11〜18 接地用スルーホール
401、402 切り欠き
404 応力緩和用スリット
405 絶縁フィルム保持スリット
410 銅箔
411 第1の導電性金属
412 第2の導電性金属
413 第3の導電性金属
420 高周波信号用配線フィルム
431〜434 接続端子
435 接続端子(中継用配線フィルム)
436 スルーホール
451 接続端子
452 配線パターン
453 絶縁フィルム
490 電極板
5 被検査半導体
50 半導体ウエハ
51 電極端子パッド
51−1〜4 電極端子パッド列
52 被検査半導体
52−1〜4 電極端子パッド列
53 電極端子パッド列
53A、B 電極端子パッド列
53−1〜4 被検査半導体
53−11〜22 被検査半導体列
54 被検査半導体
54−11〜88 電極端子パッド列
55 電極端子パッド
2 プローブ組立体
20 プローブ部
21 プローブ先端部
21−1〜4、21−11〜88、21−21,22 プローブ先端列
22 プローブ変形部
23 プローブ導体パターン部
201−1,2,4,5 信号線プローブ
201−3,6 接地用プローブ
202−1,4 接地用プローブ
203−1,4 接地用プローブ
205−1〜8 信号線プローブ
206−1〜8 接地用パターン
210 プローブ集合体
211、212、213、214 単列プローブ集合体
211−1〜3 単列プローブ集合体
215−1〜8 単列プローブ集合体
216−1,2 単列プローブ集合体
220 高周波信号用プローブ集合体
221 信号層プローブ集合体
222,223 接地層プローブ集合体
230 微小電流測定用プローブ集合体
240 熱収縮追従型プローブ集合体
251 周辺配列プローブ組立体
252 千鳥配列プローブ組立体
254 格子配列プローブ組立体
256 熱収縮追従型プローブ組立体
260、261、262、264、265 ハウジング
263 角度設定用スペーサ
266a、266b 支持体
266s 突起部
270 ダミーパターン部
271、272、273 基準穴
280、280−1〜3 スペーサ
281 固定ネジ
282 固定ピン
3 主基板
31 表層(上面)
32 表層(下面)
35 中間層
301 インターフェース部
311 外部接続端子
312 テスター接続端子
302 電気端子
303 スルーホール
305 電気部品
306 コネクター
307、317 電気端子
308 半田
311 外部接続端子
4 配線フィルム
4−10、4−11〜22 配線フィルム
40、40−1〜6 絶縁フィルム
40b たわみ部
41、41−1〜5、41−11〜18 導体パターン
42 配線パターン部
42−1〜6 配線パターン
45 中継用配線フィルム
46−1〜8 導体パターン
46−11〜18 スルーホール
47−1〜8 接地用パターン
47−11〜18 接地用スルーホール
401、402 切り欠き
404 応力緩和用スリット
405 絶縁フィルム保持スリット
410 銅箔
411 第1の導電性金属
412 第2の導電性金属
413 第3の導電性金属
420 高周波信号用配線フィルム
431〜434 接続端子
435 接続端子(中継用配線フィルム)
436 スルーホール
451 接続端子
452 配線パターン
453 絶縁フィルム
490 電極板
5 被検査半導体
50 半導体ウエハ
51 電極端子パッド
51−1〜4 電極端子パッド列
52 被検査半導体
52−1〜4 電極端子パッド列
53 電極端子パッド列
53A、B 電極端子パッド列
53−1〜4 被検査半導体
53−11〜22 被検査半導体列
54 被検査半導体
54−11〜88 電極端子パッド列
55 電極端子パッド
Claims (36)
- 被検査半導体端子に接触するプローブ群と外部検査装置とのインターフェース部とを有するプローブカードが、複数の導電性導体パターンを1つの絶縁フィルム上に設置した配線フィルムから成り、前記配線フィルム平面(XY平面)上に、
前記導体パターンの一端におけるプローブ集合体整列手段と、
前記プローブ集合体の方向転換手段と、
前記導体パターンの他端における外部端子接続手段と、
前記プローブ集合体と前記外部接続端子との間における導体パターン拡張手段と、
を有することを特徴とするプローブカード。 - 前記プローブ集合体における一部又は全部のプローブ先端が、前記配線フィルム平面(XY平面)内において任意の直線上に配置された単列プローブ集合体から成り、
前記プローブ先端のXY平面座標における配置間隔が、対象となる被検査半導体電極端子のXY平面座標における配置間隔と同一であることを特徴とする請求項1記載のプローカード。 - 前記配線フィルム平面(XY平面)内において、第1の前記単列プローブ集合体と概略平行に直線状に配置した第2の単列プローブ集合体を有し、
前記第1及び第2の単列プローブ集合体の一部又は全部のプローブ先端のXY平面座標における配置間隔が、対象となる被検査半導体端子のXY平面座標における配列間隔と同一であることを特徴とする請求項1記載のプローカード。 - 前記配線フィルム平面(XY平面)内において、第1の前記単列プローブ集合体と概略平行に直線状に配置した第2の単列プローブ集合体と、前記第1の単列プローブ集合体と概略直角方向に直線状に配置した第3又は第4の単列プローブ集合体により概略四辺形を構成するプローブ集合体を有し、
前記第1乃至第4の単列プローブ集合体の一部又は全部のプローブ先端のXY平面座標における配置間隔が、対象となる被検査半導体端子のXY平面座標における配置間隔と同一であることを特徴とする請求項1記載のプローカード。 - XY平面上の一つ又は全部の前記単列プローブ集合体において、前記プローブ先端を結ぶ直線軸から任意の距離における導体パターン上の直線を中心軸として、前記単列プローブ集合体をXY平面に対し概略垂直方向に折り曲げることにより
前記プローブ集合体の方向転換手段としたこと特徴とする請求項1記載のプローカード。 - 1つ又は複数の前記単列プローブ集合体を組み合わせたプローブ組立体であって、前記プローブ組立体の一部又は全部のプローブ先端のXY平面座標における配置間隔が、対象となる被検査半導体電極端子のXY平面座標における配置間隔と同一であることを特徴とする請求項1記載のプローカード。
- 前記プローブ組立体における前記プローブの一部又は全部を、前記配線フィルムの垂直方向に対し予め傾斜を設けたことを特徴とする請求項1記載のプローカード。
- 前記プローブ組立体における前記プローブに予め変形部を設けたことを特徴とする請求項1記載のプローカード。
- 前記プローブ組立体における前記プローブにおいて、前記プローブ先端部の被検査半導体端子との接触部を通過する中心軸と、プローブ変形部の重心を通過する中心軸との間に偏心があることを特徴とする請求項1記載のプローカード。
- 一端を前記単列プローブにおける1つ又は複数の任意のプローブとし、他端を1つ又は複数の外部接続端子として前記導体パターンを形成したことを特徴とする請求項1記載のプローカード。
- 前記導体パターンにおける前記外部接続端子が、コネクター装置であることを特徴とする請求項1記載のプローカード。
- 前記導体パターンにおける前記外部接続端子が、半田付けを可能とする導体パッドであることを特徴とする請求項1記載のプローカード。
- 前記導体パターンにおける前記外部接続端子が、前記絶縁フィルムの裏面に伝達するスルーホールであることを特徴とする請求項1記載のプローカード。
- 前記導体パターンにおける一部又は全ての前記外部接続端子のXY平面座標における配置間隔が、前記インターフェース部のXY平面座標における配置間隔と同一であることを特徴とする請求項1記載のプローカード。
- 前記導体パターンが直線の集合体で形成され、前記プローブから前記外部接続端子に至るまで段階的に前記導体パターン間ピッチ又は前記導体パターン幅が大きくなることを特徴とする請求項1記載のプローカード。
- 前記導体パターンの一部又は全部の形状が連続した曲線(例えばスプライン曲線)であり、前記プローブから前記外部接続端子に至るまで連続的に前記導体パターン間ピッチ又は前記導体パターン幅が大きくなることを特徴とする請求項1記載のプローカード。
- 1つの前記配線フィルムの一部又は全部に、1つ又は複数の前記配線フィルムを積層した多層配線フィルムにより、2つ以上のプローブ集合体を配置する手段を有することを特徴とする請求項1記載のプローカード。
- 前記多層配線フィルムであって、前記単列プローブ集合体を2つ又は3つ以上積層したプローブ組立体において、
一部又は全てのプローブ先端の垂直方向(Z方向)位置が同一であり、前記プローブ先端のXY平面座標における配置間隔が、対象となる被検査半導体電極端子のXY平面座標における配置間隔と同一であることを特徴とする請求項1記載のプローカード。 - 前記多層配線フィルムであって、前記単列プローブ集合体を2つ又は3つ以上積層し、複数の前記プローブ集合体のプローブ先端を近接並列させたプローブ組立体において、
第1の前記単列プローブ集合体と第2の前記単列プローブ集合体プローブの先端を相互に、前記プローブ先端を結ぶ直線方向(X方向)に一定の値にずらし、かつ、
一部又は全ての前記プローブ先端の垂直方向(Z方向)位置が同一であり、前記プローブ先端のXY平面座標における配置間隔が、対象となる被検査半導体電極端子のXY平面座標における配置間隔と同一であることを特徴とする請求項1記載のプローカード。 - 前記多層配線フィルムであって、前記単列プローブ集合体をN個積層し、第1乃至第Nの前記単列プローブ集合体のプローブ先端を等間隔又は任意の間隔に近接並列させたプローブ組立体において、
一部又は全ての前記プローブ先端の垂直方向(Z方向)位置が同一であり、前記プローブ先端のXY平面座標における配置間隔が、対象となる被検査半導体電極端子のXY平面座標における配置間隔と同一であることを特徴とする請求項1記載のプローカード。 - 前記単列プローブ集合体の同一平面上の前記プローブ先端近傍に、位置決め用穴を有するダミーパターンを設けたことを特徴とする請求項1記載のプローカード。
- 複数の前記配線フィルムにおける前記単列プローブ集合体の前記プローブ近傍を固定し、前記プローブ組立体を形成するハウジングであって、前記ダミーパターン上に設置した前記位置決め穴と同一のピッチの固定用穴を有することを特徴とする請求項1記載のプローカード。
- 複数の前記配線フィルムにおける前記単列プローブ集合体の前記プローブ近傍を固定し、前記プローブ組立体を形成する前記ハウジングであって、
前記プローブ組立体における前記配線フィルム間の前記単列プローブ集合体近傍に所定の厚さを有するスペーサを設置することにより、前記プローブ組立体の一部又は全部のプローブ先端のXY平面座標における配置間隔が、対象となる被検査半導体電極端子のXY平面座標における配置間隔と同一となる手段としたことを特徴とする請求項1記載のプローカード。 - 1つの前記配線フィルム平面(XY平面)において複数の前記プローブ組立体を形成し、前記プローブ組立体の一部又は全部のプローブ先端のXY平面座標における配置間隔が、対象となる半導体ウエハ上の複数の被検査半導体の各々の電極端子のXY平面座標における配置間隔と同一であることを特徴とする請求項1記載のプローカード。
- 1つの前記配線フィルムにおける全ての前記導体パターンを、導電性基板上で1つ又は2つ以上の金属材料、又は2種以上の金属の合金材料からなる層を電鋳により形成することを特徴とする請求項1記載のプローブカード。
- 前記導体パターンにおける少なくとも前記プローブ変形部を含む前記プローブが、電気的導通が可能なバネ材から成ることを特徴とする請求項1記載のプローブカード。
- 複数の前記配線フィルムを、例えばポリイミド等の非導電性のシート又は樹脂による絶縁層を介して重ね合わせたことを特徴とする請求項1記載のプローブカード。
- 前記配線フィルムの片面又は両面に前記絶縁層を介して金属導体シートを貼り付け、接地用パターン層を設けたことを特徴とする請求項1記載のプローブカード。
- 前記配線フィルムの一部又は全部の導体パターンと前記絶縁層と接地用パターン層との断面方向の寸法関係(例えば導体パターン幅、厚さ、絶縁層厚さ等)及び各々の電気的特性(例えば比誘電率等)が、予め所定の特性インピーダンス値となるべく設定したことを特徴とする請求項1記載のプローブカード。
- 一部又は全部の前記導体パターンの同一平面上に、空気層又はポリイミド等の絶縁層を介して前記導体パターンの近傍に接地用配線パターンを設けたことを特徴とする請求項1記載のプローブカード。
- 1つの絶縁フィルム上に、1つ又は複数の導体パターンと前記導体パターンの両端に中継用電極端子を設置した中継用配線フィルムであって、前記中継用電気端子の一端を前記配線フィルム上に設置した接続端子と接続し、他端を前記配線フィルム上に設置した他の前記接続端子と接続したことを特徴とする請求項1記載のプローブカード。
- 前記配線フィルムの前記単列プローブ集合体において、プローブ配置面(XZ平面)と平行に前記プローブ配置方向(X方向)に沿って支持体を設置し、前記プローブの一部又は全部のX方向位置が、前記支持体の熱収縮に伴うX方向変位に追従する手段を有することを特徴とする請求項1記載のプローブカード。
- 前記単列プローブ集合体の片側又は両側から、前記支持体を前記プローブ配置面(XZ平面)方向に押し付け、機械的に保持したことを特徴とする請求項32記載のプローブカード。
- 前記単列プローブ集合体の前記絶縁フィルムにおいて、一部又は全部の前記プローブ間にスリットを設置し、前記絶縁フィルムの熱膨張に伴う前記絶縁フィルムの内部応力の前記プローブへの伝達を減少させたことを特徴とする請求項32記載のプローブカード。
- 前記単列プローブ集合体の前記絶縁フィルムにおいて、一部又は全部の前記プローブ間にスリットを設置し、前記支持体の前記プローブ側に突起部を設置し、前記スリットと前記突起部とを勘合させたことを特徴とする請求項32記載のプローブカード。
- 前記支持体の線膨張係数が、被検査半導体ウエハの線膨張係数に近似であることを特徴とする請求項32記載のプローブカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018126383A JP2019219368A (ja) | 2018-06-14 | 2018-06-14 | プローブカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018126383A JP2019219368A (ja) | 2018-06-14 | 2018-06-14 | プローブカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019219368A true JP2019219368A (ja) | 2019-12-26 |
Family
ID=69096366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018126383A Pending JP2019219368A (ja) | 2018-06-14 | 2018-06-14 | プローブカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019219368A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023281740A1 (ja) * | 2021-07-09 | 2023-01-12 | 日本電子材料株式会社 | プローブカード用配線基板 |
KR102586832B1 (ko) * | 2023-07-12 | 2023-10-11 | 김왕균 | 프로브 카드의 제조방법 |
-
2018
- 2018-06-14 JP JP2018126383A patent/JP2019219368A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023281740A1 (ja) * | 2021-07-09 | 2023-01-12 | 日本電子材料株式会社 | プローブカード用配線基板 |
KR102586832B1 (ko) * | 2023-07-12 | 2023-10-11 | 김왕균 | 프로브 카드의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060006892A1 (en) | Flexible test head internal interface | |
CN110568683B (zh) | 阵列基板、显示装置及其测试方法 | |
JP2005300545A (ja) | 電気信号接続装置及びこれを用いたプローブ組立体並びにプローバ装置 | |
TW202035996A (zh) | 探針卡測試裝置及其訊號轉接模組 | |
US20090033348A1 (en) | Electrical signal connector | |
JP5024861B2 (ja) | プローブカード | |
JP2012093328A (ja) | プローブカード | |
US9234915B2 (en) | Signal sensing device and circuit boards | |
JP2018132515A (ja) | プローブカード | |
KR101149748B1 (ko) | 전기접속구조, 단자장치, 소켓, 전자부품시험장치 및 소켓의 제조방법 | |
US7501838B2 (en) | Contact assembly and LSI chip inspecting device using the same | |
US20170261542A1 (en) | Circuit board and display device | |
JP2019219368A (ja) | プローブカード | |
JP4962929B2 (ja) | プローバ装置及びこれに用いるプローブ組立体 | |
JP3864201B2 (ja) | プローブカード | |
JP6182974B2 (ja) | 基板検査方法 | |
KR100720122B1 (ko) | 반도체 웨이퍼 검사기의 프로브 장치 | |
US8476919B2 (en) | Prober unit | |
TWI325499B (en) | Apparatus for inspecting a liquid crystal display panel | |
JP5333829B2 (ja) | プローブ組立体 | |
JP2004274010A (ja) | プローバ装置 | |
JP2016206160A (ja) | プローブカード | |
KR20110097529A (ko) | 프로버 장치 | |
JP2010054487A (ja) | プローバ装置 | |
KR101363368B1 (ko) | 인쇄회로기판 검사장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180911 |