JP2019134037A - 積層圧電セラミック部品の製造方法、積層圧電セラミック部品及び圧電デバイス - Google Patents

積層圧電セラミック部品の製造方法、積層圧電セラミック部品及び圧電デバイス Download PDF

Info

Publication number
JP2019134037A
JP2019134037A JP2018013964A JP2018013964A JP2019134037A JP 2019134037 A JP2019134037 A JP 2019134037A JP 2018013964 A JP2018013964 A JP 2018013964A JP 2018013964 A JP2018013964 A JP 2018013964A JP 2019134037 A JP2019134037 A JP 2019134037A
Authority
JP
Japan
Prior art keywords
piezoelectric ceramic
internal electrode
ceramic component
electrode
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018013964A
Other languages
English (en)
Inventor
智宏 原田
Tomohiro Harada
智宏 原田
寛之 清水
Hiroyuki Shimizu
寛之 清水
隆幸 後藤
Takayuki Goto
隆幸 後藤
純明 岸本
Sumiaki Kishimoto
純明 岸本
幸宏 小西
Yukihiro Konishi
幸宏 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018013964A priority Critical patent/JP2019134037A/ja
Priority to US16/258,391 priority patent/US20190237657A1/en
Priority to CN201910090593.8A priority patent/CN110098314A/zh
Publication of JP2019134037A publication Critical patent/JP2019134037A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/057Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by stacking bulk piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/088Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/20Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

【課題】製造コストの低廉化を実現することが可能な積層圧電セラミック部品の製造方法、積層圧電セラミック部品及び圧電デバイスを提供すること。【解決手段】本発明に係る積層圧電セラミック部品の製造方法は、圧電性セラミック材料からなるセラミックグリーンシートであって、卑金属を含み、内部電極となる導電パターンがセラミックグリーンシートの外縁より内側に形成されたセラミックグリーンシートを積層して積層体を形成し、積層体を焼成し、焼成された積層体を切断し、内部電極を露出させる。【選択図】図1

Description

本発明は、圧電アクチュエータとして利用することが可能な積層圧電セラミック部品の製造方法、積層圧電セラミック部品及び圧電デバイスに関する。
内部電極と圧電体層を複数積層し、最表層に表面電極を形成したバイモルフ型圧電素子は、位置決め機構などに利用されている(例えば特許文献1〜3)。バイモルフ型圧電素子は2相の圧電セラミックスからなり、1相に正方向の電圧を印加すると圧電横効果によって伸び、他の1相には逆方向の電圧が印加されて縮む。この伸縮作用が圧電素子を屈曲させ、大きな変位を生じさせる。
特に圧電素子を積層構造とすることにより、積層数に応じた変位量が得られ、さらには薄層化することで印加電圧を下げることが可能である。
特開平9−289342号公報 特開2007−134561号公報 特開平6−252469号公報
通常、バイモルフ型圧電素子の内部電極はAu、Pt、Ag又はAg/Pd合金等の貴金属が用いられる。バイモルフ型圧電素子の製造工程において圧電セラミックスを焼成する必要があり、内部電極が酸化されることを防止する必要があるためである。
また、内部電極を貴金属より安価なNi、Cu又はNi合金等の卑金属とすることも可能である。この場合、卑金属の酸化を防止するため、焼成時の酸素分圧をエリンガム図に基づいて調整する必要が生じる。また、低酸素分圧下で焼成するため、結晶格子中に酸素欠陥が生じやすく、圧電セラミックスの絶縁性に欠けることとなる。このため、再酸化工程が必要となり、工程の増加により製造コストが増加する。
このように、バイモルフ型圧電素子は、高価な貴金属を使用し、あるいは卑金属を使用する場合には再酸化工程を行う必要があり、製造コストの低廉化が求められている。
以上のような事情に鑑み、本発明の目的は、製造コストの低廉化を実現することが可能な積層圧電セラミック部品の製造方法、積層圧電セラミック部品及び圧電デバイスを提供することにある。
上記目的を達成するため、本発明の一形態に係る積層圧電セラミック部品の製造方法は、圧電性セラミック材料からなるセラミックグリーンシートであって、卑金属を含み、内部電極となる導電パターンが上記セラミックグリーンシートの外縁より内側に形成されたセラミックグリーンシートを積層して積層体を形成する。
上記積層体を焼成する。
焼成された上記積層体を切断し、上記内部電極を露出させる。
一般に積層圧電セラミック部品において、内部電極が卑金属を含み、かつ圧電セラミック体の表面に露出している場合、圧電セラミック体の焼成時に内部電極が酸化され、電極として機能しないおそれがある。しかしながら、圧電セラミック体及び内部電極の積層体を焼成した後に積層体を切断し、内部電極を圧電セラミック体の表面に露出させることにより、内部電極の酸化を防止することが可能である。内部電極が卑金属であるため、材料コストが小さく、また焼成時の酸素分圧の制御や圧電セラミック体の再酸化工程が不要となるため、製造コストを低廉化することが可能である。
上記導電パターンは、Ni、Cu又はNi合金を含む導電ペーストにより形成されていてもよい。
上記積層体にはマーカーが設けられ、上記内部電極を露出させるステップでは、上記マーカーの位置で上記積層体を切断してもよい。
上記マーカーは、上記マーカーを結ぶ仮想線が上記導電パターンを通過するように形成されていてもよい。
上記内部電極は、第1の内部電極と、記第1の内部電極と厚さ方向に所定の距離をおいて交互に積層された第2の内部電極とを含んでもよい。
上記積層体の切断により形成された圧電セラミック体は、長さ>幅>厚さである直方体形状であり、厚さ方向に対向する上面および下面と、長さ方向に対向する第1の端面および第2の端面と、幅方向に対向する一対の側面とを有し、上記第1の内部電極は、上記第1の端面に引き出され、上記第2の内部電極は、上記第2の端面に引き出されていてもよい。
上記第1の内部電極及び上記第2の内部電極の幅と、上記一対の側面の間の距離は同一であってもよい。
上記内部電極は、上記第2の内部電極と厚さ方向に所定の距離をおいて交互に積層された第3の内部電極をさらに含んでもよい。
上記積層体の切断により形成された圧電セラミック体は、長さ>幅>厚さである直方体形状であり、厚さ方向に対向する上面および下面と、長さ方向に対向する第1の端面および第2の端面と、幅方向に対向する一対の側面とを有し、上記第1の内部電極は、上記第1の端面に引き出され、上記第2の内部電極は、上記第2の端面に引き出され、上記第3の内部電極は、上記第1の端面に引き出されていてもよい。
上記第1の内部電極、上記第2の内部電極及び上記第3の内部電極の幅と、上記一対の側面の間の距離は同一であってもよい。
上記目的を達成するため、本発明の一形態に係る積層圧電セラミック部品は、圧電セラミック体と、内部電極とを具備する。
上記内部電極は、卑金属を含み、上記圧電セラミック体の内部に形成され、上記圧電セラミック体の表面に露出する。
上記目的を達成するため、本発明の一形態に係る圧電デバイスは、振動部材と、積層圧電セラミック部品とを具備する。
上記積層圧電セラミック部品は、圧電セラミック体と、卑金属を含み、上記圧電セラミック体の内部に形成され、上記圧電セラミック体の表面に露出する内部電極とを具備する。
以上のように本発明によれば、製造コストの低廉化を実現することが可能な積層圧電セラミック部品の製造方法、積層圧電セラミック部品及び圧電デバイスを提供することが可能である。
本発明の実施形態に係る積層圧電セラミック部品の斜視図である。 同積層圧電セラミック部品の斜視図である。 同積層圧電セラミック部品の側面の平面図である。 同積層圧電セラミック部品の側面の平面図である。 同積層圧電セラミック部品の端面の平面図である。 同積層圧電セラミック部品の端面の平面図である。 同積層圧電セラミック部品の上面の平面図である。 同積層圧電セラミック部品の下面の平面図である。 同積層圧電セラミック部品の第1の内部電極を示す断面図である。 同積層圧電セラミック部品の第2の内部電極を示す断面図である。 同積層圧電セラミック部品の第3の内部電極を示す断面図である。 同積層圧電セラミック部品の駆動電圧の波形である。 比較例に係る積層圧電セラミック部品の斜視図である。 本発明の実施形態に係る、絶縁膜を備える積層圧電セラミック部品の斜視図である。 同積層圧電セラミック部品の製造に用いられるセラミックグリーンシートの模式図である。 同積層圧電セラミック部品の製造工程におけるカット位置を示す模式図である。 同積層圧電セラミック部品の製造工程におけるカット位置を示す模式図である。 比較例に係る積層圧電セラミック部品の断面図である。 本発明の実施形態に係る積層圧電セラミック部品の断面図である。 本発明の実施形態に係る圧電デバイスの模式図である。 本発明の変形例に係る積層圧電セラミック部品の斜視図である。
本発明の実施形態に係る積層圧電セラミック部品について説明する。以下の各図において相互に直交する三方向をX方向、Y方向及びZ方向とする。
[蓄電圧電セラミック部品の構成]
図1及び図2は、本実施形態に係る積層圧電セラミック部品100の斜視図であり、図2は図1の反対側から見た図である。
図1及び図2に示すように、積層圧電セラミック部品100は、圧電セラミック体101、第1内部電極102、第2内部電極103、第3内部電極104、第1表面電極105、第2表面電極106、第1端面端子電極107、第2端面端子電極108、第3端面端子電極109、第1表面端子電極110及び第2表面端子電極111を備える。
圧電セラミック体101は、圧電性セラミック材料からなる。圧電セラミック体101は例えば、ニオブ酸リチウム(LiNbO)、タンタル酸リチウム(LiTaO)又はチタン酸ジルコン酸鉛(PbZrO−PbTiO)等からなるものとすることができる。
図1及び図2に示すように圧電セラミック体101は直方体形状を有する。X方向を長さ、Y方向を幅、Z方向を厚さとすると、圧電セラミック体101は長さ>幅>厚さとなる形状を有する。
圧電セラミック体101の表面について、幅方向(Y方向)に対向する面を第1側面101a及び第2側面101bとし、長さ方向(X方向)に対向する面を第1端面101c及び第2端面101dとする。また、厚み方向(Z方向)に対向する面を上面101e及び下面101fとする。
図3は第1側面101aを示す平面図であり、図4は第2側面101bを示す平面図である。図5は第1端面101cを示す平面図であり、図6は第2端面101dを示す平面図である。図7は上面101eを示す平面図であり、図8は下面101fを示す平面図である。
図3及び図4に示すように、圧電セラミック体101は、上面101e側の第1領域101gと、下面101f側の第2領域101hを有する。第1領域101gの厚みと第2領域101hの厚みは1:1が好適である。
第1内部電極102は、第1領域101gの内部に形成され、圧電セラミック体101を介して第2内部電極103及び第1表面電極105と対向する(図3及び図4参照)。図9は第1内部電極102を示す積層圧電セラミック部品100の断面図であり、図3及び図4のA−A線での断面図である。図9に示すように第1内部電極102は第1端面101cに引き出されて第1端面101cに部分的に露出し、第1端面端子電極107に電気的に接続されている。
また、第1内部電極102は、圧電セラミック体101の幅(Y方向)と同一の幅を有し、第1側面101a及び第2側面101bに露出する(図3及び図4参照)。第1内部電極102の層数は特に限定されず、一層又は複数層とすることができる。
第2内部電極103は、第1領域101g及び第2領域101hの内部に形成されている。第2内部電極103は、第1領域101gの内部では第1内部電極102と厚さ方向(Z方向)に所定の距離をおいて第1内部電極102と交互に積層され、圧電セラミック体101を介して第1内部電極102と対向する(図3及び図4参照)。
また、第2内部電極103は、第2領域101hの内部では第3内部電極104と厚さ方向(Z方向)に所定の距離をおいて第3内部電極104と交互に積層され、圧電セラミック体101を介して第3内部電極104と対向する(図3及び図4参照)。
図10は第2内部電極103を示す積層圧電セラミック部品100の断面図であり、図3及び図4のB−B線での断面図である。図10に示すように第2内部電極103は第2端面101dに引き出され、第2端面端子電極108に電気的に接続されている。
また、第2内部電極103は、圧電セラミック体101の幅(Y方向)と同一の幅を有し、第1側面101a及び第2側面101bに露出する(図3及び図4参照)。第2内部電極103の層数は第1内部電極102及び第3内部電極104の層数に応じた数とすることができる。
第3内部電極104は、第2領域101hの内部に形成され、圧電セラミック体101を介して第2内部電極103及び第2表面電極106と対向する(図3及び図4参照)。図11は第3内部電極104を示す積層圧電セラミック部品100の断面図であり、図3及び図4のC−C線での断面図である。図11に示すように第3内部電極104は第1端面101c引き出されて第1端面101cに部分的に露出し、第3端面端子電極109に電気的に接続されている。
また、第3内部電極104は、圧電セラミック体101の幅(Y方向)と同一の幅を有し、第1側面101a及び第2側面101bに露出する(図3及び図4参照)。第3内部電極104の層数は特に限定されず、一層又は複数層とすることができる。
第1表面電極105は、上面101eに形成され(図1参照)、第2端面端子電極108に電気的に接続されている。また、第1表面電極105は、上面101eにおいて第1表面端子電極110及び第2表面端子電極111とは離間し、これらとは電気的に絶縁されている(図7参照)。
第2表面電極106は、下面101fに形成され、第2端面端子電極108に電気的に接続されている。(図3参照)。
第1端面端子電極107は、第1端面101cに形成され(図1参照)、第1内部電極102に電気的に接続されている。また、第1端面端子電極107は第3内部電極104及び第3端面端子電極109とは電気的に絶縁されている。第1端面端子電極107は、第1端面101cにおいて上面101eと下面101fの間に形成され、第1表面端子電極110に電気的に接続されている。
第2端面端子電極108は第2端面101dに形成され(図2参照)、第2内部電極103に電気的に接続されている。また、第2端面端子電極108は、第2端面101dにおいて上面101eと下面101fの間に形成され、第1表面電極105及び第2表面電極106に電気的に接続されている。
第3端面端子電極109は、第1端面101cに形成され(図1参照)、第3内部電極104に電気的に接続されている。また、第3端面端子電極109は第1内部電極102及び第1端面端子電極107とは電気的に絶縁されている。第3端面端子電極109は、第1端面101cにおいて上面101eと下面101fの間に形成され、第2表面端子電極111に電気的に接続されている。
第1表面端子電極110は、上面101eに形成されている(図1参照)。第1表面端子電極110は第1端面端子電極107に電気的に接続され、第2表面端子電極111及び第1表面電極105とは電気的に絶縁されている。
第2表面端子電極111は、上面101eに形成されている(図1参照)。第2表面端子電極111は第3端面端子電極109に電気的に接続され、第1表面端子電極110及び第1表面電極105とは電気的に絶縁されている。
第1内部電極102、第2内部電極103及び第3内部電極104は卑金属を含むものとすることができる。本実施形態において卑金属とは貴金属(Au、Ag、Pt、Pd、Rh、Ir、Ru及びOs)以外の金属種及びその合金を指す。第1内部電極102、第2内部電極103及び第3内部電極104はNi、Cu又はNi合金からなるものが好適である。
積層圧電セラミック部品100は後述するように、製造工程において第1内部電極102、第2内部電極103及び第3内部電極104が圧電セラミック体の内部に埋設され、圧電セラミック体の表面に露出しない状態で焼成される。このため、第1内部電極102、第2内部電極103及び第3内部電極104は、酸化されやすい卑金属からなるものとすることができる。
また、第1内部電極102、第2内部電極103及び第3内部電極104は少なくともいずれか一つが卑金属を含むものであればよく、他は卑金属を含まないものであってもよい。
第1表面電極105、第2表面電極106、第1端面端子電極107、第2端面端子電極108、第3端面端子電極109、第1表面端子電極110及び第2表面端子電極111は卑金属を含むものであってもよく、卑金属を含まないものであってもよい。
積層圧電セラミック部品100は以上のような構成を有する。上記のように第1内部電極102、第2内部電極103及び第3内部電極104は圧電セラミック体101の内部に形成され、圧電セラミック体101を介して第1内部電極102と第2内部電極103が対向し、第3内部電極104と第2内部電極103が対向する。第1内部電極102、第2内部電極103及び第3内部電極104は互いに絶縁されている。
積層圧電セラミック部品100のサイズは特に限定されないが、長さ(X方向)をL、幅(Y方向)をWとすると、L/Wは16〜50程度が好適である。また厚み(Z方向)は0.5mm〜1.5mm程度が好適である。
[蓄電圧電セラミック部品の動作]
積層圧電セラミック部品100は、第1内部電極102と第2内部電極103の間と、第3内部電極104と第2内部電極103の間にそれぞれ独立して電圧を印加することができる。
第1内部電極102と第2内部電極103の間に電圧を印加すると、第1内部電極102と第2内部電極103の間の圧電セラミック体101に逆圧電効果が発生し、第1領域101gにX方向において変形(伸縮)を生じる。また、第3内部電極104と第2内部電極103の間に電圧を印加すると、第3内部電極104と第2内部電極103の間の圧電セラミック体101に逆圧電効果が発生し、第2領域101hにX方向において変形(伸縮)を生じる。
このように積層圧電セラミック部品100では、第1領域101gと第2領域101hの変形を独立して制御することができる。第1領域101g及び第2領域101hがそれぞれX方向に変形することにより、積層圧電セラミック部品100をZ方向において変形(屈曲)させることが可能である。
図12は、積層圧電セラミック部品100に印加される電圧波形の例である。図12(a)は第1内部電極102と第2内部電極103の間の電圧(V1)の波形であり、図12(b)は第3内部電極104と第2内部電極103の間の電圧(V2)の波形である。なお、Vは、第2内部電極103の電位を示す。同図に示すように、電圧V1と電圧V2を同位相の逆バイアスとすることにより、第1領域101gと第2領域101hの一方を伸張させ、他方を縮小させることが可能である。
なお、第1領域101gの厚みと第2領域101hの厚みを1:1とすることにより、第1領域101gと第2領域101hの変形量が対称的となり、好適である。また、電圧V1及び電圧V2の波形は図12に示すものに限られず、サイン波や三角波であってもよい。
[マージンレス構造について]
積層圧電セラミック部品100は、上述のように第1内部電極102、第2内部電極103及び第3内部電極104が第1側面101a及び第2側面101bに露出した構造を有する。
図13は、比較例に係る積層圧電セラミック部品300の斜視図である。
同図に示すように積層圧電セラミック部品300は、圧電セラミック体301、表面電極302、第1端子電極303及び第2端子電極304を備える。また、積層圧電セラミック部品300は第1内部電極102、第2内部電極103及び第3内部電極104に相当する図示しない内部電極を備える。
積層圧電セラミック部品300では内部電極は側面及び端面に露出しておらず、圧電セラミック体301の内部に埋設されている。図13に示すように内部電極の側面側には、圧電材料からなるサイドマージンSが設けられている。
このサイドマージンSは、積層圧電セラミック部品300が駆動される際、積層圧電セラミック部品300の変位を抑制する拘束部として作用し、積層圧電セラミック部品300の変位性能を低下させる。
これに対し、積層圧電セラミック部品100では、サイドマージンを有しない。このため、サイドマージンによる拘束作用を受けず、大変位を生じさせることが可能であり、かつ変位性能の低下を防止することが可能である。
さらに、積層圧電セラミック部品100では、第1内部電極102及び第3内部電極104が第1端面101cから第1側面101a又は第2側面101bにかけて延伸されている(図1参照)。これにより応力の影響を軽減することができ、変位量の拡大及び素子強度の向上が実現されている。
[絶縁膜について]
積層圧電セラミック部品100は絶縁膜を備えていてもよい。図14は、絶縁膜112を備える積層圧電セラミック部品100を示す斜視図である。
同図に示すように絶縁膜112は、積層圧電セラミック部品100の外周を被覆する。絶縁膜112には第1表面端子電極110、第2表面端子電極111及び第1表面電極105の一部を露出させる開口112aが設けられており、開口112aを介して第1表面端子電極110、第2表面端子電極111及び第1表面電極105への電気的接続がなされる。
絶縁膜112が被覆する範囲は図14に示すものに限られず、第1内部電極102、第2内部電極103及び第3内部電極104が露出する第1側面101a及び第2側面101bを少なくとも被覆するものであればよい。
絶縁膜112の材料は絶縁性材料であれば特に限定されないが、例えばSiNやアクリル樹脂等の絶縁性樹脂が好適である。なお、絶縁膜112は圧電セラミック体101とは異なる材料であり、軟らかい材料を利用することが可能であるため、絶縁膜112による拘束作用は極めて小さいものとすることができる。
[製造方法について]
積層圧電セラミック部品100の製造方法について説明する。
積層圧電セラミック部品100はセラミックグリーンシートを積層することによって製造することができる。図15はセラミックグリーンシートを示す模式図である。図15(a)は第1表面電極105、第1表面端子電極110、第2表面端子電極111及び圧電セラミック体201からなるセラミックグリーンシート210を示し、図15(b)は、第1内部電極102及び圧電セラミック体201からなるセラミックグリーンシート220を示す。
図15(c)は、第2内部電極103及び圧電セラミック体201からなるセラミックグリーンシート230を示し、図15(d)は、第3内部電極104及び圧電セラミック体201からなるセラミックグリーンシート240を示す。図15(e)は第2表面電極106及び圧電セラミック体201からなるセラミックグリーンシート250を示す。
各セラミックグリーンシートにおいて第1表面電極105、第1表面端子電極110、第2表面端子電極111、第1内部電極102、第2内部電極103、第3内部電極104及び第2表面電極106は圧電セラミック体201上に導電ペーストを塗布して形成された導電パターンとすることができる。各導電パターンは、セラミックグリーンシートの外縁より内側に形成されている。導電ペーストは卑金属を含むペーストとすることができる。
まず、セラミックグリーンシート250上にセラミックグリーンシート240、セラミックグリーンシート230を順に積層する。さらに、セラミックグリーンシート240とセラミックグリーンシート230を交互に積層する。
続いて、セラミックグリーンシート220とセラミックグリーンシート230を交互に積層し、その上にセラミックグリーンシート210を積層する。さらにその上に圧電セラミック体のみからなるセラミックグリーンシートを積層する。続いてこの積層体を圧着し、加熱等によりバインダーを除去する。図16はこのようにして形成された積層体270を示す斜視図である。
第1内部電極102、第2内部電極103、第3内部電極104、第1表面電極105、第2表面電極106、第1表面端子電極110及び第2表面端子電極111は圧電セラミック体201の内部に配置され、積層体270の表面に露出しない。
続いて、焼成を行う。上記のように、各電極は積層体270の表面に露出しないため、焼成によって酸化されない。このため、各電極の材料として卑金属を用いても、焼成中の酸素分圧をエリンガム図に基づいて厳密に制御する必要がなく、酸素分圧の高い雰囲気中で焼成を行うことが可能である。
具体的には、使用する卑金属に対してエリンガム図上で酸化の目安となる酸素分圧をA[atm]とすると、酸素分圧がA〜最大A×10[atm]の範囲であれば焼結が可能である。上記酸素分圧A×10[atm]よりも更に高い分圧で焼結させると、セラミックス層と内部電極各々の熱膨張係数差に由来した収縮差によって構造欠陥が誘発され、エリンガム図で提起された酸化還元反応の境界線とは異なった課題により、積層体を焼結させることができない。
焼成後、積層体270をカットする。図16には、積層体270におけるカット位置を線Lで示す。また、図17は、各セラミックグリーンシートにおけるカット位置を線Lで示す図である。同図に示すように、第1側面101a及び第2側面101bにおいて第1内部電極102、第2内部電極103及び第3内部電極104が露出し、第1端面101cにおいて第1内部電極102及び第3内部電極104が、第2端面101dにおいて第2内部電極103が露出する(図1、図2参照)ようにカットする。積層体270のカットはダイシングやレーザ照射により行うことができる。
なお、線Lで示す位置に、カットの基準となるマーカーを予め設けてもよい。マーカーは、圧電セラミック体201の焼成に伴う収縮率からカットのピッチを逆算して設けることができる。上記線Lはマーカーを結ぶ仮想線であり、この仮想線は上記のように各導電パターンを通過するように形成されるものとすることができる。第1端面101c側のカット時に第2内部電極103が露出するとオープン不良が生じるが、マーカーを注意して設けることにより、第2内部電極103の露出を防止することができる。
続いて熱処理により第1端面101cに第1端面端子電極107及び第3端面端子電極109を形成し、第2端面101dに第2端面端子電極108を形成する。
続いて、開口112aを除いて絶縁膜112を形成する(図14参照)。絶縁膜112はミストデポジッション、スパッタ又はディップ等の方法で形成することができる。その後、第1表面端子電極110及び第2表面端子電極111と電気的導通をとり、直流電圧を印加する。これにより分極処理がなされ、圧電セラミック体101が活性化する。
積層圧電セラミック部品100は以上のようにして製造することが可能である。なお、積層圧電セラミック部品100の製造方法はここに示すものに限られない。
[カット面について]
上記のように積層圧電セラミック部品100の製造工程においては、焼成後に積層体270をカットする。このカットにより長手方向(X方向)の寸法制御が向上するとともに、拘束部(サイドマージン)の除去により活性部を最大化することができる。
図18は比較例に係る積層圧電セラミック部品400の側面401aを示す断面図である。積層圧電セラミック部品400は、製造工程において積層体をカットした後、焼成することによって形成されている。図19は、積層圧電セラミック部品100の第1側面101aを示す断面図である。
図18に示すように積層圧電セラミック部品400では、側面401aは内部電極402と圧電セラミック体401の収縮差によりマクロなアンジュレーションが存在する。これにより、側面401aに形成される絶縁膜の剥離が生じやすくなる。
これに対し、図19に示すように積層圧電セラミック部品100では、第1側面101aが平坦となり、面精度及び真直度が向上することで絶縁膜112(図14参照)の均一形成と密着性向上が可能となる。これにより、動作時の絶縁膜112の剥がれを抑制しつつ、変位、発生力性能を向上させることができる。第1側面101a以外の面も同様である。
[圧電デバイスについて]
積層圧電セラミック部品100は振動部材に実装され、圧電デバイスを構成することができる。図20は積層圧電セラミック部品100を備える圧電デバイス500の模式図である。同図に示すように圧電デバイス500は積層圧電セラミック部品100、振動部材510及び接合部520を備える。
振動部材510はディスプレイのガラスパネルや金属板であり特に限定されない。接合部520は樹脂等であり、積層圧電セラミック部品100を振動部材510に接合する。
積層圧電セラミック部品100は、上面101eのうち、第1端面101c側の領域が接合部520に接合されている。第1表面端子電極110、第2表面端子電極111及び第1表面電極105には接合部520を介して図示しない配線が接続されている。
各電極に電圧が印加されると、上述のように積層圧電セラミック部品100にはZ方向に変形を生じる(図中矢印)。これにより、振動部材510を振動させることが可能である。なお、積層圧電セラミック部品100の実装方法はここに示すものに限られず、例えば上面101eの全体を接合部520に接合してもよい。
[変形例]
上記説明において第1内部電極102及び第3内部電極104は、第1側面101a、第2側面101b及び第1端面101cにおいて露出し、第2内部電極103は第1側面101a、第2側面101b及び第2端面101dにおいて露出するとしたがこれに限られない。第1内部電極102、第2内部電極103及び第3内部電極104の少なくともいずれか一つが圧電セラミック体101のいずれかの表面から露出するものであってもよい。
また、上記説明において積層圧電セラミック部品100は、第1内部電極102と第2内部電極104の間で圧電素子が形成され、かつ第3内部電極104と第2内部電極103の間で圧電素子が形成されるバイモルフ積層型圧電アクチュエータとしたがこれに限られない。積層圧電セラミック部品100は第3内部電極104を備えず、第1内部電極102と第2内部電極103のみを備えるものであってもよい。
図21は、第3内部電極104を備えない積層圧電セラミック部品100を示す斜視図である。同図に示すように、第1内部電極102は、第1端面101cにおいて第1端面端子電極107に接続されている。第1内部電極102及び第2内部電極104の少なくともいずれか一方は卑金属を含むものとすることができる。
100…積層圧電セラミック部品
101…圧電セラミック体
101a…第1側面
101b…第2側面
101c…第1端面
101d…第2端面
101e…上面
101f…下面
101g…第1領域
101h…第2領域
102…第1内部電極
103…第2内部電極
104…第3内部電極
105…第1表面電極
106…第2表面電極
107…第1端面端子電極
108…第2端面端子電極
109…第3端面端子電極
110…第1表面端子電極
111…第2表面端子電極
112…絶縁膜
500…圧電デバイス
510…振動部材
520…接合部

Claims (12)

  1. 圧電性セラミック材料からなるセラミックグリーンシートであって、卑金属を含み、内部電極となる導電パターンが前記セラミックグリーンシートの外縁より内側に形成されたセラミックグリーンシートを積層して積層体を形成するステップと、
    前記積層体を焼成するステップと、
    焼成された前記積層体を切断し、前記内部電極を露出させるステップと
    を含む積層圧電セラミック部品の製造方法。
  2. 請求項1に記載の積層圧電セラミック部品の製造方法であって、
    前記導電パターンは、Ni、Cu又はNi合金を含む導電ペーストにより形成されている
    積層圧電セラミック部品の製造方法。
  3. 請求項1又は2に記載の積層圧電セラミック部品の製造方法であって、
    前記積層体にはマーカーが設けられ、
    前記内部電極を露出させるステップでは、前記マーカーの位置で前記積層体を切断する
    積層圧電セラミック部品の製造方法。
  4. 請求項3に記載の積層圧電セラミック部品の製造方法であって、
    前記マーカーは、前記マーカーを結ぶ仮想線が前記導電パターンを通過するように形成されている
    積層圧電セラミック部品の製造方法。
  5. 請求項1から4のうちいずれか一項に記載の積層圧電セラミック部品の製造方法であって、
    前記内部電極は、第1の内部電極と、記第1の内部電極と厚さ方向に所定の距離をおいて交互に積層された第2の内部電極とを含む
    積層圧電セラミック部品の製造方法。
  6. 請求項5に記載の積層圧電セラミック部品の製造方法であって、
    前記積層体の切断により形成された圧電セラミック体は、長さ>幅>厚さである直方体形状であり、厚さ方向に対向する上面および下面と、長さ方向に対向する第1の端面および第2の端面と、幅方向に対向する一対の側面とを有し、
    前記第1の内部電極は、前記第1の端面に引き出され、
    前記第2の内部電極は、前記第2の端面に引き出されている
    積層圧電セラミック部品の製造方法。
  7. 請求項6に記載の積層圧電セラミック部品の製造方法であって、
    前記第1の内部電極及び前記第2の内部電極の幅と、前記一対の側面の間の距離は同一である
    積層圧電セラミック部品の製造方法。
  8. 請求項5に記載の積層圧電セラミック部品の製造方法であって、
    前記内部電極は、前記第2の内部電極と厚さ方向に所定の距離をおいて交互に積層された第3の内部電極をさらに含む
    積層圧電セラミック部品の製造方法。
  9. 請求項8に記載の積層圧電セラミック部品の製造方法であって、
    前記積層体の切断により形成された圧電セラミック体は、長さ>幅>厚さである直方体形状であり、厚さ方向に対向する上面および下面と、長さ方向に対向する第1の端面および第2の端面と、幅方向に対向する一対の側面とを有し、
    前記第1の内部電極は、前記第1の端面に引き出され、
    前記第2の内部電極は、前記第2の端面に引き出され、
    前記第3の内部電極は、前記第1の端面に引き出されている
    積層圧電セラミック部品の製造方法。
  10. 請求項9に記載の積層圧電セラミック部品の製造方法であって、
    前記第1の内部電極、前記第2の内部電極及び前記第3の内部電極の幅と、前記一対の側面の間の距離は同一である
    積層圧電セラミック部品の製造方法。
  11. 圧電セラミック体と、
    卑金属を含み、前記圧電セラミック体の内部に形成され、前記圧電セラミック体の表面に露出する内部電極と
    を具備する積層圧電セラミック部品。
  12. 振動部材と、
    前記振動部材に実装された積層圧電セラミック部品とを具備し、
    前記積層圧電セラミック部品は、
    圧電セラミック体と、
    卑金属を含み、前記圧電セラミック体の内部に形成され、前記圧電セラミック体の表面に露出する内部電極とを具備する
    圧電デバイス。
JP2018013964A 2018-01-30 2018-01-30 積層圧電セラミック部品の製造方法、積層圧電セラミック部品及び圧電デバイス Pending JP2019134037A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018013964A JP2019134037A (ja) 2018-01-30 2018-01-30 積層圧電セラミック部品の製造方法、積層圧電セラミック部品及び圧電デバイス
US16/258,391 US20190237657A1 (en) 2018-01-30 2019-01-25 Method of producing a multi-layer piezoelectric ceramic component, multi-layer piezoelectric ceramic component, and piezoelectric device
CN201910090593.8A CN110098314A (zh) 2018-01-30 2019-01-30 层叠压电陶瓷部件及其制造方法和压电器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018013964A JP2019134037A (ja) 2018-01-30 2018-01-30 積層圧電セラミック部品の製造方法、積層圧電セラミック部品及び圧電デバイス

Publications (1)

Publication Number Publication Date
JP2019134037A true JP2019134037A (ja) 2019-08-08

Family

ID=67393692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018013964A Pending JP2019134037A (ja) 2018-01-30 2018-01-30 積層圧電セラミック部品の製造方法、積層圧電セラミック部品及び圧電デバイス

Country Status (3)

Country Link
US (1) US20190237657A1 (ja)
JP (1) JP2019134037A (ja)
CN (1) CN110098314A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61120414A (ja) * 1984-11-15 1986-06-07 関西日本電気株式会社 積層セラミツクコンデンサの製造方法
JPS61239682A (ja) * 1985-04-16 1986-10-24 Tohoku Metal Ind Ltd 積層型圧電バイモルフ素子の製造方法
JP2004095593A (ja) * 2002-08-29 2004-03-25 Kyocera Corp 積層型圧電素子及び噴射装置
WO2005071769A1 (ja) * 2004-01-23 2005-08-04 Murata Manufacturing Co., Ltd. 圧電素子及び積層型圧電素子
WO2015145906A1 (ja) * 2014-03-25 2015-10-01 京セラ株式会社 音響発生器およびこれを備えた音響発生装置、電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3733860B2 (ja) * 2000-02-01 2006-01-11 株式会社村田製作所 圧電素子およびその製造方法
JP2002314156A (ja) * 2001-04-12 2002-10-25 Denso Corp 圧電体素子
JP2003086854A (ja) * 2001-08-30 2003-03-20 Oce Technologies Bv 多層圧電アクチュエータ
JP4931334B2 (ja) * 2004-05-27 2012-05-16 京セラ株式会社 噴射装置
JP4983010B2 (ja) * 2005-11-30 2012-07-25 富士通株式会社 圧電素子及びその製造方法
JP2012069546A (ja) * 2010-09-21 2012-04-05 Nec Tokin Corp 圧電積層セラミックアクチュエータおよびその製造方法
KR101141402B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP6076051B2 (ja) * 2012-11-19 2017-02-08 日本碍子株式会社 圧電素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61120414A (ja) * 1984-11-15 1986-06-07 関西日本電気株式会社 積層セラミツクコンデンサの製造方法
JPS61239682A (ja) * 1985-04-16 1986-10-24 Tohoku Metal Ind Ltd 積層型圧電バイモルフ素子の製造方法
JP2004095593A (ja) * 2002-08-29 2004-03-25 Kyocera Corp 積層型圧電素子及び噴射装置
WO2005071769A1 (ja) * 2004-01-23 2005-08-04 Murata Manufacturing Co., Ltd. 圧電素子及び積層型圧電素子
WO2015145906A1 (ja) * 2014-03-25 2015-10-01 京セラ株式会社 音響発生器およびこれを備えた音響発生装置、電子機器

Also Published As

Publication number Publication date
CN110098314A (zh) 2019-08-06
US20190237657A1 (en) 2019-08-01

Similar Documents

Publication Publication Date Title
JP7128628B2 (ja) 積層圧電セラミック部品及び圧電デバイス
JP2007281362A (ja) 積層圧電素子及びその製造方法、並びに振動波駆動装置
JP5200459B2 (ja) アクチュエータ
WO2008023686A1 (fr) Élément actionneur piézoélectrique pour moteur à ultrasons
JP4725432B2 (ja) 積層型圧電素子及び圧電装置
JP3466550B2 (ja) 圧電/電歪デバイス
JP2002314157A (ja) 配線基板及びその製造方法
JP2019009414A (ja) 積層圧電素子、圧電振動装置、及び電子機器
JP5135674B2 (ja) 積層圧電素子
CN110098315B (zh) 层叠压电陶瓷部件和压电器件
JP2019134037A (ja) 積層圧電セラミック部品の製造方法、積層圧電セラミック部品及び圧電デバイス
JPH05218519A (ja) 電歪効果素子
CN110098316B (zh) 层叠压电陶瓷部件和压电器件
JP2005294761A (ja) 積層型圧電素子
JP3535111B2 (ja) 圧電アクチュエータ
JP3466551B2 (ja) 圧電/電歪デバイス
JP6998223B2 (ja) 圧電デバイス
JP2005286125A (ja) 圧電素子及び圧電アクチュエータ装置
JP5589395B2 (ja) 圧電アクチュエータ
JP2019041048A (ja) 圧電アクチュエータ
JP7158151B2 (ja) 積層圧電セラミック部品及び圧電デバイス
JP2019040948A (ja) 積層型圧電素子
JP4516365B2 (ja) 超音波モータ
JP2018107251A (ja) 圧電素子およびこれを備えた圧電アクチュエータ
JP4724385B2 (ja) 積層型電子部品及び積層中間体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211116

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20211116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221018