JP2019125595A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019125595A
JP2019125595A JP2018002852A JP2018002852A JP2019125595A JP 2019125595 A JP2019125595 A JP 2019125595A JP 2018002852 A JP2018002852 A JP 2018002852A JP 2018002852 A JP2018002852 A JP 2018002852A JP 2019125595 A JP2019125595 A JP 2019125595A
Authority
JP
Japan
Prior art keywords
region
igbt
semiconductor substrate
low concentration
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018002852A
Other languages
English (en)
Other versions
JP7114901B2 (ja
Inventor
昂哉 永井
Akiya Nagai
昂哉 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018002852A priority Critical patent/JP7114901B2/ja
Priority to US16/237,764 priority patent/US10600782B2/en
Priority to DE102019100386.5A priority patent/DE102019100386A1/de
Priority to CN201910023830.9A priority patent/CN110034185B/zh
Publication of JP2019125595A publication Critical patent/JP2019125595A/ja
Application granted granted Critical
Publication of JP7114901B2 publication Critical patent/JP7114901B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ＩＧＢＴのターンオフ時のノイズを抑制しつつ、ターンオン時のスナップバック現象を抑制することができる技術を提供する。【解決手段】半導体基板は、ダイオード領域と、前記ダイオード領域の隣に設けられているＩＧＢＴ領域と、を備えている。前記ＩＧＢＴ領域は、バッファ領域とコレクタ領域との間に設けられており、前記半導体基板に平行な方向に間隔をあけて並んでおり、コレクタ領域より不純物濃度が低い複数の第１導電型の低濃度領域を備えている。前記コレクタ領域は、隣り合っている前記低濃度領域と前記低濃度領域との間で前記バッファ領域に接触している接触部を備えている。【選択図】図１

Description

本明細書に開示する技術は、半導体装置に関する。
特許文献１にはＩＧＢＴ（Insulating Gate Bi-polarTransistor）が開示されている。特許文献１のＩＧＢＴは、半導体基板と、半導体基板の表面に配置されている表面電極と、半導体基板の裏面に配置されている裏面電極とを備えている。また、特許文献１のＩＧＢＴは、半導体基板の表面に露出する範囲に設けられているｎ型のエミッタ領域と、半導体基板の裏面に露出する範囲に設けられているｐ型のコレクタ領域と、エミッタ領域とコレクタ領域の間に設けられているｎ型のドリフト領域と、エミッタ領域とドリフト領域の間に設けられているｐ型のボディ領域と、半導体基板の表面からエミッタ領域とボディ領域を貫通してドリフト領域に達する深さまで延びているゲートトレンチとを備えている。ゲートトレンチの内部にはゲート電極が配置されている。また、特許文献１のＩＧＢＴは、ドリフト領域とコレクタ領域の間に設けられているｎ型のバッファ領域と、バッファ領域とコレクタ領域との間に設けられているｐ型の低濃度領域とを備えている。バッファ領域における不純物濃度は、ドリフト領域における不純物濃度より高い。低濃度領域における不純物濃度は、コレクタ領域における不純物濃度より低い。
特許文献１の技術では、ＩＧＢＴがオン状態のときに低濃度領域にキャリアが蓄積される。これによって、ＩＧＢＴがターンオフするときの電流の急激な減少が緩和される。低濃度領域に蓄積されていたキャリアがコレクタ領域に移動することによって電流が緩やかに減少する。また、電流の急激な減少が緩和されることによって、表面電極と裏面電極の間の電圧の振動（ノイズ）が抑制される。
特開２００２‐３０５３０５号公報
特許文献１の技術では、上記のようにＩＧＢＴがターンオフするときのノイズが抑制される。しかしながら、特許文献１の技術では、低濃度領域における不純物濃度がコレクタ領域における不純物濃度より低く、低濃度領域における抵抗がコレクタ領域における抵抗よりも高いので、ＩＧＢＴがターンオンするときに低濃度領域を通じたキャリアの移動が妨げられることがある。そのため、ＩＧＢＴがターンオンするときにエミッタ領域とコレクタ領域の間の電圧が一時的に上昇してからＩＧＢＴに流れる電流が増加するスナップバック現象が生じることがある。そこで本明細書は、ＩＧＢＴのターンオフ時のノイズを抑制しつつ、ターンオン時のスナップバック現象を抑制することができる技術を提供する。
本明細書に開示する半導体装置は、半導体基板と、前記半導体基板の表面に配置されている表面電極と、前記半導体基板の裏面に配置されている裏面電極と、を備えている。前記半導体基板は、ダイオード領域と、前記ダイオード領域の隣に設けられているＩＧＢＴ領域と、を備えている。前記ダイオード領域は、前記半導体基板の表面に露出する範囲に設けられている第１導電型のアノード領域と、前記半導体基板の裏面に露出する範囲に設けられている第２導電型のカソード領域と、前記アノード領域と前記カソード領域の間に設けられている第２導電型のダイオードドリフト領域と、を備えている。前記ＩＧＢＴ領域は、前記半導体基板の表面に露出する範囲に設けられている第２導電型のエミッタ領域と、前記半導体基板の裏面に露出する範囲に設けられている第１導電型のコレクタ領域と、前記エミッタ領域と前記コレクタ領域の間に設けられており、前記ダイオードドリフト領域の隣に設けられている第２導電型のＩＧＢＴドリフト領域と、前記エミッタ領域と前記ＩＧＢＴドリフト領域の間に設けられている第１導電型のボディ領域と、前記半導体基板の表面から前記エミッタ領域と前記ボディ領域を貫通して前記ＩＧＢＴドリフト領域に達する深さまで延びているゲートトレンチと、前記ＩＧＢＴドリフト領域と前記コレクタ領域の間に設けられており、前記ＩＧＢＴドリフト領域より不純物濃度が高い第２導電型のバッファ領域と、前記バッファ領域と前記コレクタ領域との間に設けられており、前記半導体基板に平行な方向に間隔をあけて並んでおり、前記コレクタ領域より不純物濃度が低い複数の第１導電型の低濃度領域と、を備えている。前記ゲートトレンチの内部にはゲート電極が配置されている。前記コレクタ領域は、隣り合っている前記低濃度領域と前記低濃度領域との間で前記バッファ領域に接触している第１接触部を備えている。
この構成によれば、ＩＧＢＴがオン状態のときに（ＩＧＢＴ領域に電流が流れているときに）低濃度領域にキャリアが蓄積される。これによって、ＩＧＢＴがターンオフするときの電流の急激な減少が緩和される。低濃度領域に蓄積されていたキャリアがコレクタ領域に移動することによって電流が緩やかに減少する。また、電流の急激な減少が緩和されることによって、表面電極と裏面電極の間の電圧の振動（ノイズ）が抑制される。また、上記の構成によれば、コレクタ領域がバッファ領域に接触している第１接触部を備えているので、ＩＧＢＴがターンオンするときに第１接触部を通じてキャリアが移動する。そのため、ＩＧＢＴがターンオンするときにコレクタ領域とバッファ領域の間でキャリアの移動が妨げられることがない。これによって、ＩＧＢＴがターンオンするときにエミッタ領域とコレクタ領域の間の電圧が一時的に上昇してからＩＧＢＴに流れる電流が増加することを抑制することができる。すなわち、スナップバック現象を抑制することができる。以上より、上記の構成によれば、ＩＧＢＴのターンオフ時のノイズを抑制しつつ、ターンオン時のスナップバック現象を抑制することができる。
実施例に係る半導体装置の断面図である。 図１の要部ＩＩの拡大図である。 変形例１に係る半導体装置１０の図２に対応する図である。 変形例２に係る半導体装置１０の図２に対応する図である。 変形例３に係る半導体装置１０の図２に対応する図である。 変形例４に係る半導体装置１０の図２に対応する図である。 変形例５に係る半導体装置１０の図２に対応する図である。
実施例に係る半導体装置１０について図面を参照して説明する。図１に示すように、実施例に係る半導体装置１０は、半導体基板１２と、半導体基板１２の表面１２１に配置されている表面電極６２と、半導体基板１２の裏面１２２に配置されている裏面電極６４とを備えている。なお、図１では、図の見易さのため、表面電極６２と裏面電極６４の図示を省略している。以下の説明では、半導体基板１２に平行な一方向をＸ方向といい、半導体基板１２に平行であるとともにＸ方向に直交する方向をＹ方向といい、半導体基板１２に垂直な方向をＺ方向という。
表面電極６２と裏面電極６４は、例えばチタン（Ｔｉ）、アルミシリコン（ＡｌＳｉ）、又はアルミニウム（Ａｌ）等の金属から形成されている。表面電極６２は、半導体基板１２の表面１２１を覆っている。裏面電極６４は、半導体基板１２の裏面１２２を覆っている。表面電極６２と裏面電極６４は、後述する半導体基板１２のダイオード領域１８とＩＧＢＴ領域１６にわたって形成されている。
半導体基板１２は、ダイオード領域１８とＩＧＢＴ領域１６を備えている。ダイオード領域１８とＩＧＢＴ領域１６は、Ｘ方向に並んでいる。ＩＧＢＴ領域１６とダイオード領域１８は、互いに隣り合って設けられている。半導体基板１２には半導体素子が形成されている。半導体基板１２のダイオード領域１８にＦＷＤ（Free Wheeling Diode）が形成されている。半導体基板１２のＩＧＢＴ領域１６にＩＧＢＴ（Insulated Gate Bipolar Transistor）が形成されている。同一の半導体基板１２にＩＧＢＴとＦＷＤが形成されている。ＩＧＢＴとＦＷＤは、逆並列の状態で形成されている。これによって、ＲＣ−ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）が形成されている。
半導体基板１２のダイオード領域１８は、半導体基板１２の表面１２１側から裏面１２２側に向けて順に、アノード領域３２と、ダイオードドリフト領域２６ａと、ダイオードバッファ領域２８ａと、カソード領域３０とを備えている。半導体基板１２のＩＧＢＴ領域１６は、半導体基板１２の表面１２１側から裏面１２２側に向けて順に、エミッタ領域２０と、ボディコンタクト領域２２と、ボディ領域２４と、ＩＧＢＴドリフト領域２６ｂと、ＩＧＢＴバッファ領域２８ｂと、複数の低濃度領域３４と、コレクタ領域３１を備えている。また、半導体基板１２のダイオード領域１８とＩＧＢＴ領域１６には、複数のゲートトレンチ４０が形成されている。
（ダイオード領域１８）
アノード領域３２は、ゲートトレンチ４０に接する範囲に設けられている。アノード領域３２は、ｐ型（第１導電型の一例）の領域である。アノード領域３２は、上側領域３２２と下側領域３２４を備えている。上側領域３２２は、半導体基板１２の表面１２１に露出する範囲に設けられている。上側領域３２２は、表面電極６２とオーミック接触している。下側領域３２４は、上側領域３２２の下に設けられている。下側領域３２４は、上側領域３２２とダイオードドリフト領域２６ａの間に設けられている。下側領域３２４の不純物濃度は、上側領域３２２の不純物濃度より低い。
ダイオードドリフト領域２６ａは、アノード領域３２の下に設けられている。ダイオードドリフト領域２６ａは、アノード領域３２とカソード領域３０の間に設けられている。ダイオードドリフト領域２６ａは、ゲートトレンチ４０に接する範囲に設けられている。ダイオードドリフト領域２６ａは、ｎ型（第２導電型の一例）の領域である。
ダイオードバッファ領域２８ａは、ダイオードドリフト領域２６ａの下に設けられている。ダイオードバッファ領域２８ａは、ダイオードドリフト領域２６ａとカソード領域３０の間に設けられている。ダイオードバッファ領域２８ａは、ｎ型の領域である。ダイオードバッファ領域２８ａの不純物濃度は、ダイオードドリフト領域２６ａの不純物濃度より高い。
カソード領域３０は、ダイオードバッファ領域２８ａの下に設けられている。カソード領域３０は、半導体基板１２の裏面１２２に露出する範囲に設けられている。カソード領域３０は、ｎ型の領域である。カソード領域３０は、裏面電極６４とオーミック接触している。
（ＩＧＢＴ領域１６）
エミッタ領域２０は、半導体基板１２の表面１２１に露出する範囲に島状に設けられている。エミッタ領域２０は、ゲートトレンチ４０に接する範囲に設けられている。エミッタ領域２０は、ｎ型の領域である。エミッタ領域２０は、表面電極６２とオーミック接触している。
図２に示すように、ボディコンタクト領域２２は、半導体基板１２の表面１２１に露出する範囲に島状に設けられている。ボディコンタクト領域２２は、エミッタ領域２０の隣に設けられている。ボディコンタクト領域２２は、ｐ型の領域である。ボディコンタクト領域２２は、表面電極６２とオーミック接触している。
図２に示すように、ボディ領域２４は、エミッタ領域２０とボディコンタクト領域２２の下に設けられている。ボディ領域２４は、エミッタ領域２０及びボディコンタクト領域２２と、ＩＧＢＴドリフト領域２６ｂとの間に設けられている。ボディ領域２４は、ゲートトレンチ４０に接する範囲に設けられている。ボディ領域２４は、ｐ型の領域である。ボディ領域２４の不純物濃度は、ボディコンタクト領域２２の不純物濃度より低い。
ＩＧＢＴドリフト領域２６ｂは、ボディ領域２４の下に設けられている。ＩＧＢＴドリフト領域２６ｂは、ボディ領域２４とＩＧＢＴバッファ領域２８ｂの間に設けられている。ＩＧＢＴドリフト領域２６ｂは、ボディ領域２４とＩＧＢＴバッファ領域２８ｂを介して、エミッタ領域２０とコレクタ領域３１の間に設けられている。ＩＧＢＴドリフト領域２６ｂは、ゲートトレンチ４０に接する範囲に設けられている。ＩＧＢＴドリフト領域２６ｂは、ダイオードドリフト領域２６ａの隣に設けられている。ＩＧＢＴドリフト領域２６ｂは、ダイオードドリフト領域２６ａと一体になっている。ＩＧＢＴドリフト領域２６ｂは、ｎ型の領域である。ＩＧＢＴドリフト領域２６ｂの不純物濃度は、エミッタ領域２０の不純物濃度より低い。
ＩＧＢＴバッファ領域２８ｂは、ＩＧＢＴドリフト領域２６ｂの下に設けられている。ＩＧＢＴバッファ領域２８ｂは、ＩＧＢＴドリフト領域２６ｂとコレクタ領域３１の間に設けられている。ＩＧＢＴバッファ領域２８ｂは、ダイオードバッファ領域２８ａの隣に設けられている。ＩＧＢＴバッファ領域２８ｂは、ダイオードバッファ領域２８ａと一体になっている。ＩＧＢＴバッファ領域２８ｂは、ｎ型の領域である。ＩＧＢＴバッファ領域２８ｂの不純物濃度は、ＩＧＢＴドリフト領域２６ｂの不純物濃度より高い。
複数の低濃度領域３４は、ＩＧＢＴバッファ領域２８ｂの下に設けられている。複数の低濃度領域３４は、ＩＧＢＴバッファ領域２８ｂとコレクタ領域３１との間に設けられている。複数の低濃度領域３４は、半導体基板１２に平行な方向に間隔をあけて並んでいる。複数の低濃度領域３４は、ダイオード領域１８とＩＧＢＴ領域１６が隣り合っている方向（Ｘ方向）に間隔をあけて並んでいる。各低濃度領域３４は、ｐ型の領域である。各低濃度領域３４の不純物濃度は、コレクタ領域３１の不純物濃度より低い。図２に示すように、各低濃度領域３４は、横方向接触部６０を備えている。横方向接触部６０は、ダイオード領域１８とＩＧＢＴ領域１６が隣り合っている方向（Ｘ方向）においてコレクタ領域３１と接触している。Ｘ方向に隣り合っている低濃度領域３４と低濃度領域３４の間の距離は、ＩＧＢＴバッファ領域２８ｂ側よりもコレクタ領域３１側が広くなっている。横方向接触部６０は、低濃度領域３４の半導体基板１２の表面１２１に対して傾斜している。
コレクタ領域３１は、ＩＧＢＴバッファ領域２８ｂ及び複数の低濃度領域３４の下に設けられている。コレクタ領域３１は、半導体基板１２の裏面１２２に露出する範囲に設けられている。コレクタ領域３１は、ダイオード領域１８とＩＧＢＴ領域１６が隣り合っている方向（Ｘ方向）においてカソード領域３０に接触している。コレクタ領域３１は、ｐ型の領域である。コレクタ領域３１は、裏面電極６４とオーミック接触している。コレクタ領域３１は、複数の縦方向接触部５０（第１接触部の一例）を備えている。各縦方向接触部５０は、隣り合っている低濃度領域３４と低濃度領域３４との間でＩＧＢＴバッファ領域２８ｂに接触している。各縦方向接触部５０は、コレクタ領域３１の表面に露出する範囲に形成されている。
半導体基板１２に垂直な方向かつ複数の低濃度領域３４が並んでいる方向に沿って切断した半導体基板１２の断面を視たときに、コレクタ領域３１の面積は、複数の低濃度領域３４の面積の合計より狭い（複数の低濃度領域３４の面積の合計が、コレクタ領域３１の面積より広い）。各低濃度領域３４の面積は、コレクタ領域３１の面積より狭い。
図１に示すように、ＩＧＢＴ領域１６における各ゲートトレンチ４０は、半導体基板１２の表面１２１からエミッタ領域２０とボディ領域２４を貫通してＩＧＢＴドリフト領域２６ｂに達する深さまで延びている。ダイオード領域１８における各ゲートトレンチ４０は、半導体基板１２の表面１２１からアノード領域３２を貫通してダイオードドリフト領域２６ａに達する深さまで延びている。ゲートトレンチ４０の内部には、ゲート絶縁膜４２とゲート電極４４が配置されている。ゲート絶縁膜４２は、ゲートトレンチ４０の内面を覆っている。ゲート絶縁膜４２は、半導体基板１２とゲート電極４４を絶縁している。ゲート電極４４は、ゲート絶縁膜４２より内側に配置されている。ゲート電極４４の上には層間絶縁膜４６が配置されている。層間絶縁膜４６は、ゲート電極４４と表面電極６２を絶縁している。
次に、半導体装置１０の動作について説明する。まず、ＩＧＢＴがオン状態（ＩＧＢＴ領域１６に電流が流れている状態）のときの動作について説明する。ＩＧＢＴがオン状態のときは、半導体装置１０の裏面電極６４に表面電極６２よりも高い電位が印加されている。また、ゲート電極４４に閾値以上の電位が印加されており、ＩＧＢＴ領域１６のボディ領域２４にチャネルが形成されている。これによって、表面電極６２から、エミッタ領域２０、ボディ領域２４のチャネル、ＩＧＢＴドリフト領域２６ｂ、ＩＧＢＴバッファ領域２８ｂ、コレクタ領域３１を介して、裏面電極６４へ電子が流れる。また、電子の一部は、ＩＧＢＴバッファ領域２８ｂから、複数の低濃度領域３４、コレクタ領域３１を介して、裏面電極６４へ流れる。また、電子の流れと同時に、裏面電極６４から、コレクタ領域３１、ＩＧＢＴバッファ領域２８ｂ、ＩＧＢＴドリフト領域２６ｂ、ボディ領域２４、ボディコンタクト領域２２を介して、表面電極６２へホールが流れる。また、ホールの一部は、コレクタ領域３１から、複数の低濃度領域３４を介して、ＩＧＢＴバッファ領域２８ｂへ流れる。このとき、各低濃度領域３４を流れるホールの一部が各低濃度領域３４に蓄積される。
次に、ＩＧＢＴがターンオフするときの動作について説明する。この場合は、ゲート電極４４に印加されている電位が閾値以下にされる。これによって、ＩＧＢＴ領域１６のボディ領域２４に形成されていたチャネルが消滅する。また、半導体装置１０の表面電極６２に裏面電極６４よりも高い電位が印加される。これによって、ＩＧＢＴがターンオフする（ＩＧＢＴ領域１６に電流が流れなくなる）。ＩＧＢＴがターンオフすると、半導体基板１２のＩＧＢＴ領域１６に蓄積されていたホールがコレクタ領域３１を介して裏面電極６４へ吐き出される。このとき、複数の低濃度領域３４に蓄積されていたホールがコレクタ領域３１に移動することによって、ＩＧＢＴ領域１６に流れていた電流が緩やかに減少する。そのため、ＩＧＢＴがターンオフするときの電流の急激な減少が緩和される。
また、ＩＧＢＴがターンオフすると同時に、ダイオードがターンオンする（ダイオード領域１８に電流が流れる。）。ダイオードがターンオンすると、裏面電極６４から、カソード領域３０、ダイオードバッファ領域２８ａ、ダイオードドリフト領域２６ａ、ボディ領域２４、アノード領域３２を介して、表面電極６２へ電子が流れる。また、電子の流れと同時に、表面電極６２から、アノード領域３２、ボディ領域２４、ダイオードドリフト領域２６ａ、ダイオードバッファ領域２８ａ、カソード領域３０を介して、裏面電極６４へホールが流れる。
次に、ＩＧＢＴがターンオンするときの動作について説明する。この場合は、半導体装置１０の裏面電極６４に表面電極６２よりも高い電位が印加される。また、ゲート電極４４に閾値以上の電位が印加され、ＩＧＢＴ領域１６のボディ領域２４にチャネルが形成される。これによって、ＩＧＢＴがターンオンする（ＩＧＢＴ領域１６に電流が流れる）。ＩＧＢＴがターンオンすると、表面電極６２から、エミッタ領域２０、ボディ領域２４のチャネル、ＩＧＢＴドリフト領域２６ｂ、ＩＧＢＴバッファ領域２８ｂ、コレクタ領域３１を介して、裏面電極６４へ電子が流れる。また、電子の流れと同時に、裏面電極６４から、コレクタ領域３１、ＩＧＢＴバッファ領域２８ｂ、ＩＧＢＴドリフト領域２６ｂ、ボディ領域２４、ボディコンタクト領域２２を介して、表面電極６２へホールが流れる。このとき、コレクタ領域３１がＩＧＢＴバッファ領域２８ｂに接触している縦方向接触部５０を備えているので、接触部を通じてキャリア（電子とホール）が移動する。そのため、ＩＧＢＴがターンオンするときにコレクタ領域３１とＩＧＢＴバッファ領域２８ｂの間でキャリアの移動が妨げられることがない。これによって、ＩＧＢＴがターンオンするときにエミッタ領域２０とコレクタ領域３１の間の電圧が一時的に上昇してからＩＧＢＴに流れる電流が増加することを抑制することができる。すなわち、スナップバック現象を抑制することができる。
また、ＩＧＢＴがターンオンした後、電子の一部は、ＩＧＢＴバッファ領域２８ｂから、複数の低濃度領域３４を介して、コレクタ領域３１へ流れる。また、ホールの一部は、コレクタ領域３１から、複数の低濃度領域３４を介して、ＩＧＢＴバッファ領域２８ｂへ流れる。このとき、各低濃度領域３４を流れるホールの一部が各低濃度領域３４に蓄積される。
以上、実施例に係る半導体装置１０について説明した。上記の説明から明らかなように、半導体装置１０は、ＩＧＢＴバッファ領域２８ｂとコレクタ領域３１との間に設けられている複数の低濃度領域３４を備えている。各低濃度領域３４の不純物濃度は、コレクタ領域３１の不純物濃度より低い。複数の低濃度領域３４は、半導体基板１２に平行な方向（Ｘ方向）に間隔をあけて並んでいる。また、コレクタ領域３１は、隣り合っている低濃度領域３４と低濃度領域３４との間でＩＧＢＴバッファ領域２８ｂに接触している縦方向接触部５０を備えている。この構成によれば、ＩＧＢＴがオン状態のときに複数の低濃度領域３４にホールが蓄積されるので、ＩＧＢＴがターンオフするときの電流の急激な減少が緩和される。これによって、ＩＧＢＴがターンオフするときに、表面電極と裏面電極の間の電圧が振動すること（ノイズ）が抑制される。また、ＩＧＢＴがターンオンするときにコレクタ領域３１の縦方向接触部５０を通じて縦方向にキャリア（電子とホール）が流れる。そのため、ＩＧＢＴバッファ領域２８ｂとコレクタ領域３１の間でキャリアの移動が妨げられることがなく、スナップバック現象が抑制される。よって、上記の半導体装置１０によれば、ＩＧＢＴのターンオフ時のノイズを抑制しつつ、ターンオン時のスナップバック現象を抑制することができる。
また、上記の半導体装置１０では、低濃度領域３４より不純物濃度が高いコレクタ領域３１がダイオード領域１８とＩＧＢＴ領域１６が隣り合っている方向（Ｘ方向）においてカソード領域３０に接触している。そのため、カソード領域３０の境界を明確にすることができ、ダイオード領域１８とＩＧＢＴ領域１６の境界を明確にすることができる。また、上記の半導体装置１０では、複数の低濃度領域３４の面積の合計が、コレクタ領域３１の面積より広い。そのため、複数の低濃度領域３４に蓄積されるキャリアの量を多くすることができる。これによって、ＩＧＢＴがターンオフするときの電流の急激な減少が緩和されるので、ノイズを抑制することができる。
以上、一実施例について説明したが、具体的な態様は上記実施例に限定されるものではない。以下の説明において、上述の説明における構成と同様の構成については、同一の符号を付して説明を省略する。
上記の実施例では、複数の低濃度領域３４がＸ方向に並んでいたが、この構成に限定されるものではない。他の実施例では、複数の低濃度領域３４がＹ方向に並んでいてもよい。すなわち、複数の低濃度領域３４がダイオード領域１８とＩＧＢＴ領域１６が並んでいる方向と直交する方向に並んでいてもよい。
また、上記の実施例では、半導体基板１２に垂直な方向かつ複数の低濃度領域３４が並んでいる方向に沿って切断した半導体基板１２の断面を視たときに、複数の低濃度領域３４の面積の合計が、コレクタ領域３１の面積より広い構成であったが、この構成に限定されるものではない。他の実施例では、複数の低濃度領域３４の面積の合計が、コレクタ領域３１の面積より狭くてもよい。
（変形例１）
変形例について説明する。図３に示すように、変形例１に係る半導体装置１０では、各低濃度領域３４の各横方向接触部６０（第２接触部の一例）が、半導体基板１２に垂直な方向（Ｚ方向）に平行に延びている。図３に示す断面において、各低濃度領域３４は、長方形に形成されている。
（変形例２）
図４に示すように、変形例２に係る半導体装置１０では、各低濃度領域３４の各横方向接触部６０が湾曲している。各低濃度領域３４の各横方向接触部６０は、コレクタ領域３１側に凸となるように湾曲している。
（変形例３）
図５に示すように、変形例３に係る半導体装置１０では、各低濃度領域３４の各横方向接触部６０が、各低濃度領域３４側に凸となるように湾曲している。
（変形例４）
図６に示すように、変形例４に係る半導体装置１０では、コレクタ領域３１側に凸となるように屈曲している。
（変形例５）
図７に示すように、変形例５に係る半導体装置１０では、各低濃度領域３４の各横方向接触部６０が、階段状に形成されている。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の半導体装置においては、コレクタ領域は、ダイオード領域とＩＧＢＴ領域が隣り合っている方向においてカソード領域に接触していてもよい。
この構成によれば、第２導電型のカソード領域の隣に第１導電型の不純物濃度が高いコレクタ領域が設けられているので、カソード領域の境界を明確にすることができる。これによって、ダイオード領域とＩＧＢＴ領域の境界を明確にすることができる。
本明細書が開示する一例の半導体装置においては、半導体基板に垂直な方向かつ複数の低濃度領域が並んでいる方向に沿って切断した半導体基板の断面を視たときに、複数の低濃度領域の面積の合計が、コレクタ領域の面積より広くてもよい。
この構成によれば、ＩＧＢＴがオン状態のときに低濃度領域に蓄積されるキャリアの量を多くすることができる。そのため、ＩＧＢＴのターンオフ時のノイズを抑制することができる。
本明細書が開示する一例の半導体装置においては、各低濃度領域は、ダイオード領域とＩＧＢＴ領域が隣り合っている方向においてコレクタ領域に接触している第２接触部を備えていてもよい。各低濃度領域の各第２接触部は、半導体基板に垂直な方向に平行に延びていてもよい。
この構成によれば、半導体基板に低濃度領域とコレクタ領域を設けるときに、簡易な工程で設けることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０ ：半導体装置
１２ ：半導体基板
１６ ：ＩＧＢＴ領域
１８ ：ダイオード領域
２０ ：エミッタ領域
２２ ：ボディコンタクト領域
２４ ：ボディ領域
２６ａ ：ダイオードドリフト領域
２６ｂ ：ＩＧＢＴドリフト領域
２８ａ ：ダイオードバッファ領域
２８ｂ ：ＩＧＢＴバッファ領域
３０ ：カソード領域
３１ ：コレクタ領域
３２ ：アノード領域
３４ ：低濃度領域
４０ ：ゲートトレンチ
４２ ：ゲート絶縁膜
４４ ：ゲート電極
４６ ：層間絶縁膜
５０ ：縦方向接触部
６０ ：横方向接触部
６２ ：表面電極
６４ ：裏面電極
１２１ ：表面
１２２ ：裏面
３２２ ：上側領域
３２４ ：下側領域

Claims (4)

  1. 半導体基板と、
    前記半導体基板の表面に配置されている表面電極と、
    前記半導体基板の裏面に配置されている裏面電極と、を備えており、
    前記半導体基板は、
    ダイオード領域と、
    前記ダイオード領域の隣に設けられているＩＧＢＴ領域と、を備えており、
    前記ダイオード領域は、
    前記半導体基板の表面に露出する範囲に設けられている第１導電型のアノード領域と、
    前記半導体基板の裏面に露出する範囲に設けられている第２導電型のカソード領域と、
    前記アノード領域と前記カソード領域の間に設けられている第２導電型のダイオードドリフト領域と、を備えており、
    前記ＩＧＢＴ領域は、
    前記半導体基板の表面に露出する範囲に設けられている第２導電型のエミッタ領域と、
    前記半導体基板の裏面に露出する範囲に設けられている第１導電型のコレクタ領域と、
    前記エミッタ領域と前記コレクタ領域の間に設けられており、前記ダイオードドリフト領域の隣に設けられている第２導電型のＩＧＢＴドリフト領域と、
    前記エミッタ領域と前記ＩＧＢＴドリフト領域の間に設けられている第１導電型のボディ領域と、
    前記半導体基板の表面から前記エミッタ領域と前記ボディ領域を貫通して前記ＩＧＢＴドリフト領域に達する深さまで延びているゲートトレンチと、
    前記ＩＧＢＴドリフト領域と前記コレクタ領域の間に設けられており、前記ＩＧＢＴドリフト領域より不純物濃度が高い第２導電型のバッファ領域と、
    前記バッファ領域と前記コレクタ領域との間に設けられており、前記半導体基板に平行な方向に間隔をあけて並んでおり、前記コレクタ領域より不純物濃度が低い複数の第１導電型の低濃度領域と、を備えており、
    前記ゲートトレンチの内部にはゲート電極が配置されており、
    前記コレクタ領域は、隣り合っている前記低濃度領域と前記低濃度領域との間で前記バッファ領域に接触している第１接触部を備えている、半導体装置。
  2. 前記コレクタ領域は、前記ダイオード領域と前記ＩＧＢＴ領域が隣り合っている方向において前記カソード領域に接触している、請求項１に記載の半導体装置。
  3. 前記半導体基板に垂直な方向かつ複数の前記低濃度領域が並んでいる方向に沿って切断した前記半導体基板の断面を視たときに、複数の前記低濃度領域の面積の合計が、前記コレクタ領域の面積より広い、請求項１または２に記載の半導体装置。
  4. 各前記低濃度領域は、前記ダイオード領域と前記ＩＧＢＴ領域が隣り合っている方向において前記コレクタ領域に接触している第２接触部を備えており、
    各前記低濃度領域の各前記第２接触部は、前記半導体基板に垂直な方向に平行に延びている、請求項１から３のいずれか一項に記載の半導体装置。
JP2018002852A 2018-01-11 2018-01-11 半導体装置 Active JP7114901B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018002852A JP7114901B2 (ja) 2018-01-11 2018-01-11 半導体装置
US16/237,764 US10600782B2 (en) 2018-01-11 2019-01-02 Semiconductor device
DE102019100386.5A DE102019100386A1 (de) 2018-01-11 2019-01-09 Halbleitervorrichtung
CN201910023830.9A CN110034185B (zh) 2018-01-11 2019-01-10 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018002852A JP7114901B2 (ja) 2018-01-11 2018-01-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2019125595A true JP2019125595A (ja) 2019-07-25
JP7114901B2 JP7114901B2 (ja) 2022-08-09

Family

ID=66995612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018002852A Active JP7114901B2 (ja) 2018-01-11 2018-01-11 半導体装置

Country Status (4)

Country Link
US (1) US10600782B2 (ja)
JP (1) JP7114901B2 (ja)
CN (1) CN110034185B (ja)
DE (1) DE102019100386A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161168A (ja) * 2018-03-16 2019-09-19 富士電機株式会社 半導体装置
US11217686B2 (en) 2020-03-19 2022-01-04 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114759078A (zh) * 2022-03-28 2022-07-15 重庆大学 一种逆导型绝缘栅双极型晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100934A1 (en) * 2001-01-31 2002-08-01 Akio Nakagawa High voltage semiconductor device
JP2004363477A (ja) * 2003-06-06 2004-12-24 Sanken Electric Co Ltd 絶縁ゲート型半導体装置
US20100156506A1 (en) * 2008-12-24 2010-06-24 Denso Corporation Semiconductor device including insulated gate bipolar transistor and diode

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4136778B2 (ja) * 2003-05-07 2008-08-20 富士電機デバイステクノロジー株式会社 絶縁ゲート型バイポーラトランジスタ
JP2009218543A (ja) * 2008-02-15 2009-09-24 Toshiba Corp 半導体装置
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
US8564097B2 (en) * 2010-04-15 2013-10-22 Sinopower Semiconductor, Inc. Reverse conducting IGBT
CN101887913B (zh) * 2010-06-04 2013-01-02 无锡新洁能功率半导体有限公司 一种具有改善型集电极结构的igbt
CN103125023B (zh) * 2011-09-28 2016-05-25 丰田自动车株式会社 半导体装置及其制造方法
JP5724887B2 (ja) * 2012-01-16 2015-05-27 トヨタ自動車株式会社 半導体装置
JP2014075582A (ja) * 2012-09-12 2014-04-24 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2015008235A (ja) * 2013-06-25 2015-01-15 富士電機株式会社 半導体装置の製造方法
JP6277814B2 (ja) * 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6754029B2 (ja) 2016-06-30 2020-09-09 北川工業株式会社 蓄熱装置の製造方法、ペレット型蓄熱材の製造方法、ペレット型蓄熱材および蓄熱装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100934A1 (en) * 2001-01-31 2002-08-01 Akio Nakagawa High voltage semiconductor device
JP2002305305A (ja) * 2001-01-31 2002-10-18 Toshiba Corp 半導体装置
JP2004363477A (ja) * 2003-06-06 2004-12-24 Sanken Electric Co Ltd 絶縁ゲート型半導体装置
US20100156506A1 (en) * 2008-12-24 2010-06-24 Denso Corporation Semiconductor device including insulated gate bipolar transistor and diode
CN101764139A (zh) * 2008-12-24 2010-06-30 株式会社电装 包括绝缘栅极双极晶体管和二极管的半导体器件
JP2010171385A (ja) * 2008-12-24 2010-08-05 Denso Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161168A (ja) * 2018-03-16 2019-09-19 富士電機株式会社 半導体装置
JP7131003B2 (ja) 2018-03-16 2022-09-06 富士電機株式会社 半導体装置
US11217686B2 (en) 2020-03-19 2022-01-04 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit

Also Published As

Publication number Publication date
CN110034185B (zh) 2022-06-14
DE102019100386A1 (de) 2019-07-11
JP7114901B2 (ja) 2022-08-09
CN110034185A (zh) 2019-07-19
US20190214383A1 (en) 2019-07-11
US10600782B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
US9299695B2 (en) Semiconductor device
US9853024B2 (en) Semiconductor device
JP4265684B1 (ja) 半導体装置
US8344415B2 (en) Semiconductor component
JP2019169597A (ja) 半導体装置
JP6222702B2 (ja) 半導体装置
JP2015138789A (ja) 半導体装置
US10418470B2 (en) Semiconductor device having IGBT portion and diode portion
JP6164201B2 (ja) 半導体装置
US20150187877A1 (en) Power semiconductor device
JPWO2019116696A1 (ja) 半導体装置
JP2014067763A (ja) 半導体装置
CN110034185B (zh) 半导体装置
JP2016225560A (ja) 半導体装置
US10083956B2 (en) Semiconductor device
JP2016225327A (ja) 半導体装置
JP6092760B2 (ja) 縦型半導体装置
JP2019186313A (ja) 半導体装置
US20150171198A1 (en) Power semiconductor device
JP2019106506A (ja) 半導体装置
JPWO2015107614A1 (ja) 電力用半導体装置
KR101994728B1 (ko) 전력 반도체 소자
KR20150061972A (ko) 전력 반도체 소자
JP7302469B2 (ja) 半導体装置
JP2016149430A (ja) 逆導通ｉｇｂｔを備える電子装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220711

R151 Written notification of patent or utility model registration

Ref document number: 7114901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151