JP2019110458A - 増幅回路及び基板 - Google Patents

Abstract

【課題】小型化が可能な増幅回路を提供する。【解決手段】 入力信号が与えられる入力部と、入力信号を増幅する増幅器４，５と、出力信号が与えられる出力部と、入力部と増幅器４，５との間に接続される入力整合回路１１，１２と、増幅器４，５と出力部との間に接続される出力整合回路１３，１４と、を備え、入力整合回路１１，１２及び出力整合回路１３，１４は、信号線路５１，５２，５３，５４、グランドパターン３１，３６、及びこれらの間に介在する誘電体層によって構成され、少なくとも、増幅器４，５に接続される一端部における誘電体層の厚さ寸法と、入力部及び出力部に接続される他端部における誘電体層の厚さ寸法と、が異なっていることで、一端部における特性インピーダンスと、他端部における特性インピーダンスとが異なっている。【選択図】図４

Description

本発明は、増幅回路及び基板に関する。

従来から、互いに特性が異なる２つの増幅器を用いて構成される電力増幅器としてドハティ増幅回路が知られている。
ドハティ増幅回路は、常に入力信号を増幅するキャリア増幅器と、入力信号の電力が所定以上となったときに当該入力信号を増幅するピーク増幅器とを備えており、両増幅器の飽和電力をずらすことで高い効率を得ることができるように構成されている（例えば、特許文献１参照）。

特開２００６−１４８５２３号公報

ドハティ増幅回路は、キャリア増幅器及びピーク増幅器に与えられる入力信号のインピーダンス整合を行う入力側整合回路を備えているとともに、キャリア増幅器及びピーク増幅器から出力される出力信号のインピーダンス整合を行う出力側整合回路を備えている。

図６は、従来のドハティ増幅回路の要部を一例として示した図である。
図６に示すように、キャリア増幅器及びピーク増幅器は、一つのパッケージ１０１内に収容されている。両増幅器の入力リード１０２及び出力リード１０３はパッケージ１０１から突出して設けられている。
入力側整合回路１０４は、キャリア増幅器及びピーク増幅器の入力側に設けられる。入力側整合回路１０４の一端部はキャリア増幅器及びピーク増幅器の入力リード１０２に接続され、他端部は入力信号が与えられる入力線路に接続される。
また、出力側整合回路１０５は、キャリア増幅器及びピーク増幅器の出力側に設けられる。出力側整合回路１０５の一端部はキャリア増幅器及びピーク増幅器の出力リード１０３に接続され、他端部は出力信号が与えられる出力線路に接続される。

入力側整合回路１０４及び出力側整合回路１０５は、通常、信号線路１０６，１０７と、グランドパターンと、これらの間に介在する誘電体層とを含むマイクロストリップ線路によって構成される。一般に、整合回路の特性インピーダンスは、信号線路１０６，１０７の幅寸法を調整することで行われる。
入力側整合回路１０４及び出力側整合回路１０５の特性インピーダンスは、自回路の両端に接続される増幅器側のインピーダンスと、入出力側のインピーダンスとを適切に整合できるような値に設定されるが、例えば、入力線路及び出力線路のインピーダンスが５０Ω、両増幅器の入出力端のインピーダンスが数Ωであるとすると、両者のインピーダンスの差が大きいため、リード１０２，１０３に接続される信号線路１０６，１０７の一端部は、その幅寸法を比較的大きく設定したり、インピーダンスを段階的に整合するために異なる幅寸法の信号線路を多段に設けたりする必要がある。

また、整合回路に集中定数回路を並列に接続することで当該整合回路の信号線路の幅寸法を抑えることも考えられるが、この場合、信号線路の幅寸法をも集中定数回路を設けるスペースが必要となり、結果的に整合回路としての幅寸法が比較的大きくなるおそれがある。

このため、パッケージから突出している入出力リードに比較的幅寸法の大きな整合回路を接続しなければならず、そのスペースを確保するために、ドハティ増幅回路全体を大型化せざるを得ないことがあった。
このような問題は、ドハティ増幅回路に限られず、一つの増幅器が実装された増幅回路でも同様である。

本発明はこのような事情に鑑みてなされたものであり、小型化が可能な増幅回路及び基板の提供を目的とする。

一実施形態である増幅回路は、入力信号が与えられる入力部と、前記入力信号を増幅する増幅器と、前記増幅器の出力信号が与えられる出力部と、前記入力部と前記増幅器との間に接続される入力整合回路と、前記増幅器と前記出力部との間に接続される出力整合回路と、を備え、前記入力整合回路及び前記出力整合回路は、信号線路、グランドパターン、及びこれらの間に介在する誘電体層によって構成され、少なくとも、前記増幅器に接続される一端部における前記誘電体層の厚さ寸法と、前記入力部及び前記出力部に接続される他端部における前記誘電体層の厚さ寸法と、が異なっていることで、前記一端部における特性インピーダンスと、前記他端部における特性インピーダンスとが異なっている。

他の実施形態である基板は、増幅器を設けるための基板であって、前記増幅器への入力信号が与えられる入力部と、前記増幅器の出力信号が与えられる出力部と、前記入力部と前記増幅器との間に接続される入力整合回路と、前記増幅器と前記出力部との間に接続される出力整合回路と、を備え、前記入力整合回路及び前記出力整合回路は、信号線路、グランドパターン、及びこれらの間に介在する誘電体層によって構成され、少なくとも、前記増幅器に接続される一端部における前記誘電体層の厚さ寸法と、前記入力部及び前記出力部に接続される他端部における前記誘電体層の厚さ寸法とが、異なっていることで、前記一端部における特性インピーダンスと、前記他端部における特性インピーダンスとが異なっている。

本発明によれば、増幅回路の小型化が可能となる。

図１は、一実施形態に係るドハティ増幅回路の構成を示すブロック図である。 図２は、ドハティ増幅回路の要部を示した一部平面図である。 図３は、図２中のＡ−Ａ線における入力側回路基板の一部を示す矢視断面図である。 図４は、図２中のＡ−Ａ線における出力側回路基板の一部を示す矢視断面図である。 図５は、他の実施形態に係るドハティ増幅回路の要部を示した一部平面図である。 図６は、従来のドハティ増幅回路の要部を一例として示した図である。

以下、本発明の好ましい実施形態について図面を参照しながら説明する。
［実施形態の概要］
（１） 一実施形態である増幅回路は、入力信号が与えられる入力部と、前記入力信号を増幅する増幅器と、前記増幅器の出力信号が与えられる出力部と、前記入力部と前記増幅器との間に接続される入力整合回路と、前記増幅器と前記出力部との間に接続される出力整合回路と、を備え、前記入力整合回路及び前記出力整合回路は、信号線路、グランドパターン、及びこれらの間に介在する誘電体層によって構成され、少なくとも、前記増幅器に接続される一端部における前記誘電体層の厚さ寸法と、前記入力部及び前記出力部に接続される他端部における前記誘電体層の厚さ寸法と、が異なっていることで、前記一端部における特性インピーダンスと、前記他端部における特性インピーダンスとが異なっている。

上記構成の増幅回路によれば、一端部における特性インピーダンス及び他端部における特性インピーダンスの設定を、一端部及び他端部における誘電体層の厚さ寸法の設定により行うことができるので、誘電体層の厚さ寸法を一定とし信号線路の幅寸法によって特性インピーダンスを設定する場合と比較して、整合回路の信号線路の幅寸法が大きくならないように抑えつつ、増幅器側と、入出力部側とのインピーダンス整合を行うことができる。
整合回路の信号線路の幅寸法が大きくならないように抑制される結果、増幅回路の小型化が可能となる。

（２）上記増幅回路において、前記誘電体層は、１又は複数の誘電体基板によって構成され、前記誘電体層を構成する前記誘電体基板の数は、線路方向に沿って変化していることが好ましい。
この場合、容易に誘電体層の厚さ寸法を線路方向に沿って変化させることができる。

（３）また、上記増幅回路において、前記増幅器を収容するパッケージから前記入力整合回路及び前記出力整合回路が延びる延長方向において、前記信号線路は、前記パッケージの幅方向両端よりも内側に設けられていることが好ましい。
この場合、増幅回路全体の幅方向の寸法を、増幅器のパッケージを基準に設定することができ、より小型化が可能となる。

（４）また、上記増幅回路において、前記一端部における前記信号線路の幅寸法は、前記増幅器から延びて前記信号線路が接続されるリードの幅寸法に対応していてもよい。
この場合、リードを増幅器と両整合回路との間の位置決めに用いることができ、組立精度を向上させることができる。

（５）上記増幅回路において、前記信号線路の幅寸法は、線路方向に一定であってもよい。
この場合、増幅回路の広帯域化等、周波数特性を向上させることができる。

（６）また、上記増幅回路において、前記増幅器は複数であり、複数の前記増幅器は、一つのパッケージに収容され、前記入力整合回路及び前記出力整合回路は、複数の前記増幅器それぞれに設けられていることが好ましい。
この場合、複数の入力整合回路及び複数の出力整合回路は、パッケージ外側に沿って並べて配置されるが、両整合回路の信号線路の幅寸法が大きくならないように抑制することができるので、パッケージが小さくスペースが十分確保できない場合であっても配置に支障を生じさせることがなく、また、増幅回路の小型化が可能となる。

（７）また、一実施形態である基板は、増幅器を設けるための基板であって、前記増幅器への入力信号が与えられる入力部と、前記増幅器の出力信号が与えられる出力部と、
前記入力部と前記増幅器との間に接続される入力整合回路と、前記増幅器と前記出力部との間に接続される出力整合回路と、を備え、前記入力整合回路及び前記出力整合回路は、信号線路、グランドパターン、及びこれらの間に介在する誘電体層によって構成され、前記増幅器に接続される一端部における前記誘電体層の厚さ寸法と、前記入力部及び前記出力部に接続される他端部における前記誘電体層の厚さ寸法とが、少なくとも異なっていることで、前記一端部における特性インピーダンスと、前記他端部における特性インピーダンスとが異なっている。

［実施形態の詳細］
以下、好ましい実施形態について図面を参照しつつ説明する。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。

〔ドハティ増幅回路の全体構成〕
図１は、一実施形態に係るドハティ増幅回路の構成を示すブロック図である。
このドハティ増幅回路１は、移動体通信システムにおける基地局装置などの無線通信装置に搭載され、無線周波数の送信信号（ＲＦ信号）の増幅を行う。
ドハティ増幅回路１は、入力端子２に与えられるＲＦ信号（入力信号）を増幅し、出力端子３から出力する。

図１に示すように、ドハティ増幅回路１は、キャリア増幅器４と、キャリア増幅器４に並列に設けられたピーク増幅器５と、分配器６と、キャリア増幅器４及びピーク増幅器５それぞれの出力を合成する合成器７と、第１遅延線路８と、第２遅延線路９とを備えている。

分配器６は、入力端子２の後段に接続され、入力端子２から与えられるＲＦ信号をキャリア増幅器４及びピーク増幅器５へ分配する。
第１遅延線路８は、分配器６とピーク増幅器５との間に接続されている。よって、分配器６が分配する出力のうち、ピーク増幅器５へ与えられる出力は、第１遅延線路８によって、位相が９０度遅延される。

キャリア増幅器４は、与えられる入力信号を常に増幅するための増幅器である。一方、ピーク増幅器５は、入力信号の電力が所定以上となったときに当該入力信号を増幅するための増幅器である。

合成器７は、キャリア増幅器４及びピーク増幅器５と出力端子３との間に接続され、キャリア増幅器４の出力とピーク増幅器５の出力とを合成する。
第２遅延線路９は、キャリア増幅器４と合成器７との間に接続されている。よって、キャリア増幅器４の出力は、第２遅延線路９によって、位相が９０度遅延される。
合成器７は、合成した出力を出力信号として出力端子３へ与える。
出力端子３は、合成器７から与えられた出力信号を出力する。

さらに、ドハティ増幅回路１は、キャリア側入力整合回路１１と、ピーク側入力整合回路１２と、キャリア側出力整合回路１３と、ピーク側出力整合回路１４とを備えている。
キャリア側入力整合回路１１は、分配器６と、キャリア増幅器４との間に接続されており、分配器６（入力部）側と、キャリア増幅器４側とのインピーダンス整合を行う。
ピーク側入力整合回路１２は、第１遅延線路８と、ピーク増幅器５との間に接続されており、第１遅延線路８（入力部）側と、ピーク増幅器５側とのインピーダンス整合を行う。
キャリア側出力整合回路１３は、キャリア増幅器４と、第２遅延線路９との間に接続されており、キャリア増幅器４側と、第２遅延線路９（出力部）側とのインピーダンス整合を行う。
ピーク側出力整合回路１４は、ピーク増幅器５と、合成器７との間に接続されており、ピーク増幅器５側と、合成器７（出力部）側とのインピーダンス整合を行う。

キャリア増幅器４、及びピーク増幅器５は、一つの集積回路上に実装されており、一つのパッケージ２０内に収容されている。
また、入力端子２、分配器６、第１遅延線路８、キャリア側入力整合回路１１、及びピーク側入力整合回路１２は、入力側回路基板２１に実装されている。
さらに、キャリア側出力整合回路１３、ピーク側出力整合回路１４、第２遅延線路９、合成器７、及び出力端子３は、出力側回路基板２２に実装されている。

図２は、ドハティ増幅回路１の要部を示した一部平面図である。
パッケージ２０、入力側回路基板２１、及び出力側回路基板２２は、アルミニウム合金製のベース板２５上に固定される。入力側回路基板２１、及び出力側回路基板２２は、ベース板２５上に並べて配置される。

パッケージ２０は、入力側回路基板２１、及び出力側回路基板２２の間に挟まれるように配置されている。
図２に示すように、パッケージ２０の入力側回路基板２１側の側面には、キャリア増幅器４の入力端子に接続されたキャリア側入力リード２０ａと、ピーク増幅器５の入力端子に接続されたピーク側入力リード２０ｂとが突設されている。
また、パッケージ２０の出力側回路基板２２側の側面には、キャリア増幅器４の出力端子に接続されたキャリア側出力リード２０ｃと、ピーク増幅器５の出力端子に接続されたピーク側出力リード２０ｄとが突設されている。

図２では、パッケージ２０と、その両側に隣接して配置される各整合回路１１，１２，１３，１４を示している。なお、図２では、各整合回路１１，１２，１３，１４の一端部は、パッケージ２０の各リード２０ａ，２０ｂ，２０ｃ，２０ｄに接続されている一方、各整合回路１１，１２，１３，１４の他端部は、他の各部に接続されていないように示しているが、これは説明を容易とするためであり、実際には、図１に示すように、各部に接続されている。

また、以下の説明では、図２に示すように、パッケージ２０から各整合回路１１，１２，１３，１４が延びている方向（紙面横方向）を延長方向とし、延長方向に交差する方向（紙面縦方向）を幅方向とする。

図３は、図２中のＡ−Ａ線における入力側回路基板２１の一部を示す矢視断面図である。
図３に示すように、入力側回路基板２１は、複数（図例では３つ）の誘電体基板３０ａ，３０ｂ，３０ｃと、グランドパターン３１とを含んで構成されている。
３つの誘電体基板３０ａ，３０ｂ，３０ｃは、それぞれほぼ同じ厚さ寸法であり、同じ誘電材料によって形成され、互いに積層され一体とされている。３つの誘電体基板３０ａ，３０ｂ，３０ｃのうち、一面が露出している誘電体基板３０ａには信号線路等が形成されている。また、同様に一面が露出している誘電体基板３０ｃにはグランドパターン３１が形成されている。
グランドパターン３１は、例えば銅薄膜よりなり、接地されている。
また、誘電体基板３０ａと、誘電体基板３０ｂとの間には、例えば銅薄膜よりなる中間パターン３２が形成されている。この中間パターン３２については後に詳述する。

図４は、図２中のＡ−Ａ線における出力側回路基板２２の一部を示す矢視断面図である。
図４に示すように、出力側回路基板２２も、入力側回路基板２１と同様、３つの誘電体基板３５ａ，３５ｂ，３５ｃと、銅薄膜よりなるグランドパターン３６とを含んで構成されている。
３つの誘電体基板３５ａ，３５ｂ，３５ｃは、それぞれほぼ同じ厚さ寸法であり、同じ誘電材料によって形成され、互いに積層され一体とされている。３つの誘電体基板３５ａ，３５ｂ，３５ｃのうち、一面が露出している誘電体基板３５ａには信号線路等が形成されている。また、同様に一面が露出している誘電体基板３５ｃにはグランドパターン３６が形成されている。
また、各誘電体基板３５ａ，３５ｂ，３５ｃの間には、銅薄膜よりなる中間パターン３７ａ，３７ｂが形成されている。この中間パターン３７ａ，３７ｂについては後に詳述する。

〔整合回路の構成〕
キャリア側入力整合回路１１は、入力側回路基板２１と、入力側回路基板２１の一面に設けられる信号線路５１とによって構成されており、マイクロストリップ線路を構成している。
信号線路５１の一端部は、キャリア側入力リード２０ａに接続されている。また、信号線路５１の他端部は、分配器６（図１）に接続される（図示省略）。
ピーク側入力整合回路１２は、入力側回路基板２１と、入力側回路基板２１の一面に設けられる信号線路５２とによって構成されており、マイクロストリップ線路を構成している。
信号線路５２の一端部は、ピーク側入力リード２０ｂに接続されている。また、信号線路５２の他端部は、第１遅延線路８（図１）に接続される（図示省略）。

キャリア側出力整合回路１３は、出力側回路基板２２と、出力側回路基板２２の一面に設けられる信号線路５３とによって構成されており、マイクロストリップ線路を構成している。
信号線路５３の一端部は、キャリア側出力リード２０ｃに接続されている。また、信号線路５３の他端部は、第２遅延線路９（図１）に接続される（図示省略）。
ピーク側出力整合回路１４は、出力側回路基板２２と、出力側回路基板２２の一面に設けられる信号線路５４とによって構成されており、マイクロストリップ線路を構成している。
信号線路５４は、ピーク側出力リード２０ｄに接続されている。また、信号線路５４の他端部は、合成器７（図１）に接続される（図示省略）。

図２に示すように、キャリア側入力整合回路１１の信号線路５１及びピーク側入力整合回路１２の信号線路５２は、パッケージ２０側（一端部側）に幅広部５１ａ，５２ａと、分配器６（第１遅延線路８）側（他端部側）に幅広部５１ａ，５２ａよりも線路幅が狭い幅狭部５１ｂ，５２ｂとを有している。

以下の説明では、キャリア側入力整合回路１１について説明するが、ピーク側入力整合回路１２も同様の構成である。
図３に示すように、入力側回路基板２１には、誘電体基板３０ａと誘電体基板３０ｂとの間に中間パターン３２が形成されている。中間パターン３２は、幅広部５１ａに対応する位置に形成されている。中間パターン３２は、スルーホール３３によってグランドパターン３１と接続されている。よって、幅広部５１ａに対する実質的なグランドは中間パターン３２となる。
よって、キャリア側入力整合回路１１における幅広部５１ａと、グランドである中間パターン３２との間には、誘電体基板３０ａのみが介在している。
キャリア側入力整合回路１１は、幅広部５１ａにおいては、誘電体基板３０ａを誘電体層とするマイクロストリップ線路を構成している。

一方、入力側回路基板２１において、幅狭部５１ｂに対応する位置にまで中間パターン３２は形成されていない。
よって、キャリア側入力整合回路１１における幅狭部５１ｂと、グランドパターン３１との間には、３つの誘電体基板３０ａ，３０ｂ，３０ｃが介在している。
キャリア側入力整合回路１１は、幅狭部５１ｂにおいては、３つの誘電体基板３０ａ，３０ｂ，３０ｃを誘電体層とするマイクロストリップ線路を構成している。

このように、キャリア側入力整合回路１１は、誘電体層を構成する誘電体基板の数が、一端部と、他端部とで異なっており、この結果、誘電体層の厚さ寸法が、一端部と、他端部とで異なっている。これによって、一端部における特性インピーダンスと、他端部における特性インピーダンスとが異なるように設定されている。
一端部における特性インピーダンスと、他端部における特性インピーダンスとは、分配器６側と、キャリア増幅器４側とのインピーダンス整合が適切に行われるように適切に設定される。

図２に戻って、キャリア側出力整合回路１３の信号線路５３及びピーク側出力整合回路１４の信号線路５４は、パッケージ２０側（一端部側）に幅広部５３ａ，５４ａと、合成器７（第２遅延線路９）側（他端部側）に幅狭部５３ｂ，５４ｂとを有している。

以下の説明では、キャリア側出力整合回路１３について説明するが、ピーク側出力整合回路１４も同様の構成である。
図４に示すように、出力側回路基板２２には、誘電体基板３５ａと誘電体基板３５ｂとの間に中間パターン３７ａが形成され、誘電体基板３５ｂと誘電体基板３５ｃとの間に中間パターン３７ｂが形成されている。

中間パターン３７ａは、幅広部５３ａに対応する位置に形成されている。また、中間パターン３７ｂは、幅狭部５３ｂの延長方向ほぼ中央の位置まで形成されている。中間パターン３７ａ，３７ｂは、スルーホール３８によってグランドパターン３６と接続されている。
よって、幅広部５３ａに対する実質的なグランドは中間パターン３７ａとなる。
また、幅狭部５３ｂにおいて、幅広部５３ａ側の端部から延長方向ほぼ中央までの範囲（第１範囲）における実質的なグランドは中間パターン３７ｂとなる。

よって、キャリア側出力整合回路１３における幅広部５３ａと、グランドである中間パターン３７ａとの間には、誘電体基板３５ａのみが介在している。
キャリア側出力整合回路１３は、幅広部５３ａにおいては、誘電体基板３５ａを誘電体層とするマイクロストリップ線路を構成している。

また、キャリア側出力整合回路１３における幅狭部５３ｂの第１範囲と、グランドである中間パターン３７ｂとの間には、２つの誘電体基板３５ａ，３５ｂが介在している。
キャリア側出力整合回路１３は、第１範囲においては、誘電体基板３５ａ，３５ｂを誘電体層とするマイクロストリップ線路を構成している。

出力側回路基板２２において、幅狭部５３ｂにおける残りの範囲（第２範囲）においては、中間パターン３７ａ，３７ｂは形成されていない。
よって、キャリア側出力整合回路１３における幅狭部５３ｂの第２範囲と、グランドパターン３６との間には、３つの誘電体基板３５ａ，３５ｂ，３５ｃが介在している。
キャリア側出力整合回路１３は、第２範囲においては、３つの誘電体基板３５ａ，３５ｂ，３５ｃを誘電体層とするマイクロストリップ線路を構成している。

このように、キャリア側出力整合回路１３は、キャリア側入力整合回路１１と同様、誘電体層を構成する誘電体基板の数が、一端部と、他端部とで異なっており、この結果、誘電体層の厚さ寸法が、一端部と、他端部とで異なっている。これによって、一端部における特性インピーダンスと、他端部における特性インピーダンスとが異なるように設定されている。
一端部における特性インピーダンスと、他端部における特性インピーダンスとは、キャリア増幅器４側と、第２遅延線路９側とのインピーダンス整合が適切に行われるように適切に設定される。

以上のように、各整合回路１１，１２，１３，１４は、誘電体層を構成する誘電体基板の数が各整合回路の線路方向に沿って変化しており、これによって、誘電体層の厚さ寸法を線路方向に沿って段階的に変化させるとともに、誘電体層の厚さ寸法が、一端部と、他端部とで異なっている。

上記構成のドハティ増幅回路１によれば、各整合回路１１，１２，１３，１４の一端部における特性インピーダンス及び他端部における特性インピーダンスの設定を、一端部及び他端部における誘電体層の厚さ寸法の設定により行うことができるので、誘電体層の厚さ寸法を一定とし信号線路の幅寸法によって特性インピーダンスを設定する場合と比較して、各整合回路１１，１２，１３，１４の信号線路５１，５２，５３，５４の幅寸法が大きくならないように抑えつつ、増幅器４，５側と、入出力部側（分配器６側及び合成器７側）とのインピーダンス整合を行うことができる。
各整合回路１１，１２，１３，１４の信号線路５１，５２，５３，５４の幅寸法が大きくならないように抑制される結果、ドハティ増幅回路１の小型化が可能となる。

また、本実施形態では、各整合回路１１，１２，１３，１４の誘電体層を１又は複数の誘電体基板によって構成し、誘電体層を構成する誘電体基板の数が線路方向に沿って変化している。これにより、容易に誘電体層の厚さ寸法を線路方向に沿って変化させることができる。

また、本実施形態では、図２に示すように、各整合回路１１，１２，１３，１４の信号線路５１，５２，５３，５４は、延長方向において、パッケージ２０の幅方向両端よりも内側に設けられている。
これにより、ドハティ増幅回路１全体の幅方向の寸法をパッケージ２０を基準に設定することができ、より小型化が可能となる。

また、本実施形態では、キャリア増幅器４と、ピーク増幅器５とを備え、これらが一つのパッケージ２０に収容されており、各整合回路１１，１２，１３，１４は、パッケージ２０の両側に隣接して配置した。この場合、例えば、パッケージ２０が小さく、リードの間隔も狭いことから整合回路のためのスペースを十分確保できない場合が考えられる。
これに対して、本実施形態では、各整合回路１１，１２，１３，１４の信号線路の幅寸法が大きくならないように抑制することができるので、スペースを十分確保できずとも配置に支障を生じさせることがなく、また、増幅回路の小型化が可能となる。

〔他の実施形態について〕
図５は、他の実施形態に係るドハティ増幅回路１の要部を示した一部平面図である。
本実施形態は、各整合回路１１，１２，１３，１４の信号線路５１，５２，５３，５４の幅寸法が線路方向に一定である点において、上記実施形態と相違している。

本実施形態のように、各整合回路１１，１２，１３，１４の信号線路５１，５２，５３，５４の幅寸法が線路方向に一定とすることで、広帯域化等、ドハティ増幅回路１の周波数特性を向上させることができる。

また、信号線路５１，５２，５３，５４の幅寸法は、各信号線路５１，５２，５３，５４の一端部が接続される各リード２０ａ，２０ｂ，２０ｃ，２０ｄの幅寸法に対応してほぼ同じ寸法とされている。
この場合、各リード２０ａ，２０ｂ，２０ｃ，２０ｄをパッケージ２０と各整合回路１１，１２，１３，１４との間の位置決めに用いることができ、組立精度を向上させることができる。

なお、本実施形態の各整合回路１１，１２，１３，１４は、信号線路５１，５２，５３，５４の幅寸法が線路方向に均一ではあるが、入力側回路基板２１及び出力側回路基板２２には、中間パターン３２及び中間パターン３７ａ，３７ｂが設けられている。

これによって、各整合回路１１，１２，１３，１４は、誘電体層を構成する誘電体基板の数が、一端部と、他端部とで異なっており、この結果、誘電体層の厚さ寸法が、一端部と、他端部とで異なっている。これによって、一端部における特性インピーダンスと、他端部における特性インピーダンスとが異なるように設定されている。
よって、上記実施形態と同様、信号線路５１，５２，５３，５４の幅寸法が大きくならないように抑制される結果、ドハティ増幅回路１の小型化が可能となる。

〔その他〕
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。
例えば、上記各実施形態では、ドハティ増幅回路１の場合について説明したが、単一の増幅器を収容したパッケージを用いた増幅回路であっても適用することができる。

また、上記各実施形態では、複数の誘電体基板がそれぞれほぼ同じ厚さ寸法であり、同じ誘電材料によって形成した場合を例示したが、複数の誘電体基板それぞれで互いに異なる厚さ寸法に設定してもよいし、複数の誘電体基板それぞれで互いに異なる誘電材料を用いてもよい。

また、上記実施形態では、複数の誘電体基板を用い、整合回路１１，１２，１３，１４における誘電体層を構成する前記誘電体基板の数を、線路方向に沿って変化させることで、誘電体層の厚さ寸法を線路方向に沿って変化させ、誘電体層の厚さ寸法が、一端部と、他端部とで異なっているように構成した場合を例示した。しかし、これに限定されるわけではなく、例えば、延長方向に沿って一端部から他端部へ向かって漸次厚さ寸法が増加する誘電体基板を用いて整合回路１１，１２，１３，１４を構成してもよい。

本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。

１ ドハティ増幅回路
２ 入力端子
３ 出力端子
４ キャリア増幅器
５ ピーク増幅器
６ 分配器
７ 合成器
８ 第１遅延線路
９ 第２遅延線路
１１ キャリア側入力整合回路
１２ ピーク側入力整合回路
１３ キャリア側出力整合回路
１４ ピーク側出力整合回路
２０ パッケージ
２０ａ キャリア側入力リード
２０ｂ ピーク側入力リード
２０ｃ キャリア側出力リード
２０ｄ ピーク側出力リード
２１ 入力側回路基板
２２ 出力側回路基板
２５ ベース板
３０ａ，３０ｂ，３０ｃ 誘電体基板
３１ グランドパターン
３２ 中間パターン
３３ スルーホール
３５ａ，３５ｂ，３５ｃ 誘電体基板
３６ グランドパターン
３７ａ，３７ｂ 中間パターン
３８ スルーホール
５１，５２，５３，５４ 信号線路
５１ａ，５２ａ 幅広部
５１ｂ，５２ｂ 幅狭部
５３ａ，５４ａ 幅広部
５３ｂ，５４ｂ 幅狭部

Claims (7)

1. 入力信号が与えられる入力部と、
   前記入力信号を増幅する増幅器と、
   前記増幅器の出力信号が与えられる出力部と、
   前記入力部と前記増幅器との間に接続される入力整合回路と、
   前記増幅器と前記出力部との間に接続される出力整合回路と、を備え、
   前記入力整合回路及び前記出力整合回路は、信号線路、グランドパターン、及びこれらの間に介在する誘電体層によって構成され、少なくとも、前記増幅器に接続される一端部における前記誘電体層の厚さ寸法と、前記入力部及び前記出力部に接続される他端部における前記誘電体層の厚さ寸法と、が異なっていることで、前記一端部における特性インピーダンスと、前記他端部における特性インピーダンスとが異なっている
   増幅回路。
2. 前記誘電体層は、１又は複数の誘電体基板によって構成され、
   前記誘電体層を構成する前記誘電体基板の数は、線路方向に沿って変化している
   請求項１に記載の増幅回路。
3. 前記増幅器を収容するパッケージから前記入力整合回路及び前記出力整合回路が延びる延長方向において、前記信号線路は、前記パッケージの幅方向両端よりも内側に設けられている
   請求項１又は請求項２に記載の増幅回路。
4. 前記一端部における前記信号線路の幅寸法は、前記増幅器から延びて前記信号線路が接続されるリードの幅寸法に対応している
   請求項１から請求項３のいずれか一項に記載の増幅回路。
5. 前記信号線路の幅寸法は、線路方向に一定である
   請求項１から請求項４のいずれか一項に記載の増幅回路。
6. 前記増幅器は複数であり、
   複数の前記増幅器は、一つのパッケージに収容され、
   前記入力整合回路及び前記出力整合回路は、複数の前記増幅器それぞれに設けられている
   請求項１から請求項５のいずれか一項に記載の増幅回路。
7. 増幅器を設けるための基板であって、
   前記増幅器への入力信号が与えられる入力部と、
   前記増幅器の出力信号が与えられる出力部と、
   前記入力部と前記増幅器との間に接続される入力整合回路と、
   前記増幅器と前記出力部との間に接続される出力整合回路と、を備え、
   前記入力整合回路及び前記出力整合回路は、信号線路、グランドパターン、及びこれらの間に介在する誘電体層によって構成され、少なくとも、前記増幅器に接続される一端部における前記誘電体層の厚さ寸法と、前記入力部及び前記出力部に接続される他端部における前記誘電体層の厚さ寸法とが、異なっていることで、前記一端部における特性インピーダンスと、前記他端部における特性インピーダンスとが異なっている
   基板。

Images