JP2019096877A - 完全自己整合性ビアを形成するための選択的付着の方法 - Google Patents

完全自己整合性ビアを形成するための選択的付着の方法 Download PDF

Info

Publication number
JP2019096877A
JP2019096877A JP2018216745A JP2018216745A JP2019096877A JP 2019096877 A JP2019096877 A JP 2019096877A JP 2018216745 A JP2018216745 A JP 2018216745A JP 2018216745 A JP2018216745 A JP 2018216745A JP 2019096877 A JP2019096877 A JP 2019096877A
Authority
JP
Japan
Prior art keywords
substrate
gas
silanol
metal
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018216745A
Other languages
English (en)
Other versions
JP7287770B2 (ja
JP2019096877A5 (ja
Inventor
エヌ．タピリー カンダバラ
N Tapily Kandabara
エヌ．タピリー カンダバラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2019096877A publication Critical patent/JP2019096877A/ja
Publication of JP2019096877A5 publication Critical patent/JP2019096877A5/ja
Application granted granted Critical
Publication of JP7287770B2 publication Critical patent/JP7287770B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Robotics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】選択的膜付着のための方法を提供する。【解決手段】方法は、誘電体材料１００、１０１及びその上に酸化金属層１０７を有する金属層１０４を含む基板１を提供するステップと、基板を金属含有触媒層１０５で被覆するステップと、酸化金属層上の金属含有触媒層と共に金属層から酸化金属層を除去するアルコール溶液で基板を処理するステップと、誘電体材料上の金属含有触媒層上にＳｉＯ２膜を選択的に付着させるシラノールガスを含むプロセスガスに基板をある期間にわたって暴露するステップと、を含む。【選択図】図１Ｂ

Description

この出願は、２０１７年１１月２０日付で出願された米国仮特許出願第６２／５８８，８５５号に関連し、それに対する優先権を主張し、そのすべての内容は参照により本明細書に援用される。この出願は、２０１８年６月１５日付で出願された米国仮特許出願第６２／６８５，８４７号に関連し、それに対する優先権を主張し、そのすべての内容は参照により本明細書に援用される。
本発明は、半導体処理及び半導体デバイスに関連し、より詳細には、表面前処理を用いた選択的膜付着のための方法に関連する。
デバイスのサイズが小さくなるにつれて、半導体デバイス製造における複雑さが増している。半導体デバイスを製造するためのコストも増しており、費用対効果の高い解決及び革新が必要とされている。より小さいトランジスタが製造されるにつれて、パターニングされたフィーチャの限界寸法（ＣＤ）又は解像度は、製造するのがより困難になってきている。薄膜の選択的付着が、高度にスケーリングされた技術ノードにおいてはパターニングの重要なステップである。異なる材料表面上に選択的膜堆積を提供する新たな付着方法が必要とされる。
本発明の実施形態は、表面前処理を用いた選択的膜付着のための方法を提供する。
一実施形態によれば、基板処理の方法であって、誘電体材料及び金属層を含む基板を提供するステップであって、金属層はその上に酸化金属層を有する、ステップと、基板を金属含有触媒層で被覆するステップと、酸化金属層上の金属含有触媒層と共に金属層から酸化金属層を除去するアルコール溶液で基板を処理するステップと、誘電体材料上の金属含有触媒層上にＳｉＯ２膜を選択的に付着させるシラノールガスを含むプロセスガスに基板をある期間にわたって暴露するステップと、を含む方法。
発明の別の実施形態によれば、基板処理の方法であって、誘電体材料及び金属層を含む基板を提供するステップであって、該金属層はその上に酸化金属層を有する、ステップと、基板上に自己組織化単分子層（ＳＡＭ）を形成する分子を含む反応ガスに基板を暴露するステップと、基板を付着ガスに暴露することによって、酸化金属層に比較して誘電体材料上に金属酸化物膜を選択的に付着させるステップと、金属酸化物膜上に選択的に酸化シリコン（ＳｉＯ２）膜を付着させるシラノールガスを含むプロセスガスに基板をある期間にわたって暴露するステップと、を含む方法。
発明の別の実施形態によれば、基板処理の方法であって、誘電体材料及び金属層を含む基板を提供するステップであって、該金属層はその上に酸化金属層を有する、ステップと、基板をプラズマ源によって励起された水素ガスに暴露するステップと、基板を付着ガスに暴露することによって、誘電体材料上に金属酸化物膜を選択的に付着させるステップと、金属酸化物膜上に選択的にＳｉＯ２膜を付着させるシラノールガスを含むプロセスガスに基板をある期間にわたって暴露するステップと、を含む方法。
本発明の実施形態及びそれに付随する多くの利点のより完全な理解は、特に添付の図面と併せて考慮されるとき、以下の詳細な説明を参照することにより容易に明らかになるであろう。
本発明の一実施形態による、基板にＳｉＯ２膜を選択的に付着させる方法を概略断面図で示す。 本発明の一実施形態による、基板にＳｉＯ２膜を選択的に付着させる方法を概略断面図で示す。 本発明の一実施形態による、基板にＳｉＯ２膜を選択的に付着させる方法を概略断面図で示す。 本発明の一実施形態による、基板にＳｉＯ２膜を選択的に付着させる方法を概略断面図で示す。 本発明の一実施形態による、基板に誘電体積層膜を選択的に付着させる方法を概略断面図で示す。 本発明の一実施形態による、基板に誘電体積層膜を選択的に付着させる方法を概略断面図で示す。 本発明の一実施形態による、基板に誘電体積層膜を選択的に付着させる方法を概略断面図で示す。 本発明の一実施形態による、基板に誘電体積層膜を選択的に付着させる方法を概略断面図で示す。 本発明の一実施形態による、基板に誘電体積層膜を選択的に付着させる方法を概略断面図で示す。 本発明の一実施形態による、基板をＨ２ガスで前処理するためのＲＬＳＡ（登録商標）プラズマシステムを含むプラズマ処理システムの概略図である。 本発明の一実施形態による、基板をＨ２ガスで前処理するためのＲＬＳＡ（登録商標）プラズマシステムを含むプラズマ処理システムの概略図である。 本発明の一実施形態による、基板をＨ２ガスで前処理するためのＲＬＳＡ（登録商標）プラズマシステムを含むプラズマ処理システムの概略図である。
本発明の実施形態は、金属層に対して誘電体材料上に酸化シリコン膜及び誘電体積層膜を選択的に付着させるための効果的な表面前処理のための方法を提供する。
図１Ａ〜図１Ｄは、本発明の一実施形態による、基板にＳｉＯ２膜を選択的に付着させる方法を概略断面図で示す。図１Ａでは、パターニングされた基板１は、誘電体材料１００と、誘電体材料１００上の誘電体材料１０１と、誘電体材料１００にはめ込まれた（inlaid）金属層１０４と、金属層１０４上の酸化金属層１０７と、誘電体材料１００から金属層１０４を分離する拡散バリア層１０２とを含む。金属層１０４は、例えば、銅（Ｃｕ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、又はタングステン（Ｗ）を含むことができる。酸化金属層１０７は、例えば、酸化Ｃｕ、酸化Ｒｕ、酸化Ｃｏ、又は酸化Ｗを含むことができる。誘電体材料１００は、例えば、ｌｏｗ−ｋ誘電体材料、ＳｉＯ２、又は金属含有誘電体材料を含むことができる。例えば、金属含有誘電体材料は、金属酸化物、金属窒化物、又は金属酸窒化物を含むことができる。いくつかの例では、拡散バリア層１０２は、ＴａＮ、ＴｉＮ、ＴａＳｉＮ、又はＴｉＳｉＮを含むことができる。誘電体材料１０１は、図１Ａに示すように基板１を平坦化するための化学機械平坦化（ＣＭＰ）プロセスにおけるエッチング停止層として使用してよい。誘電体材料１０１は、ＳｉＣＮ又はＳｉＯＣを含んでよい。一例では、誘電体材料１０１は、誘電体材料１００と同じ材料を含んでよい。酸化金属層１０７は、プロセスガス又は処理システムにおけるバックグラウンドガスからのＯ２及びＨ２Ｏの暴露を含む、基板処理中の金属層１０４の酸素含有ガスへの暴露によって形成してよい。一例では、酸化金属層１０７は、ＣＭＰプロセス中又はその後に形成してよい。一例では、酸化金属層１０７は、金属層１０４を露出させる開口領域と不完全である（incomplete with）ことがある。
本発明の一実施形態によれば、酸化金属層１０７又は金属層１０４と比較して誘電体材料１０１上のＳｉＯ２膜の選択的な付着のための方法が提供される。酸化金属層１０７の存在は、付着選択性を低下させることによって、選択的ＳｉＯ２膜付着に影響する可能性がある。したがって、金属層１０４から酸化金属層１０７を効率的に除去する基板前処理が提供され、ここで基板前処理は、完全自己整合性ビア及び他の凹フィーチャを形成するための選択的ＳｉＯ２膜付着方法に統合することができる。
一実施形態によれば、図１Ａの基板１は、金属含有触媒層１０５で被覆される。図１Ｂに概略的に示すように、酸化金属層１０７上の金属含有触媒層１０５（「Ｘ」）の表面密度は、誘電体材料１００上よりも低くてよい。発明のいくつかの実施形態では、アルミニウム（Ａｌ）、チタン（Ｔｉ）、又はアルミニウムとチタンの両方を含んでよい。金属含有触媒層１０５は、Ａｌ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、Ａｌ含有前駆体、Ａｌ含有合金、ＣｕＡｌ、ＴｉＡｌＮ、ＴａＡｌＮ、Ｔｉ、ＴｉＡｌＣ、ＴｉＯ２、ＴｉＯＮ、ＴｉＮ、Ｔｉ含有前駆体、Ｔｉ含有合金、及びこれらの組み合わせからなる群から選択してよい。金属含有触媒層１０５は、基板１を金属含有前駆体蒸気、任意で酸素含有ガス、及び／又は窒素含有ガスに暴露することによって形成してもよい。暴露は、約１単分子層（monolayer）の厚さである金属含有触媒層１０５を吸着する金属を含有するガスパルスに基板１を暴露することによって進行してよい。一例では、金属含有触媒層１０５は、吸着金属含有前駆体、例えば、ＡｌＭｅ３の層を含んでよい。
本発明の実施形態は、多種多様なＡｌ含有前駆体を利用することができる。例えば、多くのアルミニウム前駆体は次式を有する：
ＡｌＬ１Ｌ２Ｌ３Ｄｘ
ここで、Ｌ１、Ｌ２、Ｌ３は個々のアニオン性配位子であり、Ｄは、ｘが０、１、又は２とすることができる中性ドナー配位子である。各Ｌ１、Ｌ２、Ｌ３配位子は、アルコキシド、ハライド、アリールオキシド、アミド、シクロペンタジエニル、アルキル、シリル、アミジネート、β−ジケトネート、ケトイミネート、シラノエート、及びカルボキシレートの群から個別に選択してよい。Ｄ配位子は、エーテル、フラン、ピリジン、ピロール、ピロリジン、アミン、クラウンエーテル、グライム、及びニトリルの群から選択してよい。
アルミニウム前駆体の他の例としては、ＡｌＭｅ３、ＡｌＥｔ３、ＡｌＭｅ２Ｈ、［Ａｌ（ＯｓＢｕ）３］４、Ａｌ（ＣＨ３ＣＯＣＨＣＯＣＨ３）３、ＡｌＣｌ３、ＡｌＢｒ３、ＡｌＩ３、Ａｌ（ＯｉＰｒ）３、［Ａｌ（ＮＭｅ２）３］２、Ａｌ（ｉＢｕ）２Ｃｌ、Ａｌ（ｉＢｕ）３、Ａｌ（ｉＢｕ）２Ｈ、ＡｌＥｔ２Ｃｌ、Ｅｔ３Ａｌ２（ＯｓＢｕ）３、及びＡｌ（ＴＨＤ）３を含む。
本発明の実施形態は、多種多様なＴｉ含有前駆体を利用してよい。例としては、Ｔｉ（ＮＥｔ２）４（ＴＤＥＡＴ）、Ｔｉ（ＮＭｅＥｔ）４（ＴＥＭＡＴ）、Ｔｉ（ＮＭｅ２）４（ＴＤＭＡＴ）を含む「Ｔｉ−Ｎ」分子内結合を有するＴｉ含有前駆体を含む。他の例としては、Ｔｉ（ＣＯＣＨ３）（η５−Ｃ５Ｈ５）２Ｃｌ、Ｔｉ（η５−Ｃ５Ｈ５）Ｃｌ２、Ｔｉ（η５−Ｃ５Ｈ５）Ｃｌ３、Ｔｉ（η５−Ｃ５Ｈ５）２Ｃｌ２、Ｔｉ（η５−Ｃ５（ＣＨ３）５）Ｃｌ３、Ｔｉ（ＣＨ３）（η５−Ｃ５Ｈ５）２Ｃｌ、Ｔｉ（η５−Ｃ９Ｈ７）２Ｃｌ２、Ｔｉ（（η５−Ｃ５（ＣＨ３）５）２Ｃｌ、Ｔｉ（（η５−Ｃ５（ＣＨ３）５）２Ｃｌ２、Ｔｉ（η５−Ｃ５Ｈ５）２（μ−Ｃｌ）２、Ｔｉ（η５−Ｃ５Ｈ５）２（ＣＯ）２、Ｔｉ（ＣＨ３）３（η５−Ｃ５Ｈ５）、Ｔｉ（ＣＨ３）２（η５−Ｃ５Ｈ５）２、Ｔｉ（ＣＨ３）４、Ｔｉ（η５−Ｃ５Ｈ５）（η７−Ｃ７Ｈ７）、Ｔｉ（η５−Ｃ５Ｈ５）（η８−Ｃ８Ｈ８）、Ｔｉ（Ｃ５Ｈ５）２（η５−Ｃ５Ｈ５）２、Ｔｉ（（Ｃ５Ｈ５）２）２（η−Ｈ）２、Ｔｉ（η５−Ｃ５（ＣＨ３）５）２、Ｔｉ（η５−Ｃ５（ＣＨ３）５）２（Ｈ）２、及びＴｉ（ＣＨ３）２（η５−Ｃ５（ＣＨ３）５）２を含む「Ｔｉ−Ｃ」分子内結合を含むＴｉ含有前駆体を含む。ＴｉＣｌ４は、「Ｔｉ−ハロゲン」結合を含むハロゲン化チタン前駆体の一例である。
本処理方法は、金属層１０４から酸化金属層１０７及び金属含有触媒層１０５を除去する、アルコール溶液を用いた図１Ｂの基板１を処理するステップをさらに含む。図１Ｃにこれを概略的に示し、ここで、金属含有触媒層１０５は誘電体材料１０１上のみに残る。本発明者らは、アルコール溶液が基板１と接触すると、下にある金属層１０４を再酸化することなく酸化金属層１０７を効果的にリフトオフし、さらに、そのリフトオフプロセスにおいて金属含有触媒層１０５を除去することを発見した。これは、金属含有触媒層１０５が、除去される酸化金属層１０７と結合されているためである。一例では、アルコール溶液を室温で基板１と接触させてよい。アルコール溶液は、１種以上のアルコールからなってもよく、代替的には、アルコール溶液は１種以上のアルコールと非酸化溶媒（non-oxidizing solvent）からなってもよい。アルコール溶液は、化学式Ｒ−ＯＨを有する任意のアルコールを含むことができる。一つのクラスのアルコールは第一級アルコールであり、そのうちメタノール及びエタノールが最も単純なメンバである。他のクラスのアルコールは第二級アルコール、例えば、イソプロピルアルコール（ＩＰＡ）である。
本処理方法は、金属層１０４上ではなく誘電体材料１０１上の金属含有触媒層１０５上に自己制限的なやり方でＳｉＯ２膜１０６を選択的に付着させるシラノールガスを含有するプロセスガスに基板１をある期間にわたって暴露するステップをさらに含む。図１Ｄにこれを概略的に示す。
金属含有触媒層１０５は、シラノールガスからのＳｉＯ２膜１０６の選択的付着に触媒作用を及ぼし、この触媒効果は、付着されたＳｉＯ２膜１０６が約１５ｎｍ以下の厚さになるまで観察され、その後、ＳｉＯ２付着は、基板１上に触媒部位が残っていないときに自動的に停止する。金属層１０４上に実質的なＳｉＯ２付着をもたらさないプロセスガスへの暴露がある期間にわたって実行されてよい。本発明の実施形態によれば、基板１は、いかなる酸化及び加水分解剤なしで、シラノールガスを含むプロセスガスに暴露される。一例では、シラノールガスは、トリス（ｔｅｒｔ−ペントキシ）シラノール（ＴＰＳＯＬ）、トリス（ｔｅｒｔ−ブトキシ）シラノール、及びビス（ｔｅｒｔ−ブトキシ）（イソプロポキシ）シラノールからなる群から選択してよい。
プロセスガスは、アルゴンなどの不活性ガスをさらに含んでよい。一例では、プロセスガスは、シラノールガスと不活性ガスからなってよい。暴露中、基板温度は約１５０℃以下としてよい。別の実施形態では、基板温度は約１２０℃以下としてよい。さらに別の実施形態では、基板温度は約１００℃以下としてよい。
本発明の実施形態によれば、基板１を金属含有触媒層１０５で被覆するステップと、金属層１０４から金属含有触媒層１０５を除去する、アルコール溶液で基板を処理するステップと、シラノールガスを含むプロセスガスに基板１を暴露するステップは、ＳｉＯ２膜１０６の厚さを増加させるために１回以上繰り返されてよい。図１Ｄに示すように、ＳｉＯ２膜１０６が、金属層１０４の上方に完全自己整合性ビア１１２を形成する。完全自己整合性ビア１１２は、ホール又はトレンチとも呼ばれてよい。
図２Ａ〜図２Ｅは、本発明の一実施形態による、基板上に誘電体積層膜を選択的に付着させる方法を概略断面図で示す。図１Ａの基板１が図２Ａの基板２として再現されている。一実施形態によれば、図２Ａの基板２は、基板２上に自己組織化単分子層（ＳＡＭ：self-assembled monolayer）を形成することが可能な分子を含む反応ガスへの暴露によって前処理される。図２Ｂは、酸化金属層１０７上のＳＡＭ１０９（「Ｙ」）を概略的に示す。ＳＡＭは、吸着によって基板表面上に自発的に形成され、多かれ少なかれ大きな規則性のあるドメイン（ordered domain）に組織化される分子集合体である。ＳＡＭは、頭部基（head group）、尾部基（tail group）、及び官能性末端基（functional end group）を有する分子を含むことができ、ＳＡＭは、室温又は室温以上で気相から頭部基を基板上に化学吸着させた後、続いて尾部基のゆっくりとした組織化によって生成される。最初に、表面上の小さな分子密度で、吸着分子は分子の規則性のない塊を形成するか、又は規則的な二次元の「横たわっている相（lying down phase）」を形成し、より高い分子カバレッジで、数分から数時間の期間にわたって、基板表面上に三次元の結晶又半結晶構造を形成し始める。頭部基は基板上でまとまって集合するが、尾部基は基材から遠く離れて集合する。
一実施形態によれば、ＳＡＭを形成する分子の頭部基は、チオール、シラン、又はホスホネートを含むことができる。シランの例としては、Ｃ、Ｈ、Ｃｌ、Ｆ、及びＳｉ原子、又はＣ、Ｈ、Ｃｌ、及びＳｉ原子を含む分子を含む。分子の非限定的な例としては、ペルフルオロデシルトリクロロシラン（ＣＦ３（ＣＦ２）７ＣＨ２ＣＨ２ＳｉＣｌ３）、ペルフルオロデカンチオール（ＣＦ３（ＣＦ２）７ＣＨ２ＣＨ２ＳＨ）、クロロデシルジメチルシラン（ＣＨ３（ＣＨ２）８ＣＨ２Ｓｉ（ＣＨ３）２Ｃｌ）及びｔｅｒｔ−ブチル（クロロ）ジメチルシラン（（ＣＨ３）３ＣＳｉ（ＣＨ３）２Ｃｌ））。
基板２上にＳＡＭ１０９を形成する前処理は、金属層表面又は酸化金属層表面と比較して誘電体材料表面上に引き続き選択的金属酸化物付着を可能にするように使用されてよい。この選択的付着は、金属層表面及び酸化金属層表面上への金属酸化物付着を防止又は減少させながら、誘電体材料表面上に金属酸化物膜を選択的に付着させるための方法を提供する。ＳＡＭ密度は、誘電体材料１０１上と比較して酸化金属層１０７上の方が高いと推測される。これは、おそらくは酸化金属層１０７上での分子のより高い初期規則性による。
前処理に続いて、基板２を付着ガスに暴露することによって、酸化金属層１０７上と比較して誘電体材料１０１上に金属酸化物膜１１１が選択的に付着する。これを図２Ｃに概略的に示す。一例では、金属酸化物膜１１１は、ＨｆＯ２、ＺｒＯ２、又はＡｌ２Ｏ３を含んでよい。金属酸化物膜１１１は、例えば、ＡＬＤ又はプラズマ増強ＡＬＤ（ＰＥＡＬＤ）によって付着させてよい。いくつかの例では、金属酸化物膜１１１は、金属含有前駆体と酸化剤（例えば、Ｈ２Ｏ、Ｈ２Ｏ２、プラズマ励起Ｏ２又はＯ３）の交互暴露を用いたＡＬＤによって付着させてよい。
本処理方法は、金属酸化物膜１１１上にＳｉＯ２膜１１３を選択的に付着させるシラノールガスを含むプロセスガスに基板２をある期間にわたって暴露するステップをさらに含む。これを図２Ｄに概略的に示す。一例では、金属酸化物膜１１１とＳｉＯ２膜１１３とを含む積層体の実効誘電率は約７未満である。
本発明の実施形態によれば、金属酸化物膜１１１は、シラノールガスからのＳｉＯ２膜１１３の選択的付着に触媒作用を及ぼし、この触媒効果は、付着したＳｉＯ２膜１１３が約１５ｎｍ以下の厚さになるまで観察され、次いで、ＳｉＯ２の付着は自動的に停止する。酸化金属層１０７上に実質的なＳｉＯ２付着をもたらさないプロセスガスへの暴露がある期間にわたって実行されてよい。本発明の実施形態によれば、基板２は、いかなる酸化及び加水分解剤なしで、シラノールガスを含むプロセスガスに暴露される。シラノールガスは、トリス（ｔｅｒｔ−ペントキシ）シラノール（ＴＰＳＯＬ）、トリス（ｔｅｒｔ−ブトキシ）シラノール、及びビス（ｔｅｒｔ−ブトキシ）（イソプロポキシ）シラノールからなる群から選択してよい。
いくつかの例では、プロセスガスは、アルゴンなどの不活性ガスをさらに含んでよい。一実施形態では、プロセスガスはシラノールガス及び不活性ガスからなってもよい。さらに、一実施形態によれば、暴露中、基板温度は約１５０℃以下としてよい。別の実施形態では、基板温度は約１２０℃以下としてもよい。さらに別の実施形態では、基板温度は約１００℃以下としてもよい。
その後、ＳＡＭ１０９は、プラズマ源によって励起された水素ガス（Ｈ２）への暴露によって、プラズマ源によって励起された酸素ガス（Ｏ２）への暴露によって、又はこれらの組合せによって、約３００℃より高い温度での熱処理によって基板２から除去してよい。図２Ｅに示すように、ＳｉＯ２膜１１３及び金属酸化物膜１１１は金属層１０４の上方に完全自己整合性ビアを形成する。完全自己整合性ビアは、ホール又はトレンチとも呼ばれ得る。
別の実施形態によれば、ＳＡＭ前処理は、酸化金属層１０７上又は金属層１０４上に−Ｈ終端（「Ｙ」）（termination）を形成する、プラズマ源によって励起された水素ガス（Ｈ２）への暴露によって置き換えられてもよい。これを図２Ｂに概略的に示す。一実施形態によれば、化学酸化物除去（ＣＯＲ）プロセスを水素ガス暴露の前に実施して、酸化金属層１０７を基板２から除去してよい。ＣＯＲプロセスは、基板２をＨＦガス及びＮＨ３ガスに暴露するステップと、熱処理を実行するステップとを含む。ＣＯＲプロセスに続いて、水素ガス暴露は、金属層１０４上に−Ｈ終端を形成する。酸化金属層１０７上又は金属層１０４上の−Ｈ終端は、最初はそれらの層上にほとんど又は全く膜付着が観察されない長い潜伏期間（incubation periods）を提供する可能性がある。対照的に、誘電体材料１０１のヒドロキシル終端（−ＯＨ）表面では、ほとんど又は全く潜伏期間なしに膜付着が観察される。
プラズマ源によって励起された水素ガス（Ｈ２）への暴露の後、基板２は、図２Ｃ〜図２Ｄを参照して上述したようにさらに処理されて、金属酸化物膜１１１上にＳｉＯ２膜１１３を含む積層体を形成してよい。一例では、誘電体材料１０１上への金属酸化物膜１１１の付着選択性を向上させるために、金属酸化物膜１１１は、プラズマ源により励起された水素ガス（Ｈ２）への暴露によって周期的に中断されるＡＬＤプロセスによって付着させてよい。
図３は、発明の一実施形態による、基板をＨ２ガスで前処理するためのＲＬＳＡプラズマシステムを含むプラズマ処理システムの概略図である。この図に示すように、プラズマ処理システム１０は、プラズマ処理チャンバ２０（真空チャンバ）と、アンテナ部５７と、基板ホルダ２１とを含む。プラズマ処理チャンバ２０の内部は、大まかにプラズマガス供給部３０よりも下に位置するプラズマ発生領域Ｒ１と、基板ホルダ２１側のプラズマ拡散領域Ｒ２とに区画される。プラズマ発生領域Ｒ１で発生するプラズマは、数電子ボルト（ｅＶ）の電子温度を有することができる。成膜処理が行われるプラズマ拡散領域Ｒ２にプラズマが拡散するときに、基板ホルダ２１近傍のプラズマの電子温度は約２ｅＶよりも低い値に低下する。基板ホルダ２１は、プラズマ処理チャンバ２０の底部中央に配置されており、基板Ｗを載置するための載置部として機能する。基板ホルダ２１内では、絶縁部材２１ａ、冷却ジャケット２１ｂ、及び基板温度を制御するための温度制御部（図示せず）が設けられている。
プラズマ処理チャンバ２０の上部は開口している。プラズマガス供給部３０は、基板ホルダ２１に対向して配置され、Ｏリングなどの図示しないシール部材を介してプラズマ処理チャンバ２０の上部でシールされている。誘電体ウィンドウとしても機能し得るプラズマガス供給部３０は、酸化アルミニウム、石英などの材料でできており、実質的なディスク形状を有するその平面は、基板ホルダ２１に面して設けられている。複数のガス供給孔３１が、プラズマガス供給部３０の平面に、基板ホルダ２１に対向して設けられている。複数のガス供給孔３１は、ガス流路３２を介してプラズマガス供給ポート３３に連通している。プラズマガス供給源３４、４５、４６、４７は、プラズマガス供給ポート３３に、Ｈ２ガス及びＡｒガスなどのプラズマガスを提供する。プラズマガスは、次いで、複数のガス供給孔３１を介してプラズマ発生領域Ｒ１に均一に供給される。
プラズマ処理システム１０は、プラズマ発生領域Ｒ１とプラズマ拡散領域Ｒ２との間に、プラズマ処理チャンバ２０の略中央に位置するプロセスガス供給部４０をさらに含む。プロセスガス供給部４０は、マグネシウム（Ｍｇ）を含むアルミニウム合金、ステンレス鋼などの導電材料からできている。プラズマガス供給部３０と同様に、プロセスガス供給部４０の平面に、複数のガス供給孔４１が設けられている。プロセスガス供給部４０の平面は、基板ホルダ２１と対向して位置決めされており、ディスク形状を有する。
プラズマ処理チャンバ２０はさらに、プラズマ処理チャンバ２０の底部に接続された排気ライン２６と、排気ラインを圧力コントローラバルブ２８と真空ポンプ２９とに接続する真空ライン２７とを含む。圧力コントローラバルブ２８は、プラズマ処理チャンバ２０内で所望のガス圧力を達成するために使用してよい。
プロセスガス供給部４０の平面図を図４に示す。この図に示すように、プロセスガス供給部４０内にはシャワープレートとも呼ばれる格子状ガス流路４２が形成されている。格子状ガス流路４２は、上下方向に複数形成されている複数のガス供給孔４１の上端に連通している。複数のガス供給孔４１の下端は、基板ホルダ２１に面する開口である。複数のガス供給孔４１は、格子状ガス流路４２を介してプロセスガス供給ポート４３と連通している。
さらに、複数の開口４４がプロセスガス供給部４０を上下方向に貫通するように、複数の開口４４がプロセスガス供給部４０に形成されている。複数の開口４４は、プラズマガス、例えば、Ｈ２ガス及びオプションでＡｒガスを、基板ホルダ２１側のプラズマ拡散領域Ｒ２内に通過させる。図４に示すように、複数の開口４４は、隣接するガス流路４２の間に形成されている。プロセスガスは、例えば別々のプロセスガス供給源４５、４６からプロセスガス供給ポート４３に供給される。いくつかの実施形態によれば、Ｈ２及びＡｒの任意の組合せは、プロセスガス供給部４０を通じて、及び／又はプラズマガス供給ポート３３を通じて流されてよい。さらに、例えば、複数の開口４４は、基板Ｗの周縁部を超えてプロセスガス供給部４０上の領域を占有してよい。
プロセスガスは、格子状ガス流路４２を流れ、複数のガス供給孔４１を介してプラズマ拡散領域Ｒ２に均一に供給される。プラズマ処理システム１０は、４つのバルブ（Ｖ１〜Ｖ４）と、プラズマ処理チャンバ２０内へのガスの供給をそれぞれ制御するための４つの流量制御装置（ＭＦＣ１〜ＭＦＣ４）と、をさらに含む。
外部マイクロ波発生器５５は、同軸導波管５４を介して所定の周波数、例えば２．４５ＧＨｚのマイクロ波信号（又はマイクロ波エネルギー）をアンテナ部５７に提供する。同軸導波管５４は、内部導体５４Ｂ及び外部導体５４Ａを含んでよい。外部マイクロ波発生器５５からのマイクロ波は、プラズマ発生領域Ｒ１においてプラズマガス供給部３０の直下に電界を発生させ、今度はプラズマ処理チャンバ２０内のプロセスガスの励起を引き起こす。
図５は、アンテナ部５７の部分断面図を示す。この図に示すように、アンテナ部５７は、平面アンテナ本体５１と、ラジアルラインスロット板５２と、誘電体板５３とを含み、マイクロ波の波長を短くする。平面アンテナ本体５１は、開口底面を有する円形状を有している。ラジアルラインスロット板５２は、平面アンテナ本体５１の開口底面を閉じるように形成されている。平面アンテナ本体５１及びラジアルラインスロット板５２は、扁平な中空円形導波管を有する導電材料でできている。
ラジアルラインスロット板５２には、円偏波を発生させるための複数のスロット５６が設けられている。複数のスロット５６は、周方向に沿って同心円パターン又は螺旋パターンで、僅かな隙間をあけて略Ｔ字形状で配置されている。スロット５６ａ、５６ｂは互いに直交しているため、ラジアルラインスロット板５２からは直交する２つの偏光成分を含む円偏波が平面波として放射される。
誘電体板５３は、ラジアルラインスロット板５２と平面アンテナ本体５１との間に配置され、低損失の誘電体材料、例えば、酸化アルミニウム（Ａｌ２Ｏ３）又は窒化シリコン（Ｓｉ３Ｎ４）で形成されている。ラジアルラインスロット板５２は、シール部材（図示せず）を用いてプラズマ処理チャンバ２０に取り付けられ、ラジアルラインスロット板５２がカバープレート２３と密接するようにする。カバープレート２３はプラズマガス供給部３０の上面に配置され、酸化アルミニウム（Ａｌ２Ｏ３）のようなマイクロ波透過誘電体材料から形成される。
外部高周波電源２２は、整合回路網２５（matching network）を介して基板ホルダ２１に電気的に接続されている。外部高周波電源２２は、基板Ｗに引き込まれるイオンエネルギーを制御するために所定の周波数、例えば、１３．５６ＭＨｚのＲＦバイアス電力を生成する。電源２２は、ＲＦバイアス電力のパルスを任意に提供するようにさらに構成されており、パルス周波数は１Ｈｚよりも高く、例えば２Ｈｚ、４Ｈｚ、６Ｈｚ、８Ｈｚ、１０Ｈｚ、２０Ｈｚ、３０Ｈｚ、５０Ｈｚ、又はそれ以上にすることができる。電源２２は、０Ｗ〜１００Ｗ、１００Ｗ〜２００Ｗ、２００Ｗ〜３００Ｗ、３００Ｗ〜４００Ｗ、又は４００Ｗ〜５００ＷとすることができるＲＦバイアス電力を供給するように構成されている。当業者であれば、電源２２の電力レベルは処理される基板のサイズに関連すると理解するものであると留意されたい。例えば、３００ｍｍのＳｉウェハは、処理中、２００ｍｍのウェハよりも大きな電力消費を必要とする。プラズマ処理システム１０は、約−５ｋＶ〜約＋５ｋＶのＤＣ電圧バイアスを基板ホルダ２１に供給することが可能なＤＣ電圧発生器３５をさらに含む。
プラズマ暴露中、プラズマガス供給部３０を用いてプラズマガス、例えば、Ｈ２ガス及び任意でＡｒガスをプラズマ処理チャンバ２０内に導入してよい。一方、プロセスガスは、プロセスガス供給部４０を用いてプラズマ処理チャンバ２０に導入してよい。
表面前処理を用いた選択的膜付着のための方法が、様々な実施形態において開示されている。本発明の実施形態の前述の説明は、例示及び説明を目的として提示されている。網羅的であること、又は発明を開示された正確な形態に限定することを意図していない。この説明及び以下の特許請求の範囲は、説明目的のためだけに使用され、限定として解釈されるべきではない用語を含む。当業者は、上記の教示に照らして多くの修正形態及びバリエーションが可能であると理解することができる。当業者であれば、図に示した様々な構成要素に対する様々な等価の組合せ及び置換を理解するものである。したがって、発明の範囲は、この詳細な説明によってではなく、むしろ添付の特許請求の範囲によって限定されることを意図している。

Claims (20)

  1. 基板処理の方法であって、
    誘電体材料及び金属層を含む基板を提供するステップであって、該金属層はその上に酸化金属層を有する、ステップと、
    前記基板を金属含有触媒層で被覆するステップと、
    前記金属層から前記酸化金属層及び前記酸化金属層上の前記金属含有触媒層を除去するアルコール溶液で前記基板を処理するステップと、
    前記誘電体材料上の金属含有触媒層上にＳｉＯ２膜を選択的に付着させるシラノールガスを含むプロセスガスに前記基板をある期間にわたって暴露するステップと、を含む方法。
  2. 前記金属層はＣｕ、Ｒｕ、Ｃｏ又はＷを含み、前記酸化金属層は酸化Ｃｕ、酸化Ｒｕ、酸化Ｃｏ又は酸化Ｗを含む、請求項１に記載の方法。
  3. 前記金属含有触媒層は、Ａｌ、Ｔｉ又はＡｌとＴｉの両方を含む、請求項１に記載の方法。
  4. 前記シラノールガスを含む前記プロセスガスに前記基板を暴露するステップは、約１５０℃以下の基板温度で任意の酸化及び加水分解剤なしで実行される、請求項１に記載の方法。
  5. 前記シラノールガスは、トリス（ｔｅｒｔ−ペントキシ）シラノール、トリス（ｔｅｒｔ−ブトキシ）シラノール及びビス（ｔｅｒｔ−ブトキシ）（イソプロポキシ）シラノールからなる群から選択される、請求項１に記載の方法。
  6. 前記誘電体材料上のＳｉＯ２膜の厚さを増加させるために、前記基板を被覆するステップ、アルコール溶液で前記基板を処理するステップ、及びシラノールガスを含むプロセスガスに前記基板を暴露するステップを少なくとも１回繰り返すステップをさらに含む、請求項１に記載の方法。
  7. 基板処理の方法であって、
    誘電体材料及び金属層を含む基板を提供するステップであって、該金属層はその上に酸化金属層を有する、ステップと、
    前記基板上に自己組織化単分子層（ＳＡＭ）を形成する分子を含む反応ガスに前記基板を暴露するステップと、
    前記基板を付着ガスに暴露することによって、前記酸化金属層に対して前記誘電体材料上に金属酸化物膜を選択的に付着させるステップと、
    前記金属酸化物膜上に選択的にＳｉＯ２膜を付着させるシラノールガスを含むプロセスガスに前記基板をある期間にわたって暴露するステップと、を含む方法。
  8. 前記分子が、頭部基、尾部基及び官能性末端基を含み、前記頭部基はチオール、シラン又はホスホネートを含む、請求項７に記載の方法。
  9. 前記分子が、ペルフルオロデシルトリクロロシラン（ＣＦ３（ＣＦ２）７ＣＨ２ＣＨ２ＳｉＣｌ３）、ペルフルオロデカンチオール（ＣＦ３（ＣＦ２）７ＣＨ２ＣＨ２ＳＨ）、クロロデシルジメチルシラン（ＣＨ３（ＣＨ２）８ＣＨ２Ｓｉ（ＣＨ３）２Ｃｌ）、又はｔｅｒｔブチル（クロロ）ジメチルシラン（（ＣＨ３）３ＣＳｉ（Ｃｌ）（ＣＨ３）２）を含む、請求項７に記載の方法。
  10. 前記金属酸化物膜は、ＨｆＯ２、ＺｒＯ２、又はＡｌ２Ｏ３を含む、請求項７に記載の方法。
  11. 前記シラノールガスを含む前記プロセスガスに前記基板を暴露するステップは、約１５０℃以下の基板温度で任意の酸化及び加水分解剤なしで実行される、請求項７に記載の方法。
  12. 前記シラノールガスは、トリス（ｔｅｒｔ−ペントキシ）シラノール、トリス（ｔｅｒｔ−ブトキシ）シラノール及びビス（ｔｅｒｔ−ブトキシ）（イソプロポキシ）シラノールからなる群から選択される、請求項７に記載の方法。
  13. 前記誘電体材料上の金属酸化物膜及びＳｉＯ２膜の厚さを増加させるために、前記基板を反応ガスに暴露するステップ、金属酸化物膜を選択的に付着させるステップ、及びシラノールガスを含むプロセスガスに前記基板を暴露するステップを少なくとも１回繰り返すステップをさらに含む、請求項７に記載の方法。
  14. 基板処理の方法であって、
    誘電体材料及び金属層を含む基板を提供するステップであって、該金属層はその上に酸化金属層を有する、ステップと、
    前記基板をプラズマ源によって励起された水素（Ｈ２）ガスに暴露するステップと、
    前記基板を付着ガスに暴露することによって、前記誘電体材料上に金属酸化物膜を選択的に付着させるステップと、
    前記金属酸化物膜上に選択的にＳｉＯ２膜を付着させるシラノールガスを含むプロセスガスに前記基板をある期間にわたって暴露するステップと、を含む方法。
  15. 前記基板を前記プラズマ源によって励起された前記水素ガスに暴露するステップは、前記酸化金属層上に水素終端を形成する、請求項１４に記載の方法。
  16. 前記金属層から前記酸化金属層を除去するステップと、
    前記基板を前記付着ガスに暴露することによって、前記金属層と比較して前記誘電体材料上に金属酸化物膜を選択的に付着させるステップと、をさらに含む、請求項１４に記載の方法。
  17. 前記除去するステップは、化学酸化物除去（ＣＯＲ）プロセスを含む、請求項１４に記載の方法。
  18. 前記金属酸化物膜は、ＨｆＯ２、ＺｒＯ２又はＡｌ２Ｏ３を含む、請求項１４に記載の方法。
  19. 前記シラノールガスを含むプロセスガスに前記基板を暴露するステップは、約１５０℃以下の基板温度で任意の酸化及び加水分解剤なしで実行される、請求項１４に記載の方法。
  20. 前記シラノールガスは、トリス（ｔｅｒｔ−ペントキシ）シラノール、トリス（ｔｅｒｔ−ブトキシ）シラノール及びビス（ｔｅｒｔ−ブトキシ）（イソプロポキシ）シラノールからなる群から選択される、請求項１４に記載の方法。
JP2018216745A 2017-11-20 2018-11-19 完全自己整合性ビアを形成するための選択的付着の方法 Active JP7287770B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762588855P 2017-11-20 2017-11-20
US62/588,855 2017-11-20
US201862685847P 2018-06-15 2018-06-15
US62/685,847 2018-06-15

Publications (3)

Publication Number Publication Date
JP2019096877A true JP2019096877A (ja) 2019-06-20
JP2019096877A5 JP2019096877A5 (ja) 2022-01-04
JP7287770B2 JP7287770B2 (ja) 2023-06-06

Family

ID=66533236

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018216745A Active JP7287770B2 (ja) 2017-11-20 2018-11-19 完全自己整合性ビアを形成するための選択的付着の方法
JP2018217623A Active JP7193990B2 (ja) 2017-11-20 2018-11-20 完全自己整合性ビアを形成するための選択的膜付着の方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018217623A Active JP7193990B2 (ja) 2017-11-20 2018-11-20 完全自己整合性ビアを形成するための選択的膜付着の方法

Country Status (4)

Country Link
US (3) US10586734B2 (ja)
JP (2) JP7287770B2 (ja)
KR (3) KR102491746B1 (ja)
TW (3) TWI798290B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021060109A1 (ja) * 2019-09-24 2021-04-01 東京エレクトロン株式会社 成膜方法
JP2021052071A (ja) * 2019-09-24 2021-04-01 東京エレクトロン株式会社 成膜方法
CN113053727A (zh) * 2019-12-27 2021-06-29 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
WO2021132163A1 (ja) * 2019-12-27 2021-07-01 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2021125607A (ja) * 2020-02-06 2021-08-30 東京エレクトロン株式会社 成膜方法
WO2022059538A1 (ja) * 2020-09-17 2022-03-24 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2022210351A1 (ja) * 2021-03-31 2022-10-06 東京エレクトロン株式会社 膜形成方法及び基板処理装置
WO2023243406A1 (ja) * 2022-06-14 2023-12-21 東京エレクトロン株式会社 成膜方法及び成膜装置
US11923193B2 (en) 2020-02-27 2024-03-05 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
WO2024070825A1 (ja) * 2022-09-28 2024-04-04 東京エレクトロン株式会社 膜形成方法及び基板処理装置
US11993842B2 (en) 2020-04-08 2024-05-28 Applied Materials, Inc. Selective deposition of metal oxide by pulsed chemical vapor deposition

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
US9895715B2 (en) 2014-02-04 2018-02-20 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
US11094535B2 (en) 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
US11501965B2 (en) * 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
US11170993B2 (en) 2017-05-16 2021-11-09 Asm Ip Holding B.V. Selective PEALD of oxide on dielectric
US10586734B2 (en) 2017-11-20 2020-03-10 Tokyo Electron Limited Method of selective film deposition for forming fully self-aligned vias
TW201946113A (zh) * 2018-04-27 2019-12-01 日商東京威力科創股份有限公司 用於先進接觸件中之覆蓋層形成的區域選擇性沉積
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
TW202113977A (zh) 2019-06-12 2021-04-01 日商東京威力科創股份有限公司 半導體裝置的平坦化
KR20220034785A (ko) * 2019-07-18 2022-03-18 도쿄엘렉트론가부시키가이샤 영역 선택적 증착에서 측면 필름 성장의 완화 방법
JP2021057563A (ja) * 2019-09-24 2021-04-08 東京エレクトロン株式会社 成膜方法
US20210134669A1 (en) * 2019-10-31 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for metal interconnect
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
US11915973B2 (en) 2019-12-10 2024-02-27 Tokyo Electron Limited Self-assembled monolayers as sacrificial capping layers
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
TW202204658A (zh) 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
KR20230024298A (ko) * 2020-06-17 2023-02-20 도쿄엘렉트론가부시키가이샤 표면 세정 공정을 이용한 영역 선택적 증착 방법
US20220238323A1 (en) * 2021-01-28 2022-07-28 Tokyo Electron Limited Method for selective deposition of dielectric on dielectric
KR20230135603A (ko) * 2021-02-08 2023-09-25 도쿄엘렉트론가부시키가이샤 액상 컨포멀 실리콘 산화물 스핀-온 증착
JP2024019774A (ja) * 2022-08-01 2024-02-14 東京エレクトロン株式会社 成膜方法および成膜装置
CN115418629B (zh) * 2022-08-17 2024-01-12 杭州富芯半导体有限公司 薄膜沉积的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080032064A1 (en) * 2006-07-10 2008-02-07 President And Fellows Of Harvard College Selective sealing of porous dielectric materials
JP2017195371A (ja) * 2016-04-12 2017-10-26 東京エレクトロン株式会社 微細凹状フィーチャのＳｉＯ２充填及び触媒表面上への選択的ＳｉＯ２堆積のための方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469251B2 (ja) * 1990-02-14 2003-11-25 株式会社東芝 半導体装置の製造方法
JP4448356B2 (ja) * 2004-03-26 2010-04-07 富士通株式会社 半導体装置およびその製造方法
MXPA06014584A (es) * 2004-06-22 2007-12-04 Sunnen Products Co Aparato y sistema de recorrido de servo.
US20060073276A1 (en) * 2004-10-04 2006-04-06 Eric Antonissen Multi-zone atomic layer deposition apparatus and method
CN101646468A (zh) * 2006-10-10 2010-02-10 西洛诺瓦生物科学公司 包含硅酮和特定聚磷氮烯的组合物和装置
US9245739B2 (en) * 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
JP2010041038A (ja) * 2008-06-27 2010-02-18 Asm America Inc 重要な用途のための二酸化ケイ素の低温熱でのａｌｄ
JP2010010686A (ja) 2008-06-27 2010-01-14 Asm America Inc 高成長率の二酸化ケイ素の堆積
JP5310283B2 (ja) * 2008-06-27 2013-10-09 東京エレクトロン株式会社 成膜方法、成膜装置、基板処理装置及び記憶媒体
US8907881B2 (en) * 2010-04-09 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
GB2500550A (en) * 2010-12-16 2013-09-25 Sensor Innovations Inc Electrochemical sensors
EP3058115A1 (en) * 2013-10-15 2016-08-24 Veeco ALD Inc. Fast atomic layer deposition process using seed precursor
US9895715B2 (en) 2014-02-04 2018-02-20 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
JP6213278B2 (ja) * 2014-02-07 2017-10-18 ウシオ電機株式会社 パターン形成体の製造方法
GB201415119D0 (en) * 2014-08-27 2014-10-08 Ibm Method for fabricating a semiconductor structure
US20160064275A1 (en) 2014-08-27 2016-03-03 Applied Materials, Inc. Selective Deposition With Alcohol Selective Reduction And Protection
US10062564B2 (en) * 2014-12-15 2018-08-28 Tokyo Electron Limited Method of selective gas phase film deposition on a substrate by modifying the surface using hydrogen plasma
US9508545B2 (en) * 2015-02-09 2016-11-29 Applied Materials, Inc. Selectively lateral growth of silicon oxide thin film
WO2016138284A1 (en) * 2015-02-26 2016-09-01 Applied Materials, Inc. Methods for selective dielectric deposition using self-assembled monolayers
US20170029948A1 (en) * 2015-07-28 2017-02-02 Asm Ip Holding B.V. Methods and apparatuses for temperature-indexed thin film deposition
US20170092533A1 (en) 2015-09-29 2017-03-30 Applied Materials, Inc. Selective silicon dioxide deposition using phosphonic acid self assembled monolayers as nucleation inhibitor
US10316406B2 (en) * 2015-10-21 2019-06-11 Ultratech, Inc. Methods of forming an ALD-inhibiting layer using a self-assembled monolayer
US9981286B2 (en) * 2016-03-08 2018-05-29 Asm Ip Holding B.V. Selective formation of metal silicides
US10068764B2 (en) 2016-09-13 2018-09-04 Tokyo Electron Limited Selective metal oxide deposition using a self-assembled monolayer surface pretreatment
US10453749B2 (en) 2017-02-14 2019-10-22 Tokyo Electron Limited Method of forming a self-aligned contact using selective SiO2 deposition
US10586734B2 (en) 2017-11-20 2020-03-10 Tokyo Electron Limited Method of selective film deposition for forming fully self-aligned vias
US10468585B1 (en) * 2018-05-31 2019-11-05 International Business Machines Corporation Dual function magnetic tunnel junction pillar encapsulation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080032064A1 (en) * 2006-07-10 2008-02-07 President And Fellows Of Harvard College Selective sealing of porous dielectric materials
JP2017195371A (ja) * 2016-04-12 2017-10-26 東京エレクトロン株式会社 微細凹状フィーチャのＳｉＯ２充填及び触媒表面上への選択的ＳｉＯ２堆積のための方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021060109A1 (ja) * 2019-09-24 2021-04-01 東京エレクトロン株式会社 成膜方法
JP2021052071A (ja) * 2019-09-24 2021-04-01 東京エレクトロン株式会社 成膜方法
WO2021060111A1 (ja) * 2019-09-24 2021-04-01 東京エレクトロン株式会社 成膜方法
JP7365898B2 (ja) 2019-12-27 2023-10-20 東京エレクトロン株式会社 成膜方法及び成膜装置
US11848203B2 (en) 2019-12-27 2023-12-19 Kokusai Electric Corporation Methods of processing substrate and manufacturing semiconductor device by forming film, substrate processing apparatus, and recording medium
JP2021106242A (ja) * 2019-12-27 2021-07-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP2021108335A (ja) * 2019-12-27 2021-07-29 東京エレクトロン株式会社 成膜方法及び成膜装置
CN113053727B (zh) * 2019-12-27 2024-04-12 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
WO2021132163A1 (ja) * 2019-12-27 2021-07-01 東京エレクトロン株式会社 成膜方法及び成膜装置
CN113053727A (zh) * 2019-12-27 2021-06-29 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
JP7227122B2 (ja) 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7353200B2 (ja) 2020-02-06 2023-09-29 東京エレクトロン株式会社 成膜方法
JP2021125607A (ja) * 2020-02-06 2021-08-30 東京エレクトロン株式会社 成膜方法
US11923193B2 (en) 2020-02-27 2024-03-05 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11993842B2 (en) 2020-04-08 2024-05-28 Applied Materials, Inc. Selective deposition of metal oxide by pulsed chemical vapor deposition
WO2022059538A1 (ja) * 2020-09-17 2022-03-24 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2022210351A1 (ja) * 2021-03-31 2022-10-06 東京エレクトロン株式会社 膜形成方法及び基板処理装置
WO2023243406A1 (ja) * 2022-06-14 2023-12-21 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2024070825A1 (ja) * 2022-09-28 2024-04-04 東京エレクトロン株式会社 膜形成方法及び基板処理装置

Also Published As

Publication number Publication date
TW201930626A (zh) 2019-08-01
JP2019096881A (ja) 2019-06-20
US20190164749A1 (en) 2019-05-30
US10586734B2 (en) 2020-03-10
KR102491746B1 (ko) 2023-01-25
US10847363B2 (en) 2020-11-24
KR102523731B1 (ko) 2023-04-19
US20190157149A1 (en) 2019-05-23
JP7287770B2 (ja) 2023-06-06
KR20220132493A (ko) 2022-09-30
TW201930625A (zh) 2019-08-01
KR20190058343A (ko) 2019-05-29
KR102549289B1 (ko) 2023-06-29
KR20190058342A (ko) 2019-05-29
TWI798290B (zh) 2023-04-11
TW202328473A (zh) 2023-07-16
TWI788463B (zh) 2023-01-01
US11658068B2 (en) 2023-05-23
US20210074584A1 (en) 2021-03-11
JP7193990B2 (ja) 2022-12-21

Similar Documents

Publication Publication Date Title
US11658068B2 (en) Method of selective deposition for forming fully self-aligned vias
US10465294B2 (en) Oxide and metal removal
TWI674628B (zh) 氮化鈦移除
TWI333234B (en) Integration of ald/cvd barriers with porous low k materials
TW202111148A (zh) 包括介電層之結構、其形成方法及執行形成方法的反應器系統
US9412581B2 (en) Low-K dielectric gapfill by flowable deposition
TWI397110B (zh) 非共形層的形成方法及裝置
US9748093B2 (en) Pulsed nitride encapsulation
JP6010387B2 (ja) 半導体装置を形成するための方法
TW201718923A (zh) 含鋁與氮之物質的選擇性沈積
US20050272247A1 (en) Substrate processing method and fabrication process of a semiconductor device
JP2005513813A (ja) 基板上に半導体集積回路用銅配線を形成する方法
KR102018432B1 (ko) 성막 방법
JP2013546182A (ja) マイクロ波プラズマを用いる誘電膜堆積方法
JP2021528850A (ja) 炭素間隙充填膜
JP6821607B2 (ja) 側壁ポアの封止とビアの清浄性のための配線集積化
WO2012043250A1 (ja) 絶縁膜形成装置及び方法
TWI835883B (zh) 以低電阻率金屬填充半導體元件中之凹陷特徵部的方法
TW202407758A (zh) 使用體積膨脹的大面積間隙填充
TW202325887A (zh) 使用電漿選擇性沉積含矽及氧之材料
TW202029286A (zh) 以低電阻率金屬填充半導體元件中之凹陷特徵部的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230525

R150 Certificate of patent or registration of utility model

Ref document number: 7287770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150