JP2019074688A - 表示用駆動回路のための画像信号調製回路、画像信号調製方法、および、画像信号調製プログラム - Google Patents
表示用駆動回路のための画像信号調製回路、画像信号調製方法、および、画像信号調製プログラム Download PDFInfo
- Publication number
- JP2019074688A JP2019074688A JP2017201921A JP2017201921A JP2019074688A JP 2019074688 A JP2019074688 A JP 2019074688A JP 2017201921 A JP2017201921 A JP 2017201921A JP 2017201921 A JP2017201921 A JP 2017201921A JP 2019074688 A JP2019074688 A JP 2019074688A
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- image
- data
- signal lines
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】ランドスケープ型の端子横出し形態の液晶モジュール等の表示装置を従来よりも短期間かつ低コストで提供できるようにする。【解決手段】画像信号調製回路は、表示すべき画像を表すシリアル形式の原画像信号DAinをホストから受け取り、当該画像の各表示ラインを構成する複数の画素データd(1,1)〜d(10,1)の順序を液晶モジュールのドライバIC300の出力端子T1〜T10と表示部のソースライン(データ信号線)SL1〜SL10との接続関係に応じて変更することにより調製画像信号DAoutを生成する。この調製画像信号DAoutはドライバIC300に入力され、この調製画像信号DAoutに基づきドライバIC300から出力されるデータ信号S1〜S10によりソースラインSL1〜SL10がそれぞれ正しく駆動される。【選択図】図11
Description
本発明は、ランドスケープ(Landscape)と呼ばれる横長の画面を有する表示装置(表示モジュール)の駆動回路に与えるべき画像信号を調製するための回路および方法等に関する。
種々の用途において、液晶パネルとその駆動回路等を一つにまとめた液晶モジュールが利用されている。液晶モジュールには、ポートレート(Portrait)型と呼ばれる縦長の画面を有するタイプと、ランドスケープ(Landscape)型と呼ばれる横長の画面を有するタイプとがある。例えばDSC(Digital still camera;デジタルスチルカメラ)では、ランドスケープ型の液晶モジュールが使用され、この液晶モジュールは、液晶パネルを構成する基板上における長手方向である横方向の端部に複数のCOG(Chip On Glass)端子が形成される端子横出し形態に設計されることが多い。端子横出し形態のランドスケープ型の液晶モジュールでは、液晶パネルにおけるデータ信号線としてのソースラインはそれらCOG端子に接続され、それらCOG端子にはデータ信号線駆動回路としてのソースドライバを含むドライバIC(Integrated Circuit)の出力端子が接続される。表示すべき画像を表す画像信号はシリアル形式のデジタル信号として外部からドライバICに与えられ、ドライバICは、そのデジタル画像信号に基づき1ライン分毎のパラレル形式のデータ信号(駆動用画像信号)を出力する。これらのデータ信号は、上記COG端子を経て液晶パネルにおけるソースラインにそれぞれ与えられる。
ポートレート型の液晶モジュールでは、図29(A)に示すように縦方向の端部(短辺側の端部)に形成されたCOG端子にドライバIC300の出力端子が接続され、ドライバIC300における出力端子と液晶パネルにおけるソースラインとは、両者の配置順が対応するように接続される(後述の図4参照)。なお図29において、符号“Gi”(i=1〜n)および矢印付きの細実線は液晶パネル100における走査信号線としてのゲートラインへの走査信号の印加(ゲートラインの駆動)を示し、矢印付きの細点線はゲートラインの駆動順を示している。
これに対し、端子横出し形態のランドスケープ型液晶モジュールでは、図29(B)に示すように、横方向の端部(短辺側の端部)におけるCOG端子に接続されるドライバIC300の出力端子と液晶パネルにおけるソースラインとは、両者の配置順が対応するような接続形態とはならない。例えば図3に示すように、ドライバIC300の出力端子のうちその配置順での前半に相当する出力端子T1,T2,…,Tmが液晶パネルにおける奇数番目のソースラインSL1,SL3,…,SL2m−1にそれぞれ接続され、その配置順での後半に相当する出力端子Tm+1,Tm+2,…,T2mが液晶パネルにおける偶数番目のソースラインSL2m,SL2m−2,…,SL2にそれぞれ接続される。
このため、ランドスケープ型の端子横出し形態の液晶モジュールを提供するには、このような端子横出し形態に対応した専用のドライバIC、または、このようなランドスケープ型およびポートレート型の双方に対応したドライバICが必要になる。その結果、ランドスケープ型の液晶モジュールの開発にはコストおよび期間を要し、また、例えばスーマートフォン用に開発された最新のドライバICをランドスケープ型の液晶モジュールのドライバICとして流用することができない。
そこで、ランドスケープ型の端子横出し形態の液晶モジュール等の表示装置を従来よりも短期間かつ低コストで提供できるようにするための装置や方法が望まれている。
本発明のいくつかの実施形態に係る画像信号調製回路は、複数のデータ信号線と前記複数のデータ信号線に交差する複数の走査信号線と前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とが設けられた表示装置において前記複数のデータ信号線を駆動するための駆動回路に供給すべき画像信号を調製する画像信号調製回路であって、
前記複数の画素形成部によって形成すべき複数の画素からなる表示画像を表す画像データを表示ライン単位で格納可能なメモリと、
前記表示画像を表す画像データを受け取って前記メモリに書き込む入力制御回路と、
前記表示画像における各表示ラインを表す複数の画素データを前記メモリから読み出す出力制御回路とを備え、
前記駆動回路は集積回路として実現され、前記集積回路の複数の出力端子と前記複数のデータ信号線とは、前記複数の出力端子の配置順と前記複数のデータ信号線の配置順とが対応しない形態で接続されており、
前記出力制御回路は、各表示ラインを表す複数の画素データを前記複数の出力端子と前記複数のデータ信号線との接続関係により前記複数の出力端子の配置順に対応付けられる前記複数のデータ信号線の順序に応じた順序で前記メモリからシリアルに読み出すことによりシリアル画像信号を生成し、当該シリアル画像信号を前記集積回路に供給する。
前記複数の画素形成部によって形成すべき複数の画素からなる表示画像を表す画像データを表示ライン単位で格納可能なメモリと、
前記表示画像を表す画像データを受け取って前記メモリに書き込む入力制御回路と、
前記表示画像における各表示ラインを表す複数の画素データを前記メモリから読み出す出力制御回路とを備え、
前記駆動回路は集積回路として実現され、前記集積回路の複数の出力端子と前記複数のデータ信号線とは、前記複数の出力端子の配置順と前記複数のデータ信号線の配置順とが対応しない形態で接続されており、
前記出力制御回路は、各表示ラインを表す複数の画素データを前記複数の出力端子と前記複数のデータ信号線との接続関係により前記複数の出力端子の配置順に対応付けられる前記複数のデータ信号線の順序に応じた順序で前記メモリからシリアルに読み出すことによりシリアル画像信号を生成し、当該シリアル画像信号を前記集積回路に供給する。
本発明の他のいくつかの実施形態に係る画像信号調製方法は、複数のデータ信号線と前記複数のデータ信号線に交差する複数の走査信号線と前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とが設けられた表示装置において前記複数のデータ信号線を駆動するための駆動回路に供給すべき画像信号を調製する画像信号調製方法であって、
前記複数の画素形成部によって形成すべき複数の画素からなる表示画像を表す画像データを受け取り、当該画像データを表示ライン単位で格納可能なメモリに書き込む書込ステップと、
前記表示画像における各表示ラインを表す複数の画素データを前記メモリから読み出す読出ステップとを備え、
前記駆動回路は集積回路として実現され、前記集積回路の複数の出力端子と前記複数のデータ信号線とは、前記複数の出力端子の配置順と前記複数のデータ信号線の配置順とが対応しない形態で接続されており、
前記読出ステップでは、各表示ラインを表す複数の画素データを、前記複数の出力端子と前記複数のデータ信号線との接続関係により前記複数の出力端子の配置順に対応付けられる前記複数のデータ信号線の順序に応じた順序で前記メモリからシリアルに読み出すことにより、シリアル画像信号が生成され、当該シリアル画像信号が前記集積回路に供給される。
前記複数の画素形成部によって形成すべき複数の画素からなる表示画像を表す画像データを受け取り、当該画像データを表示ライン単位で格納可能なメモリに書き込む書込ステップと、
前記表示画像における各表示ラインを表す複数の画素データを前記メモリから読み出す読出ステップとを備え、
前記駆動回路は集積回路として実現され、前記集積回路の複数の出力端子と前記複数のデータ信号線とは、前記複数の出力端子の配置順と前記複数のデータ信号線の配置順とが対応しない形態で接続されており、
前記読出ステップでは、各表示ラインを表す複数の画素データを、前記複数の出力端子と前記複数のデータ信号線との接続関係により前記複数の出力端子の配置順に対応付けられる前記複数のデータ信号線の順序に応じた順序で前記メモリからシリアルに読み出すことにより、シリアル画像信号が生成され、当該シリアル画像信号が前記集積回路に供給される。
本発明の更に他のいくつかの実施形態に係る画像信号調製プログラムは、複数のデータ信号線と前記複数のデータ信号線に交差する複数の走査信号線と前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とが設けられた表示装置において前記複数のデータ信号線を駆動するための駆動回路に供給すべき画像信号を調製するための画像信号調製プログラムであって、
前記複数の画素形成部によって形成すべき複数の画素からなる表示画像を表す画像データが格納されている画像メモリから当該画像データを読み出し、当該画像データを前記駆動回路に供給すべき画像信号として出力する読出ステップをコンピュータに実行させ、
前記駆動回路は集積回路として実現され、前記集積回路の複数の出力端子と前記複数のデータ信号線とは、前記複数の出力端子の配置順と前記複数のデータ信号線の配置順とが対応しない形態で接続されており、
前記読出ステップでは、前記表示画像における各表示ラインを表す複数の画素データを、前記複数の出力端子と前記複数のデータ信号線との接続関係により前記複数の出力端子の配置順に対応付けられる前記複数のデータ信号線の順序に応じた順序で前記画像メモリからシリアルに読み出すことにより、前記集積回路に供給すべき画像信号がシリアル画像信号として生成される。
前記複数の画素形成部によって形成すべき複数の画素からなる表示画像を表す画像データが格納されている画像メモリから当該画像データを読み出し、当該画像データを前記駆動回路に供給すべき画像信号として出力する読出ステップをコンピュータに実行させ、
前記駆動回路は集積回路として実現され、前記集積回路の複数の出力端子と前記複数のデータ信号線とは、前記複数の出力端子の配置順と前記複数のデータ信号線の配置順とが対応しない形態で接続されており、
前記読出ステップでは、前記表示画像における各表示ラインを表す複数の画素データを、前記複数の出力端子と前記複数のデータ信号線との接続関係により前記複数の出力端子の配置順に対応付けられる前記複数のデータ信号線の順序に応じた順序で前記画像メモリからシリアルに読み出すことにより、前記集積回路に供給すべき画像信号がシリアル画像信号として生成される。
本発明の上記いくつかの実施形態によれば、表示すべき画像における各表示ラインを表す複数の画素データが、表示装置における複数のデータ信号線を駆動するための駆動回路として機能する集積回路の複数の出力端子と当該複数のデータ信号線との接続関係により当該複数の出力端子の配置順に対応付けられる当該複数のデータ信号線の順序に応じた順序でメモリからシリアルに読み出され、当該集積回路にシリアル画像信号として与えられる。このため、ランドスケープ型の端子横出し形態の液晶モジュール等のような表示装置、すなわち当該複数の出力端子の配置順と当該複数のデータ信号線の配置順とが対応するように当該複数の出力端子と当該複数のデータ信号線とが接続されない表示装置であっても、専用のドライバICを使用することなく通常のドライバICを当該駆動回路として使用することにより当該複数のデータ信号線が正しく駆動される。したがって、ランドスケープ型の端子横出し形態の液晶モジュール等のような表示装置を従来よりも短期間かつ低コストで提供することができる。
以下、添付図面を参照しながら各実施形態について説明する。
<1.第1の実施形態>
<1.1 全体構成>
図1は、第1の実施形態に係る画像信号調製回路50を使用する装置(以下「対象装置」という)の全体構成を示すブロック図である。この対象装置は、表示装置としての液晶モジュール10と、液晶モジュール10で表示すべき画像を表す信号(以下「表示画像信号」という)を生成するホスト80とを備えている。本実施形態に係る画像信号調製回路50は、液晶モジュール10およびホスト80とは別の構成要素として対象装置に含まれる形態としているが、これに代えて、液晶モジュール10およびホスト80のいずれかに含まれる形態であってもよい(詳細は後述)。
<1.1 全体構成>
図1は、第1の実施形態に係る画像信号調製回路50を使用する装置(以下「対象装置」という)の全体構成を示すブロック図である。この対象装置は、表示装置としての液晶モジュール10と、液晶モジュール10で表示すべき画像を表す信号(以下「表示画像信号」という)を生成するホスト80とを備えている。本実施形態に係る画像信号調製回路50は、液晶モジュール10およびホスト80とは別の構成要素として対象装置に含まれる形態としているが、これに代えて、液晶モジュール10およびホスト80のいずれかに含まれる形態であってもよい(詳細は後述)。
図1に示すように、液晶モジュール10は、端子横出し形態のランドスケープ型液晶モジュールであって、アクティブマトリクス方式の液晶パネル100と当該液晶パネル100を駆動する駆動回路としてのLCM(Liquid Crystal Module)ドライバ300とFPC(Flexible Printed Circuit)15とを含んでいる。なお、LCMドライバ300は、通常、IC(Integrated Circuit)として実現されるので、以下では「ドライバIC300」ともいう。ホスト80により生成された表示画像信号は、シリアル形式の画像信号(以下「原画像信号」という)DAinとして画像信号調製回路50に入力され、画像信号調製回路50は、後述の処理により原画像信号DAinを液晶モジュール10の構成に適合したシリアル形式の画像信号(以下「調製画像信号」という)DAoutに変換する。この調製画像信号DAoutは、画像信号調製回路50から出力されて液晶モジュール10に与えられ、FPC15を介してドライバIC300に入力される。
画像信号調製回路50とホスト80および液晶モジュール10との間でのデータ授受のためのインターフェースは、その画像信号調製回路50を介さずにホスト80と液晶モジュール10とを接続する場合のインターフェースと同じインターフェースが使用される。図1に示す構成では、MIPI(Mobile Industry Processor Interface) Allianceによって提案された、DSI(Display Serial Interface)規格に準拠したインターフェース(具体的には“MIPI 4Lane”)により、画像信号調製回路50とホスト80および液晶モジュール10との間でデータ授受が行われる。しかし、ここで使用可能なインターフェースは、これに限定されるものではなく、これに代えて又はこれと共に、他の適切なインターフェース、例えばLVDS(Low Voltage Differential Signaling)規格、e−DP(Embedded Display Port)規格、I2C(Inter Integrated Circuit)規格、または、SPI(Serial Peripheral Interface)規格に準拠したインターフェースを使用してもよい。
また図1に示す構成では、画像信号調製回路50は、液晶モジュール10およびホスト80とは別の構成要素として対象装置に含まれているが、画像信号調製回路50の実装形態はこれに限定されるものではなく、図2(A)〜(C)に示すいずれの実装形態であってもよい。すなわち、図2(A)に示すように画像信号調製回路50がホスト80に含まれる形態であってもよく、図2(B)に示すように画像信号調製回路50が液晶モジュール10に含まれる形態(典型的にはFPC15に実装される形態)であってもよく、図2(C)に示すように、ホスト80が実装されているセット基板70に画像信号調製回路50が実装される形態であってもよい。
<1.2 液晶モジュールの構成および動作>
図3は、本実施形態の対象装置における液晶モジュール(以下「対象液晶モジュール」ともいう)10の構成を示す図であり、図4は、比較例としての従来の液晶モジュール10aの構成を示す図である。図5は、対象液晶モジュール10内の駆動用信号(データ信号S1〜S6および走査信号G1〜Gn)の流れを示す模式図であり、図6は、従来の液晶モジュール10a内の駆動用信号(データ信号S1〜S6および走査信号G1〜Gn)の流れを示す模式図である。ただし、図5および図6では、説明の便宜上、液晶パネル100内の表示部150におけるソースラインの本数を6とし、これら6本のソースラインSL1〜SL6に駆動用信号としてデータ信号S1〜S6がそれぞれ印加されるものとする。
図3は、本実施形態の対象装置における液晶モジュール(以下「対象液晶モジュール」ともいう)10の構成を示す図であり、図4は、比較例としての従来の液晶モジュール10aの構成を示す図である。図5は、対象液晶モジュール10内の駆動用信号(データ信号S1〜S6および走査信号G1〜Gn)の流れを示す模式図であり、図6は、従来の液晶モジュール10a内の駆動用信号(データ信号S1〜S6および走査信号G1〜Gn)の流れを示す模式図である。ただし、図5および図6では、説明の便宜上、液晶パネル100内の表示部150におけるソースラインの本数を6とし、これら6本のソースラインSL1〜SL6に駆動用信号としてデータ信号S1〜S6がそれぞれ印加されるものとする。
図3に示すように、対象液晶モジュール10は、端子横出し形態のランドスケープ型であって、液晶パネル100と、当該液晶パネル100の駆動回路としてのLCMドライバ(ドライバIC)300とを備えている。液晶パネル100は、いわゆるゲートドライバモノリシック型(GDM型)の液晶パネルであって、表示部150に加えて走査信号線駆動回路としての第1および第2ゲートドライバ410,420を含んでいる。
表示部150には、複数本(2m本)のデータ信号線としてのソースラインSL1〜SL2mと、複数本(n本)の走査信号線としてのゲートラインGL1〜GLnと、これらの2m本のソースラインSL1〜SL2mとn本のゲートラインGL1〜GLnとの交差点に対応して設けられた複数個(2m×n個)の画素形成部110とが形成されている。以下、2m本のソースラインSL1〜SL2mを区別しない場合にはこれらを単に「ソースラインSL」といい、n本のゲートラインGL1〜GLnを区別しない場合にはこれらを単に「ゲートラインGL」という。2m×n個の画素形成部110は、ソースラインSLおよびゲートラインGLに沿ってマトリクス状に形成されている。各画素形成部110は、対応する交差点を通過するゲートラインGLに制御端子としてのゲート端子が接続されると共に当該交差点を通過するソースラインSLにソース端子が接続されたスイッチング素子としての薄膜トランジスタ(以下「TFT」と略記する)111と、そのTFT111のドレイン端子に接続された画素電極112と、2m×n個の画素形成部110に共通的に設けられた共通電極113と、画素電極112と共通電極113との間に挟持され複数個の画素形成部110に共通的に設けられた液晶層とにより構成される。そして、画素電極112および共通電極113により形成される液晶容量により画素容量Cpが構成される。なお典型的には、画素容量Cpに確実に電圧を保持すべく液晶容量に並列に補助容量が設けられるので、実際には画素容量Cpは液晶容量および補助容量により構成される。
ドライバIC(LCMドライバ)300は、表示部150におけるソースラインSL1〜SL2mを駆動するための2m個の出力端子T1〜T2mを有しており、画像信号調製回路50から入力される調製画像信号DAoutに基づき、ソースラインSL1〜SL2mにそれぞれ印加すべきデータ信号S1〜S2mを生成する。1表示ラインの画像データを構成する2m個の画素データd1〜d2mがシリアル形式の画像信号としてドライバIC300に入力されるものとすると、ドライバIC300の出力端子T1〜T2mからは、当該2m個の画素データd1〜d2mにそれぞれ相当する2m個のデータ信号が出力される。
ここで、図4に示す従来の液晶モジュール10aに対し2m個の画素データd1〜d2mがシリアル形式の画像信号として入力される場合を考える。この従来の液晶モジュール10aは、液晶パネル100を構成する基板上における短手方向(ソースラインSLjの延在方向)の端部にCOG端子が形成される形態であることから、ドライバIC300の出力端子T1〜T2mはソースラインSL1〜SL2mにそれぞれ接続されている。このため、ホスト80から出力されるシリアル形式の原画像信号DAinがそのままドライバIC300に入力されても、図6に示すように、ソースラインSL1〜SL2mに正しくデータ信号S1〜S2mがそれぞれ印加される。
しかし対象液晶モジュール10では、図3に示すように、端子横出し形態であることから、表示部150のソースラインSL1〜SL2mを駆動するためのドライバIC300の出力端子T1〜T2mの配置順と当該ソースラインSL1〜SL2mの配置順とが対応するようには当該出力端子T1〜T2mと当該ソースラインSL1〜SL2mとが接続されていない。すなわち、表示部150におけるソースラインSL1〜SL2mのうち、奇数番目のソースラインSL1,SL3,…,SL2m−1はドライバIC300における1番目からm番目までの出力端子(以下「前半出力端子」という)T1〜Tmにそれぞれ接続され、偶数番目のソースラインSL2,SL4,…,SL2mはドライバIC300における2m番目からm+1番目までの出力端子(以下「後半出力端子」という)T2m〜Tm+1にそれぞれ接続されている。このため、ソースラインSL1〜SL2mの配置順に合わせた時間順序で画素データを含むシリアル形式の画像信号がドライバIC300に入力される場合、すなわち、ホスト80から出力されるシリアル形式の原画像信号DAinがそのままドライバIC300に入力される場合には、ソースラインSL1〜SL2mに正しくデータ信号S1〜S2mを印加することできない。このような問題を解消すべく本実施形態では、画像信号調製回路50において、ホスト80からの画像信号(原画像信号)DAinに含まれる画素データの時間順序を上記接続関係に応じて変更することにより調製画像信号DAoutが生成される(詳細は後述)。
またドライバIC300は、第1および第2ゲートドライバ410,420にそれぞれ与えるべき第1および第2走査側制御信号GCT1,GCT2を生成する。第1ゲートドライバ410は、第1走査側制御信号GCT1に基づき走査信号G1,G3,…を生成して奇数番目のゲートラインGL1,GL3,…にそれぞれ印加し、第2ゲートドライバ420は、第2走査側制御信号GCT2基づき走査信号G2,G4,…を生成して偶数番目のゲートラインGL2,GL4,…にそれぞれ印加する。これにより、表示部150におけるゲートラインGL1〜GLnが順次に1水平期間ずつ選択され、選択されたゲートラインGLiには、画素形成部110のTFT111をオン状態とするハイレベル電圧が1水平期間の間、印加される。
液晶パネル100の背面側には、図示しないバックライトユニットが設けられており、このバックライトユニットから液晶パネル100の背面にバックライト光が照射される。ただし、液晶パネル100が反射型である場合には、バックライトユニットは設ける必要がない。
以上のようにして、ソースラインSL1〜SL2mにデータ信号S1〜S2mが印加され、ゲートラインGL1〜GLnに走査信号G1〜Gnが印加され、バックライトユニットが駆動されることにより、ホスト80から出力される原画像信号DAinに応じた画像が液晶パネル100の表示部150に表示される。なお既述のように、液晶パネル100での画像表示には、共通電極113への電圧印加(共通電極113の駆動)も必要であるが、このための構成および動作については本発明の特徴に直接的には関係しないので、それらの説明を省略する。
<1.3 画像信号調製回路の構成および動作>
図7は、本実施形態に係る画像信号調製回路50の構成を示すブロック図である。この画像信号調製回路50は、入力制御回路52と、2表示ライン分の画像データを記憶可能なメモリ54と、出力制御回路56とを備えている。入力制御回路52には、表示画像信号が原画像信号DAinとしてホスト80からシリアル形式で入力され、出力制御回路56から、対象液晶モジュール10のドライバIC300に与えるべきシリアル形式の画像信号が調製画像信号DAoutとして出力される。
図7は、本実施形態に係る画像信号調製回路50の構成を示すブロック図である。この画像信号調製回路50は、入力制御回路52と、2表示ライン分の画像データを記憶可能なメモリ54と、出力制御回路56とを備えている。入力制御回路52には、表示画像信号が原画像信号DAinとしてホスト80からシリアル形式で入力され、出力制御回路56から、対象液晶モジュール10のドライバIC300に与えるべきシリアル形式の画像信号が調製画像信号DAoutとして出力される。
メモリ54は、第1および第2ラインメモリを含み、第1および第2ラインメモリのそれぞれは、1表示ライン分の画像データを記憶可能な容量を有している。入力制御回路52は、入力される画像データの書き込み先を液晶モジュール10の表示動作における1水平期間毎に第1ラインメモリと第2ラインメモリとの間で切り換え、ホスト80から受け取る原画像信号DAinの示す画像データを1表示ラインずつ第1および第2ラインメモリに交互に書き込む。
出力制御回路56は、メモリ54における第1および第2ラインメモリのうち一方のラインメモリにホスト80からの原画像信号DAinが画像データとして書き込まれている間に、他方のラインメモリから後述の順序で画像データを読み出してシリアル形式の調製画像信号DAoutとして出力する。これにより、原画像信号DAinに含まれる各表示ラインの2m個の画素データの順序が変更されることにより当該原画像信号DAinが調製画像信号DAoutに変換される。以下、この変換処理につき詳しく説明する。なお以下では、説明の便宜上、対象液晶モジュール10の表示部150におけるソースラインSL1〜SL2mの本数を10とし(m=5)、表示部150におけるゲートラインGL1〜GLnの本数を8とし(n=8)とし、1表示ラインの画像データは10個の画素データからなり、画像信号調製回路50に対し、画像データが画素単位のシリアル画像信号として入力され出力されるものとする。
図8は、対象液晶モジュール10におけるドライバIC300の出力端子T1〜T10と表示部150のソースラインSL1〜SL10との接続関係を模式的に示す図である。既述のように対象液晶モジュール10では、ドライバIC300における前半出力端子T1〜T5は奇数番目のソースラインSL1,SL3,…,SL9にそれぞれ接続され、後半出力端子T6〜T10は偶数番目のソースラインSL10,SL8,…,SL2にそれぞれ接続されている(図3参照)。このため、表示部150におけるソースラインSL1〜SL10に正しくデータ信号S1〜S10を印加するためには、ドライバIC300の出力端子T1,T2,T3,T4,T5,T6,T7,T8,T9,T10からデータ信号S1,S3,S5、S7,S9,S10,S8,S6,S4,S2がそれぞれ出力されるように調製画像信号DAoutを生成する必要がある。より一般的には、前半出力端子Tk(k=1〜m)からデータ信号S2k-1が出力され、後半出力端子Tm+kからデータ信号S2(m-k+1)が出力されるように、調製画像信号DAoutを生成する必要がある。
一方、i番目のゲートラインGLiが選択されたときにソースラインSL1〜SL10にそれぞれ印加すべきデータ信号S1〜S10が示す画素データをそれぞれd(1,i)〜d(10,i)とすると、i行目の表示ラインの画像データとして10個の画素データd(1,i)〜d(10,i)が画素単位で順に原画像信号DAinとしてホスト80から出力される。もし、この10個の画素データd(1,i)〜d(10,i)を含む原画像信号DAinがそのまま対象液晶モジュール10におけるドライバIC300に入力されると、画素データd(1,i)〜d(10,i)にそれぞれ対応するデータ信号S1〜S10が出力端子T1〜T10からそれぞれ出力される。このため、画像信号調製回路50は、ソースラインSL1〜SL10に正しくデータ信号S1〜S10を印加するために、図8に示す接続関係に応じて、原画像信号DAinに含まれる画素データd(1,i)〜d(10,i)の順序を図9に示すように並べ替えることにより調製画像信号DAoutを生成する。すなわち、i行目の表示ラインの画素データd(1,i)〜d(2m,i)のうち、奇数番目の画素データd(2k−1,i)がk番目に出力され、偶数番目の画素データd(2k,i)が2m−k+1番目に出力されるように、調製画像信号DAoutを生成する(k=1〜m)。より一般的には、i行目の表示ラインの画像データを構成する画素データd(1,i)〜d(2m,i)が、ドライバIC300の出力端子T1〜T2mとソースラインSL1〜SL2mとの接続関係により当該出力端子T1〜T2mの配置順に対応付けられるソースラインSL1〜SL2mの順序(SL1→SL3→…→SL4→SL2)に応じた順序(d(1,i)→d(3,i)→…→d(4,i)→d(2,i))で出力されるように、調製画像信号DAoutを生成する(後述の図11(B)参照)。
具体的には、入力制御回路52は、或る水平期間において、原画像信号DAinの示すi行目の表示ラインの画素データd(1,i)〜d(10,i)を第1および第2ラインメモリのうちの一方のラインメモリに図9(A)に示すように順次書き込む。出力制御回路56は、次の水平期間において、当該i行目の表示ラインの画素データd(1,i)〜d(10,i)を当該一方のラインメモリから図9(B)に示す順序で読み出してシリアル形式の調製画像信号DAoutとして出力する。なお、当該或る水平期間において、出力制御回路56は、第1および第2ラインメモリのうちの他方のラインメモリからi−1行目の表示ラインの画素データd(1,i−1)〜d(10,i−1)を図9(B)に示す順序に対応する順序で読み出す。また、当該次の水平期間において、入力制御回路52は、原画像信号DAinの示すi+1行目の表示ラインの画素データd(1,i+1)〜d(10,i+1)を当該他方のラインメモリに図9(A)に示す順序に応じた順序で書き込む。
上記のような構成の画像信号調製回路50では、原画像信号DAinから調製画像信号DAoutへの変換処理、すなわちドライバIC300の出力端子T1〜T2mとソースラインSL1〜SL2mとの接続関係に応じて各表示ラインの2m個の画素データの出力順序を変更する処理は、メモリ54からの各表示ラインの画像データ(2m個の画素データ)の読み出し制御により実現されている。これに代えて、原画像信号DAinが示す各表示ラインの画像データのメモリ54への書き込み制御により上記変換処理が実現されるように画像信号調製回路50が構成されていてもよい。
この場合、原画像信号DAinが示すi行目の表示ラインの画素データd(1,i)〜d(10,i)が図9(A)に示す順序でシリアルに入力されると、入力制御回路52は、メモリ54を構成する第1および第2ラインメモリのうち当該画素データd(1,i)〜d(10,i)を書き込むべき一方のラインメモリに次のように書き込む。すなわち、当該一方のラインメモリが1画素データをそれぞれに格納可能な10個のメモリ要素P[1]〜P[10]から構成されるものとすると、入力制御回路52は、或る水平期間において、当該画素データd(1,i)〜d(10,i)を図9(B)に示すように当該一方のラインメモリに書き込む。出力制御回路56は、次の水平期間において、当該一方のラインメモリにおけるメモリ要素P[1]〜P[10]の先頭から順に読み出してシリアル形式の調製画像信号DAoutとして出力する。より一般的には、入力制御回路52は、或る水平期間において画素データd(2k−1,i)をメモリ要素P[k]に書き込むとともに画素データd(2k,i)をメモリ要素P[2m−k+1]に書き込む(k=1〜m)。出力制御回路56は、次の水平期間において当該一方のラインメモリにおけるメモリ要素P[1]〜P[2m]の先頭から画素データを順に読み出してシリアル形式の調製画像信号DAoutとして出力する。
なおこの場合、当該或る水平期間において、出力制御回路56は、第1および第2ラインメモリのうちの他方のラインメモリを構成するメモリ要素Q[1]〜Q[10]の先頭から順にi−1行目の表示ラインの画素データd(1,i−1)〜d(10,i−1)を読み出してシリアル形式の調製画像信号DAoutとして出力する。また、当該次の水平期間において、入力制御回路52は、i+1行目の表示ラインの画素データd(1,i+1)〜d(10,i+1)を図9(B)に示す順序に応じた順序で当該他のラインメモリに書き込む。
<1.4 作用および効果>
上記のような本実施形態によれば、表示画像信号としてホスト80から出力される原画像信号DAinは、画像信号調製回路50により調製画像信号DAoutに変換され、この調製画像信号DAoutが液晶モジュール10のドライバIC300に入力される。この調製画像信号DAoutは、原画像信号DAinが示す各表示ラインの2m個の画素データの順序を端子横出し形態の液晶モジュール10(図3)におけるドライバIC300の出力端子T1〜T2mとソースラインSL1〜SL2mとの接続関係に応じて変更することにより得られたものである(図8、図9参照)。このため、ドライバIC300として、通常の駆動回路、例えばスマートフォンにおける液晶モジュール用に設計されたドライバICを、対象液晶モジュール10のような端子横出し形態の液晶モジュールにおいて使用することができる。すなわち、上記接続関係に応じて専用化された駆動回路をドライバIC300として使用する必要はない。このような本実施形態の作用および効果を図10および図11を参照して具体的に説明する。なお以下の説明では、液晶パネル100内の表示部150におけるソースラインの本数を10とし、ゲートラインの本数を8とする。また図10および図11では、i番目のゲートラインGLiおよびj番目のソースラインSLjに対応する画素形成部110(以下、他の画素形成部と区別する場合には符号“110”に代えて符号“P(j,i)”を使用する)にデータ信号Sjを与えて書き込むべき画素データd(j,i)を“(j,i)”と略記する。
上記のような本実施形態によれば、表示画像信号としてホスト80から出力される原画像信号DAinは、画像信号調製回路50により調製画像信号DAoutに変換され、この調製画像信号DAoutが液晶モジュール10のドライバIC300に入力される。この調製画像信号DAoutは、原画像信号DAinが示す各表示ラインの2m個の画素データの順序を端子横出し形態の液晶モジュール10(図3)におけるドライバIC300の出力端子T1〜T2mとソースラインSL1〜SL2mとの接続関係に応じて変更することにより得られたものである(図8、図9参照)。このため、ドライバIC300として、通常の駆動回路、例えばスマートフォンにおける液晶モジュール用に設計されたドライバICを、対象液晶モジュール10のような端子横出し形態の液晶モジュールにおいて使用することができる。すなわち、上記接続関係に応じて専用化された駆動回路をドライバIC300として使用する必要はない。このような本実施形態の作用および効果を図10および図11を参照して具体的に説明する。なお以下の説明では、液晶パネル100内の表示部150におけるソースラインの本数を10とし、ゲートラインの本数を8とする。また図10および図11では、i番目のゲートラインGLiおよびj番目のソースラインSLjに対応する画素形成部110(以下、他の画素形成部と区別する場合には符号“110”に代えて符号“P(j,i)”を使用する)にデータ信号Sjを与えて書き込むべき画素データd(j,i)を“(j,i)”と略記する。
例えば図10に示すような画像を表す原画像信号DAinは、図10に示すような画像を表す調製画像信号DAoutに画像信号調製回路50により変換されて、ドライバIC300に画素単位のシリアル信号として入力される。この場合、例えば1行目の表示ラインの画像データとして図11(A)に示す10個の画素データが1水平期間における調製画像信号DAoutとしてドライバIC300に入力される。当該1水平期間の次の水平期間では、図11(B)に示すように、これらの画素データに対応する10個のデータ信号がドライバIC300の出力端子T1〜T2mから出力され、既述の接続関係にしたがって、ソースラインSL1〜SL10に印加される。図11(A)(B)からわかるように、画像信号調製回路50から出力される調製画像信号DAoutに基づきソースラインSL1〜SL10にはデータ信号S1〜S10が正しく印加される。このとき、走査信号G1はアクティブであってゲートラインGL1が選択されているので、データ信号S1〜S10が示す画素データd(1,1)、d(2,1)、…、d(10,1)が画素形成部P(1,1)、P(2,1)、…、P(10,1)にそれぞれ書き込まれる。
以上のように本実施形態によれば、ホスト80からの原画像信号DAinが画像信号調製回路50によりドライバIC300の出力端子T1〜T2mとソースラインSL1〜SL2mとの接続関係に基づき調製画像信号DAoutに変換され、その調製画像信号DAoutがドライバIC300に入力されるので、端子横出し形態の液晶モジュールにおいても専用のドライバICを使用することなく通常のドライバICによりソースラインSL1〜SL2mが正しく駆動される。例えば、端子横出し形態の液晶モジュールにおけるドライバICとしてスマートフォン等における液晶モジュールで使用される汎用ドライバを使用することができる。
したがって、ランドスケープ型のような端子横出し形態の液晶モジュールを従来よりも短期間かつ低コストで提供することができる。すなわち、端子横出し形態の液晶モジュールに専用化したカスタムドライバICを使用する場合、その開発期間(仕様検討から回路設計、レイアウトを経て製造までの期間)は8〜10ヶ月程度(仕様によっては10ヶ月以上)となるのに対し、画像信号調製回路50を簡易ASIC(Application Specific Integrated Circuit)として開発した場合であっても開発期間をほぼ半減することができる。また、画像信号調製回路50を簡易ASICとして開発した場合、その開発費用はカスタムドライバICの開発費用の数分の1程度となる。
なお、本実施形態ではドライバIC300の出力端子の数およびソースラインの数を偶数(2m)としているが、上記説明から明らかなように、これらの数が奇数であっても、同様の構成を有する画像信号調製回路が実現可能である。この点は、後述の他の実施形態においても同様である。
<2.第2の実施形態>
次に、第2の実施形態に係る画像信号調製回路50および当該画像信号調製回路50から出力される調製画像信号をDAoutを受け取る液晶表示モジュール(対象液晶モジュール)10について説明する。本実施形態に係る画像信号調製回路50における変換処理および本対象液晶モジュール10におけるドライバICの出力端子と表示部のソースラインとの接続関係は上記第1の実施形態と相違するが、当該画像信号調製回路50を使用する装置(対象装置)における他の構成は同様であるので、同一または対応する部分には同一の参照符号を付して詳しい説明を省略する。なお、このことは後述の第3から第6の実施形態に関しても同様である。
次に、第2の実施形態に係る画像信号調製回路50および当該画像信号調製回路50から出力される調製画像信号をDAoutを受け取る液晶表示モジュール(対象液晶モジュール)10について説明する。本実施形態に係る画像信号調製回路50における変換処理および本対象液晶モジュール10におけるドライバICの出力端子と表示部のソースラインとの接続関係は上記第1の実施形態と相違するが、当該画像信号調製回路50を使用する装置(対象装置)における他の構成は同様であるので、同一または対応する部分には同一の参照符号を付して詳しい説明を省略する。なお、このことは後述の第3から第6の実施形態に関しても同様である。
図12は、本対象液晶モジュール10におけるドライバIC300の出力端子T1〜T6mと表示部150のソースラインSLr1,SLg1,SLb1〜SLr2m,SLg2m,SLb2mとの接続関係を説明するための図である。本対象液晶モジュール10は、赤(R)、緑(G)、青(B)からなる3原色によりカラー画像を表示し、これに対応して、表示部150にはR副画素、G副画素、B副画素をそれぞれ形成するためのR副画素形成部、G副画素形成部、B副画素形成部がゲートラインの延在方向に隣接して配置されている。すなわち、本実施形態の対象液晶モジュール10では、表示すべき画像の各画素を形成するための画素形成部が、R副画素形成部、G副画素形成部、およびB副画素形成部から構成されており、各画素を表す画素データは、R副画素形成部、G副画素形成部、およびB副画素形成部にそれぞれ書き込むべきR副画素データ、G副画素データ、およびB副画素データからなる。各副画素形成部は、上記第1の実施形態の対象液晶モジュールにおける画素形成部110と同様の構成を有しており(図3参照)、表示部150における6m本のソースラインSLr1,SLg1,SLb1〜SLr2m,SLg2m,SLb2mのいずれか1つに対応するとともにn本のゲートラインGL1〜GLnのいずれか1つに対応する。各画素形成部を区別しない場合には同じ符号“110”で示すものとする。
表示部150には、R副画素形成部に接続されるRソースラインSLrjと、G副画素形成部に接続されるGソースラインSLgjと、B副画素形成部に接続されるBソースラインSLbjとからなる3本のソースラインを1組とする2m組のソースライン群が配設されており(j=1〜2m)、これに対応して、ドライバIC300は6m個の出力端子T1〜T6mを有している。図12では、各矩形が副画素形成部110を示し、各副画素形成部110に付された“Xji”(X=R,G,B)は、その副画素形成部110に書き込むべき画素データを示している。すなわち“Rji”は、i番目のゲートラインGLiおよびj組目のRソースラインSLrjに接続されたR副画素形成部(以下「i行j組目のR副画素形成部」という)110に書き込むべきR副画素データを示し、“Gji”は、i番目のゲートラインGLiおよびj組目のGソースラインSLgjに接続されたG副画素形成部(以下「i行j組目のG副画素形成部」という)110に書き込むべきG副画素データを示し、“Bji”は、i番目のゲートラインGLiおよびj組目のBソースラインSLbjに接続されたB副画素形成部(以下「i行j組目のB副画素形成部」という)110に書き込むべきB副画素データを示している。
上記のような表示部150における構成およびその構成要素の名称や符号については、以下に述べる他の実施形態においても同様である。
図12に示すように、本対象液晶モジュール10では、RソースラインSLrj、GソースラインSLgj、およびBソースラインSLbjからなる3本のソースラインを1組として、上記第1の実施形態の場合と同様の形態で、ドライバIC300の6m個の出力端子T1〜T6mと2m組(6m本)のソースラインSLr1,SLg1,SLb1〜SLrm,SLgm,SLbmとが接続されている。
R、G、およびB副画素データからなる画素データを単位とするシリアル形式の原画像信号DAinがホスト80から画像信号調製回路50に入力されるものとすると、原画像信号DAinが示すi行目の表示ラインの画像データについては、図12に示す副画素形成部110の配置順に従った順序で1画素データずつ画像信号調製回路50に入力される。すなわち、R副画素データRjiとG副画素データGjiとB副画素データBjiからなる1つの画素データを“(Rji,Gji,Bji)”で示すものとすると、原画像信号DAinが示すi行目の表示ラインの画像データとして、2m個の画素データ(R1i,G1i,B1i)、(R2i,G2i,B2i)、…、(R(2m)i,G(2m)i,B(2m)i)がこの順に1画素データずつ画像信号調製回路50に入力される。画像信号調製回路50は、これら2m個の画素データの順序を本対象液晶モジュール10におけるドライバIC300の出力端子T1〜T6mとソースラインSL1〜SL6mとの接続関係に応じて変更することにより(図9、図12参照)、図13(A)に示すようなシリアル画像信号(以下「第i行画像信号」という)DAo_iを生成する。画像信号調製回路50から出力される調製画像信号DAoutは、この第i行画像信号DAo_iをi行目の表示ラインの画像データを示す信号として含んでいる。なお、図13(A)に示すような画素単位のシリアル画像信号を第i行画像信号DAo_iとして生成する代わりに、図13(B)に示すような副画素単位のシリアル画像信号を第i行画像信号DAo_iとして生成してもよい。
このような調製画像信号DAoutが本対象液晶モジュール10のドライバIC300に入力されると、このドライバIC300の出力端子T1〜T6mから、調製画像信号DAoutに含まれる第i行画像信号DAo_iが示す画素データの順序に応じた配置順でデータ信号が出力される。図14は、調製画像信号DAoutに含まれる第i行画像信号DAp_iとドライバIC300の出力端子T1〜T6mから出力されるデータ信号との関係を示すタイミングチャートである(ただし、図14ではm=5とする)。図14では、出力端子T1〜T6m(T1〜T30)のそれぞれから出力されるデータ信号は、そのデータ信号が示す副画素データの符号“Xji”(X=R,G,B;j=1〜2m;i=1〜n)で示されている(この点は後述の図17、図20、図25においても同様)。図14に示すように、例えば水平期間t0〜t1では、調製画像信号DAoutとしてシリアル形式の第1行画像信号DAo_1がドライバIC300に入力され、次の水平期間t1〜t2において、この第1行画像信号DAo_1に基づき副画素データR11,G11,B11,R31,G31,B31,…,R41,G41,B41,R21,G21,B21をそれぞれ示すデータ信号が出力端子T1〜T6mからそれぞれ出力される。
上記のようにR副画素形成部、G副画素形成部、B副画素形成部からなる3個の副画素形成部により各画素が形成される液晶モジュールを対象とする本実施形態においても、ホスト80からの原画像信号DAinが画像信号調製回路50によりドライバIC300の出力端子T1〜T6mとソースラインSL1〜SL6mとの接続関係に基づき調製画像信号DAoutに変換され、その調製画像信号DAoutがドライバIC300に入力される。このため、当該液晶モジュールが端子横出し形態であっても、専用のドライバICを使用することなく通常のドライバICによりソースラインSL1〜SL6mが正しく駆動される。したがって、本実施形態も上記第1の実施形態と同様の効果を奏する。
<3.第3の実施形態>
次に、第3の実施形態に係る画像信号調製回路50および当該画像信号調製回路50から出力される調製画像信号をDAoutを受け取る液晶表示モジュール(対象液晶モジュール)10について説明する。
次に、第3の実施形態に係る画像信号調製回路50および当該画像信号調製回路50から出力される調製画像信号をDAoutを受け取る液晶表示モジュール(対象液晶モジュール)10について説明する。
図15は、本対象液晶モジュール10におけるドライバIC300の出力端子T1〜T2mと表示部150のソースラインSLr1,SLg1,SLb1〜SLr2m,SLg2m,SLb2mとの接続関係を説明するための図である。本対象液晶モジュール10も、上記第2の実施形態の対象液晶モジュール10と同様(図12参照)、赤(R)、緑(G)、青(B)からなる3原色によりカラー画像を表示し、これに対応して、表示部150にはR副画素、G副画素、B副画素をそれぞれ形成するためのR副画素形成部、G副画素形成部、B副画素形成部がゲートラインの延在方向に隣接して配置されている。しかし、本実施形態の対象液晶モジュール10では、表示部150に配設された2m組のソースライン群の各組につき、当該組を構成するRソースラインSLrj、GソースラインSLgj、およびBソースラインSLbjが時分割的に駆動される(以下、この駆動方式を「SSD(Source Shared Driving)方式」という)。
すなわち表示部150には、2m組のソースライン群にそれぞれ対応する2m個のデマルチプレクサ151〜15(2m)が設けられている。これに対応してドライバIC300は、2m個の出力端子T1〜T2mを有しており、各出力端子からR副画素データ、G副画素データ、B副画素データをそれぞれ示すデータ信号を時分割的に出力する。各デマルチプレクサ15jは、スイッチング素子としての3個のTFTを用いて構成され、当該3個のスイッチング素子の一方の導通端子は、対応する組のRソースラインSLrj、GソースラインSLgj、およびBソースラインSLbjにそれぞれ接続され、当該3個のスイッチング素子の他方の導通端子は互いに接続されると共に多重化データ線DLjによってドライバIC300のいずれかの出力端子に接続されている(j=1,2,…,2m)。すなわち、図15に示すように、このような2m組のソースライン群にそれぞれ対応する2m個のデマルチプレクサ151〜15(2m)は、2m本の多重化データ線DL1〜DL2mによって、上記第1の実施形態の場合と同様の形態でドライバIC300の2m個の出力端子T1〜T2mにそれぞれ接続されている。上記第1の実施形態の対象液晶モジュール10における接続関係を示す図8において“SLj”(j=1〜10)を“15j”で置き換えると、図8は、本実施形態の対象液晶モジュール10における出力端子T1〜T2mとデマルチプレクサ151〜15(2m)との関係を示す図となる(ただし図8ではm=5である)。
またドライバIC300では、各水平期間において各デマルチプレクサ15j内の3個のスイッチング素子を時間的に重ならないように順次にオン状態とするための接続制御信号SSDr,SSDg,SSDbが生成される。各デマルチプレクサ15jにおける3個のスイッチング素子のうち、RソースラインSLrjに接続されるスイッチング素子には接続制御信号SSDr(以下「R接続制御信号SSDr」ともいう)が与えられ、GソースラインSLgjに接続されるスイッチング素子には接続制御信号SSDg(以下「G接続制御信号SSDg」ともいう)が与えられ、BソースラインSLbjに接続されるスイッチング素子には接続制御信号SSDb(以下「B接続制御信号SSDb」ともいう)が与えられる。
副画素データを単位とするシリアル形式の原画像信号DAinがホスト80から画像信号調製回路50に入力されるものとすると、原画像信号DAinが示すi行目の表示ラインの画像データについては、図15に示す副画素形成部110の配置順に従った順序で1副画素データずつ画像信号調製回路50に入力される。すなわち、原画像信号DAinが示すi行目の表示ラインの画像データとして、6m個の副画素データR1i,G1i,B1i,R2i,G2i,B2i,…,R(2m)i,G(2m)i,B(2m)iがこの順に1副画素データずつ画像信号調製回路50に入力される。画像信号調製回路50は、これら6m個の副画素データの順序を、各デマルチプレクサ15jの動作(逆多重化)を考慮しつつ本対象液晶モジュール10におけるドライバIC300の出力端子T1〜T2mとデマルチプレクサ151〜15(2m)との接続関係に応じて変更することにより(図9、図15参照)、図16に示すようなシリアル形式の画像信号(以下「第i行多重化画像信号」という)DAo_iを生成する。この第i行多重化画像信号DAo_iは、第i行R画像信号DAo_Riと第i行G画像信号DAo_Giと第i行B画像信号DAo_Biを順に連結した副画素単位のシリアル信号である。画像信号調製回路50から出力される調製画像信号DAoutは、このような第i行多重化画像信号DAo_iをi行目の表示ラインの画像データを示す信号として含んでいる。
本実施形態では、各水平期間がR期間TrとG期間TgとB期間Tbからなり、このような第i行R画像信号DAo_Ri、第i行G画像信号DAo_Gi、および第i行B画像信号DAo_Biを含む調製画像信号DAoutが本対象液晶モジュール10のドライバIC300に入力されると、i番目のゲートラインGLiが選択される水平期間のうち、R期間Trでは、第i行R画像信号DAo_Riが示す2m個のR副画素データの順序に応じた配置順でデータ信号がドライバIC300の出力端子T1〜T2mから出力され、G期間Tgでは、第i行G画像信号DAo_Giが示す2m個のG副画素データの順序に応じた配置順でデータ信号がドライバIC300の出力端子T1〜T2mから出力され、B期間Tbでは、第i行B画像信号DAo_Biが示す2m個のB副画素データの順序に応じた配置順でデータ信号がドライバIC300の出力端子T1〜T2mから出力される。
図17は、調製画像信号DAoutに含まれる第i行R画像信号DAo_Ri、第i行G画像信号DAo_Gi、および第i行B画像信号DAo_BiとドライバIC300の出力端子T1〜T2mから出力されるデータ信号との関係を示すタイミングチャートである。図17に示すように、例えば1行目のゲートラインGL1が選択される水平期間t1〜t4の直前のB期間Tb(t0〜t1)の間に、調製画像信号DAoutとしてシリアル形式の第1行R画像信号DAo_R1がドライバIC300に入力され、その水平期間t1〜t4のうちR期間Tr(t1〜t2)において、この第1行R画像信号DAo_R1に基づき副画素データR11,R31,R51,…,R61,R41,R21をそれぞれ示すデータ信号が出力端子T1〜T2mからそれぞれ出力される。このR期間Tr(t1〜t2)では、R接続制御信号SSDrがハイレベル(アクティブ)であるので、出力端子T1〜T2mから出力されるデータ信号は、出力端子T1〜T2mとデマルチプレクサ151〜15mとの接続関係に基づき、RソースラインSLr1,SLr3,SLr5,…,SLr6,SLr4,SLr2にそれぞれ印加される。また、このR期間Tr(t1〜t2)の間に、調製画像信号DAoutとしてシリアル形式の第1行G画像信号DAo_G1がドライバIC300に入力され、G期間Tg(t2〜t3)において、この第1行G画像信号DAo_G1に基づき副画素データG11,G31,G51,…,G61,G41,G21をそれぞれ示すデータ信号が出力端子T1〜T2mからそれぞれ出力される。このG期間Tg(t2〜t3)では、G接続制御信号SSDgがハイレベル(アクティブ)であるので、出力端子T1〜T2mから出力されるデータ信号はGソースラインSLg1,SLg3,SLg5,…,SLg6,SLg4,SLg2にそれぞれ印加される。また、このG期間Tg(t2〜t3)の間に、調製画像信号DAoutとしてシリアル形式の第1行B画像信号DAo_B1がドライバIC300に入力され、B期間Tb(t3〜t4)において、この第1行B画像信号DAo_B1に基づき副画素データB11,B31,B51,…,B61,B41,B21をそれぞれ示すデータ信号が出力端子T1〜T2mからそれぞれ出力される。このB期間Tb(t3〜t4)では、B接続制御信号SSDbがハイレベル(アクティブ)であるので、出力端子T1〜T2mから出力されるデータ信号はBソースラインSLb1,SLb3,SLb5,…,SLb6,SLb4,SLb2にそれぞれ印加される。
上記のようにR副画素形成部、G副画素形成部、B副画素形成部からなる3個の副画素形成部により各画素が形成されるSSD方式の液晶モジュールを対象とする本実施形態においても、ホスト80からの原画像信号DAinが画像信号調製回路50によりドライバIC300の出力端子T1〜T2mとデマルチプレクサ151〜152mとの接続関係に基づき調製画像信号DAoutに変換され、その調製画像信号DAoutがドライバIC300に入力される。このため、当該液晶モジュールが端子横出し形態であっても、専用のドライバICを使用することなく通常のドライバICによりソースラインSLr1,SLg1,SLb1〜SLr2m,SLg2m,SLb2mが正しく駆動される。したがって、本実施形態も上記第1の実施形態と同様の効果を奏する。
<4.第4の実施形態>
次に、第4の実施形態に係る画像信号調製回路50および当該画像信号調製回路50から出力される調製画像信号をDAoutを受け取る液晶表示モジュール(対象液晶モジュール)10について説明する。
次に、第4の実施形態に係る画像信号調製回路50および当該画像信号調製回路50から出力される調製画像信号をDAoutを受け取る液晶表示モジュール(対象液晶モジュール)10について説明する。
図18は、本対象液晶モジュール10におけるドライバIC300の出力端子T1〜T2mと表示部150のソースラインSLr1,SLg1,SLb1〜SLr4m,SLg4m,SLb4mとの接続関係を説明するための図である。本対象液晶モジュール10も、上記第2および第3の実施形態の対象液晶モジュールと同様(図12、図15参照)、赤(R)、緑(G)、青(B)からなる3原色によりカラー画像を表示し、これに対応して、表示部150にはR副画素、G副画素、B副画素をそれぞれ形成するためのR副画素形成部、G副画素形成部、B副画素形成部がゲートラインの延在方向に隣接して配置されている。また、本実施形態の対象液晶モジュール10においても、上記第3の実施形態の対象液晶モジュール10と同様、SSD方式が採用されているが、その多重度が6である点で上記第3の実施形態の対象液晶モジュール10と相違する。
すなわち、本実施形態の対象液晶モジュール10では、互いに隣接するRソースラインSLr2j−1、GソースラインSLg2j−1、BソースラインSLb2j−1、RソースラインSLr2j、GソースラインSLg2j、およびBソースラインSLb2jからなる6本のソースラインを1組とする2m組のソースライン群(12m本のソースライン)が配置されており(j=1〜2m)、これに対応して、ドライバIC300は2m個の出力端子T1〜T2mを有している。表示部150に配設された各組のソースライン群につき、当該組を構成する6本のソースラインSLr2j−1,SLg2j−1,SLb2j−1,SLr2j,SLg2j,SLb2jが時分割的に駆動される。
このために表示部150には、2m組のソースライン群にそれぞれ対応する2m個のデマルチプレクサ151〜15(2m)が設けられており、ドライバIC300は、各水平期間において、2画素分のR副画素データ、G副画素データ、B副画素データからなる6個の副画素データをそれぞれ示すデータ信号を各出力端子Tjから時分割的に出力する。各デマルチプレクサ15jは、スイッチング素子としての6個のTFTを用いて構成され、当該6個のスイッチング素子の一方の導通端子は、対応する組のRソースラインSLr2j−1、GソースラインSLg2j−1、BソースラインSLb2j−1、RソースラインSLr2j、GソースラインSLg2j、およびBソースラインSLb2jにそれぞれ接続され、当該6個のスイッチング素子の他方の導通端子は互いに接続されると共に多重化データ線DLjによってドライバIC300のいずれかの出力端子に接続されている(j=1〜2m)。すなわち、図18に示すように、このような2m組のソースライン群にそれぞれ対応する2m個のデマルチプレクサ151〜15(2m)は、2m本の多重化データ線DL1〜DL2mによって、上記第1および第3の実施形態の場合と同様の形態でドライバIC300の2m個の出力端子T1〜T2mにそれぞれ接続されている。
またドライバIC300では、各水平期間において各デマルチプレクサ15j内の6個のスイッチング素子を時間的に重ならないように順次にオン状態とするための接続制御信号SSDr1,SSDg1,SSDb1,SSDr2,SSDg2,SSDb2が生成される。各デマルチプレクサ15jにおける6個のスイッチング素子のうち、奇数番目のRソースラインSLr2j−1に接続されるスイッチング素子には接続制御信号SSDr1(以下「第1R接続制御信号SSDr1」ともいう)が与えられ、奇数番目のGソースラインSLg2j−1に接続されるスイッチング素子には接続制御信号SSDg1(以下「第1G接続制御信号SSDg1」ともいう)が与えられ、奇数番目のBソースラインSLb2j−1に接続されるスイッチング素子には接続制御信号SSDb1(以下「第1B接続制御信号SSDb1」ともいう)が与えられ、偶数番目のRソースラインSLr2jに接続されるスイッチング素子には接続制御信号SSDr2(以下「第2R接続制御信号SSDr2」ともいう)が与えられ、偶数番目のGソースラインSLg2jに接続されるスイッチング素子には接続制御信号SSDg2(以上「第2G接続制御信号SSDg2」ともいう)が与えられ、偶数番目のBソースラインSLb2jに接続されるスイッチング素子には接続制御信号SSDb2(以下「第2B接続制御信号SSDb2」ともいう)が与えられる。
副画素データを単位とするシリアル形式の原画像信号DAinがホスト80から画像信号調製回路50に入力されるものとすると、原画像信号DAinが示すi行目の表示ラインの画像データについては、図18に示す副画素形成部110の配置順に従った順序で1副画素データずつ画像信号調製回路50に入力される。すなわち、原画像信号DAinが示すi行目の表示ラインの画像データとして、12m個の副画素データR1i,G1i,B1i,R2i,G2i,B2i,…,R(4m)i,G(4m)i,B(4m)iがこの順に1副画素データずつ画像信号調製回路50に入力される。画像信号調製回路50は、これら12m個の副画素データの順序を、各デマルチプレクサ15jの動作(逆多重化)を考慮しつつ本対象液晶モジュール10におけるドライバIC300の出力端子T1〜T2mとデマルチプレクサ151〜15(2m)との接続関係に応じて変更することにより(図9、図18参照)、図19に示すようなシリアル画像信号(以下「第i行多重化画像信号」という)DAo_iを生成する。この第i行多重化画像信号DAo_iは、第i行第1R画像信号DAo1_Riと第i行第1G画像信号DAo1_Giと第i行第1B画像信号DAo1_Biと第i行第2R画像信号DAo2_Riと第i行第2G画像信号DAo2_Giと第i行第2B画像信号DAo2_Biとを順に連結した副画素単位のシリアル信号である。画像信号調製回路50から出力される調製画像信号DAoutは、このような第i行多重化画像信号DAo_iをi行目の表示ラインの画像データを示す信号として含んでいる。
本実施形態では、各水平期間が第1R期間Tr1と第1G期間Tg1と第1B期間Tb1と第2R期間Tr2と第2G期間Tg2と第2B期間Tb2からなり、このような第i行第1R画像信号DAo1_Ri、第i行第1G画像信号DAo1_Gi、第i行第1B画像信号DAo1_Bi、第i行第2R画像信号DAo2_Ri、第i行第2G画像信号DAo2_Gi、および第i行第2B画像信号DAo2_Biを含む調製画像信号DAoutが本対象液晶モジュール10のドライバIC300に入力されると、i番目のゲートラインGLiが選択される水平期間のうち、第1R期間Tr1では第i行第1R画像信号DAo1_Riが示す2m個のR副画素データの順序に応じた配置順で、第1G期間Tg1では第i行第1G画像信号DAo1_Giが示す2m個のG副画素データの順序に応じた配置順で、第1B期間Tb1では第i行第1B画像信号DAo1_Biが示す2m個のB副画素データの順序に応じた配置順で、第2R期間Tr2では第i行第2R画像信号DAo2_Riが示す2m個のR副画素データの順序に応じた配置順で、第2G期間Tg2では第i行第2G画像信号DAo2_Giが示す2m個のG副画素データの順序に応じた配置順で、第2B期間Tb2では第i行第2B画像信号DAo2_Biが示す2m個のB副画素データの順序に応じた配置順で、データ信号がドライバIC300の出力端子T1〜T2mから出力される。
図20は、調製画像信号DAoutに含まれる第i行第1R画像信号DAo1_Ri、第i行第1G画像信号DAo1_Gi、第i行第1B画像信号DAo1_Bi、第i行第2R画像信号DAo2_Ri、第i行第2G画像信号DAo2_Gi、および第i行第2B画像信号DAo2_BiとドライバIC300の出力端子T1〜T2mから出力されるデータ信号との関係を示すタイミングチャートである。ただし、図20に示す例ではm=5である。図20に示すように、例えば1行目のゲートラインGL1が選択される水平期間t1〜t7の直前の第2B期間Tb2(t0〜t1)の間に、調製画像信号DAoutとしてシリアル形式の第1行第1R画像信号DAo1_R1がドライバIC300に入力され、その水平期間t1〜t4のうち第1R期間Tr1(t1〜t2)において、この第1行第1R画像信号DAo1_R1に基づき10個の副画素データR11,R51,…,R71,R31をそれぞれ示すデータ信号が出力端子T1〜T10からそれぞれ出力される。この第1R期間Tr1(t1〜t2)では、第1R接続制御信号SSDr1がハイレベル(アクティブ)であるので、出力端子T1〜T10から出力されるデータ信号は、出力端子T1〜T10とデマルチプレクサ151〜15(10)との接続関係に基づき、奇数番目のRソースラインSLr1,SLr5,…,SLr7,SLr3にそれぞれ印加される。また、このR期間Tr(t1〜t2)の間に、調製画像信号DAoutとしてシリアル形式の第1行第1G画像信号DAo1_G1がドライバIC300に入力され、第1G期間Tg1(t2〜t3)において、この第1行第1G画像信号DAo1_G1に基づき10個の副画素データG11,G51,…,G71,G31をそれぞれ示すデータ信号が出力端子T1〜T10からそれぞれ出力される。この第1G期間Tg1(t2〜t3)では、第1G接続制御信号SSDg1がハイレベル(アクティブ)であるので、出力端子T1〜T10から出力されるデータ信号は奇数番目のGソースラインSLg1,SLg5,…,SLg7,SLg3にそれぞれ印加される。また、この第1G期間Tg1(t2〜t3)の間に、調製画像信号DAoutとしてシリアル形式の第1行第1B画像信号DAo1_B1がドライバIC300に入力され、第1B期間Tb1(t3〜t4)において、この第1行第1B画像信号DAo1_B1に基づき10個の副画素データB11,B51,…,B71,B31をそれぞれ示すデータ信号が出力端子T1〜T10からそれぞれ出力される。この第1B期間Tb1(t3〜t4)では、第1B接続制御信号SSDb1がハイレベル(アクティブ)であるので、出力端子T1〜T10から出力されるデータ信号は、奇数番目のBソースラインSLb1,SLb5,…,SLb7,SLb3にそれぞれ印加される。
上記のようにR副画素形成部、G副画素形成部、B副画素形成部からなる3個の副画素形成部により各画素が形成される多重度が6のSSD方式の液晶モジュールを対象とする本実施形態においても、ホスト80からの原画像信号DAinが画像信号調製回路50によりドライバIC300の出力端子T1〜T2mとデマルチプレクサ151〜15(2m)との接続関係に基づき調製画像信号DAoutに変換され、その調製画像信号DAoutがドライバIC300に入力される。このため、当該液晶モジュールが端子横出し形態であっても、専用のドライバICを使用することなく通常のドライバICによりソースラインSLr1,SLg1,SLb1〜SLr4m,SLg4m,SLb4mが正しく駆動される。したがって、本実施形態も上記第1の実施形態と同様の効果を奏する。
<5.第5の実施形態>
次に、第5の実施形態に係る画像信号調製回路50および当該画像信号調製回路50から出力される調製画像信号をDAoutを受け取る液晶表示モジュール(対象液晶モジュール)10について説明する。
次に、第5の実施形態に係る画像信号調製回路50および当該画像信号調製回路50から出力される調製画像信号をDAoutを受け取る液晶表示モジュール(対象液晶モジュール)10について説明する。
図21は、本対象液晶モジュール10におけるドライバIC300の出力端子T1〜T2mと表示部150のソースラインSL1〜SL2mとの接続関係を説明するための図である(図21に示す例では、m=5、n=8である)。図21に示すように本対象液晶モジュール10では、ドライバIC300における前半の出力端子T1〜T5は、データ信号S1〜S5を印加すべき前半のソースラインSL1〜SL5にそれぞれ接続され、ドライバIC300における後半の出力端子T6〜T10は、データ信号S10〜S6を印加すべき後半のソースラインSL10〜SL6にそれぞれ接続されている。すなわち、前半の出力端子Tk(k=1〜5)は前半のソースラインSLkに接続され、後半の出力端子T5+kは後半のソースラインSL11−kに接続されている。
画素データを単位とするシリアル形式の原画像信号DAinがホスト80から画像信号調製回路50に入力されるものとすると、原画像信号DAinが示すi行目の表示ラインの画像データについては、画素形成部110の配置順に従った順序で1画素データずつ画像信号調製回路50に入力される。すなわち、i番目のゲートラインGLiが選択されたときにソースラインSL1〜SL10にそれぞれ印加すべきデータ信号S1〜S10が示す画素データをそれぞれd(1,i)〜d(10,i)で示すものとすると、原画像信号DAinが示すi行目の表示ラインの画像データとして、10個の画素データd(1,i),d(2,i),…d(10,i)がこの順に1画素データずつ画像信号調製回路50に入力される。画像信号調製回路50は、これら10個の画素データの順序を本対象液晶モジュール10におけるドライバIC300の出力端子T1〜T10とソースラインSL1〜SL10との接続関係に応じて変更することにより(図21参照)、図22に示すようなシリアル画像信号(以下「第i行画像信号」という)DAo_iを生成する。画像信号調製回路50から出力される調製画像信号DAoutは、この第i行画像信号DAo_iをi行目の表示ラインの画像データを示す信号として含んでいる。
図22に示す例では、原画像信号DAinが1表示ライン毎に調製画像信号DAoutに変換される。しかし図21に示すように、前半の出力端子T1〜T5が前半のソースラインSL1〜SL5にそれぞれ接続され、後半の出力端子T6〜T10が後半のソースラインSL10〜SL6にそれぞれ接続されることから、原画像信号DAinを1/2表示ライン毎に調製画像信号DAoutに変換するようにしてもよい。なお、図21に示す接続関係の場合、各表示ラインの前半部分(画素データd(1,i)〜d(5,i))については、原画像信号DAinをそのまま調製画像信号DAoutとして使用することができるので、各表示ラインの後半部分(画素データd(6,i)〜d(10,i))についてのみ変換を行えばよい。
上記のような本実施形態においても、ホスト80からの原画像信号DAinが画像信号調製回路50によりドライバIC300の出力端子T1〜T2mと表示部150のソースラインSL1〜SL2mとの接続関係に基づき調製画像信号DAoutに変換され、その調製画像信号DAoutがドライバIC300に入力される。このため、当該液晶モジュールが端子横出し形態であっても、専用のドライバICを使用することなく通常のドライバICによりソースラインSL1〜SL2mが正しく駆動される。したがって、本実施形態も上記第1の実施形態と同様の効果を奏する。
<6.第6の実施形態>
次に、第6の実施形態に係る画像信号調製回路50および当該画像信号調製回路50から出力される調製画像信号をDAoutを受け取る液晶表示モジュール(対象液晶モジュール)10について説明する。
次に、第6の実施形態に係る画像信号調製回路50および当該画像信号調製回路50から出力される調製画像信号をDAoutを受け取る液晶表示モジュール(対象液晶モジュール)10について説明する。
図23は、本対象液晶モジュール10におけるドライバIC300の出力端子T1〜T2mと表示部150のソースラインSLr1,SLg1,SLb1〜SLr2m,SLg2m,SLb2mとの接続関係を説明するための図である。本対象液晶モジュール10も、上記第2から第4の実施形態の対象液晶モジュールと同様(図12、図15、図18参照)、赤(R)、緑(G)、青(B)からなる3原色によりカラー画像を表示し、これに対応して、表示部150にはR副画素、G副画素、B副画素をそれぞれ形成するためのR副画素形成部、G副画素形成部、B副画素形成部がゲートラインの延在方向に隣接して配置されている。また、本実施形態の対象液晶モジュール10においても、上記第3の実施形態の対象液晶モジュール10と同様、多重度が3のSSD方式が採用されている。しかし、本実施形態の対象液晶モジュール10は、1本おきに選んだ3本のソースラインを1組とするSSD方式(以下「櫛歯配線SSD」という)が採用されている点で(図23参照)、互いに隣接する3本のソースラインを1組とするSSD方式が採用されている上記第3の実施形態の対象液晶モジュール10と相違する(図15参照)。
図23に示すように表示部150には、2m組のソースライン群にそれぞれ対応する2m個のデマルチプレクサ151〜15(2m)が設けられている。これに対応してドライバIC300は、2m個の出力端子T1〜T2mを有しており、各出力端子からR副画素データ、G副画素データ、B副画素データをそれぞれ示すデータ信号を時分割的に出力する。各デマルチプレクサ15jは、スイッチング素子としての3個のTFTを用いて構成され、当該3個のスイッチング素子の一方の導通端子は、対応する組の3本のソースライン(Rソースライン、Gソースライン、およびBソースライン)にそれぞれ接続され、当該3個のスイッチング素子の他方の導通端子は互いに接続されると共に多重化データ線DLjによってドライバIC300のいずれかの出力端子に接続されている(j=1〜2m)。すなわち図23に示すように、このような2m組のソースライン群にそれぞれ対応する2m個のデマルチプレクサ151〜15(2m)は、2m本の多重化データ線DL1〜DL2mによって、上記第1の実施形態の場合と同様の形態でドライバIC300の2m個の出力端子T1〜T2mにそれぞれ接続されている。
またドライバIC300では、各水平期間において各デマルチプレクサ15j内の3個のスイッチング素子を時間的に重ならないように順次にオン状態とするための第1、第2、および第3接続制御信号SSD1,SSD2,SSD3が生成される。各デマルチプレクサ15jにおける3個のスイッチング素子のうち、1番目のソースラインに接続されるスイッチング素子には第1接続制御信号SSD1が与えられ、2番目のソースラインに接続されるスイッチング素子には第2接続制御信号SSD2が与えられ、3番目のソースラインに接続されるスイッチング素子には第3接続制御信号SSD3が与えられる。
本実施形態では、原画像信号DAinが示すi行目の表示ラインの画像データについては、図23に示す副画素形成部110の配置順に従った順序で1副画素データずつ画像信号調製回路50に入力される。すなわち、原画像信号DAinが示すi行目の表示ラインの画像データとして、6m個の副画素データR1i,G1i,B1i,R2i,G2i,B2i,…,R(2m)i,G(2m)i,B(2m)iがこの順に1副画素データずつ画像信号調製回路50に入力される。画像信号調製回路50は、これら6m個の副画素データの順序を、各デマルチプレクサ15jの動作(逆多重化)を考慮しつつ本対象液晶モジュール10におけるドライバIC300の出力端子T1〜T2mとデマルチプレクサ151〜15(2m)との接続関係に応じて変更することにより(図9、図23参照)、図24に示すようなシリアル画像信号(以下「第i行多重化画像信号」という)DAo_iを生成する。この第i行多重化画像信号DAo_iは、第i行第1画像信号DAo1_iと第i行第2画像信号DAo2_iと第i行第3画像信号DAo3_iを順に連結した副画素単位のシリアル信号である。画像信号調製回路50から出力される調製画像信号DAoutは、このような第i行多重化画像信号DAo_iをi行目の表示ラインの画像データを示す信号として含んでいる。
本実施形態では、各水平期間が第1期間Th1と第2期間Th2と第3期間Th3からなり、このような第i行第1画像信号DAo1_i、第i行第2画像信号DAo2_i、および第i行第3画像信号DAo3_iを含む調製画像信号DAoutが本対象液晶モジュール10のドライバIC300に入力されると、i番目のゲートラインGLiが選択される水平期間のうち、第1期間Th1では、第i行第1画像信号DAo1_iが示す2m個の副画素データの順序に応じた配置順でデータ信号がドライバIC300の出力端子T1〜T2mから出力され、第2期間Th2では、第i行第2画像信号DAo2_iが示す2m個の副画素データの順序に応じた配置順でデータ信号がドライバIC300の出力端子T1〜T2mから出力され、第3期間Th3では、第i行第3画像信号DAo3_iが示す2m個の副画素データの順序に応じた配置順でデータ信号がドライバIC300の出力端子T1〜T2mから出力される。
図25は、調製画像信号DAoutに含まれる第i行第1画像信号DAo1_i、第i行第2画像信号DAo2_i、および第i行第3画像信号DAo3_iとドライバIC300の出力端子T1〜T2mから出力されるデータ信号との関係を示すタイミングチャートである。図25に示すように、例えば1行目のゲートラインGL1が選択される水平期間t1〜t4の直前の第3期間Th3(t0〜t1)の間に、調製画像信号DAoutとしてシリアル形式の第1行第1画像信号DAo1_1がドライバIC300に入力され、その水平期間t1〜t4のうち第1期間Th1(t1〜t2)において、この第1行第1画像信号DAo1_1に基づき副画素データR11,R31,R51,…,G51,G31,G11をそれぞれ示すデータ信号が出力端子T1〜T2mからそれぞれ出力される。この第1期間Th1(t1〜t2)では、第1接続制御信号SSD1がハイレベル(アクティブ)であるので、出力端子T1〜T2mから出力されるデータ信号は、出力端子T1〜T2mとデマルチプレクサ151〜15(2m)との接続関係に基づき、ソースラインSLr1,SLr3,SLr5,…,SLg5,SLg3,SLg1にそれぞれ印加される。また、この第1期間Th1(t1〜t2)の間に、調製画像信号DAoutとしてシリアル形式の第1行第2画像信号DAo2_1がドライバIC300に入力され、第2期間Th2(t2〜t3)において、この第1行第2画像信号DAo2_1に基づき副画素データB11,B31,B51,…,R61,R41,R21をそれぞれ示すデータ信号が出力端子T1〜T2mからそれぞれ出力される。この第2期間Th2(t2〜t3)では、第2接続制御信号SSD2がハイレベル(アクティブ)であるので、出力端子T1〜T2mから出力されるデータ信号はソースラインSLb1,SLb3,SLb5,…,SLr6,SLr4,SLr2にそれぞれ印加される。また、この第2期間Th2(t2〜t3)の間に、調製画像信号DAoutとしてシリアル形式の第1行第3画像信号DAo3_1がドライバIC300に入力され、第3期間Th3(t3〜t4)において、この第1行第3画像信号DAo3_1に基づき副画素データG21,G41,G61,…,B61,B41,B21をそれぞれ示すデータ信号が出力端子T1〜T2mからそれぞれ出力される。この第3期間Th3(t3〜t4)では、第3接続制御信号SSD3がハイレベル(アクティブ)であるので、出力端子T1〜T2mから出力されるデータ信号はソースラインSLg2,SLg4,SLg6,…,SLb6,SLb4,SLb2にそれぞれ印加される。
上記のようにR副画素形成部、G副画素形成部、B副画素形成部からなる3個の副画素形成部により各画素が形成される櫛歯配線SSD方式の液晶モジュールを対象とする本実施形態においても、ホスト80からの原画像信号DAinが画像信号調製回路50によりドライバIC300の出力端子T1〜T2mとデマルチプレクサ151〜15(2m)との接続関係に基づき調製画像信号DAoutに変換され、その調製画像信号DAoutがドライバIC300に入力される。このため、当該液晶モジュールが端子横出し形態であっても、専用のドライバICを使用することなく通常のドライバICによりソースラインSLr1,SLg1,SLb1〜SLr2m,SLg2m,SLb2mが正しく駆動される。したがって、本実施形態も上記第1の実施形態と同様の効果を奏する。
なお、本実施形態の対象液晶モジュール10において採用されている櫛歯配線SSD方式(図23参照)は、反転駆動方式として、いわゆるカラム反転駆動方式、Z−inversion(Zig Zag)方式、または、ドット反転駆動方式を使用する場合における低消費電力化に有効である。
<7.第7の実施形態>
上記第1から第6の実施形態に係る画像信号調製回路50は、ドライバIC300の出力端子T1〜T2mと液晶パネル100の表示部150におけるソースラインSL1〜SL2mとの接続関係に基づき原画像信号DAinから調製画像信号DAoutを生成する機能をハードウェアとして実現したものであるが、この画像信号調製回路50に相当する機能をソフトウェア的に実現することも可能である。例えば、ホスト80内において対象液晶モジュール10を制御するソフトウェアであるデバイスドライバの一部として、画像信号調製回路50に相当する機能を実現してもよい。この場合、ホスト80は、コンピュータを構成する要素、すなわち、種々の機能を実現するための複数のプログラムや表示すべき画像を表す画像データを格納するためのメモリ、および、当該複数のプログラムを実行可能な中央演算処理装置(CPU)を含んでいる。ホスト80内において、このCPUが当該複数のプログラムにおける所定プログラム(例えば液晶モジュール10に対応するデバイスドライバ等として提供されるプログラムまたはそれに含まれる特定のプログラムであり、以下「画像信号調製プログラム」という)を実行することにより、画像信号調製回路50に相当する機能がソフトウェア的に実現される。なお、当該複数のプログラムは、液晶モジュール10およびホスト80を含む対象装置をそのメーカが出荷する前にホスト80内のCPUにより読み取り可能な記録媒体としてのROM等にインストールされる。また、当該複数のプログラムのうち少なくとも画像信号調製プログラムは、そのプログラムを記録したCD−ROM(Compact Disc Read Only Memory)またはUSBメモリ(USB(Universal Serial Bus) flash drive)等の可搬性のある記録媒体によって提供され、その可搬性のある記録媒体からホスト80のインターフェース(不図示)を介して当該ホスト80内のROM等にインストールされてもよい。さらに、この画像信号調製プログラムは、外部の所定サーバからネットワークおよび通信部(不図示)を介して当該ホスト80内のROM等にインストールされてもよい。
上記第1から第6の実施形態に係る画像信号調製回路50は、ドライバIC300の出力端子T1〜T2mと液晶パネル100の表示部150におけるソースラインSL1〜SL2mとの接続関係に基づき原画像信号DAinから調製画像信号DAoutを生成する機能をハードウェアとして実現したものであるが、この画像信号調製回路50に相当する機能をソフトウェア的に実現することも可能である。例えば、ホスト80内において対象液晶モジュール10を制御するソフトウェアであるデバイスドライバの一部として、画像信号調製回路50に相当する機能を実現してもよい。この場合、ホスト80は、コンピュータを構成する要素、すなわち、種々の機能を実現するための複数のプログラムや表示すべき画像を表す画像データを格納するためのメモリ、および、当該複数のプログラムを実行可能な中央演算処理装置(CPU)を含んでいる。ホスト80内において、このCPUが当該複数のプログラムにおける所定プログラム(例えば液晶モジュール10に対応するデバイスドライバ等として提供されるプログラムまたはそれに含まれる特定のプログラムであり、以下「画像信号調製プログラム」という)を実行することにより、画像信号調製回路50に相当する機能がソフトウェア的に実現される。なお、当該複数のプログラムは、液晶モジュール10およびホスト80を含む対象装置をそのメーカが出荷する前にホスト80内のCPUにより読み取り可能な記録媒体としてのROM等にインストールされる。また、当該複数のプログラムのうち少なくとも画像信号調製プログラムは、そのプログラムを記録したCD−ROM(Compact Disc Read Only Memory)またはUSBメモリ(USB(Universal Serial Bus) flash drive)等の可搬性のある記録媒体によって提供され、その可搬性のある記録媒体からホスト80のインターフェース(不図示)を介して当該ホスト80内のROM等にインストールされてもよい。さらに、この画像信号調製プログラムは、外部の所定サーバからネットワークおよび通信部(不図示)を介して当該ホスト80内のROM等にインストールされてもよい。
以下、この画像信号調製回路50の機能をホスト80内においてソフトウェア的に実現する構成の一例を第7の実施形態として説明する。図26は、第7の実施形態に係る画像信号調製プログラムを使用する装置(対象装置)の全体構成を示すブロック図である。この対象装置は、例えばDSC(デジタルスチルカメラ)である。その場合、ホスト80は、図26に示す構成要素の他に、図示しない撮像部や入力操作部をホスト80の一部として備えることになる。なお、図26に示す対象装置における液晶モジュール10の構成は、上記第1の実施形態において図2(A)の実装形態を採用した場合の液晶モジュール10の構成と同じであるので、その詳しい説明を省略する。
図26に示すように、この対象装置におけるホスト80は、主制御部85と画像メモリ86とDSI部88とを備えている。主制御部85は、この対象装置が備えるべき各種機能を実現するための処理や制御を行うものであり、CPU(Central Processing Unit)82、ROM(Read Only Memory)83、および、RAM(Random Access Memory)84を含んでいる。すなわち、主制御部85において、CPU82がROM83に記憶されたプログラム(デバイスドライバを含むオペレーティングシステム等のプログラム)を実行することにより所望の処理や各部の制御が行われることで、この対象装置の各種機能が実現される。画像メモリ86は、液晶モジュール10において表示すべき画像を格納するためのメモリであり、CPU82により読み書き可能に構成されている。DSI部88は、液晶モジュール10との間でデータ授受を行うためのホスト側のインターフェース回路である。ここではDSI部88は、MIPI(Mobile Industry Processor Interface) Allianceによって提案されたDSI(Display Serial Interface)規格に準拠したインターフェース回路であるものとするが、これに代えて又はこれと共に、他の適切な規格に基づくインターフェース回路を使用してもよい。
この対象装置がDSCである場合には、ホスト80は、CPU82がROM83に記憶されたプログラムを実行することにより、利用者の入力操作部(不図示)への操作に基づき撮像部(不図示)で外部の風景や人物等を撮影することにより得られる画像を表す画像データを画像メモリ86に保存するとともに、その画像データに応じた画像信号を液晶モジュール10に供給して液晶パネル100内の表示部150にその画像を表示させる。
図27は、本実施形態に係る画像信号調製プログラムに基づく画像信号調製処理を示すフローチャートである。画像メモリ86に画像データが保存されているときにその画像データの表す画像を液晶モジュール10に表示させるためにその画像データに応じた画像信号が調製画像信号DAoutとして液晶モジュール10内のドライバIC300に供給される。このときの調製画像信号DAoutのドライバIC300への供給は、ホスト80におけるCPU82が画像信号調製プログラムを実行することにより実現される。すなわち、このときCPU82は、画像信号調製プログラムに基づき以下のように動作する(図27参照)。なお以下では、説明の便宜上、n=8、m=5であり、図10(A)に示す画像データが2次元配列の画素データd(j,i)(i=1〜n,j=1〜2m)として画像メモリ86に保存されているものとする。
この画像信号調製処理では、表示すべく画像における表示ラインを指定する変数iおよび1つの表示ラインにおいて画素を指定する変数jが導入される。また、1つの表示ラインにおいて画素を指定する変数jを同一表示ラインの他の画素を指定する変数jcに変換するためのインデックス変換テーブルC[1]〜C[2m]が予め用意されている(ROM83またはRAM84に格納されている)。図28は、ドライバIC300の出力端子T1〜T10と表示部150のソースラインSL1〜SL10との接続関係を示す図8に対応するインデックス変換テーブルを示している(2m=10)。
図27に示すように、この画像信号調製処理では、まず、変数i,jを共に“1”に初期化する(ステップS12,S14)。その後、変数iで指定される表示ライン(以下「現表示ライン」という)の画素データd(1,i)〜(2m,i)において画素を指定するインデックスとしての変数jを図27のインデックス変換テーブルにより変数jcに変換する(ステップS16)。次に、この変数jcを用いて画像メモリ86から画素データd(jc,i)を読み出してDSI部に88に出力する。
その後、変数jの値が1表示ラインの画素数2mよりも小さい否か判定する(図10(A)に示す画像データの場合には2m=10)。この判定の結果、変数jの値が2mよりも小さければ、変数jの値を1だけ増加させた後(ステップS22)、ステップS16へ戻る。以降、変数jの値が2mに等しくなるまで、ステップS16〜S22を繰り返し実行し、この間に変数jの値が2mに等しくなれば、ステップS24へ進む。
ステップS24では、現表示ラインを指定する変数iの値が表示ラインnよりも小さいか否かを判定する。この判定の結果、変数iの値が表示ライン数nよりも小さければ、変数iの値を1だけ増加させた後(ステップS26)、ステップS14へ戻る。以降、変数iの値がnに等しくなるまで、ステップS14〜S26を繰り返し実行し、この間に変数iの値がnに等しくなれば、本画像信号調製処理を終了する。
上記のような画像信号調製処理によれば、インデックス変換テーブルC[1]〜C[2m]により、各表示ラインにおいて画素を指定するインデックスとしての変数jが変数jcに変換される(ステップS16)。これにより、画像メモリ86内の画像データとしての2次元配列の画素データd(1,1)〜d(2m,n)からドライバIC300の出力端子T1〜T2mとソースラインSL1〜SL2mとの接続関係に応じた順序で各画素データが読み出されることで、上記第1の実施形態における調製画像信号DAout(図11(A)参照)と同様の調製画像信号DAoutが生成される。このようにして生成された調製画像信号DAoutは、DSI部88を介して液晶モジュール10におけるドライバIC300に供給される。その結果、例えば図3に示すようにドライバIC300の出力端子T1〜T2mの配置順と当該ソースラインSL1〜SL2mの配置順とが対応しない形態で当該出力端子T1〜T2mと当該ソースラインSL1〜SL2mとが接続されている場合であっても、当該ドライバIC300によりソースラインSL1〜SL2mが正しく駆動される(図11(B)参照)。
上記のような本実施形態によれば、上記第1の実施形態に係る画像信号調製回路50に相当する機能がソフトウェア的に実現され、上記第1の実施形態と同様の効果が得られる。また、本実施形態に関する以上の説明からわかるように(図26〜図28参照)、上記第2から第6の実施形態における画像信号調製回路50に相当する機能すなわち図13、図16、図19、図22、図24の各図に示す調製画像信号DAoutを生成する機能をソフトウェア的に実現することも可能である。
<8.変形例>
本発明は上記実施形態に限定されるものではなく、本発明の範囲を逸脱しない限りにおいて種々の変形を施すことができる。以下、上記実施形態の変形例について説明する。なお、以下で説明する変形例の構成のうち上記実施形態と同一または対応する部分には同一の参照符号を付して適宜説明を省略する。
本発明は上記実施形態に限定されるものではなく、本発明の範囲を逸脱しない限りにおいて種々の変形を施すことができる。以下、上記実施形態の変形例について説明する。なお、以下で説明する変形例の構成のうち上記実施形態と同一または対応する部分には同一の参照符号を付して適宜説明を省略する。
上記第1の実施形態に係る画像信号調製回路50におけるメモリ54は、2個のラインメモリを含むが、3個以上のラインメモリを含んでいてもよい。例えばメモリ54がp個のラインメモリを含む場合(p≧3)、ホスト80から受け取る原画像信号DAinの示す画像データは、1表示ラインずつ当該p個のラインメモリに循環的に書き込まれ、当該p個のラインメモリに格納されたp表示ラインの画像データのうち最も早く書き込まれた表示ラインの画像データが読み出されてドライバIC300に与えられる。より一般的には、メモリ54が2個以上のラインメモリを含み、当該2個以上のラインメモリが1表示ライン単位の先入れ先出し方式のメモリ(FIFO)として動作し、各表示ラインの画像データを構成する画素データの書き込みまたは読み出しの順序がドライバIC300の出力端子T1〜T2mと表示部150のソースラインSL1〜SL2mとの接続関係に応じたものとなるように構成されていればよい。
上記第1の実施形態の対象液晶モジュール10では、ドライバIC300の前半出力端子T1〜T5が奇数番目のソースラインSL1,SL3,…,SL9に接続され、後半出力端子T10〜T6が偶数番目のソースラインSL2,SL4,…,SL10に接続されているが、このような接続関係に限定されるものではない。ドライバIC300の出力端子と表示部150のソースラインとの接続関係が上記各実施形態の対象液晶モジュール10における接続関係(図3、図12、図15、図18、図21、図23参照)と異なる場合であっても、画像信号調製回路50をドライバIC300の出力端子と表示部150のソースラインとの接続関係に応じて原画像信号DAinを調製画像信号DAoutに変換する構成とすることにより、上記第1の実施形態と同様の効果が得られる。
上記各実施形態に係る画像信号調製回路50は、ホスト80から表示画像信号をシリアル形式の原画像信号DAinとして受け取る(図1、図13等参照)。しかし、図2(A)に示すように画像信号調製回路50がホスト80内に実装される場合には、表示画像信号がパラレル形式の画像信号として画像信号調製回路50に入力される構成であってもよい。また、この場合において、表示すべき画像を表す画像データを格納するメモリがホスト80内に含まれているときには、画像信号調製回路50が当該メモリからドライバIC300の出力端子T1〜T2mとソースラインSL1〜SL2m(またはデマルチプレクサ151〜15m)との接続関係に応じた順序で各表示ラインに対応する複数の画素データまたは副画素データを順次読み出すことにより調製画像信号DAoutを生成する構成としてもよい。
また、上記第3、第4、または第6の実施形態では多重度が3または6のSSD方式が採用されているが(図15、図18、図23参照)、多重度が2のSSD方式を採用してもよいし、多重度が4、5、または7以上のSSD方式を採用してもよい。例えば、R(赤)、G(緑)、B(青)、W(白)の4原色に基づきカラー画像を表示する液晶表示装置において、当該4つの原色に対応する4本のデータ信号線を1組として表示部における複数のデータ信号線をm組のデータ信号線群にグループ化し、多重度が4のSSD方式を採用してもよい。
なお上記各実施形態では、マトリクス型液晶表示装置としての液晶モジュールを対象としているが、これに代えて、マトリクス型の他の表示装置、例えばマトリクス型の有機EL(Electro Luminescence)表示装置を対象としてもよい。
10 …液晶モジュール(表示装置)
50 …画像信号調製回路
52 …入力制御回路
54 …メモリ
56 …出力制御回路
82 …CPU
83 …ROM
86 …画像メモリ
88 …DSI部
100 …液晶パネル
150 …表示部
15j …デマルチプレクサ(j=1〜2m)
300 …LCMドライバ(ドライバIC)
410,420 …ゲートドライバ(走査信号線駆動回路)
T1〜T2m …ドライバICの出力端子
SL1〜SL2m …ソースライン(データ信号線)
SLr1〜SLr2m …Rソースライン
SLg1〜SLg2m …Gソースライン
SLb1〜SLb2m …Bソースライン
DAin …原画像信号
DAout …調製画像信号(シリアル画像信号)
DAo_i …第i行画像信号(i=1〜n)
S1〜S2m …データ信号
G1〜Gn …走査信号
50 …画像信号調製回路
52 …入力制御回路
54 …メモリ
56 …出力制御回路
82 …CPU
83 …ROM
86 …画像メモリ
88 …DSI部
100 …液晶パネル
150 …表示部
15j …デマルチプレクサ(j=1〜2m)
300 …LCMドライバ(ドライバIC)
410,420 …ゲートドライバ(走査信号線駆動回路)
T1〜T2m …ドライバICの出力端子
SL1〜SL2m …ソースライン(データ信号線)
SLr1〜SLr2m …Rソースライン
SLg1〜SLg2m …Gソースライン
SLb1〜SLb2m …Bソースライン
DAin …原画像信号
DAout …調製画像信号(シリアル画像信号)
DAo_i …第i行画像信号(i=1〜n)
S1〜S2m …データ信号
G1〜Gn …走査信号
Claims (12)
- 複数のデータ信号線と前記複数のデータ信号線に交差する複数の走査信号線と前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とが設けられた表示装置において前記複数のデータ信号線を駆動するための駆動回路に供給すべき画像信号を調製する画像信号調製回路であって、
前記複数の画素形成部によって形成すべき複数の画素からなる表示画像を表す画像データを表示ライン単位で格納可能なメモリと、
前記表示画像を表す画像データを受け取って前記メモリに書き込む入力制御回路と、
前記表示画像における各表示ラインを表す複数の画素データを前記メモリから読み出す出力制御回路とを備え、
前記駆動回路は集積回路として実現され、前記集積回路の複数の出力端子と前記複数のデータ信号線とは、前記複数の出力端子の配置順と前記複数のデータ信号線の配置順とが対応しない形態で接続されており、
前記出力制御回路は、各表示ラインを表す複数の画素データを前記複数の出力端子と前記複数のデータ信号線との接続関係により前記複数の出力端子の配置順に対応付けられる前記複数のデータ信号線の順序に応じた順序で前記メモリからシリアルに読み出すことによりシリアル画像信号を生成し、当該シリアル画像信号を前記集積回路に供給する、画像信号調製回路。 - 前記メモリは、2つ以上の表示ライン分の画像データを格納可能に構成されており、
前記入力制御回路は、前記表示画像を表す画像データを前記メモリに表示ライン単位で循環的に書き込み、
前記出力制御回路は、前記メモリに格納された画像データを表示ライン単位の先入れ先出し方式でシリアルに読み出すことにより前記シリアル画像信号を生成する、請求項1に記載の画像信号調製回路。 - 前記表示画像は、所定数の原色に基づくカラー画像であり、
各画素形成部は、前記所定数の原色に対応する所定数の副画素形成部を含み、
各副画素形成部は、前記複数のデータ信号線のいずれか1つに対応するとともに前記複数の走査信号線のいずれか1つに対応し、
前記出力制御回路は、前記表示画像における各表示ラインを表す複数の画素データを画素単位または副画素単位で前記メモリからシリアルに読み出すことにより前記シリアル画像信号を生成する、請求項1に記載の画像信号調製回路。 - 前記複数の出力端子は、前記所定数の原色に対応する所定数の副画素形成部に対応する所定数のデータ信号線を1組として前記複数のデータ信号線をグループ化することにより得られる複数組のデータ信号線群にそれぞれ対応し、
前記駆動回路は、各出力端子から、前記複数のデータ信号線に印加すべき複数のデータ信号のうち当該出力端子に対応する組における所定数のデータ信号線にそれぞれ印加すべき所定数のデータ信号を時分割的に出力し、
前記出力制御回路は、前記表示画像における各表示ラインを表す複数の画素データを、前記接続関係により前記複数の出力端子の配置順に対応付けられる前記複数組のデータ信号線群の順序に応じた順序で前記メモリからシリアルに読み出すことにより、前記シリアル画像信号を生成する、請求項3に記載の画像信号調製回路。 - 前記複数の出力端子は、2つ以上のデータ信号線を1組として前記複数のデータ信号線をグループ化することにより得られる複数組のデータ信号線群にそれぞれ対応し、
前記駆動回路は、各出力端子から、前記複数のデータ信号線に印加すべき複数のデータ信号のうち当該出力端子に対応する組の2つ以上のデータ信号線にそれぞれ印加すべき2つ以上のデータ信号を時分割的に出力し、
前記出力制御回路は、前記表示画像における各表示ラインを表す複数の画素データを、前記接続関係により前記複数の出力端子の配置順に対応付けられる前記複数組のデータ信号線群の順序に応じた順序で前記メモリからシリアルに読み出すことにより、前記シリアル画像信号を生成する、請求項1から3のいずれか1項に記載の画像信号調製回路。 - 前記出力制御回路は、前記表示画像における各表示ラインを表す複数の画素データを、前記接続関係により前記複数の出力端子の配置順に対応付けられる前記複数組のデータ信号線群の順序に応じた順序であって前記データ信号の時分割出力に応じた順序で前記メモリからシリアルに読み出すことにより、前記シリアル画像信号を生成する、請求項4または5に記載の画像信号調製回路。
- 前記集積回路の外部の回路として実現されている、請求項1から6のいずれか1項に記載の画像信号調製回路。
- 複数のデータ信号線と前記複数のデータ信号線に交差する複数の走査信号線と前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とが設けられた表示装置において前記複数のデータ信号線を駆動するための駆動回路に供給すべき画像信号を調製する画像信号調製方法であって、
前記複数の画素形成部によって形成すべき複数の画素からなる表示画像を表す画像データを受け取り、当該画像データを表示ライン単位で格納可能なメモリに書き込む書込ステップと、
前記表示画像における各表示ラインを表す複数の画素データを前記メモリから読み出す読出ステップとを備え、
前記駆動回路は集積回路として実現され、前記集積回路の複数の出力端子と前記複数のデータ信号線とは、前記複数の出力端子の配置順と前記複数のデータ信号線の配置順とが対応しない形態で接続されており、
前記読出ステップでは、各表示ラインを表す複数の画素データを、前記複数の出力端子と前記複数のデータ信号線との接続関係により前記複数の出力端子の配置順に対応付けられる前記複数のデータ信号線の順序に応じた順序で前記メモリからシリアルに読み出すことにより、シリアル画像信号が生成され、当該シリアル画像信号が前記集積回路に供給される、画像信号調製方法。 - 前記複数の出力端子は、2つ以上のデータ信号線を1組として前記複数のデータ信号線をグループ化することにより得られる複数組のデータ信号線群にそれぞれ対応し、
前記駆動回路は、各出力端子から、前記複数のデータ信号線に印加すべき複数のデータ信号のうち当該出力端子に対応する組の2つ以上のデータ信号線にそれぞれ印加すべき2つ以上のデータ信号を時分割的に出力し、
前記読出ステップでは、前記表示画像を表す画像データにおける各表示ラインを表す複数の画素データを、前記接続関係により前記複数の出力端子の配置順に対応付けられる前記複数組のデータ信号線群の順序に応じた順序で前記メモリからシリアルに読み出すことにより、前記シリアル画像信号が生成される、請求項8に記載の画像信号調製方法。 - 複数のデータ信号線と前記複数のデータ信号線に交差する複数の走査信号線と前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とが設けられた表示装置において前記複数のデータ信号線を駆動するための駆動回路に供給すべき画像信号を調製するための画像信号調製プログラムであって、
前記複数の画素形成部によって形成すべき複数の画素からなる表示画像を表す画像データが格納されている画像メモリから当該画像データを読み出し、当該画像データを前記駆動回路に供給すべき画像信号として出力する読出ステップをコンピュータに実行させ、
前記駆動回路は集積回路として実現され、前記集積回路の複数の出力端子と前記複数のデータ信号線とは、前記複数の出力端子の配置順と前記複数のデータ信号線の配置順とが対応しない形態で接続されており、
前記読出ステップでは、前記表示画像における各表示ラインを表す複数の画素データを、前記複数の出力端子と前記複数のデータ信号線との接続関係により前記複数の出力端子の配置順に対応付けられる前記複数のデータ信号線の順序に応じた順序で前記画像メモリからシリアルに読み出すことにより、前記集積回路に供給すべき画像信号がシリアル画像信号として生成される、画像信号調製プログラム。 - 前記複数の出力端子は、2つ以上のデータ信号線を1組として前記複数のデータ信号線をグループ化することにより得られる複数組のデータ信号線群にそれぞれ対応し、
前記駆動回路は、各出力端子から、前記複数のデータ信号線に印加すべき複数のデータ信号のうち当該出力端子に対応する組の2つ以上のデータ信号線にそれぞれ印加すべき2つ以上のデータ信号を時分割的に出力し、
前記読出ステップでは、前記表示画像を表す画像データにおける各表示ラインを表す複数の画素データを、前記接続関係により前記複数の出力端子の配置順に対応付けられる前記複数組のデータ信号線群の順序に応じた順序で前記画像メモリからシリアルに読み出すことにより、前記集積回路に供給すべき画像信号がシリアル画像信号として生成される、請求項10に記載の画像信号調製プログラム。 - 請求項10または11に記載の画像信号調製プログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017201921A JP2019074688A (ja) | 2017-10-18 | 2017-10-18 | 表示用駆動回路のための画像信号調製回路、画像信号調製方法、および、画像信号調製プログラム |
US16/162,907 US10629152B2 (en) | 2017-10-18 | 2018-10-17 | Image signal preparation circuit, image signal preparation method, and recording medium storing image signal preparation program for display drive circuit |
CN201811210537.5A CN109686327B (zh) | 2017-10-18 | 2018-10-17 | 图像信号调制电路、图像信号调制方法、以及记录介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017201921A JP2019074688A (ja) | 2017-10-18 | 2017-10-18 | 表示用駆動回路のための画像信号調製回路、画像信号調製方法、および、画像信号調製プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019074688A true JP2019074688A (ja) | 2019-05-16 |
Family
ID=66095948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017201921A Pending JP2019074688A (ja) | 2017-10-18 | 2017-10-18 | 表示用駆動回路のための画像信号調製回路、画像信号調製方法、および、画像信号調製プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10629152B2 (ja) |
JP (1) | JP2019074688A (ja) |
CN (1) | CN109686327B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017219586A (ja) * | 2016-06-03 | 2017-12-14 | 株式会社ジャパンディスプレイ | 信号供給回路及び表示装置 |
CN115909896A (zh) * | 2021-07-28 | 2023-04-04 | 荣耀终端有限公司 | 显示面板及终端设备 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57200091A (en) * | 1981-06-03 | 1982-12-08 | Hitachi Ltd | Matrix display unit |
JP3875470B2 (ja) * | 2000-08-29 | 2007-01-31 | 三星エスディアイ株式会社 | ディスプレイの駆動回路及び表示装置 |
JP2002258810A (ja) * | 2001-03-05 | 2002-09-11 | Hitachi Ltd | 液晶表示装置 |
KR100816336B1 (ko) * | 2001-10-11 | 2008-03-24 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
KR100864501B1 (ko) * | 2002-11-19 | 2008-10-20 | 삼성전자주식회사 | 액정 표시 장치 |
KR20060078571A (ko) * | 2004-12-31 | 2006-07-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
KR101282401B1 (ko) * | 2006-09-26 | 2013-07-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
CN100492114C (zh) * | 2007-03-28 | 2009-05-27 | 友达光电股份有限公司 | 场序型液晶显示器的驱动方法 |
CN101281337B (zh) * | 2008-05-27 | 2010-06-30 | 友达光电股份有限公司 | 液晶显示装置及相关驱动方法 |
JP5035165B2 (ja) | 2008-07-28 | 2012-09-26 | カシオ計算機株式会社 | 表示駆動装置及び表示装置 |
JP5083245B2 (ja) * | 2008-09-30 | 2012-11-28 | カシオ計算機株式会社 | 画素駆動装置、発光装置、表示装置及び画素駆動装置の接続ユニット接続方法 |
TW201322227A (zh) * | 2011-11-18 | 2013-06-01 | Au Optronics Corp | 顯示面板及其源極驅動架構 |
JP5851818B2 (ja) * | 2011-12-12 | 2016-02-03 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
JP2017219586A (ja) * | 2016-06-03 | 2017-12-14 | 株式会社ジャパンディスプレイ | 信号供給回路及び表示装置 |
-
2017
- 2017-10-18 JP JP2017201921A patent/JP2019074688A/ja active Pending
-
2018
- 2018-10-17 US US16/162,907 patent/US10629152B2/en active Active
- 2018-10-17 CN CN201811210537.5A patent/CN109686327B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109686327A (zh) | 2019-04-26 |
CN109686327B (zh) | 2021-01-15 |
US20190114985A1 (en) | 2019-04-18 |
US10629152B2 (en) | 2020-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102306598B1 (ko) | 표시 장치 | |
US9741299B2 (en) | Display panel including a plurality of sub-pixel | |
CN101206362B (zh) | 液晶显示装置 | |
JP5483517B2 (ja) | 液晶表示装置 | |
US20160267831A1 (en) | Display Device | |
US10762827B2 (en) | Signal supply circuit and display device | |
JP4466710B2 (ja) | 電気光学装置および電子機器 | |
JP2007025701A (ja) | 表示装置の駆動装置 | |
US20140204065A1 (en) | Display device and driving method thereof | |
US20200258460A1 (en) | Pixel arrangement structure, driving method thereof, display panel and display apparatus | |
US20180031936A1 (en) | Electro-optical device and electronic apparatus | |
US20190279557A1 (en) | Display driver and display panel module | |
US10593304B2 (en) | Signal supply circuit and display device | |
US20180033386A1 (en) | Electro-optical device and electronic apparatus | |
JP2019074688A (ja) | 表示用駆動回路のための画像信号調製回路、画像信号調製方法、および、画像信号調製プログラム | |
CN102368125A (zh) | 液晶显示器及其液晶显示面板的驱动方法 | |
KR101272177B1 (ko) | 액정표시장치의 회전 구동방법 | |
KR20130120251A (ko) | 영상표시장치 및 그 제조방법 | |
JP5069932B2 (ja) | 信号処理装置及びこれを有する液晶表示装置 | |
US10672358B2 (en) | Driving circuit with filtering function and display device having the same | |
JP2008076443A (ja) | 液晶表示装置 | |
JP2000137459A (ja) | 集積回路装置およびそれを用いた液晶表示装置 | |
JP2008145921A (ja) | アクティブマトリクス表示装置用駆動回路 | |
KR20170031823A (ko) | 표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템 | |
KR102271454B1 (ko) | 액정표시장치 |