JP2019050294A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2019050294A
JP2019050294A JP2017173875A JP2017173875A JP2019050294A JP 2019050294 A JP2019050294 A JP 2019050294A JP 2017173875 A JP2017173875 A JP 2017173875A JP 2017173875 A JP2017173875 A JP 2017173875A JP 2019050294 A JP2019050294 A JP 2019050294A
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
sic
sio
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017173875A
Other languages
English (en)
Other versions
JP6785202B2 (ja
Inventor
典武 磯村
Noritake Isomura
典武 磯村
渡辺 行彦
Yukihiko Watanabe
行彦 渡辺
恵太 片岡
Keita Kataoka
恵太 片岡
雅裕 杉本
Masahiro Sugimoto
雅裕 杉本
泰 浦上
Yasushi Uragami
泰 浦上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2017173875A priority Critical patent/JP6785202B2/ja
Publication of JP2019050294A publication Critical patent/JP2019050294A/ja
Application granted granted Critical
Publication of JP6785202B2 publication Critical patent/JP6785202B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】安定した半導体素子特性を有する炭化珪素半導体装置の提供。【解決手段】ゲート電極と、二酸化珪素の絶縁膜と、炭化珪素の半導体基板と、を備え、前記二酸化珪素の絶縁膜と前記炭化珪素の半導体基板との界面では、炭化珪素側の2つの珪素原子のみと結合する炭素サイトの少なくとも一部に、窒素原子が配位している絶縁ゲート型の炭化珪素半導体装置。【選択図】図1

Description

本発明は、炭化珪素半導体装置に関する。
従来、炭化珪素(以下、「SiC」と称する場合がある。)は、例えば、モータ制御システムに適用されるパワーデバイスの材料として注目されている。SiCを用いたデバイスの研究が進められており、例えば、SiCを半導体基板として用いた炭化珪素半導体装置が知られている(例えば、特許文献1を参照)。
例えば、特許文献1には、「ワイドバンドギャップ半導体材料の基板上に、組成比で90%以上の二酸化珪素膜を母体とし且つ10%以下の窒素で主に構成される絶縁膜を形成した絶縁膜構造体であって、前記絶縁膜と前記ワイドバンドギャップ半導体材料基板との界面近傍において、珪素組成比、及び、炭素組成比が急激に変化する遷移領域を有し、前記遷移領域において酸素濃度が前記二酸化珪素中の酸素濃度の90%になる位置を界面と定義した時に、前記界面からの距離が二酸化珪素側で5nm以下、炭化珪素側で5nm以下の領域に含まれる窒素濃度が面積密度で5.0×1013cm−2より高く、1.6×1014cm−2未満である」絶縁膜構造体が開示されている。
特開2011−082454号公報
本発明の目的は、ゲート電極にストレス電圧を印加した場合であっても、安定した半導体素子特性を有する炭化珪素半導体装置を提供することである。
上記課題を解決するための手段には、以下の態様が含まれる。
<1> ゲート電極と、
二酸化珪素の絶縁膜と、
炭化珪素の半導体基板と、を備え、
前記二酸化珪素の絶縁膜と前記炭化珪素の半導体基板との界面では、炭化珪素側の2つの珪素原子のみと結合する炭素サイトの少なくとも一部に、窒素原子が配位している絶縁ゲート型の炭化珪素半導体装置。
<2> 前記界面における前記炭化珪素側の結晶面が、m面、a面、Si面およびC面のうちのいずれか一つの面であり、かつ、各々の結晶面のずれが、±10%以内である<1>に記載の炭化珪素半導体装置。
<3> 前記界面における前記炭化珪素側の結晶面がm面である<2>に記載の炭化珪素半導体装置。
本発明の炭化珪素半導体装置によれば、ゲート電極にストレス電圧を印加した場合であっても、安定した半導体素子特性を有する炭化珪素半導体装置が提供される。
本実施形態の炭化珪素半導体装置における炭化珪素と酸化珪素との界面の炭化珪素側の結晶構造の一例を表す模式図である。 本実施形態の炭化珪素半導体装置における炭化珪素と酸化珪素との界面の炭化珪素側の結晶構造の他の一例を表す模式図である。 本実施形態の炭化珪素半導体装置の一例を表す模式図である。 本実施形態の炭化珪素半導体装置の他の一例を表す模式図である。 ゲート電圧掃引時の静電容量を表すグラフである。 X線吸収分光分析結果を表すグラフである。
以下、本発明の炭化珪素半導体装置の一例である好ましい実施形態について説明する。
本実施形態の炭化珪素半導体装置は、ゲート電極と、二酸化珪素(以下、「SiO」と称する場合がある。)の絶縁膜と、炭化珪素(SiC)の半導体基板とを備える。そして、二酸化珪素(SiO)の絶縁膜と炭化珪素(SiC)の半導体基板との界面(以下、「SiC/SiO界面」と称する場合がある。)では、炭化珪素側の2つの珪素原子(以下、「Si原子」と称する場合がある。)のみと結合する炭素サイトの少なくとも一部に、窒素原子が配位している。つまり、窒素原子は、SiOの絶縁膜の原子との結合によらず、SiC側の2つのSi原子と結合している。
なお、2つのSi原子のみと結合する炭素サイトの少なくとも一部に窒素原子が配位されるとは、2つのSi原子のみと結合している炭素原子と置換された状態であること以外にも、2つのSi原子のみと結合する炭素原子が欠陥となっている炭素サイトに、窒素原子が導入されていることも包含する概念である。
また、本実施形態の炭化珪素半導体装置は、絶縁ゲート型の半導体装置である。本実施形態の炭化珪素半導体装置は、ゲート電極、SiOの絶縁膜(SiO絶縁膜)、及びSiCの半導体基板(SiC半導体基板)を備えており、SiC/SiO界面で、SiC側の2つのSi原子と結合する炭素サイトの少なくとも一部に、窒素原子が配位していれば、絶縁ゲート型の半導体装置の構造は、特に限定されるものではない。
本実施形態の炭化珪素半導体装置は、例えば、MOS(Metal Oxide Semiconductor)構造を有していてもよく、IGBT(Insulated Gate Bipolar Transistor)構造を有していてもよい。また、プレーナ構造を有していてもよく、トレンチ構造を有していてもよい。本実施形態の炭化珪素半導体装置において、ゲート電極、SiO絶縁膜、及びSiC半導体基板以外の構造は、目的とする構造に応じて、公知の構造を採用すればよい。また、ゲート電極、SiO絶縁膜、及びSiC半導体基板以外の構造を設けるときの方法は、公知の方法を採用すればよい。
ここで、図を参照して、本実施形態の炭化珪素半導体装置を説明する。
図1は、本実施形態の炭化珪素半導体装置における炭化珪素と酸化珪素との界面の炭化珪素側の結晶構造の一例を表す模式図である。図1に示す模式図は、具体的には、SiC/SiO界面におけるSiC側のa面から見た結晶構造を表している。つまり、図1に示す模式図の正面がSiCのa面を表している。また、図1において、結晶構造の上部側はm面を表している。図1において、11は珪素(Si)原子、12は炭素(C)原子、13は窒素(N)原子を表す。図1に示すように、窒素原子は、SiC/SiO界面で、SiC側のm面において、2つのSi原子と結合する炭素サイトの少なくとも一部に配位している。
また、図2は、本実施形態の炭化珪素半導体装置における炭化珪素と酸化珪素との界面の炭化珪素側の結晶構造の他の一例を表す模式図である。具体的には、図2に示す模式図は、3次元表示として、SiC/SiO界面におけるSiC側の結晶構造を表した図である。図2に示す模式図において、結晶構造の上面側はm面を表している。図2に示すように、窒素原子は、SiC/SiO界面で、SiC側のm面において、2つのSi原子と結合する炭素サイトの少なくとも一部に配位している。なお、図2において、図1に示す模式図と同じ原子には同じ符号を付してある。
図3は、本実施形態の炭化珪素半導体装置の一例を表す模式図である。図3において、300は炭化珪素半導体装置、31はSiCの半導体基板、33はSiOの絶縁膜、35はゲート電極を示す。また、図3において、39はSiC/SiO界面を示す、図3に示す炭化珪素半導体装置300は、SiCの半導体基板(SiC半導体基板)31上に、SiOの絶縁膜(SiO絶縁膜)33が設けられており、SiO絶縁膜33上にゲート電極35が設けられている。SiC半導体基板31と、SiO絶縁膜33との間に、SiC/SiO界面39が存在する。SiC/SiO界面39において、SiC側のa面から観察すると、図1に示す模式図のようになる。
図4は、本実施形態の炭化珪素半導体装置の他の一例を表す模式図である。具体的には、図4に示す模式図は、トレンチ構造を有する半導体装置を表した図である。図4において、400は炭化珪素半導体装置、41はSiCの半導体基板、43はSiO絶縁膜、45はゲート電極を示す。図4に示す炭化珪素半導体装置は、SiCの半導体基板41の上面から下面に向かって伸びるトレンチが設けられている。また、トレンチが設けられている部分のSiCの半導体基板41上には、SiO絶縁膜43が設けられている。そして、トレンチが設けられている部分には、SiO絶縁膜43と接するように、ゲート電極45が設けられている。なお、図4において、Mで示される部分は、図3に示される炭化珪素半導体装置の構造と同じ構造が形成されている。つまり、半導体装置400は、SiC半導体基板41上に、SiO絶縁膜43が設けられており、SiOの絶縁膜43上にゲート電極45が設けられている。
以下、符号は省略して説明する。
本明細書中において、二酸化珪素の絶縁膜と炭化珪素の半導体基板との「界面」は、以下の範囲であることを意味する。
「界面」は、SiOとSiCとの遷移領域において、酸素濃度が、SiO中での酸素濃度として50%となる位置を中心として、その中心から、炭化珪素側に5nm以内までの範囲、および二酸化珪素側に5nm以内までの範囲を表す。
本明細書中において、m面は(1−100面)、a面は(11−20)面、Si面(0001)、C面は(000−1)面を表す。なお、「−」は、「−」の右隣の数字の上に付されるものであるが、便宜上、数字の左隣に付してある。
従来、例えば、半導体基板としてSiCを用い、SiCの半導体基板を熱酸化することで、SiCの半導体基板上に、二酸化珪素膜(SiO)SiOの絶縁膜が形成された半導体装置が知られている。このSiCの半導体基板と、SiCの半導体基板上に形成されたSiOの絶縁膜との界面には、遷移領域が形成される。そして、この遷移領域の内部では欠陥が多いために、界面準位密度が高く、チャンネル移動度が劣位である。
また、この対策として、例えば、窒素を含むガス(アンモニア、亜酸化窒素、一酸化窒素など)雰囲気中で熱処理することにより、SiC/SiO界面に窒素を含ませることで、遷移層の欠陥を少なくして、チャンネル移動度を向上させることが知られている。
例えば、特許文献1には、一酸化窒素(NO)などのガス雰囲気下で熱処理を行うことで、SiC/SiO界面の近傍に有する遷移領域に窒素を含ませた絶縁膜構造体が開示される。また、この絶縁膜構造体は、遷移領域において定義したSiC/SiO界面から、SiC側に5nmまで、およびSiO側に5nmまでの領域での窒素濃度を一定の範囲内としている。そして、この絶縁膜構造体を用いた半導体装置は、閾値電圧の変動は実質的にほとんど起こらず、安定した電気特性が得られるとされている。
しかしながら、SiC/SiO界面から、SiC側まで領域およびSiO側まで領域における窒素濃度を特定しても、特にストレス電圧が印加された場合に、安定した半導体素子特性(電気特性)は十分に得られない。SiCを用いた半導体装置において、安定した電気特性を得るには、遷移領域におけるSiC/SiO界面からの特定の領域での窒素濃度を指定するだけでは十分ではないと考えられる。
このように、従来のSiCを用いた半導体装置は、安定した電気特性が要求されており、さらなる性能向上が望まれている。
そこで、本実施形態の炭化珪素半導体装置では、SiC/SiO界面における窒素原子が配位するサイトまで特定している。これによって、適切なサイトに窒素が入ることになることで、SiC/SiO界面において、ダングリングボンドが少なくなり、キャリアのトラップが減少すると考えられる。その結果、ゲート電極にストレス電圧を印加した場合であっても、安定した半導体素子特性を有する(例えば、閾値電圧の変動が抑制される)と考えられる。
以下、本実施形態の炭化珪素半導体装置を製造方法と共に説明する。
本実施形態の炭化珪素半導体装置の好ましい製造方法の一例としては、例えば、製造方法が好ましいSiCの半導体基板上にSiOの絶縁膜を設ける工程(絶縁膜形成工程)と、窒素原子を含むガス雰囲気下で熱処理する工程(熱処理工程)と、SiOの絶縁膜の上に、ゲート電極を形成する工程(ゲート電極形成工程)とを有する。
(絶縁膜形成工程)
絶縁膜形成工程は、SiCの半導体基板上に、SiOの絶縁膜を形成する工程である。
半導体基板に用いるSiCは、例えば、2H−SiC、4H−SiC、6H−SiCが挙げられる。これらの中でも、例えばキャリア電子移動度等の点で、SiCは、4H−SiCが好ましい。
SiO絶縁膜は、例えば、SiCの半導体基板を熱酸化することによって、SiCの半導体基板上に設けられる。熱酸化の条件は、例えば、酸素ガスを用いて、乾燥雰囲気下、1100℃〜1300℃(例えば1200℃)の温度で熱酸化を行うことがよい。また、例えば、水蒸気を含む湿潤雰囲気下、1000℃〜1300℃(例えば1100℃)の温度で熱酸化を行うことがよい。熱酸化の処理時間は目的とする絶縁膜の膜厚によって設定すればよい。
なお、SiO絶縁膜は、この熱酸化による熱酸化膜に限定されず、例えば、CVD(Chemical Vapor Deposition)法で堆積して、SiCの半導体基板上に設けてもよい。
SiO絶縁膜は、SiC半導体基板のm面、a面、Si面およびC面のうちのいずれか一つの面に対して形成すればよい。
(熱処理工程)
熱処理(アニール)工程は、SiOの絶縁膜を設けたSiCの半導体基板を、窒素原子を含むガス雰囲気下で熱処理することによって、SiC/SiO界面に、SiC側の2つのSi原子のみと結合する炭素サイトの少なくとも一部に、窒素原子を配位させる工程である。この工程によって、SiC/SiO界面において、ダングリングボンドが少なくなり、キャリアのトラップが減少すると考えられる。その結果、ゲート電極にストレス電圧を印加した場合であっても、安定した半導体素子特性を有する炭化珪素半導体装置が得られる。
SiC/SiO界面において、SiC側の2つのSi原子のみと結合する炭素サイトの少なくとも一部に窒素原子が配位する結晶面は、m面、a面、Si面およびC面のうちのいずれか一つの面であり、かつ、各々の結晶面のずれが、±10%以内であることがよく、m面であることが好ましい。例えば、SiC半導体基板のm面側にSiO絶縁膜を形成した場合には、SiC/SiO界面におけるSiC側のm面で、2つのSi原子のみと結合する炭素サイトの少なくとも一部に窒素原子が配位される。同様に、SiC半導体基板のa面側にSiO絶縁膜を形成した場合には、SiC/SiO界面におけるSiC側のa面で、2つのSi原子のみと結合する炭素サイトの少なくとも一部に窒素原子が配位される。
窒素原子を含むガスは、例えば、NO、NO、NO等の窒素酸化物ガス;NH;などが挙げられる。これらの窒素原子を含むガスは、1種単独で用いてもよく、2種以上を併用して用いてもよい。また、窒素原子を含むガスとともに、窒素ガス、アルゴンガス、ヘリウムガス等の不活性ガスを併用してもよい。
窒素原子を含むガス雰囲気下での熱処理温度は、例えば、1250℃〜1350℃の範囲が好ましい。熱処理の温度が低すぎる場合は、窒素原子が配位する速度が遅すぎてしまい、安定した半導体素子特性が得られ難くなる。また、熱処理の温度が高すぎる場合は、窒素原子を含むガスが、例えば、窒素酸化物である場合、窒素酸化物が分解して、かえって熱酸化が進行してしまうことが考えられる。なお、熱処理工程での熱処理時間としては、例えば、10分〜10時間の範囲が挙げられる。
(ゲート電極形成工程)
ゲート電極形成工程は、SiO絶縁膜を形成したSiC半導体基板のSiO絶縁膜上に、ゲート電極を形成する工程である。ゲート電極は、不純物がドープされたポリシリコンでもよい(p型ポリシリコンおよびn型ポリシリコンのいずれでもよい)。また、ゲート電極は、アルミニウム等の金属及び金属化合物(例えば、TiSi)でもよい。
本実施形態の炭化珪素半導体装置が、トレンチ構造を有する場合、ゲート電極は、例えば、次のようにして得られる。SiC半導体基板の表面をドライエッチング等により、トレンチを形成する。次に、前述の熱酸化、またはCVD法により、トレンチを形成したSiC半導体基板上に、SiO絶縁膜を形成する。次に、SiO絶縁膜が形成されたトレンチの内部に、SiO絶縁膜上に設けられるように、例えば、不純物がドープされたポリシリコンを堆積することで、ゲート電極が形成される。
また、本実施形態の炭化珪素半導体装置が、プレーナ構造を有する場合、CVD法などにより、SiO絶縁膜上になるように、例えば、不純物がドープされたポリシリコンなどのゲート電極が形成される。
以上の工程を経て、本実施形態の炭化珪素半導体装置が得られる。
なお、本実施形態の炭化珪素半導体装置は、上記で説明した各層以外に、公知の層を形成してもよい。公知の層を設ける方法は特に限定されず、公知の方法によって形成すればよい。
以下に実施例について説明するが、本実施形態の炭化珪素半導体装置は、実施例に何ら限定されるものではない。
<実施例>
以下のようにして、実施例および比較例の酸化珪素半導体装置を作製した。
まず、市販の4H−SiCの単結晶SiC半導体基板を準備する。次に、準備したSiC半導体基板に対し、SiC半導体基板の表面をドライエッチング法により、トレンチを形成する。次に、熱酸化を行い、トレンチ内部のSiC半導体基板上に、SiO絶縁膜を形成する。炭化珪素基板に対し熱酸化の条件は、乾燥酸素雰囲気下、1300℃、0.1時間である。次に、SiO絶縁膜を形成した炭化珪素基板に対し、濃度10%の一酸化窒素中で、1250℃以上の温度となるように、0.5時間の条件で熱処理(アニール処理)を行う。次に、SiO絶縁膜に接するように、SiO絶縁膜上に、不純物がドープされたポリシリコンを堆積させて、トレンチ内部にゲート電極を設ける。なお、SiO絶縁膜は、ゲート絶縁膜である。
以上のようにして、SiC半導体基板上に設けられたSiO絶縁膜およびゲート電極を有する実施例の酸化珪素半導体装置を作製した。
また、比較例の酸化珪素半導体装置は、アニール処理温度の条件を1150℃に変更したこと以外に、実施例の酸化珪素半導体装置と同様の手順で作製した。
[評価]
得られた酸化珪素半導体装置について、X線吸収分光分析装置(分析条件/使用施設:九州シンクロトロン光研究センター、使用ビームライン:BL12、測定法:全電子収量法)により分析を行った。分析の結果を図6に示す。図6において、Aは実施例の炭化珪素半導体装置のX線吸収分光分析の分析結果を、Bは比較例の炭化珪素半導体装置のX線吸収分光分析の分析結果を、それぞれ表す。図6に示すように、実施例の炭化珪素半導体装置(A)の吸収スペクトルには、ショルダーが見られない。よって、実施例の酸化珪素半導体装置(A)は、図1に示す模式図のように、m面において、2つのSi原子のみと結合する炭素サイトの少なくとも一部に窒素原子が配位していることを確認した。
一方、図6に示すように、比較例の酸化珪素半導体装置(B)の吸収スペクトルには、矢印Sで示す位置に、ショルダーが見られる。よって、比較例の炭化珪素半導体装置(B)では、3つのSi原子と結合する炭素サイトの少なくとも一部に窒素原子が配位していることを確認した。しかし、比較例の酸化珪素半導体装置(B)は、m面、a面、Si面及びC面のいずれの面においても、2つのSi原子のみと結合する炭素サイトに窒素原子が配位していることを確認できなかった。
また、得られた酸化珪素半導体装置について、ゲート電極に対し電圧を印加して、CV測定(容量−電圧測定)を行った。図5は、ゲート電圧掃引時の静電容量を表すグラフである。図5において、Aは実施例の炭化珪素半導体装置のCV測定結果を、Bは比較例の炭化珪素半導体装置のCV測定結果を、それぞれ表す。図5に示すように、実施例の炭化珪素半導体装置(A)は、比較例の炭化珪素半導体装置(B)に比べ、ヒステリシスが小さく、閾値電圧の変動が小さいことがわかる。
したがって、2つのSi原子のみと結合する炭素サイトの少なくとも一部に窒素原子が配位している実施例の炭化珪素半導体装置は、ゲート電極にストレス電圧を印加したときに発生する閾値電圧の変動が抑制されるため、安定した半導体素子特性を有することがわかる。

Claims (3)

  1. ゲート電極と、
    二酸化珪素の絶縁膜と、
    炭化珪素の半導体基板と、を備え、
    前記二酸化珪素の絶縁膜と前記炭化珪素の半導体基板との界面では、炭化珪素側の2つの珪素原子のみと結合する炭素サイトの少なくとも一部に、窒素原子が配位している絶縁ゲート型の炭化珪素半導体装置。
  2. 前記界面における前記炭化珪素側の結晶面が、m面、a面、Si面およびC面のうちのいずれか一つの面であり、かつ、各々の結晶面のずれが、±10%以内である請求項1に記載の炭化珪素半導体装置。
  3. 前記界面における前記炭化珪素側の結晶面がm面である請求項2に記載の炭化珪素半導体装置。
JP2017173875A 2017-09-11 2017-09-11 炭化珪素半導体装置 Active JP6785202B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017173875A JP6785202B2 (ja) 2017-09-11 2017-09-11 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017173875A JP6785202B2 (ja) 2017-09-11 2017-09-11 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2019050294A true JP2019050294A (ja) 2019-03-28
JP6785202B2 JP6785202B2 (ja) 2020-11-18

Family

ID=65905812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017173875A Active JP6785202B2 (ja) 2017-09-11 2017-09-11 炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP6785202B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005663A (ja) * 2019-06-27 2021-01-14 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146580A (ja) * 2010-01-15 2011-07-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2012039127A (ja) * 2009-03-11 2012-02-23 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2014116350A (ja) * 2012-12-06 2014-06-26 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
WO2015015672A1 (ja) * 2013-07-31 2015-02-05 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP2015053372A (ja) * 2013-09-06 2015-03-19 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016086064A (ja) * 2014-10-24 2016-05-19 住友電気工業株式会社 炭化珪素半導体装置
JP2016157762A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039127A (ja) * 2009-03-11 2012-02-23 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2016219832A (ja) * 2009-03-11 2016-12-22 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2011146580A (ja) * 2010-01-15 2011-07-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2014116350A (ja) * 2012-12-06 2014-06-26 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
WO2015015672A1 (ja) * 2013-07-31 2015-02-05 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP2015053372A (ja) * 2013-09-06 2015-03-19 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016086064A (ja) * 2014-10-24 2016-05-19 住友電気工業株式会社 炭化珪素半導体装置
JP2016157762A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
TAKUMA KOBAYASHI ET AL.: "Interface properties of NO-annealed 4H-SiC(0001), (11-20), and (1-100) MOS structures with heavily d", JOURNAL OF APPLIED PHYSICS, vol. Vol.121, pp.145703-1-145703-7, JPN7020001027, 14 April 2017 (2017-04-14), US, ISSN: 0004248516 *
矢野 裕司 H. YANO ET AL.: "8p-ZB-19 NOアニールしたCVDゲート酸化膜を有する4H−SiC MOSFETの特性 Characterizatio", 2005年(平成17年)秋季 第66回応用物理学会学術講演会講演予稿集 第1分冊 EXTENDED ABSTRACTS, vol. 第1巻, JPN6020013147, 7 September 2005 (2005-09-07), pages 314, ISSN: 0004248517 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005663A (ja) * 2019-06-27 2021-01-14 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7379883B2 (ja) 2019-06-27 2023-11-15 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP6785202B2 (ja) 2020-11-18

Similar Documents

Publication Publication Date Title
JP4647211B2 (ja) 半導体装置及びその製造方法
JP5541224B2 (ja) 炭化珪素半導体装置の製造方法
JP5608840B1 (ja) 炭化珪素半導体装置およびその製造方法
JP6025007B2 (ja) 炭化ケイ素半導体装置の製造方法
JP2006210818A (ja) 半導体素子およびその製造方法
JP2016063111A (ja) 半導体装置及びその製造方法
KR102324000B1 (ko) 실리콘 탄화물 반도체 디바이스 및 그 제조 방법
JP2011082454A (ja) 絶縁膜構造体及びこれを用いた半導体装置
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
JP2018186140A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6862384B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6068042B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2014060377A (ja) 電力素子、電力制御機器、電力素子の製造方法
JP6757928B2 (ja) 半導体装置の製造方法及びこれに用いる半導体製造装置
JP6785202B2 (ja) 炭化珪素半導体装置
JP6041311B2 (ja) 炭化珪素半導体装置の製造方法
JP2015142078A (ja) 炭化ケイ素半導体装置およびその製造方法
JPWO2016114055A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7082558B2 (ja) 炭化珪素半導体装置とその製造方法
JP2019121676A (ja) 半導体装置
JP2016213414A (ja) 半導体装置および半導体装置の製造方法
JP5687220B2 (ja) 炭化珪素半導体装置の製造方法
JP7304577B2 (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP2020150242A (ja) 半導体装置
JP7412765B2 (ja) SiC半導体素子の製造方法及びSiC半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200605

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201026

R150 Certificate of patent or registration of utility model

Ref document number: 6785202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250