JP2019008062A - 表示装置 - Google Patents

Abstract

【課題】信頼性を向上する。【解決手段】第１絶縁基板と、前記第１絶縁基板上に配置された第１電極と、前記第１電極と電気的に接続されたＩＣチップと、前記ＩＣチップと電気的に接続された第１端子と、を備えた表示パネルと、第１面及び前記第１面とは反対側の第２面を有する基材と、前記第１面に配置され前記第１端子と電気的に接続された第２端子と、前記第２面に配置され前記ＩＣチップの少なくとも一部を覆う電磁波シールド層と、を備えた配線基板と、を備えた表示装置。【選択図】 図２

Description

本発明の実施形態は、表示装置に関する。

表示パネルに接続されたフレキシブル配線基板は、基材上に設けられた導電層を保護するための絶縁保護層を備えている。一例では、絶縁保護層は、表示パネルと重なるように形成される。表示パネルが電子機器本体にセットされる際に、フレキシブル配線基板が折り曲げられるため、フレキシブル配線基板が表示パネルの角部と接触し、導電層の断線を招くおそれがある。また、フレキシブル配線基板が表示パネルに接続される際に、フレキシブル配線基板が加圧されるため、導電層の断線を招くおそれがある。また、導電層が露出することにより、導電層の腐食を招くおそれがある。このため、導電層の断線や腐食を防止し、信頼性を向上することが要求される。

特開２００２−３５８０２６号公報

本実施形態の目的は、信頼性を向上することが可能な表示装置を提供することにある。

一実施形態によれば、
第１絶縁基板と、前記第１絶縁基板上に配置された第１電極と、前記第１電極と電気的に接続されたＩＣチップと、前記ＩＣチップと電気的に接続された第１端子と、を備えた表示パネルと、第１面及び前記第１面とは反対側の第２面を有する基材と、前記第１面に配置され前記第１端子と電気的に接続された第２端子と、前記第２面に配置され前記ＩＣチップの少なくとも一部を覆う電磁波シールド層と、を備えた配線基板と、を備えた表示装置が提供される。
一実施形態によれば、
第１平面、前記第１平面とは反対側の第２平面、及び、前記第１平面とは反対側において前記第２平面とは異なる位置の第３平面を有し前記第１平面から前記第２平面までの厚さが前記第１平面から前記第３平面までの厚さより厚い第１絶縁基板と、前記第２平面上に配置された第１端子と、を備えた表示パネルと、基材と、前記基材に配置され前記第１端子と電気的に接続された第２端子と、前記第２端子に繋がった第１導電層と、前記第１導電層を覆い前記第３平面に接触する絶縁カバーと、を備えた配線基板と、を備えた表示装置が提供される。

図１は、本実施形態の表示装置ＤＳＰの構成を示す図である。 図２は、図１に示した表示装置ＤＳＰのＡ−Ｂ線に沿った断面を示す図である。 図３は、配線基板ＳＵＢ３を第１基板ＳＵＢ１に接続する工程を説明するための図である。 図４は、表示パネルＰＮＬの基本構成及び等価回路を示す図である。 図５は、図４に示した表示パネルＰＮＬの一部の断面を示す図である。 図６は、他の表示パネルＰＮＬの一部の断面を示す図である。 図７は、表示装置ＤＳＰの他の断面を示す図である。 図８は、表示装置ＤＳＰの他の断面を示す図である。 図９は、表示装置ＤＳＰの他の断面を示す図である。 図１０は、表示装置ＤＳＰの他の断面を示す図である。 図１１は、本実施形態の表示装置ＤＳＰの断面を示す図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

図１は、本実施形態の表示装置ＤＳＰの構成を示す図である。なお、図示された第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。
以下の説明において、第３方向Ｚを示す矢印の先端に向かう方向を「上」と称し、矢印の先端から逆に向かう方向を「下」と称する。「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していてもよいし、第１部材から離間していてもよい。また、第３方向Ｚを示す矢印の先端側から第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面をみることを平面視という。また、第１方向Ｘを示す矢印に沿って第２方向Ｙ及び第３方向Ｚによって規定されるＹ−Ｚ平面を見ること、及び、第２方向Ｙを示す矢印に沿って第１方向Ｘ及び第３方向Ｚによって規定されるＸ−Ｚ平面を見ることを断面視という。

表示装置ＤＳＰは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を備えた表示パネルＰＮＬと、配線基板ＳＵＢ３と、ＩＣチップＣＰとを備えている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、第３方向Ｚに対向している。表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示パネルＰＮＬは、第１方向Ｘに沿った第１辺Ｅ１及び第２辺Ｅ２と、第２方向Ｙに沿った第３辺Ｅ３及び第４辺Ｅ４とを有している。第１基板ＳＵＢ１は、凹部ＣＣと、端子部ＴＭを有している。凹部ＣＣの詳細は後述するが、図示した例では、凹部ＣＣは、後述する第３平面１０Ｃを有している。第３平面１０Ｃは、凹部ＣＣの底面に相当する。第３平面１０Ｃは、第１方向Ｘに沿って延出し、第１辺Ｅ１の全体に亘って形成され、第３辺Ｅ３から第４辺Ｅ４まで連続的に形成されている。凹部ＣＣは、第１方向Ｘに沿った長さＬ１を有している。長さＬ１は、エッジＥ３とエッジＥ４との間の第１方向Ｘに沿った長さに等しい。端子部ＴＭは、詳述しないが第１方向Ｘに間隔をおいて並んだ複数の端子を備えている。端子部ＴＭは、凹部ＣＣとＩＣチップＣＰとの間の非表示領域ＮＤＡに位置している。

ＩＣチップＣＰは、凹部ＣＣと表示領域ＤＡとの間の非表示領域ＮＤＡに位置している。ＩＣチップＣＰは、例えば、画像表示に必要な信号を出力するディスプレイドライバを内蔵している。ここでのディスプレイドライバは、後述する信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤの少なくとも一部を含むものである。ＩＣチップＣＰは、第１方向Ｘに沿った長さＬ２を有している。

配線基板ＳＵＢ３は、端子部ＴＭにおいて、表示パネルＰＮＬに接続されている。配線基板ＳＵＢ３は、端子部ＴＭよりも表示領域ＤＡに向かって延在し、平面視で、ＩＣチップＣＰと重畳している。配線基板ＳＵＢ３は、ＩＣチップＣＰと重畳する位置において、ＩＣチップＣＰの長さＬ２よりも長い長さＬ３を有している。また、配線基板ＳＵＢ３は、端子部ＴＭよりも第２方向Ｙに向かって表示パネルＰＮＬの外側に延在し、平面視で、凹部ＣＣと重畳している。配線基板ＳＵＢ３は、凹部ＣＣと重畳する位置において、凹部ＣＣの長さＬ１よりも短い長さＬ４を有している。なお、長さＬ３は、長さＬ４と等しくてもよいし、長さＬ４とは異なっていてもよい。

なお、表示パネルＰＮＬは、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えているが、これに限定されるものではない。例えば、表示パネルＰＮＬは、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えていてもよいし、透過表示機能及び反射表示機能を備えていてもよい。
また、配線基板ＳＵＢ３は、例えば可撓性を有するフレキシブル基板である。なお、本実施形態で適用可能なフレキシブル基板とは、その少なくとも一部分に、屈曲可能な材料によって形成されたフレキシブル部を備えていればよい。例えば、本実施形態の配線基板ＳＵＢ３は、その全体がフレキシブル部として構成されたフレキシブル基板であってもよいし、ガラスエポキシなどの硬質材料によって形成されたリジッド部及びポリイミドなどの屈曲可能な材料によって形成されたフレキシブル部を備えたリジッドフレキシブル基板であってもよい。

図２は、図１に示した表示装置ＤＳＰのＡ−Ｂ線に沿った断面を示す図である。第１基板ＳＵＢ１は、第１絶縁基板１０と、多層体１１と、第１電極ＥＬ１と、第１端子Ｔ１と、ＩＣチップＣＰと、配線ＣＬ１及びＣＬ２とを備えている。
第１絶縁基板１０は、例えば、ガラス基板や樹脂基板などである。第１絶縁基板１０は、第１平面１０Ａと、第２平面１０Ｂと、第３平面１０Ｃと、側面１０Ｄとを有している。第２平面１０Ｂ及び第３平面１０Ｃは、第１平面１０Ａとは反対側に位置している。第３平面１０Ｃは、第２平面１０Ｂとは異なる位置にある。第１平面１０Ａから第２平面１０Ｂまでの第３方向Ｚに沿った厚さＴＨ１は、第１平面１０Ａから第３平面１０Ｃまでの第３方向Ｚに沿った厚さＴＨ２より厚い。第２平面１０Ｂと第３平面１０Ｃとの段差は、図１に示した凹部ＣＣに相当する。図示した例では、第１平面１０Ａ、第２平面１０Ｂ、及び、第３平面１０Ｃは、いずれもＸ−Ｙ平面と平行な面であるが、少なくとも１つの平面がＸ−Ｙ平面と交差する面であってもよい。側面１０Ｄは、第２平面１０Ｂと第３平面１０Ｃとの間に位置している。図示した例では、側面１０Ｄは、Ｘ−Ｚ平面と平行な面であるが、Ｘ−Ｚ平面と交差する面であってもよい。第３平面１０Ｃの第２方向Ｙに沿った幅ＴＬ１は、例えば、０．２μｍ〜０．５μｍである。
多層体１１は、第２平面１０Ｂの上に配置されている。多層体１１は、少なくとも１つの絶縁層と、少なくとも１つの導電層とを含んでいる。図示した例では、多層体１１は、第１絶縁基板１０の上に位置する絶縁層１１１と、絶縁層１１１の上に位置する第３導電層１１２と、第３導電層１１２と配線ＣＬ１との間に位置する絶縁層１１３とを備えている。図示した例では、多層体１１は、第３平面１０Ｃの上には配置されていない。このようにすることで、多層体１１に含まれる第３導電層１１２の露出を防止し、第３導電層１１２が腐食することを防ぐことが出来る。なお、多層体１１のその少なくとも一部が第３平面１０Ｃ上に配置されていてもよい。また、多層体１１の上面１１Ｂと第３平面１０Ｃとの段差が上記の凹部ＣＣに相当するとみなしてもよい。
第１電極ＥＬ１、第１端子Ｔ１、配線ＣＬ１及びＣＬ２は、多層体１１の上に配置されている。配線ＣＬ１は、第１電極ＥＬ１とＩＣチップＣＰとを電気的に接続している。配線ＣＬ２は、第１端子Ｔ１とＩＣチップＣＰとを電気的に接続している。第１電極ＥＬ１は、図１に示した表示領域ＤＡに位置している。第１端子Ｔ１は、図１に示した端子部ＴＭに位置している。第１電極ＥＬ１と第１端子Ｔ１とは、ＩＣチップＣＰを介して互いに接続されている。ＩＣチップＣＰ及び第２絶縁基板２０は、第２方向Ｙに並んでいる。ＩＣチップＣＰは、第１絶縁基板１０とは反対側の上面ＣＰＴと、第２絶縁基板２０と対向する側面ＣＰＳ１と、側面ＣＰＳ１とは反対側（第１端子Ｔ１と対向する側）の側面ＣＰＳ２と、を有している。

第２基板ＳＵＢ２は、少なくとも第２絶縁基板２０を備えている。第２絶縁基板２０は、例えば、ガラス基板や樹脂基板などである。第２絶縁基板２０は、第１電極ＥＬ１の上に位置している。

配線基板ＳＵＢ３は、基材３１と、電磁波シールド層３２と、オーバーコート層３３と、第１導電層３４と、絶縁カバー３５と、第２端子Ｔ２とを備えている。
基材３１は、ポリイミドなどの樹脂材料によって形成されている。基材３１は、第１基板ＳＵＢ１と対向する側の第１面３１Ａと、第１面３１Ａとは反対側の第２面３１Ｂと、を有している。第２端子Ｔ２は、第１面３１Ａに配置され、第３方向Ｚにおいて第１端子Ｔ１と対向している。第１端子Ｔ１及び第２端子Ｔ２は、これらの間に介在する導電性接着層ＣＭによって互いに電気的に接続されている。導電性接着層ＣＭは、第１端子Ｔ１及び第２端子Ｔ２を覆っている。導電性接着層ＣＭは、例えば、接着剤中に導電粒子を分散させた異方性導電膜である。電磁波シールド層３２は、第２面３１Ｂに配置されている。電磁波シールド層３２は、銀などの導体層である。オーバーコート層３３は、電磁波シールド層３２を覆っている。オーバーコート層３３は、アクリル樹脂などの樹脂材料によって形成されている。
電磁波シールド層３２は、ＩＣチップＣＰの少なくとも一部を覆っている。なお、ここでの「覆う」とは、電磁波シールド層３２がＩＣチップＣＰと接触する場合に限らず、電磁波シールド層３２とＩＣチップＣＰとの間に基材３１が介在する場合も含む。図示した例では、電磁波シールド層３２は、上面ＣＰＴの全体を覆っている。なお、配線基板ＳＵＢ３は、ＩＣチップＣＰに接触していてもよいし、ＩＣチップＣＰに接着していてもよいし、ＩＣチップＣＰから離間していてもよい。ここでは、ＩＣチップＣＰの上に配線基板ＳＵＢ３が位置していればよい。
電磁波シールド層３２の第１端部Ｅ１１は、側面ＣＰＳ１の直上もしくは側面ＣＰＳ１よりも第２絶縁基板２０に近接する側に位置している。図示した例では、第１端部Ｅ１１は、ＩＣチップＣＰと第２絶縁基板２０との間に位置している。第１端部Ｅ１１は、電磁波シールド層３２がＸ−Ｙ平面において直線的に延出したとしても、第２絶縁基板２０から離間していることが望ましい。これは、第２基板ＳＵＢ２が導電層を含む場合に、電磁波シールド層３２との短絡を防止するためである。また、電磁波シールド層３２の第１端部Ｅ１１からＩＣチップＣＰまでの第２方向Ｙに沿った長さＬ５は、ＩＣチップＣＰの第３方向Ｚに沿った高さＨ１よりも短いことが望ましい。これは、電磁波シールド層３２が側面ＣＰＳ１に沿って垂れ下がったとしても、電磁波シールド層３２と配線ＣＬ１との短絡を防止するためである。
なお、第１端部Ｅ１１は、基材３１の第２端部Ｅ１２の直上に位置し、オーバーコート層３３の第３端部Ｅ１３の直下に位置しているが、この例に限らない。第１乃至第３端部の位置関係についてのバリエーションは、後に詳述する。

第１導電層３４は、第１面３１Ａに配置され、第２端子Ｔ２に繋がっている。第１導電層３４及び第２端子Ｔ２は、銅などの導電材料によって形成されている。絶縁カバー３５は、第２端子Ｔ２を覆うことなく、第１導電層３４を覆っている。絶縁カバー３５は、第３平面１０Ｃに接触している。図示した例では、絶縁カバー３５は、側面１０Ｄにも接触しているが、側面１０Ｄから離間していてもよい。なお、絶縁カバー３５は、第３平面１０Ｃ及び側面１０Ｄのいずれもと接着されていない。また、第１絶縁基板１０と絶縁カバー３５との間には、防湿絶縁材は配置されていない。絶縁カバー３５は、ポリイミドなどの樹脂材料によって形成されている。第３平面１０Ｃから第２端子Ｔ２における第１端子Ｔ１との接続面Ｔ２Ａまでの第３方向Ｚに沿った高さＨ２は、第３平面１０Ｃの上における絶縁カバー３５の第３方向Ｚに沿った厚さＴＨ３とほぼ等しい。

以下に、寸法の一例を記載する。ＩＣチップＣＰにおいて高さＨ１は１００〜１５０μｍであり、電磁波シールド層３２の長さＬ５は８０μｍ〜１２０μｍである。第１絶縁基板１０においては、厚さＴＨ１は１２５μｍ〜１７０μｍであり、厚さＴＨ２は７５μｍ〜１４５μｍであり、第２平面１０Ｂと第３平面１０Ｃとの段差は２５μｍ〜５０μｍである。配線基板ＳＵＢ３においては、絶縁カバー３５の厚さＴＨ３は２０μｍであり、高さＨ２とほぼ等しい。

図３は、配線基板ＳＵＢ３を第１基板ＳＵＢ１に接続する工程を説明するための図である。なお、ここでは、説明に必要な構成のみを図示している。
図３（Ａ）に示すように、第１基板ＳＵＢ１は、ステージＳＴの上に配置されている。導電性接着層ＣＭは、第１端子Ｔ１の上に配置されている。配線基板ＳＵＢ３は、第２端子Ｔ２を下に向けた状態で、第１基板ＳＵＢ１の上に待機している。そして、第１基板ＳＵＢ１及び配線基板ＳＵＢ３は、第１端子Ｔ１と第２端子Ｔ２とが重畳するように、互いに位置合わせされる。そして、配線基板ＳＵＢ３は、その第２端子Ｔ２が導電性接着層ＣＭの上に重なり、かつ、絶縁カバー３５の先端部３５Ａが凹部ＣＣに嵌るように、第１基板ＳＵＢ１の上に配置される。このとき、先端部３５Ａのうち、下面３５Ｂは第３平面１０Ｃに接触し、側面３５Ｃは側面１０Ｄに接触する。これにより、第１基板ＳＵＢ１及び配線基板ＳＵＢ３の位置合わせが容易となるとともに、位置合わせ後の第１基板ＳＵＢ１に対する配線基板ＳＵＢ３のずれを抑制することができる。
その後、図３（Ｂ）に示すように、配線基板ＳＵＢ３は、第１基板ＳＵＢ１に圧着される。すなわち、配線基板ＳＵＢ３は、加熱されつつ、第１基板ＳＵＢ１に向けて加圧される。これにより、導電性接着層ＣＭの接着剤ＣＭＡが一時的に溶融し、第１端子Ｔ１及び第２端子Ｔ２を覆うとともに両者を接着する。同時に、導電性接着層ＣＭの導電粒子ＣＭＢが第１端子Ｔ１及び第２端子Ｔ２に食い込み、両者を電気的に接続する。また、上記の通り、第３平面１０Ｃから接続面Ｔ２Ａまでの高さＨ２、及び、第３平面１０Ｃの上における絶縁カバー３５の厚さＴＨ３は等しいため、配線基板ＳＵＢ３が均一に加圧される。なお、本実施形態においては、第１３導電層３４が絶縁カバー３５によって覆われており、第１導電層３４の露出面積が低減されているため、第１絶縁基板１０と絶縁カバー３５との間に、第１導電層３４の腐食を防止するための防湿絶縁材を塗布する工程は省略される。

上記の図１乃至図３に示した本実施形態によれば、配線基板ＳＵＢ３は、ＩＣチップＣＰの少なくとも一部を覆う電磁波シールド層３２を備えている。このため、ＩＣチップＣＰからの電磁放射ノイズを抑制することができる。より具体的には、電磁波シールド層３２が少なくともＩＣチップＣＰの上面ＣＰＴ及び側面ＣＰＳ２に重なっていることにより、上面ＣＰＴ及び側面ＣＰＳ２からの電磁放射ノイズを抑制することができる。また、電磁波シールド層３２が側面ＣＰＳ１よりも第２基板ＳＵＢ２側に延出していることにより、側面ＣＰＳ１からの電磁放射ノイズを抑制することができる。
また、電磁波シールド層３２の第１端部Ｅ１１が第２基板ＳＵＢ２から離間しているため、たとえ第２基板ＳＵＢ２が導電層を含んでいたとしても、電磁波シールド層３２と導電層との短絡を防止することができる。また、第１端部Ｅ１１からＩＣチップＣＰまでの長さＬ５がＩＣチップＣＰの高さＨ１よりも短いことにより、たとえ電磁波シールド層３２が側面ＣＰＳ１に沿って垂れ下がったとしても、電磁波シールド層３２と配線ＣＬ１との短絡を防止することができる。
また、配線基板ＳＵＢ３は、第１導電層３４を覆うとともに凹部ＣＣの第３平面１０Ｃに接触する絶縁カバー３５を備えている。このため、配線基板ＳＵＢ３を第１基板ＳＵＢ１に圧着する際に、絶縁カバー３５の厚さＴＨ３に起因した段差の影響を受けることなく、配線基板ＳＵＢ３を均一に加圧することができる。このため、第１導電層３４に局所的に強い圧力が加わることがなく、第１導電層３４の断線を抑制することができる。
また、凹部ＣＣが第１端子Ｔ１の近傍まで延在しているため、導電性接着層ＣＭによって覆われた第２端子Ｔ２の近傍の第１導電層３４を絶縁カバー３５で覆うことができる。このため、第１導電層３４の露出面積を低減することができる。これにより、第１基板ＳＵＢ１と絶縁カバー３５との間に、第１導電層３４の腐食を防止するための防湿絶縁材を配置することなく、第１導電層３４の腐食を抑制することができる。さらに、後述するが、配線基板ＳＵＢ３を表示パネルＰＮＬの裏面に向かって折り曲げた際に、第１基板ＳＵＢ１と第１導電層３４との間に絶縁カバー３５が介在するため、第１導電層３４が第１基板ＳＵＢ１の角部に接触せず、第１導電層３４の断線を抑制することができる。
したがって、信頼性を向上することが可能となる。

次に、表示パネルＰＮＬの具体例として、液晶パネルについて説明する。
図４は、表示パネルＰＮＬの基本構成及び等価回路を示す図である。表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。ここで、画素とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線と信号線との交差する位置に配置されたスイッチング素子を含む領域に存在する。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１〜Ｇｎ）、複数本の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並んでいる。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。走査線Ｇ、信号線Ｓ、及び、共通電極ＣＥは、それぞれ非表示領域ＮＤＡに引き出されている。非表示領域ＮＤＡにおいて、走査線Ｇは走査線駆動回路ＧＤに接続され、信号線Ｓは信号線駆動回路ＳＤに接続され、共通電極ＣＥは共通電極駆動回路ＣＤに接続されている。信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤは、第１基板ＳＵＢ１上に形成されてもよいし、これらの一部或いは全部が図１に示したＩＣチップＣＰに内蔵されていてもよい。
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。より具体的には、スイッチング素子ＳＷは、ゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤを備えている。ゲート電極ＷＧは、走査線Ｇと電気的に接続されている。図示した例では、信号線Ｓと電気的に接続された電極をソース電極ＷＳと称し、画素電極ＰＥと電気的に接続された電極をドレイン電極ＷＤと称する。
走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。

図５は、図４に示した表示パネルＰＮＬの一部の断面を示す図である。ここでは、説明に必要な主要部のみを図示している。なお、図示した表示パネルＰＮＬは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有しているが、特に制限される訳ではなく、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１及び第２基板のいずれか一方に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥのいずれか一方が備えられ、第２基板ＳＵＢ２に画素基板ＰＥ及び共通電極ＣＥのいずれか他方が備えられた構成が適用可能である。なお、ここでの基板主面とは、Ｘ−Ｙ平面と平行な面である。

第１基板ＳＵＢ１は、第１絶縁基板１０、絶縁層１２、絶縁層１３、第１配向膜１４、共通電極ＣＥ、画素電極ＰＥなどを備えている。スイッチング素子ＳＷ、走査線Ｇ、信号線などの図示を省略するが、これらは第１絶縁基板１０と絶縁層１２との間に位置している。共通電極ＣＥは、絶縁層１２及び１３の間に位置している。画素電極ＰＥは、絶縁層１３と第１配向膜１４との間に位置している。画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。共通電極ＣＥ及び画素電極ＰＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。図２に示した第１電極ＥＬ１は、図示した画素電極ＰＥに相当し、共通電極ＣＥ、絶縁層１２及び１３が多層体１１に含まれる。なお、第１電極ＥＬ１が共通電極ＣＥに相当する場合もあり得る。この場合には、絶縁層１２が多層体１１に含まれる。
なお、画素電極ＰＥが絶縁層１２及び１３の間に位置し、共通電極ＣＥが絶縁層１３と第１配向膜１４との間に位置していてもよい。このような場合、画素電極ＰＥは画素ごとにスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向するスリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が第１方向Ｘに並んで配置されていても良い。例えば、画素電極ＰＥ及び共通電極ＣＥの双方が櫛歯状に形成され互いに噛み合うように配置されていても良い。このような配置の場合、例えば、図示した絶縁層１３を省略し画素電極ＰＥ及び共通電極ＣＥの双方が絶縁層１２と第１配向膜ＡＬ１との間に位置していてもよいし、画素電極ＰＥ及び共通電極ＣＥのうちの一方が絶縁層１２と絶縁層１３との間に位置し、他方が絶縁層１３と第１配向膜ＡＬ１との間に位置していてもよい。

第２基板ＳＵＢ２は、第２絶縁基板２０、有機絶縁層２１、第２配向膜ＡＬ２などを備えている。有機絶縁層２１は、遮光層、カラーフィルタ層、オーバーコート層などを含む。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に位置している。偏光板等を含む第１光学素子ＯＤ１は、第１絶縁基板１０と照明装置４０との間に位置している。偏光板等を含む第２光学素子ＯＤ２は、第２絶縁基板２０の上に位置している。

次に、表示パネルＰＮＬの他の具体例として、有機エレクトロルミネッセンス（ＥＬ）パネルについて説明する。
図６は、他の表示パネルＰＮＬの一部の断面を示す図である。ここでは、説明に必要な主要部のみを図示している。
第１基板ＳＵＢ１は、第１絶縁基板１０、絶縁層１２、リブ１５、画素電極ＰＥ、発光層ＬＥ、共通電極ＣＥなどを備えている。画素電極ＰＥは、絶縁層１２の上に位置している。画素電極ＰＥの周縁部は、リブ１５と重なっている。発光層ＬＥは、画素電極ＰＥの上に位置している。共通電極ＣＥは、発光層ＬＥ及びリブ１５の上に位置している。図２に示した第１電極ＥＬ１は、図示した共通電極ＣＥに相当し、絶縁層１２、画素電極ＰＥ、発光層ＬＥ、リブ１５が多層体１１に含まれる。なお、第１電極ＥＬ１が画素電極ＰＥに相当する場合もあり得る。この場合には、絶縁層１２が多層体１１に含まれる。封止膜５０は、共通電極ＣＥの上に配置されている。
第２基板ＳＵＢ２は、第２絶縁基板２０などを備えている。第２基板ＳＵＢ２及び封止膜５０は、接着層６０によって互いに接着されている。

次に、第１乃至第３端部の位置関係についてのバリエーションについて述べる。

図７は、表示装置ＤＳＰの他の断面を示す図である。図７に示した構成例は、図２に示した構成例と比較して、電磁波シールド層３２が上面ＣＰＴの一部を覆っている点で相違している。上面ＣＰＴのうち、第２端子Ｔ２に近接する側は電磁波シールド層３２によって覆われているが、第２基板ＳＵＢ２に近接する側は電磁波シールド層３２から露出している。つまり、電磁波シールド層３２の第１端部Ｅ１１は、上面ＣＰＴの直上に位置している。図示した例では、基材３１の第２端部Ｅ１２及びオーバーコート層３３の第３端部Ｅ１３も、上面ＣＰＴの直上に位置している。なお、第２端部Ｅ１２、第１端部Ｅ１１、及び、第３端部Ｅ１３は、第３方向Ｚに沿って同一直線上に並んでいるが、それぞれの位置は第２方向Ｙにずれていてもよい。
このような構成例においても、上記構成例と同様の効果が得られる。

図８は、表示装置ＤＳＰの他の断面を示す図である。図８に示した構成例は、図２に示した構成例と比較して、基材３１が電磁波シールド層３２の第１端部Ｅ１１よりも第２絶縁基板２０に近接した第２端部Ｅ１２を有している点で相違している。電磁波シールド層３２は、上面ＣＰＴの少なくとも一部を覆っていればよい。図示した例では、第１端部Ｅ１１及び第２端部Ｅ１２は、ＩＣチップＣＰと第２絶縁基板２０との間に位置している。なお、第１端部Ｅ１１及び第３端部Ｅ１３は、第３方向Ｚに沿って同一直線上に並んでいるが、それぞれの位置は第２方向Ｙにずれていてもよい。
このような構成例においても、上記構成例と同様の効果が得られる。また、第２端部Ｅ１２がたとえ第２基板ＳＵＢ２や配線ＣＬ１に接触したとしても、第１端部Ｅ１１と第２基板ＳＵＢ２の導電層や配線ＣＬ１との短絡を抑制することができる。

図９は、表示装置ＤＳＰの他の断面を示す図である。図９に示した構成例は、図２に示した構成例と比較して、オーバーコート層３３が電磁波シールド層３２の第１端部Ｅ１１よりも第２絶縁基板２０に近接した第３端部Ｅ１３を有している点で相違している。第１端部Ｅ１１は、オーバーコート層３３によって覆われている。なお、第２端部Ｅ１２がオーバーコート層３３によって覆われていてもよい。図示した例では、第１端部Ｅ１１及び第３端部Ｅ１３は、ＩＣチップＣＰと第２絶縁基板２０との間に位置している。
このような構成例においても、上記構成例と同様の効果が得られる。また、電磁波シールド層３２は、第１端部Ｅ１１を含むその全体がオーバーコート層３３によって覆われている。このため、配線基板ＳＵ３がたとえ第２基板ＳＵＢ２や配線ＣＬ１に接触したとしても、電磁波シールド層３２と第２基板ＳＵＢ２の導電層や配線ＣＬ１との短絡を抑制することができる。

図１０は、表示装置ＤＳＰの他の断面を示す図である。図１０に示した構成例は、図２に示した構成例と比較して、電磁波シールド層３２がＩＣチップＣＰの第２絶縁基板２０と対向する側面ＣＰＳ１を覆っている点で相違している。図示した例では、配線基板ＳＵＢ３は、ＩＣチップＣＰに接着されている。すなわち、上面ＣＰＴ及び側面ＣＰＳ１と基材３１との間には、接着剤ＡＤが介在している。
このような構成例においても、上記構成例と同様の効果が得られる。また、電磁波シールド層３２が側面ＣＰＳ１を覆っているため、ＩＣチップＣＰからの電磁放射ノイズを抑制することができる。特に、電磁波シールド層３２を含む配線基板ＳＵＢ３がＩＣチップＣＰに接着されているため、配線基板ＳＵＢ３がＩＣチップＣＰから離間している場合と比較して、ＩＣチップＣＰからの電磁放射ノイズの漏れを効果的に抑制することができる。

図１１は、本実施形態の表示装置ＤＳＰの断面を示す図である。ここでは、説明に必要な主要部のみを図示しており、配線基板ＳＵＢ３が表示パネルＰＮＬの裏面に向かって折り曲げられた状態を示している。表示パネルＰＮＬの裏面は、第１基板ＳＵＢ１の第２基板ＳＵ部２と対向する側とは反対側の裏面ＳＵＢＡに相当する。図示した例では、表示パネルＰＮＬは液晶パネルであり、裏面ＳＵＢＡと対向する照明装置４０が配置されている。照明装置４０は、表示パネルＰＮＬとは反対側に背面４０Ａを有している。配線基板ＳＵＢ３は、第１基板ＳＵＢ１及び照明装置４０を間に挟んで折り曲げられている。
配線基板ＳＵＢ３は、基材３１、電磁波シールド層３２、オーバーコート層３３、第１導電層３４、絶縁カバー３５に加えて、第２導電層３６及び絶縁層３７を備えている。基材３１は、第２端子Ｔ２が配置される第１領域３１１と、第１領域３１１とは反対側の第２領域３１２と、第１領域３１１と第２領域３１２との間に位置する第３領域３１３と、を備えている。第１領域３１１は、第１基板ＳＵＢ１及びＩＣチップＣＰと重なる部分を含んでいる。第２領域３１２は、背面４０Ａと重なる部分を含んでいる。第３領域３１３は、折り曲げ部分に相当する。第２領域３１２は、配線基板ＳＵＢ３が第３領域３１３で折り曲げられた際に、第１基板ＳＵＢ１を挟んで、第１領域３１１の下側に位置する領域である。第１導電層３４は、基材３１の第１面３１Ａにおいて第１領域３１１、第２領域３１２、及び、第３領域３１３に亘って配置されている。第２導電層３６は、基材３１の第２面３１Ｂにおいて第２領域３１２に配置され、第３領域３１３には配置されていない。図示した例では、第２導電層３６は、第１領域３１１にも配置されていない。絶縁層３７は、第２導電層３６を覆っている。電磁波シールド層３２、オーバーコート層３３、及び、絶縁カバー３５は、いずれも第１領域３１１から第３領域３１３に亘って配置されている。
このような配線基板ＳＵＢ３においては、第３領域３１３において、第２領域３１２よりも少ない層数の導電層を備えている。図示した例では、第２領域３１２においては第１導電層３４及び第２導電層３６の２層の導電層が配置され、第３領域３１３においては第１導電層３４のみの１層の導電層が配置されている。これにより、配線基板ＳＵＢ３は、第３領域３１３において容易に折り曲げることができる。
なお、図１１に示した例では、表示パネルＰＮＬが液晶パネルである場合について説明したが、表示パネルＰＮＬが有機ＥＬパネルである場合には、照明装置４０が不要となるため、配線基板ＳＵＢ３は、図１１に示した例よりもさらに小さな曲率半径で折り曲げられる。このような場合であっても、第３領域３１３の導電層が第２領域３１２よりも少ないため、第３領域３１３において容易に折り曲げることができる。

以上説明したように、本実施形態によれば、信頼性を向上することが可能な表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＤＳＰ…表示装置 ＰＮＬ…表示パネル ＳＵＢ１…第１基板 ＳＵＢ２…第２基板
ＣＰ…ＩＣチップ ＥＬ１…第１電極 Ｔ１…第１端子
ＳＵＢ３…配線基板 Ｔ２…第２端子 ３１…基材 ３２…電磁波シールド層
３３…オーバーコート層 ３４…第１導電層 ３５…絶縁カバー ３６…第２導電層

Claims (16)

1. 第１絶縁基板と、前記第１絶縁基板上に配置された第１電極と、前記第１電極と電気的に接続されたＩＣチップと、前記ＩＣチップと電気的に接続された第１端子と、を備えた表示パネルと、
   第１面及び前記第１面とは反対側の第２面を有する基材と、前記第１面に配置され前記第１端子と電気的に接続された第２端子と、前記第２面に配置され前記ＩＣチップの少なくとも一部を覆う電磁波シールド層と、を備えた配線基板と、
   を備えた表示装置。
2. 前記電磁波シールド層は、前記ＩＣチップの上面全体を覆っている、請求項１に記載の表示装置。
3. 前記表示パネルは、さらに、前記第１電極の上に位置し前記ＩＣチップと並んだ第２絶縁基板を備え、
   前記電磁波シールド層は、前記ＩＣチップと前記第２絶縁基板との間に位置する第１端部を有している、請求項１または２に記載の表示装置。
4. 前記電磁波シールド層の前記第１端部から前記ＩＣチップまでの長さは、前記ＩＣチップの高さより短い、請求項３に記載の表示装置。
5. 前記基材は、前記第１端部よりも前記第２絶縁基板に近接した第２端部を有している、請求項３に記載の表示装置。
6. 前記配線基板は、さらに、前記電磁波シールド層を覆うオーバーコート層を備え、
   前記オーバーコート層は、前記第１端部よりも前記第２絶縁基板に近接した第３端部を有している、請求項３に記載の表示装置。
7. 前記電磁波シールド層は、前記ＩＣチップの前記第２絶縁基板と対向する側面を覆っている、請求項３に記載の表示装置。
8. 前記第１絶縁基板は、第１平面、前記第１平面とは反対側の第２平面、及び、前記第１平面とは反対側において前記第２平面とは異なる位置の第３平面を有し前記第１平面から前記第２平面までの厚さが前記第１平面から前記第３平面までの厚さより厚く、
   前記第１端子は、前記第２平面上に配置され、
   前記配線基板は、さらに、前記第２端子に繋がった第１導電層と、前記第１導電層を覆い前記第３平面に接触する絶縁カバーと、を備える、請求項１に記載の表示装置。
9. 第１平面、前記第１平面とは反対側の第２平面、及び、前記第１平面とは反対側において前記第２平面とは異なる位置の第３平面を有し前記第１平面から前記第２平面までの厚さが前記第１平面から前記第３平面までの厚さより厚い第１絶縁基板と、前記第２平面上に配置された第１端子と、を備えた表示パネルと、
   基材と、前記基材に配置され前記第１端子と電気的に接続された第２端子と、前記第２端子に繋がった第１導電層と、前記第１導電層を覆い前記第３平面に接触する絶縁カバーと、を備えた配線基板と、
   を備えた表示装置。
10. 前記第１絶縁基板と前記絶縁カバーとの間に防湿絶縁材が配置されていない、請求項８または９に記載の表示装置。
11. 前記第３平面は、前記表示パネルの第１辺の全体に亘って形成されている、請求項８乃至１０のいずれか１項に記載の表示装置。
12. 前記第３平面から前記第２端子における前記第１端子との接続面までの高さは、前記絶縁カバーの厚さとほぼ等しい、請求項８乃至１１のいずれか１項に記載の表示装置。
13. 前記配線基板は、前記表示パネルの裏面に向かって折り曲げられている、請求項１乃至１２のいずれか１項に記載の表示装置。
14. 前記基材は、前記第２端子が配置される第１領域と、前記第１領域とは反対側の第２領域と、前記第１領域と前記第２領域との間に位置する第３領域と、を備え、
    前記配線基板は、前記第３領域において、前記第２領域よりも少ない層数の導電層を備えている、請求項１乃至１３のいずれか１項に記載の表示装置。
15. 前記配線基板は、さらに、第２導電層を備え、
    前記基材は、前記第２端子が配置される第１領域と、前記第１領域とは反対側の第２領域と、前記第１領域と前記第２領域との間に位置する第３領域と、を備え、
    前記第１導電層は、前記第１乃至第３領域に亘って配置され、
    前記第２導電層は、前記第３領域に配置され、前記第２領域に配置されていない、請求項８乃至１４のいずれか１項に記載の表示装置。
16. 前記表示パネルは、さらに、少なくとも１つの絶縁層及び少なくとも１つの第３導電層を含む多層体を備え、
    前記第３導電層は、前記第２平面に配置され、前記第３平面には配置されていない、請求項８乃至１５のいずれか１項に記載の表示装置。

Images