JP2018502442A - Ａｍｏｌｅｄバックパネルの製造方法 - Google Patents

Ａｍｏｌｅｄバックパネルの製造方法 Download PDF

Info

Publication number
JP2018502442A
JP2018502442A JP2017522825A JP2017522825A JP2018502442A JP 2018502442 A JP2018502442 A JP 2018502442A JP 2017522825 A JP2017522825 A JP 2017522825A JP 2017522825 A JP2017522825 A JP 2017522825A JP 2018502442 A JP2018502442 A JP 2018502442A
Authority
JP
Japan
Prior art keywords
layer
polysilicon
grid electrode
patterned
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017522825A
Other languages
English (en)
Other versions
JP6460582B2 (ja
Inventor
徐源竣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2018502442A publication Critical patent/JP2018502442A/ja
Application granted granted Critical
Publication of JP6460582B2 publication Critical patent/JP6460582B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】本発明は、ＡＭＯＬＥＤバックパネルの製造方法を提供する。【解決手段】パターン化された第１金属層が第１グリッド電極（６１）、第２グリッド電極（６３）、電極版（６５）を形成した後、パターン化された第１金属層をカバー層とし、パターン化されたポリシリコン部にＮ型軽ドープする。さらに絶縁層（７）を堆積し、絶縁層（７）に異方性エッチングを行い、阻隔部（７１）を形成し、パターン化された第１金属層と阻隔部（７１）をカバー層とし、パターン化されたポリシリコン層にＮ型重ドープすることによって、第１グリッド電極（６１）の両側にある阻隔部（７１）の下に軽ドープドレイン電極領域（Ｎ−）が形成され、スイッチＴＦＴの溝道領域両側の軽ドープドレイン電極領域を対称にすることができ、軽ドープドレイン電極領域の長さを短くすることができ、導電電流を増やすことができる上、フォトマスクを節約でき、コストを下げることができる。【選択図】図１２

Description

本発明は、ディスプレイの技術分野に関し、特に、ＡＭＯＬＥＤバックパネルの製造方法に関する。
ディスプレイの技術分野において、液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）と有機発光ダイオード表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）等のフラットパネルディスプレイ技術は、徐々にＣＲＴ表示装置に取って代わられている。
そのうち、ＯＬＥＤは、自発光、駆動電圧が低い、発光効率が高い、反応速度が速い、解像度とコントラストが高い、１８０度に近い視角、使用温度の範囲が広い、フレキシブルディスプレイと大面積全色表示を実現できる等の多くの長所があり、業界において最も発展の可能性がある表示装置であるとみなされている。
ＯＬＥＤは、駆動方式によりパッシブマトリクス型（ＰＭＯＬＥＤ）とアクティブマトリクス型（ＡＭＯＬＥＤ）とに分類される。そのうち、ＡＭＯＬＥＤは、通常低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ，ＬＴＰＳ）駆動バックパネルと電撃発光層によって自発光部品を構成する。低温ポリシリコンは、比較的高い電子移動率を備え、ＡＭＯＬＥＤにおいて、低温ポリシリコンの材料を採用することは、高い解析度、速い反応速度、高い輝度、高い開口率、省エネ等の長所を備える。
従来技術に多く見られるＡＭＯＬＥＤバックパネルの構造は、図１に示す通りである。前記ＡＭＯＬＥＤバックパネルの製造過程は大まかに以下の通りである。
手順１は、基板１００にバッファ層２００を堆積する。
手順２は、バッファ層２００にアモルファスシリコン（ａ−Ｓｉ）層を堆積し、レーザー（Ｌａｓｅｒ）処理によってアモルファスシリコンを結晶化し、ポリシリコン（Ｐｏｌｙ−Ｓｉ）層に変える。黄光を通して、エッチングプロセスはポリシリコン層にパターン化処理を施し、間隔配列された第１ポリシリコン部３０１と、第２ポリシリコン部３０３と、第３ポリシリコン部３０５とを形成する。
手順３は、グリッド電極絶縁層４００を堆積する。
手順４は、黄光プロセスによって、グリッド電極絶縁層４００に第１フォトレジストパターンを形成する。
手順５は、第１フォトレジストパターンをカバー層とし、パターン化されたポリシリコン層にＰ型重ドープし、第２ポリシリコン部３０３の両側と第３ポリシリコン部３０５において、Ｐ型重ドープ領域Ｐ＋を形成する。
手順６は、まず第１フォトレジストパターンを削除してから、黄光プロセスによって、グリッド電極絶縁層に第２フォトレジストパターンを形成する。
手順７は、第２フォトレジストパターンをカバー層とし、パターン化されたポリシリコン層にＮ型重ドープし、第１ポリシリコン部３０１の両側にＮ型重ドープ領域Ｎ＋を形成する。
手順８は、まず第２フォトレジストパターンを削除してから、グリッド電極絶縁層４００に第１金属層を堆積するとともにパターン化し、第１グリッド電極６０１と、第２グリッド電極６０５と、電極板６０３を形成する。
手順９は、パターン化された第１金属層をカバー層とし、パターン化されたポリシリコン部にイオンを注入（Ｓｅｌｆ−ａｌｉｇｎ）し、第１ポリシリコン部３０１の両側に、軽ドープドレイン電極領域（Ｌｉｇｈｔ Ｄｏｐｉｎｇ Ｄｒａｉｎ）Ｎ−を形成する。
手順１０は、グリッド電極絶縁層４００に順番に層間絶縁層７００を形成し、第１源／ドレイン電極８１０と、第２源／ドレイン電極８３０と、平坦層９００と、陽極１０００と、画素定義層１１００と、フォトレジストギャップ１２００を形成する。
第１源／ドレイン電極８１０は、第１ポリシリコン部３０１のＮ型重ドープ領域Ｎ＋に電気接続され、第２源／ドレイン電極８３０は、第２ポリシリコン部３０３のＰ型重ドープ領域Ｐ＋に電気接続される。陽極１０００は、第２源／ドレイン電極８３０に電気接続される。
第１ポリシリコン部３０１、第１グリッド電極６０１、第１源／ドレイン電極８１０は、スイッチＴＦＴを構成する。第２ポリシリコン部３０３、第２グリッド電極６０３、第２源／ドレイン電極８３０は、駆動ＴＦＴを構成する。第３ポリシリコン部３０５と電極版６０５は、保存コンデンサを構成する。
上述の方法で製作されたＡＭＯＬＥＤバックパネルには必ず問題が存在し、Ｎ型重ドープの前の手順６における黄光プロセス偏移があると、スイッチＴＦＴの溝道領域両側に位置する軽ドープドレイン電極領域が対称ではなくなる。
本発明は、スイッチＴＦＴの溝道領域両側の軽ドープドレイン電極領域を対称にすることができ、導電電流を増やし、光電流を減少させるとともに、フォトマスクを節約し、コストを下げることができる、ＡＭＯＬＥＤバックパネルの製造方法を提供することを目的とする。
上述の目的を達成するために、本発明は、ＡＭＯＬＥＤバックパネルの製造方法を提供する。基板にバッファ層とアモルファスシリコン層を順番に堆積し、アモルファスシリコンを結晶化し、ポリシリコン層に変えるとともに、パターン化されたポリシリコン層に変え、グリッド電極絶縁層を堆積した後、黄光プロセスによって製造されたフォトレジストパターンをカバー層とし、パターン化されたポリシリコン層にＰ型重ドープする。さらに、グリッド電極絶縁層に第１金属層を堆積するとともにパターン化し、グリッド電極を形成し、パターン化された第１金属層をカバー層とし、パターン化されたポリシリコン部にＮ型軽ドープする。それから、絶縁層を堆積し、前記絶縁層に異方性エッチングを行い、阻隔部を形成し、さらにパターン化された第１金属層と阻隔部をカバー層とし、パターン化されたポリシリコン層にＮ型重ドープし、対称な軽ドープドレイン電極領域を形成する。
前記ＡＭＯＬＥＤバックパネルの具体的な製造方法は以下の手順からなる。
手順１は、基板を提供し、基板にバッファ層を堆積する。
手順２は、バッファ層にアモルファスシリコン層を堆積するとともに、アモルファスシリコン層にエキシマレーザーアニール処理を施し、アモルファスシリコンを結晶化し、ポリシリコン層に変える。さらに、ポリシリコン層にパターン化処理を施し、互いに間隔のあいた第１ポリシリコン部と、第２ポリシリコン部と、第３ポリシリコン部を形成する。
前記第３ポリシリコン部は、第１ポリシリコン部と第２ポリシリコン部の間に位置する。
手順３は、前記バッファ層、第１ポリシリコン部、第２ポリシリコン部、第３ポリシリコン部にグリッド電極絶縁層を堆積する。
手順４は、黄光プロセスによって、グリッド電極絶縁層にフォトレジストパターンを形成し、前記フォトレジストパターンは、完全に第１ポリシリコン部をカバーし、第２ポリシリコン部の中部をカバーし、第３ポリシリコン部は全くカバーしない。
手順５は、前記フォトレジストパターンをカバー層とし、パターン化されたポリシリコン層にＰ型重ドープし、第２ポリシリコン部の両側と第３ポリシリコン部において、Ｐ型重ドープ領域を形成する。
手順６は、前記フォトレジストパターンを削除し、グリッド電極絶縁層に第１金属層を堆積するとともにパターン化し、第１グリッド電極と、第２グリッド電極と、電極板を形成する。
前記第１グリッド電極は、第１ポリシリコン部中部の上方に位置する。
手順７は、パターン化された第１金属層をカバー層とし、パターン化されたポリシリコン部にＮ型軽ドープすることによって、第１グリッド電極にカバーされていない第１ポリシリコン部の両側にＮ型軽ドープ領域を形成する。
手順８は、前記グリッド電極絶縁層と第１グリッド電極、第２グリッド電極、電極板に絶縁層を堆積し、さらに絶縁層に異方性エッチングを行い、阻隔部を形成する。
前記第１グリッド電極両側に位置する阻隔部は対称である。
手順９は、パターン化された第１金属層と阻隔部をカバー層とし、パターン化されたポリシリコン部にＮ型重ドープすることによって、第１グリッド電極の両側にある阻隔部の下に対称の軽ドープドレイン電極領域を形成する。
手順１０は、堆積、黄光、エッチングプロセスによって、グリッド電極絶縁層に順番に、層間絶縁層と、第１源／ドレイン電極と、第２源／ドレイン電極と、平坦層と、陽極と、画素定義層と、フォトレジストギャップを形成する。
前記第１源／ドレイン電極は、第１ポリシリコン部のＮ型重ドープ領域に電気接続され、前記第２源／ドレイン電極は、第２ポリシリコン部のＰ型重ドープ領域に電気接続される。前記陽極は、第２源／ドレイン電極に電気接続される。
前記第１ポリシリコン部、第１グリッド電極、第１源／ドレイン電極は、スイッチＴＦＴを構成する。前記第２ポリシリコン部、第２グリッド電極、第２源／ドレイン電極は、駆動ＴＦＴを構成する。前記第３ポリシリコン部と電極版は、保存コンデンサを構成する。
前記絶縁層は、酸化シリコン層または窒化シリコン層である。
前記絶縁層の厚度は、０．２〜０．５ｕｍである。
前記Ｐ型重ドープの濃度は、Ｎ型重ドープの濃度より高い。
前記バッファ層は、酸化シリコン層、窒化シリコン層、または２つの組み合わせである。
前記層間絶縁層は、酸化シリコン層、窒化シリコン層、または２つの組み合わせである。
前記第１グリッド電極、第２グリッド電極、電極版の材料は、Ｍｏである。
前記第１源／ドレイン電極と第２源／ドレイン電極の材料は、Ｔｉ／Ａｌ／Ｔｉである。
前記陽極の材料は、ＩＴＯ／Ａｇ／ＩＴＯである。
本発明が提供するＡＭＯＬＥＤバックパネルの製造方法は、パターン化された第１金属層が第１グリッド電極、第２グリッド電極、電極版を形成した後、パターン化された第１金属層をカバー層とし、パターン化されたポリシリコン部にＮ型軽ドープする。さらに、絶縁層を堆積し、前記絶縁層に異方性エッチングを行い、阻隔部を形成し、パターン化された第１金属層と阻隔部をカバー層とし、パターン化されたポリシリコン層にＮ型重ドープすることによって、第１グリッド電極の両側にある阻隔部の下に軽ドープドレイン電極領域を形成し、スイッチＴＦＴの溝道領域両側の軽ドープドレイン電極領域を対称にすることができ、軽ドープドレイン電極領域の長さを短くすることができ、導電電流を増やすことができる。一方、阻隔部の材料は、光を吸収することのできる酸化シリコン層または窒化シリコン層であるため、光電流を効果的に減少させることができる上、Ｎ型重ドープ領域を形成するフォトマスクを節約することができ、コストを下げることができる。
本発明の特徴及び技術内容をさらに分かりやすくするため、以下に本発明に関する詳しい説明と図を参照する。しかしながら、図は参考と説明のためにのみ提供するものであって、本発明に制限を加えないものとする。
以下に図と組み合わせて、本発明の具体的な実施方法を詳述することによって、本発明の技術案及びその他の有利な効果をさらに明らかにする。
従来のＡＭＯＬＥＤのバックパネルの構造を示した図である。 本発明によるＡＭＯＬＥＤバックパネルの製造方法の流れ図である。 本発明のＡＭＯＬＥＤバックパネルの製造方法における手順２を示した図である。 本発明のＡＭＯＬＥＤバックパネルの製造方法における手順３を示した図である。 本発明のＡＭＯＬＥＤバックパネルの製造方法における手順４を示した図である。 本発明のＡＭＯＬＥＤバックパネルの製造方法における手順５を示した図である。 本発明のＡＭＯＬＥＤバックパネルの製造方法における手順６を示した図である。 本発明のＡＭＯＬＥＤバックパネルの製造方法における手順７を示した図である。 本発明のＡＭＯＬＥＤバックパネルの製造方法の手順８における絶縁層の堆積を示した図である。 本発明のＡＭＯＬＥＤバックパネルの製造方法の手順８における阻隔部の形成を示した図である。 本発明のＡＭＯＬＥＤバックパネルの製造方法における手順９を示した図である。 本発明のＡＭＯＬＥＤバックパネルの製造方法における手順１０を示した図である。
本発明が採用した技術手段及びその効果をさらに詳しく説明するため、以下に本発明の好ましい実施例及び図を添えて詳細する。
図２を参照する。本発明が提供するＡＭＯＬＥＤバックパネルの製造方法は、具体的に以下の手順からなる。
手順１は、基板１を提供し、基板１にバッファ層２を堆積する。
基板１は透明基板であり、基板１はガラス基板またはプラスチック基板であることが好ましい。
バッファ層２は、ＳｉＯｘ酸化シリコン層、ＳｉＮｘ窒化シリコン層、または２つの組み合わせである。
図３に示すように、手順３は、バッファ層２にアモルファスシリコン層を堆積するとともに、アモルファスシリコン層にエキシマレーザーアニール処理を施し、アモルファスシリコンを結晶化し、ポリシリコン層に変える。さらに、ポリシリコン層にパターン化処理を施し、互いに間隔のあいた第１ポリシリコン部３１と、第２ポリシリコン部３３と、第３ポリシリコン部３５を形成する。
第３ポリシリコン部３５は、第１ポリシリコン部３１と第２ポリシリコン部３３の間に位置する。
図４に示すように、手順３は、バッファ層２、第１ポリシリコン部３１、第２ポリシリコン部３３、第３ポリシリコン部３５にグリッド電極絶縁層４を堆積する。
図５に示すように、手順４は、黄光プロセスによって、グリッド電極絶縁層４にフォトレジストパターン５を形成する。
フォトレジストパターン５は、完全に第１ポリシリコン部３１をカバーし、第２ポリシリコン部３３の中部をカバーし、第３ポリシリコン部３５は全くカバーしない。
図６に示すように、手順５は、フォトレジストパターン５をカバー層とし、パターン化されたポリシリコン層にＰ型重ドープし、第２ポリシリコン部３３の両側と第３ポリシリコン部３５において、Ｐ型重ドープ領域Ｐ＋を形成する。
フォトレジストパターン５が第３ポリシリコン部３５を全くカバーしないことによって、Ｐ型重ドープ後に、第３ポリシリコン部３５の導電性能が大幅に向上する。
図７に示すように、手順６は、フォトレジストパターン５を削除し、グリッド電極絶縁層４に第１金属層を堆積するとともにパターン化し、第１グリッド電極６１と、第２グリッド電極６３と、電極板６５を形成する。
具体的には、第１グリッド電極６１は、第１ポリシリコン部３１中部の上方に位置し、第２グリッド電極６３は、第２ポリシリコン部３３中部の上方に位置し、電極版６５と第３ポリシリコン部３５は対応する。第１グリッド電極６１、第２グリッド電極６３、電極版６５の材料は、Ｍｏである。
図８に示すように、手順７は、パターン化された第１金属層、すなわち第１グリッド電極６１、第２グリッド電極６３、電極版６５をカバー層とし、パターン化されたポリシリコン部にＮ型軽ドープすることによって、第１グリッド電極６１にカバーされていない第１ポリシリコン部３１の両側にＮ型軽ドープ領域Ｎ−を形成する。
図９と図１０に示すように、手順８は、まずグリッド電極絶縁層４と第１グリッド電極６１、第２グリッド電極６３、電極板６５に絶縁層７を堆積する。絶縁層７の厚度は、０．２〜０．５ｕｍであり、その材料は、酸化シリコン層（Ｓｉｌｉｃｏｎ ｒｉｃｈ ｏｘｉｄｅ，ＳＲＯ）または窒化シリコン層（Ｓｉｌｉｃｏｎ ｒｉｃｈ ｎｉｔｒｉｄｅ，ＳＲＮ）である。さらに絶縁層７に異方性エッチング（Ｎｏｎ−Ｉｓｏｔｒｏｐｉｃ ｅｔｃｈ）を行い、阻隔部７１を形成する。阻隔部７１は、第１グリッド電極６１、第２グリッド電極６３、電極版６５の両側にそれぞれ位置する。
第１グリッド電極６１の両側に位置する阻隔部７１は対称である。
図１１に示すように、手順９は、パターン化された第１金属層と阻隔部７１をカバー層とし、パターン化されたポリシリコン部にＮ型重ドープすることによって、第１グリッド電極６１の両側にある阻隔部７１の下に軽ドープドレイン電極領域Ｎ−を形成し、軽ドープドレイン電極領域Ｎ−の外側にＮ型重ドープ領域Ｎ＋を形成する。
第１グリッド電極６１の両側にある阻隔部７１は対称であるため、第１グリッド電極６１の両側にある阻隔部７１の下に形成された軽ドープドレイン電極領域Ｎ−も対称である。
重要な点として、前記手順９におけるＮ型重ドープの濃度は、手順５におけるＰ型重ドープの濃度より小さく、Ｎ型重ドープの第２ポリシリコン部３３の両側のＰ型重ドープ領域Ｐ＋に対する導電性能の影響は比較的小さい。
図１２に示すように、手順１０は、堆積、黄光、エッチングプロセスによって、グリッド電極絶縁層４に順番に、層間絶縁層８と、第１源／ドレイン電極９１と、第２源／ドレイン電極９３と、平坦層１０と、陽極１１と、画素定義層１２と、フォトレジストギャップ１３を形成する。
第１源／ドレイン電極９１は、第１ポリシリコン部３１のＮ型重ドープ領域Ｎ＋に電気接続され、第２源／ドレイン電極９３は、第２ポリシリコン部３３のＰ型重ドープ領域Ｐ＋に電気接続される。前記陽極１１は、第２源／ドレイン電極９３に電気接続される。
第１ポリシリコン部３１、第１グリッド電極６１、第１源／ドレイン電極９１は、スイッチＴＦＴを構成する。第２ポリシリコン部３３、第２グリッド電極６３、第２源／ドレイン電極９３は、駆動ＴＦＴを構成する。第３ポリシリコン部３５と電極版６５は、保存コンデンサを構成する。前記保存コンデンサはスイッチＴＦＴと駆動ＴＦＴの間に位置する。
具体的には、層間絶縁層８は、ＳｉＯｘ酸化シリコン層、ＳｉＮｘ窒化シリコン層、または２つの組み合わせである。
第１源／ドレイン電極９１と第２源／ドレイン電極９３の材料は、チタン／アルミニウム／チタン、Ｔｉ／Ａｌ／Ｔｉである。
前記陽極の材料は、酸化インジウム／銀／酸化インジウム、ＩＴＯ／Ａｇ／ＩＴＯである。
上述のＡＭＯＬＥＤバックパネルの製造方法は、スイッチＴＦＴの溝道領域両側の軽ドープドレイン電極領域Ｎ−が対称であるため、軽ドープドレイン電極領域Ｎ−の長さを短くすることができ、導電電流を増やすことができる。阻隔部７１を構成する酸化シリコン層または窒化シリコン層は、光を吸収することができるため、光電流を効果的に減少させることができる。さらに、Ｎ型重ドープ領域Ｎ＋のパターン化された第１金属層と阻隔部７１をカバー層とすることは、従来の方法で黄光プロセスによって形成されたフォトレジストパターンと比べて、フォトマスクを節約することができ、コストを下げることができる。
要約すると、本発明のＡＭＯＬＥＤバックパネルの製造方法は、パターン化された第１金属層が第１グリッド電極、第２グリッド電極、電極版を形成した後、パターン化された第１金属層をカバー層とし、パターン化されたポリシリコン部にＮ型軽ドープする。さらに、絶縁層を堆積し、前記絶縁層に異方性エッチングを行い、阻隔部を形成し、パターン化された第１金属層と阻隔部をカバー層とし、パターン化されたポリシリコン層にＮ型重ドープすることによって、第１グリッド電極の両側にある阻隔部の下に軽ドープドレイン電極領域を形成し、スイッチＴＦＴの溝道領域両側の軽ドープドレイン電極領域を対称にすることができ、軽ドープドレイン電極領域の長さを短くすることができ、導電電流を増やすことができる。一方、阻隔部の材料は、光を吸収することのできる酸化シリコン層または窒化シリコン層であるため、光電流を効果的に減少させることができる上、Ｎ型重ドープ領域を形成するフォトマスクを節約することができ、コストを下げることができる。
上述は、本領域の一般の技術者からすると、本発明の技術案と技術構想に基づいてその他の各種対応する変化や変形を作り出すことができるため、変化や変形は全て本発明の特許請求範囲に属するものとする。
１００ １ 基板
２００ ２ バッファ層
３０１ ３１ 第１ポリシリコン部
３０３ ３３ 第２ポリシリコン部
３０５ ３５ 第３ポリシリコン部
４００ ４ グリッド電極絶縁層
５ フォトレジストパターン
６０１ ６１ 第１グリッド電極
６０５ ６３ 第２グリッド電極
６０３ ６５ 電極板
７００ ７ 層間絶縁層
７１ 阻隔部
８ 層間絶縁層
８１０ ９１ 第１源／ドレイン電極
８３０ ９３ 第２源／ドレイン電極
９００ １０ 平坦層
１０００ １１ 陽極
１１００ １２ 画素定義層
１２００ １３ フォトレジストギャップ
Ｐ＋ Ｐ型重ドープ領域
Ｎ− Ｎ型軽ドープ領域
Ｎ＋ Ｎ型重ドープ領域

Claims (11)

  1. 基板にバッファ層とアモルファスシリコン層を順番に堆積し、アモルファスシリコンを結晶化し、ポリシリコン層に変えるとともに、パターン化されたポリシリコン層に変え、グリッド電極絶縁層を堆積した後、黄光プロセスによって製造されたフォトレジストパターンをカバー層とし、パターン化されたポリシリコン層にＰ型重ドープし、さらにグリッド電極絶縁層に第１金属層を堆積するとともにパターン化し、グリッド電極を形成し、パターン化された第１金属層をカバー層とし、パターン化されたポリシリコン部にＮ型軽ドープし、絶縁層を堆積し、前記絶縁層に異方性エッチングを行い、阻隔部を形成し、さらにパターン化された第１金属層と阻隔部をカバー層とし、パターン化されたポリシリコン層にＮ型重ドープし、対称な軽ドープドレイン電極領域を形成することを特徴とする、ＡＭＯＬＥＤバックパネルの製造方法。
  2. 基板を提供し、前記基板にバッファ層を堆積する手順１と、
    バッファ層にアモルファスシリコン層を堆積するとともに、アモルファスシリコン層にエキシマレーザーアニール処理を施し、アモルファスシリコンを結晶化し、ポリシリコン層に変え、ポリシリコン層にパターン化処理を施し、互いに間隔のあいた第１ポリシリコン部と、第２ポリシリコン部と、第３ポリシリコン部を形成する手順２と、
    前記バッファ層、第１ポリシリコン部、第２ポリシリコン部、第３ポリシリコン部にグリッド電極絶縁層を堆積する手順３と、
    黄光プロセスによって、グリッド電極絶縁層にフォトレジストパターンを形成し、前記フォトレジストパターンは、完全に第１ポリシリコン部をカバーし、第２ポリシリコン部の中部をカバーし、第３ポリシリコン部は全くカバーしない手順４と、
    前記フォトレジストパターンをカバー層とし、パターン化されたポリシリコン層にＰ型重ドープし、第２ポリシリコン部の両側と第３ポリシリコン部において、Ｐ型重ドープ領域を形成する手順５と、
    前記フォトレジストパターンを削除し、グリッド電極絶縁層に第１金属層を堆積するとともにパターン化し、第１グリッド電極と、第２グリッド電極と、電極板を形成する手順６と、
    パターン化された第１金属層をカバー層とし、パターン化されたポリシリコン部にＮ型軽ドープすることによって、第１グリッド電極にカバーされていない第１ポリシリコン部の両側にＮ型軽ドープ領域を形成する手順７と、
    前記グリッド電極絶縁層と第１グリッド電極、第２グリッド電極、電極板に絶縁層を堆積し、さらに絶縁層に異方性エッチングを行い、阻隔部を形成する手順８と、
    パターン化された第１金属層と阻隔部をカバー層とし、パターン化されたポリシリコン部にＮ型重ドープすることによって、第１グリッド電極の両側にある阻隔部の下に対称の軽ドープドレイン電極領域を形成する手順９と、
    堆積、黄光、エッチングプロセスによって、グリッド電極絶縁層に順番に、層間絶縁層と、第１源／ドレイン電極と、第２源／ドレイン電極と、平坦層と、陽極と、画素定義層と、フォトレジストギャップを形成する手順１０と、からなり、
    前記第３ポリシリコン部は、第１ポリシリコン部と第２ポリシリコン部の間に位置し、
    前記第１グリッド電極は、第１ポリシリコン部中部の上方に位置し、
    前記第１グリッド電極両側に位置する阻隔部は対称であり、
    前記第１源／ドレイン電極は、第１ポリシリコン部のＮ型重ドープ領域に電気接続され、前記第２源／ドレイン電極は、第２ポリシリコン部のＰ型重ドープ領域に電気接続され、前記陽極は、第２源／ドレイン電極に電気接続され、
    前記第１ポリシリコン部、第１グリッド電極、第１源／ドレイン電極は、スイッチＴＦＴを構成し、前記第２ポリシリコン部、第２グリッド電極、第２源／ドレイン電極は、駆動ＴＦＴを構成し、前記第３ポリシリコン部と電極版は、保存コンデンサを構成する
    ことを特徴とする、請求項１に記載のＡＭＯＬＥＤバックパネルの製造方法。
  3. 前記絶縁層は、酸化シリコン層または窒化シリコン層である
    ことを特徴とする、請求項２に記載のＡＭＯＬＥＤバックパネルの製造方法。
  4. 前記絶縁層の厚度は、０．２〜０．５ｕｍである
    ことを特徴とする、請求項２に記載のＡＭＯＬＥＤバックパネルの製造方法。
  5. 前記Ｐ型重ドープの濃度は、Ｎ型重ドープの濃度より高い
    ことを特徴とする、請求項２に記載のＡＭＯＬＥＤバックパネルの製造方法。
  6. 前記バッファ層は、酸化シリコン層、窒化シリコン層、または２つの組み合わせである
    ことを特徴とする、請求項２に記載のＡＭＯＬＥＤバックパネルの製造方法。
  7. 前記層間絶縁層は、酸化シリコン層、窒化シリコン層、または２つの組み合わせである
    ことを特徴とする、請求項２に記載のＡＭＯＬＥＤバックパネルの製造方法。
  8. 前記第１グリッド電極、第２グリッド電極、電極版の材料は、Ｍｏである
    ことを特徴とする、請求項２に記載のＡＭＯＬＥＤバックパネルの製造方法。
  9. 前記第１源／ドレイン電極と第２源／ドレイン電極の材料は、Ｔｉ／Ａｌ／Ｔｉである
    ことを特徴とする、請求項２に記載のＡＭＯＬＥＤバックパネルの製造方法。
  10. 前記陽極の材料は、ＩＴＯ／Ａｇ／ＩＴＯである
    ことを特徴とする、請求項２に記載のＡＭＯＬＥＤバックパネルの製造方法。
  11. 基板にバッファ層とアモルファスシリコン層を順番に堆積し、アモルファスシリコンを結晶化し、ポリシリコン層に変えるとともに、パターン化されたポリシリコン層に変え、グリッド電極絶縁層を堆積した後、黄光プロセスによって製造されたフォトレジストパターンをカバー層とし、パターン化されたポリシリコン層にＰ型重ドープし、さらにグリッド電極絶縁層に第１金属層を堆積するとともにパターン化し、グリッド電極を形成し、パターン化された第１金属層をカバー層とし、パターン化されたポリシリコン部にＮ型軽ドープし、絶縁層を堆積し、前記絶縁層に異方性エッチングを行い、阻隔部を形成し、さらにパターン化された第１金属層と阻隔部をカバー層とし、パターン化されたポリシリコン層にＮ型重ドープし、対称な軽ドープドレイン電極領域を形成する、ＡＭＯＬＥＤバックパネルの製造方法であって、
    前記ＡＭＯＬＥＤバックパネルの製造方法は、
    基板を提供し、前記基板にバッファ層を堆積する手順１と、
    バッファ層にアモルファスシリコン層を堆積するとともに、アモルファスシリコン層にエキシマレーザーアニール処理を施し、アモルファスシリコンを結晶化し、ポリシリコン層に変え、ポリシリコン層にパターン化処理を施し、互いに間隔のあいた第１ポリシリコン部と、第２ポリシリコン部と、第３ポリシリコン部を形成する手順２と、
    前記バッファ層、第１ポリシリコン部、第２ポリシリコン部、第３ポリシリコン部にグリッド電極絶縁層を堆積する手順３と、
    黄光プロセスによって、グリッド電極絶縁層にフォトレジストパターンを形成し、前記フォトレジストパターンは、完全に第１ポリシリコン部をカバーし、第２ポリシリコン部の中部をカバーし、第３ポリシリコン部は全くカバーしない手順４と、
    前記フォトレジストパターンをカバー層とし、パターン化されたポリシリコン層にＰ型重ドープし、第２ポリシリコン部の両側と第３ポリシリコン部において、Ｐ型重ドープ領域を形成する手順５と、
    前記フォトレジストパターンを削除し、グリッド電極絶縁層に第１金属層を堆積するとともにパターン化し、第１グリッド電極と、第２グリッド電極と、電極板を形成する手順６と、
    パターン化された第１金属層をカバー層とし、パターン化されたポリシリコン部にＮ型軽ドープすることによって、第１グリッド電極にカバーされていない第１ポリシリコン部の両側にＮ型軽ドープ領域を形成する手順７と、
    前記グリッド電極絶縁層と第１グリッド電極、第２グリッド電極、電極板に絶縁層を堆積し、さらに絶縁層に異方性エッチングを行い、阻隔部を形成する手順８と、
    パターン化された第１金属層と阻隔部をカバー層とし、パターン化されたポリシリコン部にＮ型重ドープすることによって、第１グリッド電極の両側にある阻隔部の下に対称の軽ドープドレイン電極領域を形成する手順９と、
    堆積、黄光、エッチングプロセスによって、グリッド電極絶縁層に順番に、層間絶縁層と、第１源／ドレイン電極と、第２源／ドレイン電極と、平坦層と、陽極と、画素定義層と、フォトレジストギャップを形成する手順１０と、からなり、
    前記第３ポリシリコン部は、第１ポリシリコン部と第２ポリシリコン部の間に位置し、
    前記第１グリッド電極は、第１ポリシリコン部中部の上方に位置し、
    前記第１グリッド電極両側に位置する阻隔部は対称であり、
    前記第１源／ドレイン電極は、第１ポリシリコン部のＮ型重ドープ領域に電気接続され、前記第２源／ドレイン電極は、第２ポリシリコン部のＰ型重ドープ領域に電気接続され、前記陽極は、第２源／ドレイン電極に電気接続され、
    前記第１ポリシリコン部、第１グリッド電極、第１源／ドレイン電極は、スイッチＴＦＴを構成し、前記第２ポリシリコン部、第２グリッド電極、第２源／ドレイン電極は、駆動ＴＦＴを構成し、前記第３ポリシリコン部と電極版は、保存コンデンサを構成し、
    そのうち、前記絶縁層は、酸化シリコン層または窒化シリコン層であり、
    そのうち、前記Ｐ型重ドープの濃度は、Ｎ型重ドープの濃度より高く、
    前記バッファ層は、酸化シリコン層、窒化シリコン層、または２つの組み合わせである
    ことを特徴とする、ＡＭＯＬＥＤバックパネルの製造方法。
JP2017522825A 2014-11-03 2015-02-06 Ａｍｏｌｅｄバックパネルの製造方法 Active JP6460582B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410614402.0A CN104465702B (zh) 2014-11-03 2014-11-03 Amoled背板的制作方法
CN201410614402.0 2014-11-03
PCT/CN2015/072350 WO2016070505A1 (zh) 2014-11-03 2015-02-06 Amoled背板的制作方法

Publications (2)

Publication Number Publication Date
JP2018502442A true JP2018502442A (ja) 2018-01-25
JP6460582B2 JP6460582B2 (ja) 2019-01-30

Family

ID=52911478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017522825A Active JP6460582B2 (ja) 2014-11-03 2015-02-06 Ａｍｏｌｅｄバックパネルの製造方法

Country Status (6)

Country Link
US (1) US9553169B2 (ja)
JP (1) JP6460582B2 (ja)
KR (1) KR101944644B1 (ja)
CN (1) CN104465702B (ja)
GB (1) GB2545360B (ja)
WO (1) WO2016070505A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7438971B2 (ja) 2019-01-10 2024-02-27 京東方科技集團股▲ふん▼有限公司 フレキシブル基板、その作製方法、ディスプレイ装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966718B (zh) * 2015-05-04 2017-12-29 深圳市华星光电技术有限公司 Amoled背板的制作方法及其结构
CN104952884B (zh) * 2015-05-13 2019-11-26 深圳市华星光电技术有限公司 Amoled背板结构及其制作方法
CN105097841B (zh) * 2015-08-04 2018-11-23 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
CN105355588B (zh) 2015-09-30 2018-06-12 深圳市华星光电技术有限公司 Tft阵列基板的制备方法、tft阵列基板及显示装置
CN105575974B (zh) * 2015-12-14 2018-08-14 深圳市华星光电技术有限公司 低温多晶硅tft背板的制作方法
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN107968124A (zh) * 2016-10-18 2018-04-27 上海和辉光电有限公司 一种半导体器件结构及其制备方法
CN106601778B (zh) * 2016-12-29 2019-12-24 深圳市华星光电技术有限公司 Oled背板及其制作方法
WO2019009872A1 (en) * 2017-07-01 2019-01-10 Intel Corporation SELF-ALIGNED THIN-FILTER TRANSISTOR WITH UPPER CONTACT AND REAR GRID
CN107706209B (zh) * 2017-08-09 2019-06-25 武汉华星光电半导体显示技术有限公司 有机电致发光显示面板及其制作方法
CN109427243A (zh) * 2017-08-22 2019-03-05 上海和辉光电有限公司 一种显示面板、装置及制作方法
KR102603872B1 (ko) * 2018-04-20 2023-11-21 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US10679851B2 (en) * 2018-07-25 2020-06-09 Wuhan China Star Optoelectronics Technology Co., Ltd. Poly-silicon thin film and preparation method of thin film transistor
CN109003896B (zh) * 2018-08-01 2021-03-26 京东方科技集团股份有限公司 掺杂多晶硅的制作方法及其应用
CN110164870A (zh) * 2019-05-14 2019-08-23 深圳市华星光电半导体显示技术有限公司 含电容背板构造
CN110649060B (zh) * 2019-11-01 2022-04-26 京东方科技集团股份有限公司 微发光二极管芯片及制作方法、显示面板制作方法
CN110911466B (zh) * 2019-11-29 2022-08-19 京东方科技集团股份有限公司 一种基板及其制备方法、母板的制备方法、掩膜版和蒸镀装置
CN112366180A (zh) * 2020-11-09 2021-02-12 浙江清华柔性电子技术研究院 Led封装方法及led封装装置
CN113113354B (zh) * 2021-03-18 2022-04-08 武汉华星光电技术有限公司 光学器件及其制备方法、显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269511A (ja) * 1999-01-11 2000-09-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000299469A (ja) * 1999-02-12 2000-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN1499610A (zh) * 2002-11-08 2004-05-26 统宝光电股份有限公司 具轻掺杂汲极的半导体组件及其形成方法
CN101494202A (zh) * 2008-05-21 2009-07-29 友达光电股份有限公司 薄膜晶体管阵列基板与液晶显示面板的制作方法
JP2011124212A (ja) * 2009-12-10 2011-06-23 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法
JP2011135051A (ja) * 2009-11-24 2011-07-07 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
CN103456765A (zh) * 2013-09-10 2013-12-18 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093594A (en) * 1998-04-29 2000-07-25 Advanced Micro Devices, Inc. CMOS optimization method utilizing sacrificial sidewall spacer
KR100289750B1 (ko) * 1998-05-07 2001-05-15 윤종용 자기정렬콘택홀을가지는반도체장치의제조방법
KR100301148B1 (ko) * 1999-06-29 2001-11-01 박종섭 반도체 소자의 하드 마스크 형성방법
KR100590264B1 (ko) * 2001-03-02 2006-06-15 삼성에스디아이 주식회사 오프셋영역을 갖는 씨모스 박막 트랜지스터 및 그의제조방법
KR100437473B1 (ko) * 2001-03-02 2004-06-23 삼성에스디아이 주식회사 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법
TW494580B (en) * 2001-04-30 2002-07-11 Hannstar Display Corp Manufacturing method of thin film transistor and its driving devices
KR100438523B1 (ko) * 2001-10-08 2004-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
TWI270177B (en) * 2002-10-25 2007-01-01 Tpo Displays Corp Semiconductor device with lightly doped drain and manufacturing method thereof
KR101026808B1 (ko) * 2004-04-30 2011-04-04 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
CN100499610C (zh) 2006-04-14 2009-06-10 中国人民解放军理工大学 一种基于正交序列设计的低复杂度信道估计方法
TWI389211B (zh) * 2008-04-30 2013-03-11 Chimei Innolux Corp 影像顯示系統及其製造方法
TWI402982B (zh) * 2009-03-02 2013-07-21 Innolux Corp 影像顯示系統及其製造方法
US9065077B2 (en) * 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
CN103390592B (zh) * 2013-07-17 2016-02-24 京东方科技集团股份有限公司 阵列基板制备方法、阵列基板以及显示装置
CN103500756A (zh) * 2013-10-22 2014-01-08 深圳市华星光电技术有限公司 有机电致发光器件及其制作方法
CN104143533B (zh) * 2014-08-07 2017-06-27 深圳市华星光电技术有限公司 高解析度amoled背板制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269511A (ja) * 1999-01-11 2000-09-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000299469A (ja) * 1999-02-12 2000-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN1499610A (zh) * 2002-11-08 2004-05-26 统宝光电股份有限公司 具轻掺杂汲极的半导体组件及其形成方法
CN101494202A (zh) * 2008-05-21 2009-07-29 友达光电股份有限公司 薄膜晶体管阵列基板与液晶显示面板的制作方法
JP2011135051A (ja) * 2009-11-24 2011-07-07 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2011124212A (ja) * 2009-12-10 2011-06-23 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法
CN103456765A (zh) * 2013-09-10 2013-12-18 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7438971B2 (ja) 2019-01-10 2024-02-27 京東方科技集團股▲ふん▼有限公司 フレキシブル基板、その作製方法、ディスプレイ装置

Also Published As

Publication number Publication date
GB2545360B (en) 2019-12-18
CN104465702B (zh) 2019-12-10
US9553169B2 (en) 2017-01-24
KR20170042719A (ko) 2017-04-19
WO2016070505A1 (zh) 2016-05-12
CN104465702A (zh) 2015-03-25
KR101944644B1 (ko) 2019-01-31
GB201703514D0 (en) 2017-04-19
US20160343828A1 (en) 2016-11-24
JP6460582B2 (ja) 2019-01-30
GB2545360A (en) 2017-06-14

Similar Documents

Publication Publication Date Title
JP6460582B2 (ja) Ａｍｏｌｅｄバックパネルの製造方法
WO2016176893A1 (zh) Amoled背板的制作方法及其结构
US9947736B2 (en) Manufacture method of AMOLED back plate and structure thereof
WO2016115793A1 (zh) 适用于amoled的tft背板制作方法及结构
WO2017092173A1 (zh) Tft背板结构及其制作方法
CN110164923B (zh) Oled显示面板及其制备方法
US10068809B2 (en) TFT backplane manufacturing method and TFT backplane
CN103077957B (zh) 主动矩阵式有机发光二极管显示装置及其制作方法
CN105470196B (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
JP2019511831A (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
CN104393017B (zh) 阵列基板的制作方法、阵列基板及显示装置
WO2016176879A1 (zh) Amoled背板的制作方法及其结构
US10615282B2 (en) Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
US9876040B1 (en) Method for manufacturing TFT substrate
US9735186B2 (en) Manufacturing method and structure thereof of TFT backplane
US8963157B2 (en) Thin film transistor, array substrate, and manufacturing method thereof
US20170352711A1 (en) Manufacturing method of tft backplane and tft backplane
WO2015192417A1 (zh) Tft背板的制造方法及tft背板结构
JP6560760B2 (ja) 共平面型酸化物半導体ｔｆｔ基板構造及びその製作方法
KR101760946B1 (ko) 박막트랜지스터 어레이기판 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181223

R150 Certificate of patent or registration of utility model

Ref document number: 6460582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250