JP2018179758A - 電気的接続装置 - Google Patents

電気的接続装置 Download PDF

Info

Publication number
JP2018179758A
JP2018179758A JP2017079748A JP2017079748A JP2018179758A JP 2018179758 A JP2018179758 A JP 2018179758A JP 2017079748 A JP2017079748 A JP 2017079748A JP 2017079748 A JP2017079748 A JP 2017079748A JP 2018179758 A JP2018179758 A JP 2018179758A
Authority
JP
Japan
Prior art keywords
electrical connection
probes
connection device
main surface
space transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017079748A
Other languages
English (en)
Other versions
JP7101457B2 (ja
Inventor
伊藤　達哉
Tatsuya Ito
達哉 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Priority to JP2017079748A priority Critical patent/JP7101457B2/ja
Priority to CN201880024849.9A priority patent/CN110506212B/zh
Priority to KR1020197030275A priority patent/KR102195561B1/ko
Priority to US16/604,544 priority patent/US11209460B2/en
Priority to PCT/JP2018/014249 priority patent/WO2018190195A1/ja
Priority to TW107112563A priority patent/TWI703328B/zh
Publication of JP2018179758A publication Critical patent/JP2018179758A/ja
Application granted granted Critical
Publication of JP7101457B2 publication Critical patent/JP7101457B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

【課題】スペーストランスフォーマに接続する接続ワイヤの本数を抑制できる電気的接続装置を提供する。【解決手段】測定時に先端部が被検査体２と接触する複数のプローブ１０と、複数のプローブ１０のいずれかの基端部と電気的に接続される第１の端子が第１主面３０１に配置されるとともに第２の端子が第２主面３０２に露出する接続配線３３を複数有し、複数のプローブ１０のうちで測定時に同一電位に設定される複数の同一電位プローブの基端部を同一の接続配線３３と電気的に接続する短絡配線パターンが第１主面に形成されたスペーストランスフォーマ３０とを備える。【選択図】図１

Description

本発明は、被検査体の電気的特性の測定に使用される電気的接続装置に関する。
集積回路などの被検査体の電気的特性を基板の状態で測定するために、被検査体に接触させるプローブを有する電気的接続装置が用いられている。電気的接続装置には、プローブを保持するプローブヘッドを、プローブと電気的に接続する電極パッドが配置された電極基板に取り付けた構成などが使用される。
プローブの間隔は、被検査体に配置された検査用パッドの間隔に対応する。プローブの間隔よりも電極基板に配置する電極パッドの間隔を広くするために、プローブヘッドと電極基板との間にスペーストランスフォーマを配置した構成の電気的接続装置が使用されている（例えば、特許文献１参照。）。スペーストランスフォーマのプローブヘッドと対向する主面には、プローブの基端部と接続する端子が配置される。一方、スペーストランスフォーマの電極基板と対向する主面には、電極基板の電極パッドと接続する端子が配置される。スペーストランスフォーマと電極基板とは、例えば導電性のワイヤなどによって電気的に接続される。スペーストランスフォーマと電極基板とを接続するワイヤを、以下において「接続ワイヤ」という。
特開２００７−１７８４０５号公報
スペーストランスフォーマのプローブと接続する端子は、プローブの本数と同数の個数が用意される。これに応じてスペーストランスフォーマの電極基板の電極パッドと接続する端子の個数をプローブの本数と同数にした場合、種々の問題が生じる。例えば、スペーストランスフォーマと電極基板とを接続する接続ワイヤの集積度が高くなることにより、接続ワイヤを固定する樹脂がスペーストランスフォーマの表面に流れ込みにくくなる。また、プローブの本数の増加に伴って接続ワイヤの本数が増加し、製造工程が増大する。
上記問題点に鑑み、本発明は、スペーストランスフォーマに接続する接続ワイヤの本数を抑制できる電気的接続装置を提供することを目的とする。
本発明の一態様によれば、測定時に先端部が被検査体と接触する複数のプローブと、複数のプローブのいずれかの基端部と電気的に接続される第１の端子が第１主面に配置されるとともに第２の端子が第２主面に露出する接続配線を複数有し、複数のプローブのうちで測定時に同一電位に設定される複数の同一電位プローブの基端部を同一の接続配線と電気的に接続する短絡配線パターンが第１主面に形成されたスペーストランスフォーマとを備える電気的接続装置が提供される。
本発明によれば、スペーストランスフォーマに接続する接続ワイヤの本数を抑制できる電気的接続装置を提供できる。
本発明の実施形態に係る電気的接続装置の構成を示す模式図である。 本発明の実施形態に係る電気的接続装置のスペーストランスフォーマと電極基板の構成を示す模式図である。 比較例のスペーストランスフォーマと電極基板の構成を示す模式図である。 本発明の実施形態に係る電気的接続装置のスペーストランスフォーマと電極基板の他の構成を示す模式図である。 本発明の実施形態に係る電気的接続装置のスペーストランスフォーマの製造方法を説明するための模式図である（その１）。 本発明の実施形態に係る電気的接続装置のスペーストランスフォーマの製造方法を説明するための模式図である（その２）。 本発明の実施形態に係る電気的接続装置のスペーストランスフォーマの製造方法を説明するための模式図である（その３）。 本発明の実施形態に係る電気的接続装置のスペーストランスフォーマの製造方法を説明するための模式図である（その４）。 本発明の実施形態に係る電気的接続装置のスペーストランスフォーマの製造方法を説明するための模式図である（その５）。 本発明の実施形態に係る電気的接続装置によって接続ワイヤの本数を削減した例を示す表である。 本発明のその他の実施形態に係る電気的接続装置の配線パターンの例を示す模式的な平面図である。
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各部の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置などを下記のものに特定するものでない。
図１に示す本発明の実施形態に係る電気的接続装置１は、被検査体２の電気的特性の測定に使用される。電気的接続装置１は、複数のプローブ１０を保持するプローブヘッド２０と、プローブ１０と接続されるスペーストランスフォーマ３０と、スペーストランスフォーマ３０を介してプローブ１０と電気的に接続される電極パッド４１が配置された電極基板４０とを備える。
図１に示した電気的接続装置１は垂直動作式プローブカードであり、プローブヘッド２０の下面に露出したプローブ１０の先端部が、電気的接続装置１の下方に配置された被検査体２の検査用パッド（図示略）と接触する。図１では、プローブ１０が被検査体２に接触していない状態を示しているが、例えば被検査体２を搭載したチャック３が上昇して、プローブ１０の先端部が被検査体２に接触する。
電極基板４０の電極パッド４１は、電極基板４０の内部に形成された内部配線によって、電極基板４０の上面に配置された接続パッド４２と電気的に接続されている。接続パッド４２は、図示を省略するＩＣテスタなどの検査装置と電気的に接続される。プローブ１０を介して、検査装置によって被検査体２に所定の電圧や電流が印加される。そして、被検査体２から出力される信号がプローブ１０を介して検査装置に送られ、被検査体２の特性が検査される。
図１に示すように、スペーストランスフォーマ３０は、プローブヘッド２０と対向する第１主面３０１から電極基板４０と対向する第２主面３０２まで内部を貫通する導電性を有する複数の接続配線３３を有する。接続配線３３の第１の端子が、スペーストランスフォーマ３０の第１主面３０１に配置されている。接続配線３３の第２の端子は、スペーストランスフォーマ３０の第２主面３０２に露出している。
接続配線３３の第１の端子とそれぞれ接続する配線パターン３４１〜３４４が、スペーストランスフォーマ３０の第１主面３０１に配置されている。以下において、第１主面３０１に配置される配線パターンを総称して「配線パターン３４」という。プローブ１０の基端部は配線パターン３４と接触しており、導電性を有する配線パターン３４を介して、プローブ１０の基端部と接続配線３３の第１の端子が電気的に接続されている。配線パターン３４には、金属膜などが好適に使用される。
接続配線３３の第２の端子のそれぞれは、電極基板４０に配置された複数の電極パッド４１と電気的に接続されている。図１に示した例では、接続配線３３の一部が第２主面３０２から延伸して、電極パッド４１に接続している。つまり、接続配線３３によって、プローブ１０の基端部と電極パッド４１とが電気的に接続されている。このように、接続配線３３の第２主面３０２から延伸する部分を、スペーストランスフォーマ３０と電極基板４０を電気的に接続する接続ワイヤとして使用している。
スペーストランスフォーマ３０は、接続配線３３が通過する貫通孔が形成された支持基板３１と、支持基板３１の上面に配置された樹脂層３２を有する。図１に示したスペーストランスフォーマ３０では、支持基板３１の上面に形成された凹部に樹脂を埋め込んで樹脂層３２が形成されており、接続配線３３が樹脂層３２の上方に突き抜けている。つまり、支持基板３１の下面が第１主面３０１であり、樹脂層３２の上面が第２主面３０２である。支持基板３１には、セラミック基板などが使用される。
接続配線３３には、金属材などからなる導電性ワイヤが好適に使用される。導電性ワイヤの一方の端部が第１の端子であり、他方の端部が第２の端子である。一定の柔軟性を有する接続配線３３を使用することにより、樹脂層３２の内部、及びスペーストランスフォーマ３０と電極基板４０との間で接続配線３３が湾曲する。このため、第２の端子の配置された間隔を第１の端子の配置された間隔よりも広くすることができる。これにより、電極基板４０の電極パッド４１を配置する間隔を広くできる。したがって、スペーストランスフォーマ３０と電極基板４０を電気的に接続するワイヤボンディングなどの接続作業が容易になる。スペーストランスフォーマ３０は、プローブ１０の間隔が狭い場合には特に有効である。
図１に示した電気的接続装置１では、被検査体２の測定時に同一電位に設定される複数のプローブ１０（以下において「同一電位プローブ」という。）を電気的に接続する配線パターン３４（以下において「短絡配線パターン」という。）が、スペーストランスフォーマ３０の第１主面３０１に形成されている。図１に示した例では、配線パターン３４２と配線パターン３４４が短絡配線パターンである。このため、スペーストランスフォーマ３０と接続するプローブ１０の本数よりも接続配線３３の本数が少ない。
例えば、被検査体２の接地（ＧＮＤ）端子にそれぞれ接続する複数のプローブ１０に接続する配線パターン３４を短絡して、１つの短絡配線パターンを形成する。そして、この短絡配線パターンと電気的に接続する接続配線３３を１つ用意する。これにより、接続配線３３の本数を削減することができる。
スペーストランスフォーマ３０の第１主面３０１に形成される短絡配線パターンの個数や配置する位置は、任意に設定可能である。例えば、ＧＮＤ電位に設定されるプローブ１０以外にも、被検査体２の同一電位の電源端子にそれぞれ接続する複数のプローブ１０を同一電位プローブとして短絡配線パターンによって短絡することができる。また、電源の電位の種類が複数ある場合には、それぞれの電位の電源端子に対して短絡配線パターンを形成できる。
なお、同一電位のプローブ１０が第１主面３０１に離間して接続されている場合には、近接する同一電位のプローブ１０をグループとして、複数のグループについてそれぞれ短絡配線パターンを形成してもよい。これにより、離間して配置されている同一電位のプローブ１０を短絡するために短絡配線パターンの面積が広くなることに起因して第１主面３０１の面積が増大することを抑制できる。例えば、隣接する同一電位プローブのみを１つの短絡配線パターンによって短絡する。
図２に、短絡配線パターンの構成例を示す。図２に示した例では、被検査体２のＧＮＤ端子に接続するプローブ１０をＧＮＤプローブ１０Ｇ、電源端子に接続するプローブ１０を電源プローブ１０Ｖ、信号端子に接続するプローブ１０を信号プローブ１０Ｓとして、それぞれ示した（以下において同様。）。スペーストランスフォーマ３０の第１主面３０１において、２本のＧＮＤプローブ１０Ｇが短絡配線パターンである配線パターン３４４によって短絡され、２本の電源プローブ１０Ｖが短絡配線パターンである配線パターン３４２によって短絡される。このため、接続配線３３の本数はプローブ１０の本数よりも少ない。
これに対し、図３に示した比較例のスペーストランスフォーマ３０Ａでは、ＧＮＤプローブ１０Ｇ及び電源プローブ１０Ｖのそれぞれが異なる接続配線３３の第１の端子に接続されている。つまり、プローブ１０の本数と接続配線３３の本数は同一である。
図２に示したスペーストランスフォーマ３０では、図３に示した比較例と同様に、プローブ１０の配列と同様のレイアウトで第１の端子を第１主面３０１に配置する。しかし、上記のように短絡配線パターンを形成することにより、スペーストランスフォーマ３０と電極基板４０とを接続する接続配線３３の本数を削減できる。即ち、スペーストランスフォーマ３０と電極基板４０とを電気的に接続する接続ワイヤの本数を削減できる。このため、製造工程が減少し、電気的接続装置１の製造コストを抑制できる。
また、接続配線３３の本数を削減することにより、電極基板４０の電極パッド４１及び接続パッド４２の個数を削減できる。このため、図２に示すように、電極基板４０の上面に電子部品５０を配置する領域を確保できる。例えば、コンデンサや抵抗器などを電極基板４０の上面に配置することができる。
また、電極基板４０の電極パッド４１と接続パッド４２の個数を削減できることにより、電極パッド４１と接続パッド４２とを接続する電極基板４０の内部配線が減少する。例えば、図３に示した比較例では、内部配線のために電極基板４０の内部に３層の配線層４０１〜４０３が形成されている。これに対し、電極パッド４１と接続パッド４２の個数を削減することにより、電極パッド４１と接続パッド４２のレイアウトの自由度が増大する。このため、図４に示すように、電極基板４０の内部配線の層数を配線層４０１〜４０２の２層に削減することが可能である。配線層の層数を削減することにより、製造コストを低減できる。
更に、接続配線３３の本数を削減することにより、スペーストランスフォーマ３０と電極基板４０との間で接続ワイヤの密集度が低くなる。このため、電気的接続装置１の製造工程において、樹脂層３２を形成するための樹脂が支持基板３１の上面に流れ込みやすい。これに対し、接続ワイヤの密集度が高く、支持基板３１の上面に樹脂が流れ込みにくい場合には、樹脂層３２の形成される領域にむらができる。その場合、接続ワイヤの固定が不十分になって接続ワイヤが周囲と接触したり、支持基板３１の上面で接続ワイヤが露出した部分に異物が付着したりする。その結果、接続ワイヤが短絡したり接続ワイヤが損傷したりするなどして、電気的接続装置の特性や信頼性が低下する。
電気的接続装置１のスペーストランスフォーマ３０では、上記のような問題は生じない。したがって、電気的接続装置１の製造歩留まりや信頼性の低下を抑制できる。
以下に、図５〜図９を参照して、本発明の実施形態に係る電気的接続装置１のスペーストランスフォーマ３０の製造方法の例を説明する。なお、以下に述べる製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることはもちろんである。
先ず、図５に示すように、接続配線３３が配置される貫通孔３１０を形成した支持基板３１を用意する。そして、貫通孔３１０に接続配線３３を挿入した後、図６に示すように、支持基板３１の上面に樹脂を流れ込ませる。樹脂が固まって樹脂層３２が形成されることにより、第２主面３０２で接続配線３３の位置が固定される。
その後、第１主面３０１で接続配線３３を切断した後、図７に示すように、第１主面３０１にスパッタ法などにより金属膜６０１を形成し、更に、フォトレジスト膜６０２を形成する。そして、露光、現像によって図８に示すようにフォトレジスト膜６０２をパターニングし、接続配線３３の第１の端子が配置された領域で金属膜６０１を露出させる。
次いで、図９に示すように、露出した金属膜６０１の表面にメッキ層６０３を形成する。その後、フォトレジスト膜６０２を除去し、スパッタエッチングなどによって余分な領域の金属膜６０１を除去することにより、配線パターン３４が所定の領域に形成される。
上記のように、短絡配線パターンを含む配線パターン３４は、フォトリソグラフィ技術などを用いてスペーストランスフォーマ３０の第１主面３０１に容易に形成可能である。
以上に説明したように、本発明の実施形態に係る電気的接続装置１によれば、同一電位プローブを短絡配線パターンによって短絡することにより、接続配線３３の本数をプローブ１０の本数よりも少なくすることができる。このため、電極基板４０に接続する接続ワイヤの本数を抑制できる。また、接続ワイヤの密集度を低くできる。
したがって、電気的接続装置１によれば、電気的接続装置１の製造の工数を削減することとともに、製造歩留まりを向上させることができる。その結果、製造コストが抑制される。また、接続ワイヤの本数を削減することにより、多ピン化された被検査体２を検査するためにプローブ１０の本数が多い検査にも対応することができる。
図１０に、本発明の実施形態に係る電気的接続装置１によって、５種類の電源端子を有する被検査体２について接続ワイヤの本数を削減した実施例を示す。図１０の参考例は、プローブ１０のそれぞれに接続配線３３を対応させた場合である。図１０の実施例では、短絡配線パターンを配置してＧＮＤ端子、第３電源端子〜第５電源端子について接続配線３３の本数を削減した。なお、第１電源端子及び第２電源端子については、短絡配線パターンを用いた接続配線３３の削減を行っていない。接続配線３３を削減することにより、接続ワイヤが削減される。図１０に示したように、実施例では比較例よりも１０３０本の接続ワイヤを削減できている。
（その他の実施形態）
上記のように本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、上記では、１つの短絡配線パターンに１つの接続配線３３を接続する例を示した。しかし、１つの短絡配線パターンに複数の接続配線３３を接続してもよい。例えば、５本の同一電位プローブを短絡する短絡配線パターンに、２本の接続配線３３を接続してもよい。即ち、同一電位プローブに流れる電流の合計値などに応じて、同一電位プローブに接続する接続配線３３の本数を設定することができる。
また、図１などでは、同一電位プローブが隣接している場合を例示的に示した。しかし、例えば図１１に示すように、離間して配置された同一電位プローブを短絡配線パターンによって短絡してもよい。図１１は、被検査体２において同一電位の電源端子が離間して配置されている場合の、プローブ１０の基端部がスペーストランスフォーマ３０に接続する位置を示している。図１１は、配線パターン３４が配置された第１主面３０１の平面図であり、ＧＮＤ端子に接続するＧＮＤプローブ１０Ｇ、電源端子に接続する電源プローブ１０Ｖ及び信号端子に接続する信号プローブ１０Ｓの基端部の位置を、それぞれ符号Ｇ、Ｖ、Ｓで示している。図１１に示しように、隣接して配置されていない電源プローブ１０Ｖを短絡配線パターンで短絡することができる。
このように、本発明はここでは記載していない様々な実施形態などを含むことはもちろんである。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１…電気的接続装置
２…被検査体
１０…プローブ
２０…プローブヘッド
３０…スペーストランスフォーマ
３１…支持基板
３２…樹脂層
３３…接続配線
３４…配線パターン
４０…電極基板
４１…電極パッド
４２…接続パッド
５０…電子部品

Claims (8)

  1. 被検査体の電気的特性の測定に使用される電気的接続装置であって、
    測定時に先端部が前記被検査体と接触する複数のプローブと、
    前記複数のプローブのいずれかの基端部と電気的に接続される第１の端子が第１主面に配置されるとともに第２の端子が第２主面に露出する接続配線を複数有し、前記複数のプローブのうちで測定時に同一電位に設定される複数の同一電位プローブの基端部を同一の前記接続配線と電気的に接続する短絡配線パターンが前記第１主面に形成されたスペーストランスフォーマと
    を備えることを特徴とする電気的接続装置。
  2. 前記短絡配線パターンが、隣接する複数の前記同一電位プローブを接続することを特徴とする請求項１に記載の電気的接続装置。
  3. １つの前記短絡配線パターンと電気的に接続する前記接続配線が複数あることを特徴とする請求項１又は２に記載の電気的接続装置。
  4. 前記第２の端子の間隔が前記第１の端子の間隔よりも広いことを特徴とする請求項１乃至３のいずれか１項に記載の電気的接続装置。
  5. 複数の前記第２の端子のそれぞれと電気的に接続される複数の電極パッドが配置された電極基板を更に備えることを特徴とする請求項１乃至４のいずれか１項に記載の電気的接続装置。
  6. 前記接続配線の前記第２主面から延伸する部分によって、前記プローブの基端部と前記電極パッドとが電気的に接続されていることを特徴とする請求項５に記載の電気的接続装置。
  7. 前記接続配線が柔軟性を有する導電性ワイヤであることを特徴とする請求項１乃至６のいずれか１項に記載の電気的接続装置。
  8. 前記スペーストランスフォーマが支持基板の上に樹脂層を配置した構成であり、前記第２主面で前記樹脂層によって前記接続配線の位置が固定されていることを特徴とする請求項１乃至７のいずれか１項に記載の電気的接続装置。
JP2017079748A 2017-04-13 2017-04-13 電気的接続装置 Active JP7101457B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017079748A JP7101457B2 (ja) 2017-04-13 2017-04-13 電気的接続装置
CN201880024849.9A CN110506212B (zh) 2017-04-13 2018-04-03 电连接装置
KR1020197030275A KR102195561B1 (ko) 2017-04-13 2018-04-03 전기적 접속 장치
US16/604,544 US11209460B2 (en) 2017-04-13 2018-04-03 Electrical connection device with a short-circuit wiring pattern that reduces connection wirings
PCT/JP2018/014249 WO2018190195A1 (ja) 2017-04-13 2018-04-03 電気的接続装置
TW107112563A TWI703328B (zh) 2017-04-13 2018-04-12 電性連接裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017079748A JP7101457B2 (ja) 2017-04-13 2017-04-13 電気的接続装置

Publications (2)

Publication Number Publication Date
JP2018179758A true JP2018179758A (ja) 2018-11-15
JP7101457B2 JP7101457B2 (ja) 2022-07-15

Family

ID=63792608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017079748A Active JP7101457B2 (ja) 2017-04-13 2017-04-13 電気的接続装置

Country Status (6)

Country Link
US (1) US11209460B2 (ja)
JP (1) JP7101457B2 (ja)
KR (1) KR102195561B1 (ja)
CN (1) CN110506212B (ja)
TW (1) TWI703328B (ja)
WO (1) WO2018190195A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220045885A (ko) * 2020-10-06 2022-04-13 니혼 고꾸 덴시 고교 가부시끼가이샤 전기 부품 검사 기구

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116087574A (zh) * 2021-11-05 2023-05-09 思达尔科技(武汉)有限公司 探针卡装置及其测试设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005134285A (ja) * 2003-10-31 2005-05-26 Toppan Printing Co Ltd ワイヤプローブを用いたピッチ可変検査治具及びピッチ変換治具
JP2007127488A (ja) * 2005-11-02 2007-05-24 Rika Denshi Co Ltd プローブカード
US20100117673A1 (en) * 2008-11-11 2010-05-13 Samsung Electronics Co., Ltd. Interface structure of wafer test equipment
JP2012112771A (ja) * 2010-11-24 2012-06-14 Japan Electronic Materials Corp プローブカードの検査方法及びこれに用いる検査用ボード
JP2013080888A (ja) * 2011-09-30 2013-05-02 Hermes Testing Solutions Inc 回路試験の探針カードと探針基板構造
JP2014122872A (ja) * 2012-12-21 2014-07-03 Samsung Electro-Mechanics Co Ltd 予備空間変換器及びこれを用いて製造された空間変換器、並びに前記空間変換器を備える半導体素子検査装置
JP2015118064A (ja) * 2013-12-20 2015-06-25 東京特殊電線株式会社 コンタクトプローブユニット
JP2016522404A (ja) * 2013-05-08 2016-07-28 ファインメタル ゲーエムベーハー 電気コンタクト装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5534784A (en) * 1994-05-02 1996-07-09 Motorola, Inc. Method for probing a semiconductor wafer
JP3439410B2 (ja) * 2000-02-03 2003-08-25 Ｎｅｃエレクトロニクス株式会社 被評価素子を備えた高集積回路チップおよびその被評価素子検査法
KR20000064001A (ko) 2000-08-16 2000-11-06 홍영희 프로브 및 프로브 카드
US6433565B1 (en) * 2001-05-01 2002-08-13 Lsi Logic Corporation Test fixture for flip chip ball grid array circuits
WO2004072661A1 (ja) * 2003-02-17 2004-08-26 Kabushiki Kaisha Nihon Micronics 電気的接続装置
US7345492B2 (en) * 2005-12-14 2008-03-18 Microprobe, Inc. Probe cards employing probes having retaining portions for potting in a retention arrangement
JP4842640B2 (ja) 2005-12-28 2011-12-21 日本発條株式会社 プローブカードおよび検査方法
JP4157589B1 (ja) * 2007-01-30 2008-10-01 京セラ株式会社 プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法
KR100918683B1 (ko) * 2007-03-29 2009-09-22 티에스씨멤시스(주) 연결 구조물 및 이를 포함하는 전기 검사 장치
KR100904388B1 (ko) * 2007-05-08 2009-06-26 주식회사 파이컴 다층 기판 및 이를 포함하는 전기 검사 장치
US8033012B2 (en) * 2008-03-07 2011-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor test probe card space transformer
KR102016419B1 (ko) * 2010-08-24 2019-09-02 삼성전자주식회사 인터포저 칩 및 인터포저 칩의 테스트 방법
JP2013100994A (ja) * 2011-11-07 2013-05-23 Nidec-Read Corp 基板検査治具、治具ベースユニット及び基板検査装置
KR20130052080A (ko) * 2011-11-11 2013-05-22 솔브레인이엔지 주식회사 프로브 카드의 다층 기판 및 그의 제작 방법
CN104254781B (zh) * 2012-03-07 2021-10-15 爱德万测试公司 转移电子探针组件到空间变换器
KR101442354B1 (ko) * 2012-12-21 2014-09-17 삼성전기주식회사 예비 공간 변환기 및 이를 이용하여 제조된 공간 변환기, 그리고 상기 공간 변환기를 구비하는 반도체 소자 검사 장치
KR101662911B1 (ko) * 2014-12-26 2016-10-06 김일 와이어 공간변형기
KR102276512B1 (ko) * 2015-03-19 2021-07-14 삼성전기주식회사 전기 검사용 지그 및 그의 제조 방법
KR101704188B1 (ko) * 2015-04-23 2017-02-22 김일 와이어 프로브를 구비한 프로브 카드

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005134285A (ja) * 2003-10-31 2005-05-26 Toppan Printing Co Ltd ワイヤプローブを用いたピッチ可変検査治具及びピッチ変換治具
JP2007127488A (ja) * 2005-11-02 2007-05-24 Rika Denshi Co Ltd プローブカード
US20100117673A1 (en) * 2008-11-11 2010-05-13 Samsung Electronics Co., Ltd. Interface structure of wafer test equipment
JP2012112771A (ja) * 2010-11-24 2012-06-14 Japan Electronic Materials Corp プローブカードの検査方法及びこれに用いる検査用ボード
JP2013080888A (ja) * 2011-09-30 2013-05-02 Hermes Testing Solutions Inc 回路試験の探針カードと探針基板構造
JP2014122872A (ja) * 2012-12-21 2014-07-03 Samsung Electro-Mechanics Co Ltd 予備空間変換器及びこれを用いて製造された空間変換器、並びに前記空間変換器を備える半導体素子検査装置
JP2016522404A (ja) * 2013-05-08 2016-07-28 ファインメタル ゲーエムベーハー 電気コンタクト装置
JP2015118064A (ja) * 2013-12-20 2015-06-25 東京特殊電線株式会社 コンタクトプローブユニット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220045885A (ko) * 2020-10-06 2022-04-13 니혼 고꾸 덴시 고교 가부시끼가이샤 전기 부품 검사 기구
KR102584652B1 (ko) * 2020-10-06 2023-10-05 니혼 고꾸 덴시 고교 가부시끼가이샤 전기 부품 검사 기구

Also Published As

Publication number Publication date
CN110506212A (zh) 2019-11-26
CN110506212B (zh) 2021-12-14
KR20190130603A (ko) 2019-11-22
JP7101457B2 (ja) 2022-07-15
US11209460B2 (en) 2021-12-28
US20200124640A1 (en) 2020-04-23
TW201842339A (zh) 2018-12-01
TWI703328B (zh) 2020-09-01
WO2018190195A1 (ja) 2018-10-18
KR102195561B1 (ko) 2020-12-28

Similar Documents

Publication Publication Date Title
TWI620936B (zh) 積體電路之測試探針卡
JP2008504559A (ja) パターン化された導電層を有する基板
TWI793179B (zh) 電阻測定裝置、基板檢查裝置以及電阻測定方法
US6249114B1 (en) Electronic component continuity inspection method and apparatus
JP2010002302A (ja) 検査用接触構造体
JPH04240570A (ja) マイクロ・プローブ・ボード
TWI703328B (zh) 電性連接裝置
JP2011009481A (ja) プローブカード
JP2018166171A (ja) 半導体装置の製造方法、半導体装置および半導体装置の検査装置
JP2010025765A (ja) 検査用接触構造体
KR20220078461A (ko) 프로브 장치 및 프로브 장치의 조립 방법
TW201821808A (zh) 積體電路之測試探針卡
JP2005183863A (ja) 半導体集積回路装置の製造方法
JPS612338A (ja) 検査装置
US10264684B2 (en) Conductivity inspection method of printed circuit board and manufacturing method of printed circuit board
JP2657315B2 (ja) プローブカード
JP2008135623A (ja) 配線基板及びその製造方法
JPH0540131A (ja) 試験用治具
JP5540971B2 (ja) 接触子、接続治具及び接触子の製造方法
KR100821674B1 (ko) 프로브 어셈블리
JP2980952B2 (ja) プローブボード
JP3436183B2 (ja) 半導体検査装置およびそれを用いた検査方法
JP2008128682A (ja) プローブカード及びその製造方法
JPS58100439A (ja) プロ−バ
JP2002190506A (ja) プローブカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210826

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210826

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210906

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210907

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20211015

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20211019

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220118

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220215

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220301

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220421

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220524

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220628

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220705

R150 Certificate of patent or registration of utility model

Ref document number: 7101457

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150