JP2018148154A - 半導体装置および電子機器 - Google Patents

半導体装置および電子機器 Download PDF

Info

Publication number
JP2018148154A
JP2018148154A JP2017044644A JP2017044644A JP2018148154A JP 2018148154 A JP2018148154 A JP 2018148154A JP 2017044644 A JP2017044644 A JP 2017044644A JP 2017044644 A JP2017044644 A JP 2017044644A JP 2018148154 A JP2018148154 A JP 2018148154A
Authority
JP
Japan
Prior art keywords
region
element region
peripheral structure
outer peripheral
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017044644A
Other languages
English (en)
Inventor
孝明 巽
Takaaki Tatsumi
孝明 巽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2017044644A priority Critical patent/JP2018148154A/ja
Priority to PCT/JP2018/006877 priority patent/WO2018163872A1/ja
Priority to US16/487,974 priority patent/US10879348B2/en
Publication of JP2018148154A publication Critical patent/JP2018148154A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】さらなる高耐圧化を図る。【解決手段】半導体基板の表面のＮ型ウェルに、複数の半導体素子が形成される領域の外周を囲うように配置される外周構造領域が設けられる。また、外周構造領域の最も内側にアノードが配置され、そのアノードよりも外側に多重に複数のガードリングが配置される。そして、アノードを覆うフィールドプレートと、アノードに隣接するガードリングを覆うフィールドプレートとが、電気的に接続され、一体となるように形成される。本技術は、例えば、各種の半導体装置に適用できる。【選択図】図１

Description

本開示は、半導体装置および電子機器に関し、特に、さらなる高耐圧化を図ることができるようにした半導体装置および電子機器に関する。
従来、様々な半導体装置では、半導体基板の表面において外周を囲うように設けられるガードリングを利用し、耐圧を向上させる手法が用いられている。ガードリングによる耐圧は、一般的に、最も外側のガードリングに印加される電界で決定される。そのため、例えば、ガードリングの幅やピッチ、個数などによって、ポテンシャル分布のバランスを図ったり、ガードリングの端部処理によって、その端部での電界を緩和したり、ガードリングの不純物の縦方向のレイアウトによって、電界の集中を表面および底面の２カ所に分割したりすることで、耐圧を向上させることが行われている。
また、ガードリングを覆うようにフィールドプレートを設けることによって、半導体基板の表面近傍における電界の緩和を図ることができる。即ち、フィールドプレートを設けない構造では、半導体素子を構成するＰＮ接合の接合部分に電界が集中するのに対して、フィールドプレートを設ける構造では、半導体基板の表面の方にも電界を分散することができ、これによって耐圧を向上させることができる。
例えば、特許文献１には、最内周側のフィールドプレートと、その隣のフィールドプレートとをコーナー部で電気的に接続することで、ブレークダウン時のコーナー部における外周耐圧部の電流密度を低減させることができる半導体装置が開示されている。
特開２００３−１７４１６５号公報
上述したように、従来、ガードリングを利用して耐圧を向上させる手法が用いられているが、様々な状況に対応して、さらに耐圧を高めることが求められている。
本開示は、このような状況に鑑みてなされたものであり、さらなる高耐圧化を図ることができるようにするものである。
本開示の一側面の半導体装置は、複数の半導体素子が形成される領域の外周を囲うように配置される外周構造領域が表面の第１の導電型の領域に設けられる半導体基板と、前記外周構造領域の最も内側に配置され、前記第１の導電型とは逆の第２の導電型が円環形状に形成された半導体層であり、所定の基準電位に接続される第１の素子領域と、前記外周構造領域において前記第１の素子領域よりも外側に多重に配置され、前記第２の導電型が円環形状に形成された高濃度の半導体層である複数のガードリングと、前記外周構造領域よりも外側に設けられ、前記第１の導電型からなる高濃度の半導体層であり、所定のゲート電位に接続される第２の素子領域と、前記第１の素子領域および複数の前記ガードリングそれぞれを覆うように形成される金属配線とを備え、前記第１の素子領域を覆う前記金属配線と、少なくとも前記第１の素子領域に隣接する前記ガードリングを覆う前記金属配線とが、電気的に接続される。
本開示の一側面の半導体装置は、複数の半導体素子が形成される領域の外周を囲うように配置される外周構造領域が表面の第１の導電型の領域に設けられる半導体基板と、前記外周構造領域の最も内側に配置され、前記第１の導電型とは逆の第２の導電型が円環形状に形成された半導体層であり、所定の基準電位に接続される第１の素子領域と、前記外周構造領域において前記第１の素子領域よりも外側に多重に配置され、前記第２の導電型が円環形状に形成された高濃度の半導体層である複数のガードリングと、前記外周構造領域よりも外側に設けられ、前記第１の導電型からなる高濃度の半導体層であり、所定のゲート電位に接続される第２の素子領域とを備え、前記第１の素子領域と、少なくとも前記第１の素子領域に隣接する前記ガードリングとが、電気的に接続される。
本開示の一側面の電子機器は、複数の半導体素子が形成される領域の外周を囲うように配置される外周構造領域が表面の第１の導電型の領域に設けられる半導体基板と、前記外周構造領域の最も内側に配置され、前記第１の導電型とは逆の第２の導電型が円環形状に形成された半導体層であり、所定の基準電位に接続される第１の素子領域と、前記外周構造領域において前記第１の素子領域よりも外側に多重に配置され、前記第２の導電型が円環形状に形成された高濃度の半導体層である複数のガードリングと、前記外周構造領域よりも外側に設けられ、前記第１の導電型からなる高濃度の半導体層であり、所定のゲート電位に接続される第２の素子領域と、前記第１の素子領域および複数の前記ガードリングそれぞれを覆うように形成される金属配線とを備え、前記第１の素子領域を覆う前記金属配線と、少なくとも前記第１の素子領域に隣接する前記ガードリングを覆う前記金属配線とが、電気的に接続される半導体装置を備える。
本開示の一側面においては、半導体基板の表面の第１の導電型には、複数の半導体素子が形成される領域の外周を囲うように配置される外周構造領域が設けられる。そして、第１の素子領域は、外周構造領域の最も内側に配置され、第１の導電型とは逆の第２の導電型が円環形状に形成された半導体層とされ、所定の基準電位に接続される。複数のガードリングは、外周構造領域において第１の素子領域よりも外側に多重に配置され、第２の導電型が円環形状に形成された高濃度の半導体層とされる。第２の素子領域は、外周構造領域よりも外側に設けられ、第１の導電型からなる高濃度の半導体層とされ、所定のゲート電位に接続される。金属配線は、第１の素子領域および複数のガードリングそれぞれを覆うように形成される。さらに、第１の素子領域を覆う金属配線と、少なくとも第１の素子領域に隣接するガードリングを覆う金属配線とが、電気的に接続される。または、金属配線を設けずに、第１の素子領域と、少なくとも第１の素子領域に隣接するガードリングとが、電気的に接続される。
本開示の一側面によれば、さらなる高耐圧化を図ることができる。
本技術を適用した半導体装置の一実施の形態の構成例を示す図である。 外周構造領域の第１の構成例を示す断面図である。 アノードおよびガードリングの近傍でのポテンシャルを説明する図である。 従来の構成におけるアノードおよびガードリングの近傍での電界強度分布を説明する図である。 本実施の形態におけるアノードおよびガードリングの近傍での電界強度分布を説明する図である。 外周構造領域の第２の構成例を示す断面図である。 外周構造領域の第３の構成例を示す断面図である。 外周構造領域の第４の構成例を示す断面図である。 外周構造領域の第５の構成例を示す断面図である。 外周構造領域の第６の構成例を示す断面図である。 電子機器の構成例を示すブロック図である。
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
＜半導体装置の構成例＞
図１は、本技術を適用した半導体装置の一実施の形態の構成例を示す図である。
図１の上側には、半導体装置１１について全体の概略的な構成を示す斜視図が示されており、図１の下側には、半導体装置１１の一部分が拡大して示されている。
図１に示す半導体装置１１は、半導体基板１２の表面に、複数の半導体素子が形成される素子形成領域１３が設けられるとともに、素子形成領域１３の外周を囲うように配置される外周構造領域１４が半導体基板１２の表面に設けられて構成される。
半導体基板１２は、例えば、単結晶のシリコンを薄くスライスしたウェハである。
素子形成領域１３は、半導体装置１１が備える機能を実行するための各種の半導体素子（例えば、トランジスタやダイオードなど）が形成される領域である。
外周構造領域１４は、素子形成領域１３の外周部分において、半導体装置１１に高電圧が印加されることによるブレークダウンの発生を防止するように高耐圧化を図るための構造物が形成される領域である。例えば、外周構造領域１４は、半導体基板１２の表面に形成されるＮ型ウェルに設けられ、図１の下側に示すように、アノード２１、ガードリング２２−１乃至２２−Ｎ、およびフィールドプレート３１−１乃至３１−Ｎが形成されて構成される。
アノード２１は、外周構造領域１４における最も内側に配置されており、円環形状に形成されるＰ型の半導体層であって、所定の基準電位（ＧＮＤ）に接続される。
ガードリング２２−１乃至２２−Ｎは、外周構造領域１４においてアノード２１よりも外側に多重に配置されており、円環形状に形成される高濃度のＰ型の半導体層である。
フィールドプレート３１−１乃至３１−Ｎは、アノード２１およびガードリング２２−１乃至２２−Ｎそれぞれを覆うように形成されるゲート金属配線である。
ここで、フィールドプレート３１−１は、外周構造領域１４の最も内側に配置され、アノード２１と、アノード２１に隣接するガードリング２２−１とを覆うように形成されており、アノード２１およびガードリング２２−１の両方に接続される。また、フィールドプレート３１−２は、フィールドプレート３１−１の外側に配置され、ガードリング２２−２を覆うように形成されており、ガードリング２２−２に接続される。同様に、フィールドプレート３１−３乃至３１−Ｎが、外側に向かって順に配置され、それぞれガードリング２２−３乃至２２−Ｎを覆うように形成されており、それぞれガードリング２２−３乃至２２−Ｎに接続される。
このように、半導体装置１１の外周構造領域１４は、最も内側に設けられるアノード２１と、アノード２１に隣接して設けられるガードリング２２−１とを覆うようにフィールドプレート３１−１が設けられた構成となっている。このような構成によって、半導体装置１１は、外周構造領域１４の内側における電界の集中を緩和することができ、従来よりも高耐圧化を図ることができる。
＜外周構造領域の第１の構成例＞
図２に示す断面的な構成例を参照し、外周構造領域１４の構造についてさらに説明する。図２では、図の左側が外周構造領域１４の内側となり、図の右側が外周構造領域１４の外側となっている。
図２に示すように、外周構造領域１４では、半導体基板１２のＮ型ウェルの表面に、アノード２１を構成するＰ型の半導体層（素子領域）、および、ガードリング２２−１乃至２２−Ｎを構成する高濃度のＰ型の半導体層が形成されている。また、外周構造領域１４より外側の任意の箇所において、半導体基板１２のＮ型ウェルの表面に、カソード２３を構成する高濃度のＮ型の半導体層（素子領域）が形成されており、カソード２３は、所定のゲート電位に接続されている。
また、フィールドプレート３１−１乃至３１−Ｎのうち、最も内側に配置されるフィールドプレート３１−１は、アノード２１およびガードリング２２−１の両方を覆うように形成され、所定の基準電位に接続されている。そして、フィールドプレート３１−１およびアノード２１を接続するように電極３２が形成されているともに、フィールドプレート３１−１およびガードリング２２−１を接続するように電極３３−１が形成されている。即ち、アノード２１およびガードリング２２−１は、フィールドプレート３１−１を介して、所定の基準電位に接続されている。
そして、図２において破線の円で囲う領域に示すように、フィールドプレート３１−１の外側（図２の右側）の端部は、ガードリング２２−１よりも所定幅だけ外側まで延在するように形成される。これにより、フィールドプレート３１−１は、ガードリング２２−１より外側にある半導体基板１２のＮ型ウェルの一部を所定幅だけ覆うように形成される。
また、フィールドプレート３１−２は、ガードリング２２−２を覆うように形成され、フィールドプレート３１−２およびガードリング２２−２を接続するように電極３３−２が形成されている。同様に、フィールドプレート３１−３乃至３１−Ｎは、外側に向かって順次、それぞれガードリング２２−３乃至２２−Ｎを覆うように形成され、それらを接続するように、電極３３−３乃至３３−Ｎが形成されている。
このように外周構造領域１４は構成されており、最も内側のフィールドプレート３１−１が基準電位に接続されるとともに、外周構造領域１４よりも外側に設けられるカソード２３にゲート電位が印加される。このとき、外周構造領域１４は、フィールドプレート３１−１に接続されているアノード２１およびガードリング２２−１の近傍において電界の集中を緩和することで、半導体装置１１の高耐圧化を図ることができる。
ここで、図３乃至図５を参照して、外周構造領域１４のアノード２１およびガードリング２２−１の近傍におけるポテンシャルと電界強度分布について説明する。
図３Ａには、本実施の形態の構成、即ち、図２に示したようにアノード２１およびガードリング２２−１を覆うようにフィールドプレート３１−１が形成された構成における半導体基板１２のポテンシャルが示されている。図３Ｂには、従来の構成、即ち、アノード２１を覆うフィールドプレート３４と、ガードリング２２−１を覆うフィールドプレート３４−１’とが、それぞれ個別に形成されている構成における半導体基板１２のポテンシャルが示されている。また、図３では、ポテンシャルが深くなるのに従って色が濃くなるように図示されている。
例えば、図３Ｂに示すように、従来の構成では、アノード２１を覆うフィールドプレート３４が基準電位（０Ｖ）に接続されており、アノード２１の近辺だけポテンシャルが深くなっていた。これに対し、図３Ａに示すように、アノード２１およびガードリング２２−１を覆うフィールドプレート３１−１が基準電位（０Ｖ）に接続される構成とすることで、アノード２１の近辺だけでなく、ガードリング２２−１の近辺においてもポテンシャルを深くすることができる。
また、図４には、図３Ｂに示したような従来の構成において半導体基板１２に発生する電界強度の分布が示されている。図４に示すように、従来の構造では、アノード２１を覆うフィールドプレート３４の端部でのみ、即ち、アノード２１およびガードリング２２−１の間においてアノード２１側でのみ、電界強度が高くなっている。
これに対し、図５には、図３Ａに示したような本実施の形態において半導体基板１２に発生する電界強度の分布が示されている。図５に示すように、アノード２１およびガードリング２２−１を覆うようにフィールドプレート３１−１が形成される構造では、アノード２１およびガードリング２２−１の間において、それらの両方で電界強度が高くなっている。即ち、図４に示した電界強度の分布と比較して、本実施の形態では、電界の集中が分配され、アノード２１側だけでなくガードリング２２−１側でも電界強度が高くなっている。
従って、従来のようにフィールドプレート３４およびフィールドプレート３４−１’を個別に設けるのはなく、それらを電気的に接続して一体化（短絡）させたような構成のフィールドプレート３４−１を設けることによって、電界の集中を緩和することができる。即ち、アノード２１およびガードリング２２−１を覆うようにフィールドプレート３１−１を形成することによって、電界の集中が緩和される結果、半導体装置１１の高耐圧化を図ることができる。
特に、アノード２１およびガードリング２２−１の両方を覆うようなフィールドプレート３４−１を設ける構成は、外周構造領域１４の内側に電界が集中するのに対して有効に、高耐圧化を図ることができる。
また、外周構造領域１４では、フィールドプレート３１−１の外側の端部が、ガードリング２２−１よりも所定幅だけ外側まで延在するように形成されている。これにより、フィールドプレート３１−１は、ガードリング２２−１より外側にある半導体基板１２のＮ型ウェルの一部を所定幅だけ覆うことになり、この所定幅の部分において、電界の勾配を緩和することができる。従って、半導体装置１１のさらなる高耐圧化を図ることができる。
例えば、従来、ガードリングの製造時における問題や、特殊用途などによって表面が帯電し、さらにこれに対応した不純物を導入するような状況において、最内側の電界の強さを緩和するような対策は行われていなかった。これに対し、半導体装置１１は、このような状況に対応して、最内側の電界の強さを緩和することによって、耐圧を高めることが可能となった。
従って、半導体装置１１は、従来の構成の半導体装置と比較して、より小さな面積でも同等以上の耐圧を実現することができることより、外周構造領域１４を含む全体としての小型化が可能となる。
＜外周構造領域の第２の構成例＞
図６には、外周構造領域１４の第２の構成例が示されている。なお、図６に示す外周構造領域１４Ａにおいて、図１の外周構造領域１４と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図６に示す外周構造領域１４Ａにおいて、最も内側に設けられるフィールドプレート３１−１Ａは、アノード２１を覆うフィールドプレート３４−１と、ガードリング２２−１を覆うフィールドプレート３４−２とを連結プレート３５により部分的に連結して構成される。
即ち、図１のフィールドプレート３１−１は、アノード２１を覆う部分とガードリング２２−１を覆う部分とが、外周構造領域１４の全周に亘って一体となるように形成されていた。これに対し、フィールドプレート３１−１Ａは、連結プレート３５を利用して、フィールドプレート３４−１とフィールドプレート３４−２とが同一のレイヤで部分的に連結絡されている。
このような構成によって、図１の外周構造領域１４と同様に、外周構造領域１４Ａの内側における電界の集中を緩和することができる結果、半導体装置１１の高耐圧化を図ることができる。
＜外周構造領域の第３の構成例＞
図７には、外周構造領域１４の第３の構成例が示されている。なお、図７に示す外周構造領域１４Ｂにおいて、図１の外周構造領域１４と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図７に示す外周構造領域１４Ｂにおいて、最も内側に設けられるフィールドプレート３１−１Ｂは、アノード２１を覆うフィールドプレート３４−１と、ガードリング２２−１を覆うフィールドプレート３４−２とを、異なるレイヤの配線４１を介して電気的に接続して構成される。即ち、フィールドプレート３１−１Ｂが形成されるレイヤとは異なるレイヤに配線４１が設けられており、フィールドプレート３４−１が電極４２を介して配線４１に接続され、フィールドプレート３４−２が電極４３を介して配線４１に接続されている。
このような構成によって、図１の外周構造領域１４と同様に、外周構造領域１４Ｂの内側における電界の集中を緩和することができる結果、半導体装置１１の高耐圧化を図ることができる。
＜外周構造領域の第４の構成例＞
図８には、外周構造領域１４の第４の構成例が示されている。なお、図８に示す外周構造領域１４Ｃにおいて、図７の外周構造領域１４Ｂと共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図８に示す外周構造領域１４Ｃにおいて、最も内側に設けられるフィールドプレート３１−１Ｃは、アノード２１を覆うフィールドプレート３４−１と、ガードリング２２−１を覆うフィールドプレート３４−２とを、異なるレイヤに配置されている抵抗４４を介して電気的に接続して構成される。即ち、フィールドプレート３１−１Ｂが形成されるレイヤとは異なるレイヤに設けられている配線４１に抵抗４４が接続されており、その抵抗４４の両端に、フィールドプレート３４−１に接続される電極４２と、フィールドプレート３４−２に接続される電極４３とが接続されている。
このような構成によって、図１の外周構造領域１４と同様に、外周構造領域１４Ｃの内側における電界の集中を緩和することができる結果、半導体装置１１の高耐圧化を図ることができる。
さらに、フィールドプレート３４−１およびフィールドプレート３４−２を、抵抗４４を介して接続する構成によって、フィールドプレート３１−１Ｃは、アノード２１およびガードリング２２−１それぞれの端部に集中する電界強度の割合を調整することができる。これにより、例えば、それぞれの端部に均等に電界強度が集中するように抵抗４４の抵抗値を設定することで、どちらか一方の端部における電界強度が高くなるような構成よりも、耐圧を高めることができる。
＜外周構造領域の第５の構成例＞
図９には、外周構造領域１４の第５の構成例が示されている。なお、図９に示す外周構造領域１４Ｄにおいて、図７の外周構造領域１４Ｂと共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図９に示す外周構造領域１４Ｄにおいて、最も内側に設けられるフィールドプレート３１−１Ｄは、アノード２１を覆うフィールドプレート３４−１、ガードリング２２−１を覆うフィールドプレート３４−２、および、ガードリング２２−２を覆うフィールドプレート３４−３を、異なるレイヤの配線４１を介して電気的に接続して構成される。即ち、フィールドプレート３１−１Ｄが形成されるレイヤとは異なるレイヤに配線４１が設けられており、フィールドプレート３４−１乃至３４−３が、それぞれ電極４２、４３、および４５を介して配線４１に接続されている。
このような構成によって、図１の外周構造領域１４と同様に、外周構造領域１４Ｄの内側における電界の集中を緩和することができる結果、半導体装置１１の高耐圧化を図ることができる。さらに、接続されるフィールドプレート３４の枚数を適切に設定することによって、半導体装置１１の耐圧をより向上させることができる。
なお、接続されるフィールドプレート３４の枚数は、上述したような２枚および３枚に限定されることなく、必要に応じて、外周構造領域１４の内側から３枚以上のフィールドプレート３４を接続してもよい。さらに、複数枚のフィールドプレート３４の接続は、異なるレイヤに設けられる配線４１を利用する他、図１に示したように外周構造領域１４の全周に亘って一体となるように形成したり、図６に示したように連結プレート３５を利用して部分的に連結したりすることができる。
＜外周構造領域の第６の構成例＞
図１０には、外周構造領域１４の第６の構成例が示されている。なお、図６に示す外周構造領域１４Ｅにおいて、図１の外周構造領域１４と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図１０に示すように、外周構造領域１４Ｅは、上述したようなフィールドプレート３１を設けずに、アノード２１およびガードリング２２−１を、配線４１を介して電気的に接続するように構成されている。
このように、アノード２１およびガードリング２２−１を電気的に接続することによっても、外周構造領域１４Ｅの内側における電界の集中を緩和することができる。これにより、半導体装置１１の高耐圧化を図ることができる。
なお、本技術は、例えば、複数の半導体素子により構成されるメモリやマイクロプロセッサ、システムLSI（Large-Scale Integration）などの各種の半導体装置に適用することができる。即ち、本技術は、複数の半導体素子が形成される領域の外側を囲うように、上述したような構成の外周構造領域１４が半導体基板１２の表面に設けられて構成される半導体装置に適用することができる。これにより、様々な種類の半導体装置の高耐圧化を図ることができ、外周構造領域１４を含む半導体装置の小型化を実現することができる。
＜電子機器の構成例＞
なお、上述したような半導体装置１１は、一例として、画素がアレイ状に配置されている画素アレイ領域を囲うように外周構造領域１４が設けられた固体撮像素子に適用することができる。その固体撮像素子は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に組み込むことができる。
図１１は、電子機器の構成例を示すブロック図である。
図１１に示すように、電子機器１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、およびメモリ１０６を備えて構成され、静止画像および動画像を撮像可能である。
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。
撮像素子１０３としては、上述した半導体装置１１が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。
信号処理回路１０４は、撮像素子１０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路１０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０５に供給されて表示されたり、メモリ１０６に供給されて記憶（記録）されたりする。
このように構成されている電子機器１０１では、上述した半導体装置１１を適用することで、例えば、より小型化を図ることができる。
＜構成の組み合わせ例＞
なお、本技術は以下のような構成も取ることができる。
（１）
複数の半導体素子が形成される領域の外周を囲うように配置される外周構造領域が表面の第１の導電型の領域に設けられる半導体基板と、
前記外周構造領域の最も内側に配置され、前記第１の導電型とは逆の第２の導電型が円環形状に形成された半導体層であり、所定の基準電位に接続される第１の素子領域と、
前記外周構造領域において前記第１の素子領域よりも外側に多重に配置され、前記第２の導電型が円環形状に形成された高濃度の半導体層である複数のガードリングと、
前記外周構造領域よりも外側に設けられ、前記第１の導電型からなる高濃度の半導体層であり、所定のゲート電位に接続される第２の素子領域と、
前記第１の素子領域および複数の前記ガードリングそれぞれを覆うように形成される金属配線と
を備え、
前記第１の素子領域を覆う前記金属配線と、少なくとも前記第１の素子領域に隣接する前記ガードリングを覆う前記金属配線とが、電気的に接続される
半導体装置。
（２）
前記金属配線は、前記第１の素子領域に隣接する前記ガードリングの端部よりも所定幅だけ外側まで延在し、そのガードリングより外側にある第１の導電型の前記半導体基板の一部を覆うように形成される
上記（１）に記載の半導体装置。
（３）
前記第１の素子領域を覆う前記金属配線と、少なくとも前記第１の素子領域に隣接する前記ガードリングを覆う前記金属配線とは、それらの金属配線と同一のレイヤで前記外周構造領域の全周に亘って一体となるように形成される
上記（１）または（２）に記載の半導体装置。
（４）
前記第１の素子領域を覆う前記金属配線と、少なくとも前記第１の素子領域に隣接する前記ガードリングを覆う前記金属配線とは、それらの金属配線と同一のレイヤで部分的に連結される
上記（１）または（２）に記載の半導体装置。
（５）
前記第１の素子領域を覆う前記金属配線と、少なくとも前記第１の素子領域に隣接する前記ガードリングを覆う前記金属配線とは、それらの金属配線とは異なるレイヤに設けられる配線を介して電気的に接続される
上記（１）または（２）に記載の半導体装置。
（６）
前記第１の素子領域を覆う前記金属配線と、少なくとも前記第１の素子領域に隣接する前記ガードリングを覆う前記金属配線とは、それらの金属配線とは異なるレイヤに設けられる抵抗を介して電気的に接続される
上記（１）または（２）に記載の半導体装置。
（７）
複数の半導体素子が形成される領域の外周を囲うように配置される外周構造領域が表面の第１の導電型の領域に設けられる半導体基板と、
前記外周構造領域の最も内側に配置され、前記第１の導電型とは逆の第２の導電型が円環形状に形成された半導体層であり、所定の基準電位に接続される第１の素子領域と、
前記外周構造領域において前記第１の素子領域よりも外側に多重に配置され、前記第２の導電型が円環形状に形成された高濃度の半導体層である複数のガードリングと、
前記外周構造領域よりも外側に設けられ、前記第１の導電型からなる高濃度の半導体層であり、所定のゲート電位に接続される第２の素子領域と
を備え、
前記第１の素子領域と、少なくとも前記第１の素子領域に隣接する前記ガードリングとが、電気的に接続される
半導体装置。
（８）
複数の半導体素子が形成される領域の外周を囲うように配置される外周構造領域が表面の第１の導電型の領域に設けられる半導体基板と、
前記外周構造領域の最も内側に配置され、前記第１の導電型とは逆の第２の導電型が円環形状に形成された半導体層であり、所定の基準電位に接続される第１の素子領域と、
前記外周構造領域において前記第１の素子領域よりも外側に多重に配置され、前記第２の導電型が円環形状に形成された高濃度の半導体層である複数のガードリングと、
前記外周構造領域よりも外側に設けられ、前記第１の導電型からなる高濃度の半導体層であり、所定のゲート電位に接続される第２の素子領域と、
前記第１の素子領域および複数の前記ガードリングそれぞれを覆うように形成される金属配線と
を備え、
前記第１の素子領域を覆う前記金属配線と、少なくとも前記第１の素子領域に隣接する前記ガードリングを覆う前記金属配線とが、電気的に接続される
半導体装置を備える電子機器。
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
１１ 半導体装置， １２ 半導体基板， １３ 素子形成領域， １４ 外周構造領域， ２１ アノード， ２２ ガードリング， ２３ カソード， ３１ フィールドプレート， ３２および３３ 電極， ３４ フィールドプレート， ３５ 連結プレート， ４１ 配線， ４２および４３ 電極， ４４ 抵抗， ４５ 電極

Claims (8)

  1. 複数の半導体素子が形成される領域の外周を囲うように配置される外周構造領域が表面の第１の導電型の領域に設けられる半導体基板と、
    前記外周構造領域の最も内側に配置され、前記第１の導電型とは逆の第２の導電型が円環形状に形成された半導体層であり、所定の基準電位に接続される第１の素子領域と、
    前記外周構造領域において前記第１の素子領域よりも外側に多重に配置され、前記第２の導電型が円環形状に形成された高濃度の半導体層である複数のガードリングと、
    前記外周構造領域よりも外側に設けられ、前記第１の導電型からなる高濃度の半導体層であり、所定のゲート電位に接続される第２の素子領域と、
    前記第１の素子領域および複数の前記ガードリングそれぞれを覆うように形成される金属配線と
    を備え、
    前記第１の素子領域を覆う前記金属配線と、少なくとも前記第１の素子領域に隣接する前記ガードリングを覆う前記金属配線とが、電気的に接続される
    半導体装置。
  2. 前記金属配線は、前記第１の素子領域に隣接する前記ガードリングの端部よりも所定幅だけ外側まで延在し、そのガードリングより外側にある第１の導電型の前記半導体基板の一部を覆うように形成される
    請求項１に記載の半導体装置。
  3. 前記第１の素子領域を覆う前記金属配線と、少なくとも前記第１の素子領域に隣接する前記ガードリングを覆う前記金属配線とは、それらの金属配線と同一のレイヤで前記外周構造領域の全周に亘って一体となるように形成される
    請求項１に記載の半導体装置。
  4. 前記第１の素子領域を覆う前記金属配線と、少なくとも前記第１の素子領域に隣接する前記ガードリングを覆う前記金属配線とは、それらの金属配線と同一のレイヤで部分的に連結される
    請求項１に記載の半導体装置。
  5. 前記第１の素子領域を覆う前記金属配線と、少なくとも前記第１の素子領域に隣接する前記ガードリングを覆う前記金属配線とは、それらの金属配線とは異なるレイヤに設けられる配線を介して電気的に接続される
    請求項１に記載の半導体装置。
  6. 前記第１の素子領域を覆う前記金属配線と、少なくとも前記第１の素子領域に隣接する前記ガードリングを覆う前記金属配線とは、それらの金属配線とは異なるレイヤに設けられる抵抗を介して電気的に接続される
    請求項１に記載の半導体装置。
  7. 複数の半導体素子が形成される領域の外周を囲うように配置される外周構造領域が表面の第１の導電型の領域に設けられる半導体基板と、
    前記外周構造領域の最も内側に配置され、前記第１の導電型とは逆の第２の導電型が円環形状に形成された半導体層であり、所定の基準電位に接続される第１の素子領域と、
    前記外周構造領域において前記第１の素子領域よりも外側に多重に配置され、前記第２の導電型が円環形状に形成された高濃度の半導体層である複数のガードリングと、
    前記外周構造領域よりも外側に設けられ、前記第１の導電型からなる高濃度の半導体層であり、所定のゲート電位に接続される第２の素子領域と
    を備え、
    前記第１の素子領域と、少なくとも前記第１の素子領域に隣接する前記ガードリングとが、電気的に接続される
    半導体装置。
  8. 複数の半導体素子が形成される領域の外周を囲うように配置される外周構造領域が表面の第１の導電型の領域に設けられる半導体基板と、
    前記外周構造領域の最も内側に配置され、前記第１の導電型とは逆の第２の導電型が円環形状に形成された半導体層であり、所定の基準電位に接続される第１の素子領域と、
    前記外周構造領域において前記第１の素子領域よりも外側に多重に配置され、前記第２の導電型が円環形状に形成された高濃度の半導体層である複数のガードリングと、
    前記外周構造領域よりも外側に設けられ、前記第１の導電型からなる高濃度の半導体層であり、所定のゲート電位に接続される第２の素子領域と、
    前記第１の素子領域および複数の前記ガードリングそれぞれを覆うように形成される金属配線と
    を備え、
    前記第１の素子領域を覆う前記金属配線と、少なくとも前記第１の素子領域に隣接する前記ガードリングを覆う前記金属配線とが、電気的に接続される
    半導体装置を備える電子機器。
JP2017044644A 2017-03-09 2017-03-09 半導体装置および電子機器 Pending JP2018148154A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017044644A JP2018148154A (ja) 2017-03-09 2017-03-09 半導体装置および電子機器
PCT/JP2018/006877 WO2018163872A1 (ja) 2017-03-09 2018-02-26 半導体装置および電子機器
US16/487,974 US10879348B2 (en) 2017-03-09 2018-02-26 Semiconductor device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017044644A JP2018148154A (ja) 2017-03-09 2017-03-09 半導体装置および電子機器

Publications (1)

Publication Number Publication Date
JP2018148154A true JP2018148154A (ja) 2018-09-20

Family

ID=63448281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017044644A Pending JP2018148154A (ja) 2017-03-09 2017-03-09 半導体装置および電子機器

Country Status (3)

Country Link
US (1) US10879348B2 (ja)
JP (1) JP2018148154A (ja)
WO (1) WO2018163872A1 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075739A (en) * 1990-01-02 1991-12-24 Motorola, Inc. High voltage planar edge termination using a punch-through retarding implant and floating field plates
US5438005A (en) * 1994-04-13 1995-08-01 Winbond Electronics Corp. Deep collection guard ring
JP3111827B2 (ja) 1994-09-20 2000-11-27 株式会社日立製作所 半導体装置及びそれを使った電力変換装置
JP3557510B2 (ja) * 1997-06-30 2004-08-25 沖電気工業株式会社 半導体装置
JP3707428B2 (ja) 2001-12-07 2005-10-19 株式会社デンソー 半導体装置
JP2003347547A (ja) 2002-05-27 2003-12-05 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
JP2010118548A (ja) * 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置
DE102010024257B4 (de) 2010-06-18 2020-04-30 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil
US8803277B2 (en) * 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
US8587071B2 (en) * 2012-04-23 2013-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge (ESD) guard ring protective structure
JP6237064B2 (ja) * 2013-09-30 2017-11-29 サンケン電気株式会社 半導体装置
JP6404591B2 (ja) * 2014-04-23 2018-10-10 富士電機株式会社 半導体装置の製造方法、半導体装置の評価方法および半導体装置
JP6575398B2 (ja) 2016-03-01 2019-09-18 三菱電機株式会社 半導体装置
JP6925250B2 (ja) * 2017-12-08 2021-08-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US10879348B2 (en) 2020-12-29
US20190393301A1 (en) 2019-12-26
WO2018163872A1 (ja) 2018-09-13

Similar Documents

Publication Publication Date Title
US9653498B2 (en) Imaging device having electrode overlying photoelectric conversion layer and having electrical contact to electrode
JP5936364B2 (ja) 撮像装置、及び撮像装置を含む撮像システム
US20190189666A1 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus
JP6308760B2 (ja) 光電変換装置および光電変換装置を有する撮像装置
US10468438B2 (en) Semiconductor device and electronic apparatus
US8947566B2 (en) Solid-state imaging apparatus and manufacturing method of solid-state imaging apparatus
US7800191B2 (en) Solid-state imaging device and method for driving the same
JP6188281B2 (ja) 光電変換装置
JP5539105B2 (ja) 光電変換装置およびそれを用いた撮像システム
JP6711351B2 (ja) 回路基板、撮像素子、並びに電子機器
WO2013187001A1 (ja) 固体撮像素子および撮像装置
JP2014225536A (ja) 固体撮像装置及びカメラ
JP2013219082A (ja) 固体撮像装置、電子機器
CN104078473A (zh) 固体摄像装置
JP5774708B2 (ja) 半導体装置
JP2016174028A (ja) 固体撮像装置および多眼カメラモジュール
JPWO2017154388A1 (ja) 光電変換装置
JP6152060B2 (ja) 固体撮像装置及びカメラ
JP2019195041A (ja) 静電気保護素子及び電子機器
WO2018163872A1 (ja) 半導体装置および電子機器
US8508014B2 (en) Solid-state image sensor and imaging device having connection portions in circumference region
JP2014086465A (ja) 固体撮像装置
JP2018006666A (ja) 光電変換装置及び撮像システム
JP5539458B2 (ja) 光電変換装置および光電変換装置を用いた撮像システム
JP2014013806A (ja) 半導体装置