JP2018137748A - 撮像ユニット及び撮像装置 - Google Patents

撮像ユニット及び撮像装置 Download PDF

Info

Publication number
JP2018137748A
JP2018137748A JP2018028264A JP2018028264A JP2018137748A JP 2018137748 A JP2018137748 A JP 2018137748A JP 2018028264 A JP2018028264 A JP 2018028264A JP 2018028264 A JP2018028264 A JP 2018028264A JP 2018137748 A JP2018137748 A JP 2018137748A
Authority
JP
Japan
Prior art keywords
imaging
imaging chip
electronic component
power supply
unit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018028264A
Other languages
English (en)
Other versions
JP6733691B2 (ja
Inventor
有馬　洋文
Hirofumi Arima
洋文 有馬
亮一 菅沼
Ryoichi Suganuma
亮一 菅沼
龍造 本告
Ryuzo Mototsugu
龍造 本告
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JP2018137748A publication Critical patent/JP2018137748A/ja
Application granted granted Critical
Publication of JP6733691B2 publication Critical patent/JP6733691B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/63—Control of cameras or camera modules by using electronic viewfinders
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/65—Control of camera operation in relation to power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Camera Bodies And Camera Details Or Accessories (AREA)

Abstract

【課題】実装基板に撮像チップが実装された状態で、撮像チップのリーク電流を高い精度で測定できる撮像ユニット及び撮像装置を提供する。
【解決手段】撮像ユニット４０は、撮像チップ１００と、撮像チップに供給される電力を出力する電源回路部と、電源回路部から撮像チップに電力を供給する電源ラインと、電源ラインに設けられ、撮像チップのリーク電流を測定する場合に、電源回路部と撮像チップとの間を電気的に切断している切断部と、電源回路部、撮像チップ、電源ライン及び切断部が実装された実装基板１２０とを備える。リーク電流測定システム５９０は、制御部５００と、電圧測定部５１０とを備える。制御部５００は、電圧測定部５１０で測定された測定用ランド４５１と測定用ランド４５２との間の電圧と、測定用抵抗の抵抗値とに基づいて、リーク電流を算出し、算出したリーク電流の電流値に基づいて、撮像チップ１００の良否判定を行う。
【選択図】図５

Description

本発明は、撮像ユニット及び撮像装置に関する。
セラミックパッケージ内に撮像チップが実装されたパッケージ構造の撮像ユニットが知られている。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２００７−０１９４２３号公報
実装基板に撮像チップが実装された状態で、撮像チップのリーク電流を高い精度で測定することができないという課題があった。
第１の態様においては、撮像ユニットは、被写体を撮像する撮像チップを備えてよい。撮像ユニットは、撮像チップを実装する実装基板を備えてよい。撮像ユニットは、記実装基板に設けられ、撮像チップを駆動するための電子部品を備えてよい。撮像ユニットは、電子部品と撮像チップとを接続する配線を備えてよい。撮像ユニットは、配線に設けられ、撮像チップのリーク電流を測定している場合に、電子部品から撮像チップに流れる電流を、撮像チップのリーク電流を測定していない場合より小さくなるように調節する調節部を備えてよい。
撮像チップは、実装基板の第１面と、第１面に配置され、撮像チップの少なくとも一部を囲むフレームと、撮像チップに対向して配置される透光基板と、により形成された空間に配置されてよい。調節部は、実装基板において第１面とは反対側の第２面に設けられてよい。
撮像ユニットは、配線に接続され、撮像チップのリーク電流を測定している場合に用いられる第１の電極をさらに備えてよい。調節部は、配線において第１の電極より電子部品側に設けられてよい。
撮像ユニットは、配線に設けられ、調節部と並列接続されるように配置された抵抗をさらに備えてよい。撮像ユニットは、配線に接続され、撮像チップのリーク電流を測定している場合に用いられる第２の電極をさらに備えてよい。第１の電極は、抵抗の第１の端部に電気的に接続されてよい。第２の電極は、抵抗の第２の端部に電気的に接続されてよい。
調節部は、撮像チップのリーク電流を測定している場合に、電子部品と撮像チップとの間の電気抵抗を、撮像チップのリーク電流を測定していない場合より高くしてよい。
電子部品は、撮像チップに供給される電力を出力する電源回路部を有してよい。
電子部品は、電源回路部による電圧の時間変動を抑制する電圧変動抑制回路を有してよい。
電子部品は、撮像チップで蓄積された電荷を放電する放電回路を有してよい。
第２の態様においては、撮像装置は、上記の任意の撮像ユニットを備えてよい。
第３の態様においては、撮像ユニットは、被写体を撮像する撮像チップを備えてよい。撮像ユニットは、撮像チップを実装する実装基板を備えてよい。撮像ユニットは、実装基板に設けられ、撮像チップに供給される電力を出力する電源回路部を備えてよい。撮像ユニットは、電源回路部から撮像チップに電力を供給する供給線を備えてよい。撮像ユニットは、供給線に設けられ、撮像チップのリーク電流を測定する場合に、電源回路部から撮像チップに流れる電流を制限する制限部を備えてよい。
撮像チップは、実装基板の第１面と、第１面に配置され、撮像チップの少なくとも一部を囲むフレームと、撮像チップに対向して配置される透光基板と、により形成された空間に配置されてよい。制限部は、実装基板において第１面とは反対側の第２面に設けられてよい。
撮像ユニットは、撮像チップを駆動するための電子部品と撮像チップとを接続する配線に接続され、撮像チップのリーク電流を測定している場合に用いられる第１の電極をさらに備えてよい。制限部は、配線において第１の電極より電子部品側に設けられてよい。
撮像ユニットは、配線に設けられ、制限部と並列接続されるように配置された抵抗をさらに備えてよい。撮像ユニットは、配線に接続され、撮像チップのリーク電流を測定している場合に用いられる第２の電極をさらに備えてよい。第１の電極は、抵抗の第１の端部に電気的に接続されてよい。第２の電極は、抵抗の第２の端部に電気的に接続されてよい。
制限部は、撮像チップのリーク電流を測定している場合に、撮像チップを駆動するための電子部品と撮像チップとの間の電気抵抗を、撮像チップのリーク電流を測定していない場合より高くしてよい。
撮像ユニットは、撮像チップを駆動するための電子部品をさらに備えてよい。電子部品は、撮像チップに供給される電力を出力する電源回路部を有してよい。
電子部品は、電源回路部による電圧の時間変動を抑制する電圧変動抑制回路を有してよい。
電子部品は、撮像チップで蓄積された電荷を放電する放電回路を有してよい。
第４の態様においては、撮像装置は、上記の任意の撮像ユニットを備えてよい。
第５の態様においては、基板は、撮像チップを駆動するための電子部品を備えてよい。基板は、電子部品と撮像チップとを接続する配線を備えてよい。基板は、配線に設けられ、撮像チップのリーク電流を測定している場合に、電子部品から撮像チップに流れる電流を、撮像チップのリーク電流を測定していない場合より小さくなるように調節する調節部を備えてよい。
基板は、撮像チップを実装する第１面を有してよい。基板は、第１面とは反対側の第２面を有してよい。調節部は、第２面に設けられてよい。
第６の態様においては、基板は、撮像チップを駆動するための電子部品を備えてよい。基板は、電子部品と撮像チップとを接続する配線を備えてよい。基板は、配線に設けられ、撮像チップのリーク電流を測定している場合に、電子部品から撮像チップに流れる電流を制限する制限部を備えてよい。
基板は、撮像チップを実装する第１面を有してよい。基板は、第１面とは反対側の第２面を有してよい。制限部は、第２面に設けられてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
撮像装置の一例であるカメラ１０の模式断面図である。 撮像ユニット４０を模式的に示す上面図である。 図２のＡ−Ａ断面を模式的に示す断面図である。 第１実装例における電力供給回路４９０を模式的に示す回路図である。 リーク電流測定システム５９０を模式的に示す。 第２実装例における電力供給回路６９０を模式的に示す回路図である。 リーク電流測定システム７９０を模式的に示す。 第３実装例における電力供給回路８９０を模式的に示す回路図である。 接続用ランド８４１及び接続用ランド８４２の実装例を模式的に示す。 接続用ランド８４１及び接続用ランド８４２の他の実装例を模式的に示す。 第３実装例に係るリーク電流測定システム１１９０を模式的に示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、撮像装置の一例であるカメラ１０の模式断面図である。カメラ１０は、レンズユニット２０及びカメラボディ３０を備える。カメラボディ３０には、レンズユニット２０が装着される。レンズユニット２０は、その鏡筒内に、光軸２２に沿って配列された光学系を備え、入射する被写体光束をカメラボディ３０の撮像ユニット４０へ導く。
本実施形態において、光軸２２に沿う方向をｚ軸方向と定める。すなわち、撮像ユニット４０が有する撮像チップ１００へ被写体光束が入射する方向をｚ軸方向と定める。具体的には、被写体光束が入射する方向をｚ軸マイナス方向と定め、その反対方向をｚ軸プラス方向と定める。撮像チップ１００の長手方向をｘ軸方向と定める。撮像チップ１００の短手方向をｙ軸方向と定める。具体的には、ｘ軸方向及びｙ軸方向は、図１に図示した方向に定められる。ｘ軸、ｙ軸、ｚ軸は右手系の直交座標系である。なお、説明の都合上、ｚ軸プラス方向を前方、前側等と呼ぶ場合がある。また、ｚ軸マイナス方向を後方、後側、等と呼ぶ場合がある。ｚ軸マイナス方向の側を背面側等と呼ぶ場合がある。
カメラボディ３０は、レンズマウント２４に結合されるボディマウント２６よりｚ軸マイナス方向の位置に、ミラーユニット３１を有する。ミラーユニット３１は、メインミラー３２及びサブミラー３３を含む。メインミラー３２は、レンズユニット２０が射出した被写体光束の光路中に進入した進入位置と、被写体光束の光路から退避した退避位置との間で回転可能に軸支される。サブミラー３３は、メインミラー３２に対して回転可能に軸支される。サブミラー３３は、メインミラー３２とともに進入位置に進入し、メインミラー３２とともに退避位置に退避する。このように、ミラーユニット３１は、被写体光束の光路中に進入した進入状態と、被写体光束から退避した退避状態とをとる。
ミラーユニット３１が進入状態にある場合、メインミラー３２に入射した被写体光束の一部は、メインミラー３２に反射されてピント板８０に導かれる。ピント板８０は、撮像ユニット４０が有する撮像チップ１００の撮像面と共役な位置に配されて、レンズユニット２０の光学系が形成した被写体像を可視化する。ピント板８０に形成された被写体像は、ペンタプリズム８２及びファインダ光学系８４を通じてファインダ窓８６から観察される。
ミラーユニット３１が進入状態にある場合、メインミラー３２に入射した被写体光束のうちメインミラー３２で反射した被写体光束以外の光束は、サブミラー３３に入射する。具体的には、メインミラー３２はハーフミラー領域を有し、メインミラー３２のハーフミラー領域を透過した被写体光束がサブミラー３３に入射する。サブミラー３３は、ハーフミラー領域から入射した光束を、結像光学系７０に向かって反射する。結像光学系７０は、入射光束を、焦点位置を検出するための焦点検出センサ７２に導く。焦点検出センサ７２は、焦点位置の検出結果をＭＰＵ５１へ出力する。
ピント板８０、ペンタプリズム８２、メインミラー３２、サブミラー３３及びファインダ光学系８４は、支持部材としてのミラーボックス６０に支持される。ミラーユニット３１が退避状態にあり、シャッタユニット３８の先幕及び後幕が開状態となれば、レンズユニット２０を透過する被写体光束は、撮像チップ１００の撮像面に到達する。
撮像ユニット４０のｚ軸マイナス方向の位置には、基板６２及び表示部８８が順次配置される。表示部８８としては、例えば液晶パネル等を適用できる。表示部８８の表示面は、カメラボディ３０の背面に現れる。表示部８８は、撮像チップ１００からの出力信号から生成される画像を表示する。
基板６２には、ＭＰＵ５１、ＡＳＩＣ５２等の電子回路が実装される。ＭＰＵ５１は、カメラ１０の全体の制御を担う。撮像チップ１００からの出力信号は、フレキシブルプリント基板等を介してＡＳＩＣ５２へ出力される。ＡＳＩＣ５２は、撮像チップ１００から出力された出力信号を処理する。
ＡＳＩＣ５２は、撮像チップ１００からの出力信号に基づいて、表示用の画像データを生成する。表示部８８は、ＡＳＩＣ５２が生成した表示用の画像データに基づいて画像を表示する。ＡＳＩＣ５２は、撮像チップ１００からの出力信号に基づいて、記録用の画像データを生成する。ＡＳＩＣ５２は、撮像チップの出力信号に対して例えば画像処理や圧縮処理を施すことで記録用の画像データを生成する。ＡＳＩＣ５２が生成した記録用の画像データは、カメラボディ３０に装着された記録媒体に記録される。記録媒体は、カメラボディ３０に着脱可能に構成されている。
図２は、撮像ユニット４０を模式的に示す上面図である。図３は、図２のＡ−Ａ断面を模式的に示す断面図である。撮像ユニット４０は、撮像チップ１００と、実装基板１２０と、フレーム１４０と、カバーガラス１６０とを含んで構成される。
撮像チップ１００は、ＣＭＯＳイメージセンサやＣＣＤイメージセンサである。撮像チップ１００は、撮像領域１０１と周辺領域１０２とを含んで構成される。撮像領域１０１は、撮像チップ１００の中央部分に形成される。撮像チップ１００の撮像領域１０１には、被写体光を光電変換する複数の光電変換素子で撮像面が形成されている。撮像チップ１００の周辺領域１０２は、撮像領域１０１の周辺に位置する。撮像チップ１００の周辺領域１０２には、光電変換素子における光電変換によって得られた画素信号を読み出して信号処理を行う処理回路を有する。処理回路は、出力された画素信号をデジタル信号に変換するＡＤ変換回路を含む。
撮像チップ１００は、実装基板１２０に実装される。撮像チップ１００は、実装基板１２０に例えばフリップチップ実装で実装される。撮像チップ１００は、ボンディングワイヤ１１０を介して実装基板１２０と電気的に接続される。撮像チップ１００のＡＤ変換回路でデジタル信号に変換された画素信号は、ボンディングワイヤ１１０を介して実装基板１２０に出力される。撮像チップ１００は、実装基板１２０に接着剤で接着される。撮像チップ１００は、フレーム１４０の開口部１３８に収容されている。フレーム１４０は、撮像チップ１００を環囲する環囲部材の一例である。
実装基板１２０は、撮像チップ１００を実装する。実装基板１２０は、第１層１２１と、芯層２０７と、第２層１２２とを含む。第１層１２１は、ソルダレジスト層２０１と、配線層２０２と、絶縁層２０３と、配線層２０４と、絶縁層２０５とを含む。第２層１２２は、絶縁層２１５と、配線層２１４と、絶縁層２１３と、配線層２１２と、ソルダレジスト層２１１とを含む。実装基板１２０は、芯層２０７をコア層として有する多層コア基板である。
実装基板１２０において、光軸２２に沿って、撮像チップ１００、ソルダレジスト層２０１、配線層２０２、絶縁層２０３、配線層２０４、絶縁層２０５、芯層２０７、絶縁層２１５、配線層２１４、絶縁層２１３、配線層２１２、ソルダレジスト層２１１の順で配されている。
絶縁層２０３、絶縁層２０５、絶縁層２１５及び絶縁層２１３は、例えば樹脂層である。絶縁層２０３、絶縁層２０５、絶縁層２１５及び絶縁層２１３それぞれの厚みは、２０μｍ〜５０μｍである。なお、厚みとは、ｚ軸方向における長さである。
配線層２０２、配線層２０４、配線層２１４及び配線層２１２は、配線パターンを含む。配線層２０２、配線層２０４、配線層２１４及び配線層２１２の材料として、ニッケルと鉄の合金（例えば４２ａｌｌｏｙ、５６ａｌｌｏｙ）、銅、アルミニウム等を用いることができる。配線層２０２、配線層２０４、配線層２１４及び配線層２１２が有する配線パターンそれぞれの厚みは、１０μｍから５０μｍ程度である。
芯層２０７は、金属で形成される。芯層２０７を金属で形成する場合、芯層２０７の材料として例えばニッケルと鉄の合金（例えば４２ａｌｌｏｙ、５６ａｌｌｏｙ）、銅、アルミニウム等を用いてよい。芯層２０７の厚みは、配線層２０２、配線層２０４、配線層２１４及び配線層２１２のいずれの配線層の厚みより厚い。芯層２０７の厚みは、絶縁層２０３、絶縁層２０５、絶縁層２１５及び絶縁層２１３のいずれの絶縁層の厚みより厚い。具体的には、芯層２０７の厚みは、０．１ｍｍから０．８ｍｍ程度である。芯層２０７の剛性は、配線層２０２、配線層２０４、配線層２１４及び配線層２１２のいずれの配線層の剛性よりも高い。芯層２０７の剛性は、第１層１２１の剛性より高くてもよい。芯層２０７の剛性は、第２層１２２の剛性より高くてもよい。
なお、芯層２０７は樹脂で形成されてもよい。芯層２０７を樹脂で形成する場合、芯層２０７は、例えばＦＲ４、ＦＲ４より弾性率の高い材料を用いて形成されてよい。芯層２０７は樹脂で形成する場合、芯層２０７はｚ軸方向において配線層に挟まれる。例えば、芯層２０７は樹脂で形成する場合、光軸２２に沿って、撮像チップ１００、ソルダレジスト層２０１、配線層２０２、絶縁層２０３、配線層２０４、芯層２０７、配線層２１４、絶縁層２１３、配線層２１２、ソルダレジスト層２１１の順で配されてよい。２層の配線層を追加で配する場合は、配線層２０４と芯層２０７との間に、配線層２０４に接触する追加の絶縁層と芯層２０７に接触する追加の配線層とが光軸２２に沿って順で配され、芯層２０７と配線層２１４との間に、芯層２０７に接触する追加の配線層と、配線層２１４に接触する追加の絶縁層とを光軸２２に沿って順に配される。
このように、実装基板１２０は、金属コアまたは樹脂コアを有する多層コア基板である。実装基板１２０の厚みは、全体として０．３ｍｍから１．０ｍｍ程度であってよい。
配線層２０２の少なくとも一部は、撮像チップ１００からボンディングワイヤ１１０を介して出力された画素信号を受け取る配線パターンに使用される。配線層２０２は、ボンディングワイヤ１１０が接続されるボンディングパッド２４０を含む。
配線層２０４に含まれる配線パターン及び配線層２１４に含まれる配線パターンは、例えば、グランドライン、電源ライン等に使用できる。
撮像チップ１００は、ソルダレジスト層２０１上に実装される。撮像チップ１００は、ボンディングワイヤ１１０によってボンディングパッド２４０に電気的に接続される。ボンディングパッド２４０と配線層２１２とは、第１層１２１及び芯層２０７を貫通するビア１３１によって電気的に接続されている。ビア１３１は、絶縁体１３２により覆われている。撮像チップ１００から出力された画素信号は、配線層２０２及びビア１３１を介して、配線層２１２に伝送される。
ソルダレジスト層２１１上には、電子部品１８０が設けられる。すなわち、電子部品１８０は、実装基板１２０において撮像チップ１００が実装された第１主面１１１とは反対側の第２主面１１２に実装される。電子部品１８０は、例えばコネクタ、キャパシタ、抵抗、レギュレータ、トランジスタ等を含む。電子部品１８０の一部の部品は、後述する電源回路４１０を構成する。電子部品１８０の一部の部品は、後述する電圧変動抑制回路４２０を構成する。電子部品１８０の一部の部品は、後述する放電回路４３０を構成する。
電子部品１８０の一部としてのコネクタは、例えばフレキシブル基板が接続される。電子部品１８０の一部としてのコネクタは、配線層２１２に接続され、配線層２１２に伝送された画素信号は、コネクタ及びフレキシブル基板を介して、ＡＳＩＣ５２等の外部の電子回路へ伝送される。
電子部品１８０と配線層２１２とは、リード部材によって電気的に接続される。電子部品１８０のリード部材は、配線層２１２にはんだ等で固定されている。配線層２１２の一部は、ソルダレジスト層２１１に形成された開口から外部に露出して、ランド等の電極を提供する。
撮像チップ１００は、実装基板１２０にＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）実装されている。撮像チップ１００は、実装基板１２０に例えば接着部２１０で接着されることで実装されている。具体的には、撮像チップ１００は、実装基板１２０のソルダレジスト層２０１に接着部２１０で接着されている。接着部２１０は、例えば接着剤により形成される。具体的には、接着部２１０は、熱硬化性接着剤を熱硬化させることで形成される。撮像チップ１００は、撮像チップ実装工程を経ることにより、実装基板１２０に実装される。撮像チップ実装工程において、撮像チップ１００を実装基板１２０に実装する場合に、実装基板１２０が加熱される。撮像チップ１００は、加熱された実装基板１２０に熱圧着によって実装される。
ボンディングワイヤ１１０は、撮像チップ１００及びボンディングパッド２４０に実装される。ボンディングワイヤ１１０は、ワイヤボンディング工程（ボンディングワイヤ実装工程）を経ることにより、撮像チップ１００とボンディングパッド２４０とを電気的に接続する。ワイヤボンディング工程において、ボンディングワイヤ１１０をボンディングパッド２４０に実装する場合に、ボンディングパッド２４０が加熱され、ボンディングワイヤ１１０は、加熱されたボンディングパッド２４０に、熱圧着によって実装される。ワイヤボンディング工程において、ボンディングワイヤ１１０は、超音波圧着によってボンディングパッド２４０に実装されてもよい。
フレーム１４０は、実装基板１２０に接着部２２０で接着される。具体的には、フレーム１４０は、実装基板１２０のソルダレジスト層２０１に、接着部２２０により接着されている。接着部２２０は、例えば接着剤により形成される。具体的には、接着部２２０は、熱硬化性接着剤を熱硬化させることで形成される。接着部２２０は、熱硬化性接着剤を熱硬化させることで形成される。フレーム実装工程において、フレーム１４０は、実装基板１２０に実装される。フレーム実装工程において、フレーム１４０を実装基板１２０に実装する場合に、フレーム１４０が加熱され、フレーム１４０は、加熱された実装基板１２０に、熱圧着によって実装される。
このように、撮像チップ１００、ボンディングワイヤ１１０及びフレーム１４０の実装工程において、撮像チップ１００に熱が加わる。すなわち、撮像ユニット４０の製造工程において、撮像チップ１００に熱が加わる。製造工程を経て製造された撮像ユニット４０は、撮像ユニット４０の検査工程において、撮像チップ１００のリーク電流の測定を含む検査が行われる。
フレーム１４０は、第１面１４１と、第２面１４２と、第３面１４３と、第４面１４４と、第５面１４５と、第６面１４６とを有する。第６面１４６は、開口部１３８を形成する。第６面１４６は、フレーム１４０の内壁面を形成する。開口部１３８は、例えばｘｙ面内の中央部分に形成される。
第１面１４１は、カバーガラス１６０と接着部２３０により接着される面である。第１面１４１は、第６面１４６の端部に接する面である。第１面１４１は、第６面１４６の外縁に沿って形成される。第１面１４１は、ｘｙ平面と略平行な面である。
第２面１４２は、第１面１４１の端部に接する面である。第２面１４２は、第１面１４１の外縁に沿って形成される面である。第２面１４２は、ｙｚ平面に略平行な面と、ｘｚ平面に略平行な面とを有する。
第３面１４３は、第２面１４２の端部に接する面である。第３面１４３は、ｘｙ平面と略平行な面であり、第１面１４１と略平行な面である。
第４面１４４は、第３面１４３の端部に接する面である。第４面１４４は、第３面１４３の外縁に沿って形成される面である。第４面１４４は、ｙｚ平面に略平行な面と、ｘｚ平面に略平行な面とを有する。
第５面１４５は、第４面１４４の端部に接する面である。第５面１４５は、第４面１４４の外縁に沿って形成される面である。第５面１４５は、ｘｙ平面と略平行な面である。第５面１４５は、第１面１４１及び第３面１４３と略平行な面である。第５面１４５は、実装基板１２０のソルダレジスト層２０１と接着部２２０により接着される面である。第５面１４５は、接着部２２０に面する。第５面１４５は、第６面１４６の端部に接する面である。第５面１４５は、第６面１４６の外縁に沿って形成される。
フレーム１４０は、第１面１４１と第２面１４２と第３面１４３とにより形成された段部を有する。フレーム１４０は、取付部として取付穴１４８を有する。フレーム１４０は、例えば３つの取付穴１４８を有する。３つの取付穴１４８はいずれも第３面１４３から第５面１４５までを貫通する穴である。３つの取付穴１４８はいずれも、撮像ユニット４０をミラーボックス６０等の他の構造体に取り付けるために利用される。
フレーム１４０は、３つの取付穴１４８を介して、ビス１４９で例えばビス止めされることで、ブラケット１５０に固定される。ブラケット１５０は、例えばビス止めされることでミラーボックス６０に固定される。よって、撮像ユニット４０は、ミラーボックス６０に固定される。
取付穴１４８を用いてフレーム１４０とブラケット１５０とを例えば金属のビス１４９でビス止めした場合、撮像チップ１００が動作している場合に生じた熱を、ビス１４９を介してミラーボックス６０の方へ熱を逃がすための伝熱経路を形成することができる。
フレーム１４０は、位置決め穴１４７を有する。フレーム１４０は、例えば２つの位置決め穴１４７を有する。２つの位置決め穴１４７はいずれも第３面１４３から第５面１４５までを貫通する穴である。位置決め穴１４７はいずれも、撮像ユニット４０に対して撮像ユニット４０を位置決めするために利用される。２つの位置決め穴１４７のうち、一方の位置決め穴は嵌合穴で形成され、他方の位置決め穴１４７は長穴で形成されている。
フレーム１４０は、２つの位置決め穴１４７を用いてブラケット１５０に対して位置決めされる。例えばブラケット１５０に設けられた２つの位置決めピンが２つの位置決め穴１４７に挿入されることで、フレーム１４０とブラケット１５０とが位置決めされる。フレーム１４０は、ブラケット１５０に対して位置決めされた状態で固定される。よって、撮像ユニット４０は、ミラーボックス６０に位置決めされた状態で固定される。なお、フレーム１４０及びブラケット１５０は、ミラーボックス６０以外の他の構造体に対して固定されてよい。
なお、撮像ユニット４０は、ブラケット１５０を介さずにミラーボックス６０に固定されてもよい。撮像ユニット４０は、３つの取付穴１４８を介して例えばビス止めされることで、ミラーボックス６０に固定されてよい。
カバーガラス１６０は、撮像チップ１００を封止するために用いられる。カバーガラス１６０は、フレーム１４０の開口部１３８を覆うようにフレーム１４０に固定される。カバーガラス１６０は、フレーム１４０及び実装基板１２０とともに開口部１３８を密封空間とする。
カバーガラス１６０は、接着部２３０によりフレーム１４０と接着される。接着部２３０は、接着剤により形成される。具体的には、接着部２２０は、光硬化型接着剤を硬化させることで形成される。例えば、接着部２３０は、紫外線硬化型接着剤を紫外線で硬化させることで形成される。カバーガラス１６０の材料として、ホウケイ酸ガラス、石英ガラス、無アルカリガラス、耐熱ガラス等を用いることができる。カバーガラス１６０は、透光性を有している。カバーガラス１６０の厚みは、０．５ｍｍから０．８ｍｍである。
カバーガラス１６０は、撮像チップ１００、ボンディングワイヤ１１０及びフレーム１４０が実装基板１２０に実装された後に、フレーム１４０に固定される。カバーガラス１６０は透光性を有するので、カバーガラス１６０とフレーム１４０との間を、光硬化型接着剤を用いて接着することができる。なお、カバーガラス１６０は、透光性部材の一例である。透光性部材としては、ガラスの他に水晶等を適用できる。
このように、実装基板１２０とフレーム１４０とカバーガラス１６０とによって、密封空間が形成される。撮像チップ１００は、実装基板１２０とフレーム１４０とカバーガラス１６０とによって形成される密封空間内に配置されている。これにより、撮像チップ１００が外部環境の影響を受けにくくなる。例えば、撮像チップ１００が密封空間外に存在する水分の影響を受けにくくなる。そのため、撮像チップ１００の劣化を防止できる。
図４は、第１実装例における電力供給回路４９０を模式的に示す回路図である。電力供給回路４９０は、電源ライン４００と、グランドライン４８０と、電源回路４１０と、電圧変動抑制回路４２０と、放電回路４３０と、ＦＥＴ４４０と、制御ライン４４５と、制御用ランド４４４と、プルダウン抵抗４４６と、測定用抵抗４５０と、測定用ランド４５１と、測定用ランド４５２と、測定用ライン４５３と、測定用ライン４５４とを有する。
電源回路４１０、電圧変動抑制回路４２０、放電回路４３０、ＦＥＴ４４０、制御用ランド４４４、プルダウン抵抗４４６、測定用抵抗４５０、測定用ランド４５１、測定用ランド４５２は、電子部品１８０の一部として含まれる。電源ライン４００、グランドライン４８０、制御ライン４４５、測定用ライン４５３、測定用ライン４５４は、配線層２１２に含まれる配線パターンで形成される。
電源ライン４００は、配線層２１２に含まれる配線パターンのうち、撮像チップ１００に電力を供給する電源パターンで形成される。グランドライン４８０は、配線層２１４に含まれる配線パターンのうち、撮像ユニット４０の接地電位を提供するグランドパターンで形成される。
電源回路４１０は、撮像チップ１００に供給される電力を出力する。電源回路４１０が出力した電力は、電源ライン４００を通じて撮像チップ１００に供給される。
電源回路４１０は、レギュレータ４１６と、キャパシタ４１９とを有する。レギュレータ４１６は、定電圧を出力する電圧出力回路の一例である。一例として、レギュレータ４１６は、シリーズレギュレータである。レギュレータ４１６は、コントロール端子４１１と、ＧＮＤ端子４１２と、ノイズパス端子４１３と、出力端子４１４と、入力端子４１５とを有する。
入力端子４１５には、電源電圧Ｖ＋が印加される。電源電圧Ｖ＋は、カメラ１０が備える電源ユニットから提供される。電源ユニットは、カメラ１０に装着された電池に蓄積された電力を用いて生成される。コントロール端子４１１には、レギュレータ４１６の動作を制御する電圧が印加される。コントロール端子４１１には、入力端子４１５に印加される電圧と同じ電圧が印加される。
ＧＮＤ端子４１２は、グランドライン４８０に電気的に接続される。例えば、ＧＮＤ端子４１２は、グランドライン４８０に、はんだで電気的に接続される。
ノイズパス端子４１３は、キャパシタ４１９の一端に電気的に接続される。キャパシタ４１９の他端は、グランドライン４８０に電気的に接続される。ノイズパス端子４１３にキャパシタを接続することで、出力端子４１４から出力される出力電圧の時間変動が抑制される。
レギュレータ４１６は、コントロール端子４１１に印加された電圧の値が予め定められた値を超える場合に、入力端子４１５から供給される電力を用いて、出力端子４１４から一定の電圧を出力する。具体的には、レギュレータ４１６は、入力端子４１５に印加された電圧を降下させて安定化することにより、一定の電圧を出力端子４１４から出力する。
出力端子４１４は、電源ライン４００に電気的に接続されている。出力端子４１４は、撮像ユニット４０が有する電源ライン４００に電気的に接続される。例えば、出力端子４１４は、電源ライン４００に、はんだで電気的に接続される。電源ライン４００は、出力端子４１４から、撮像チップ１００の給電端子に接続されたボンディングパッド２４０までの、給電ラインを形成する。
電圧変動抑制回路４２０は、電源ライン４００に電気的に接続した状態で実装基板１２０に実装され、電源回路４１０が出力した電圧の時間変動を抑制する。電圧変動抑制回路４２０は、第１キャパシタ４２１と、第２キャパシタ４２２と、抵抗４２３とを有する。
第１キャパシタ４２１の一端は、電源ライン４００に電気的に接続され、第１キャパシタ４２１の他端は、グランドライン４８０に電気的に接続される。第２キャパシタ４２２の一端は、電源ライン４００に電気的に接続され、第２キャパシタ４２２の他端は、グランドライン４８０に電気的に接続される。抵抗４２３の一端は、電源ライン４００に電気的に接続され、抵抗４２３の他端は、グランドライン４８０に電気的に接続される。
第１キャパシタ４２１は、比較的に高周波の電圧変動を抑制する。第１キャパシタ４２１は、例えばセラミックコンデンサである。第２キャパシタ４２２は、比較的に低周波の電圧変動を抑制する。第２キャパシタ４２２は、例えば電解コンデンサである。
第２キャパシタ４２２は、比較的に大きな電圧変動を吸収できる。第２キャパシタ４２２の容量は、第１キャパシタ４２１の容量より大きい。第２キャパシタ４２２の容量は、第１キャパシタ４２１の容量の約１０倍であってよい。第１キャパシタ４２１の容量は、０．１〜１０μＦの範囲内であってよい。第２キャパシタ４２２の容量は、１０μＦ〜５６０μＦの範囲内であってよい。抵抗４２３の抵抗値は、例えば１ｋΩ以上であってよい。なお、電圧変動抑制回路４２０は、第１キャパシタ４２１及び第２キャパシタ４２２のうち、いずれか一方のみを有する構成であってもよい。電圧変動抑制回路４２０は、抵抗４２３を有しない構成であってもよい。
放電回路４３０は、電源ライン４００に電気的に接続した状態で実装基板１２０に実装され、撮像チップ１００に蓄積された電荷を放電する。放電回路４３０は、抵抗４３１と、ＦＥＴ４３２とを有する。ＦＥＴ４３２は、ＮチャネルＭＯＳＦＥＴである。ＦＥＴ４３２は、撮像チップ１００の内部回路の残留電荷の放電を制御するスイッチの一例である。抵抗４３１の一端は、電源ライン４００に電気的に接続され、抵抗４３１の他端は、ＦＥＴ４３２のドレイン端子４３３に電気的に接続される。抵抗４３１の抵抗値は、例えば１００Ωである。抵抗４３１の抵抗値は、例えば２０Ωから５００Ωの範囲内であってよい。ＦＥＴ４３２のソース端子４３４は、グランドライン４８０に電気的に接続される。なお、放電回路４３０は、撮像チップ１００の内部回路に残留電荷が残らない動作のみを行う場合、実装基板１２０に実装されなくてよい。
ＦＥＴ４３２のゲート端子４３５には、ＦＥＴ４３２の動作を制御する制御電圧が印加される。ゲート端子４３５に予め定められた正電圧が印加された場合に、ＦＥＴ４３２のドレイン端子４３３とソース端子４３４との間が導通状態となる。この場合、電源ライン４００は、グランドライン４８０に抵抗４３１を介して電気的に接続された状態になる。これにより、レギュレータ４１６の内部回路の残留電荷が、電源ライン４００及び放電回路４３０を通じて、グランドライン４８０に放電される。また、電圧変動抑制回路４２０の第１キャパシタ４２１および第２キャパシタ４２２に蓄積されている残留電荷が、電源ライン４００及び放電回路４３０を通じて、グランドライン４８０に放電される。また、後述するＦＥＴ４４０のソース−ドレイン間が導通状態にある場合、撮像チップ１００の内部回路の残留電荷が、電源ライン４００及び放電回路４３０を通じて、グランドライン４８０に放電される。
ＦＥＴ４４０は、電源ライン４００に設けられる。ＦＥＴ４４０は、ＰチャネルＭＯＳＦＥＴである。ＦＥＴ４４０は、撮像チップ１００のリーク電流を測定している場合に、電源回路４１０から撮像チップ１００に流れる電流を、撮像チップ１００のリーク電流を測定していない場合より小さくなるように調節する調節部の一例である。ＦＥＴ４４０は、撮像チップ１００のリーク電流を測定している場合に、電源回路４１０と撮像チップ１００との間の電気抵抗を、撮像チップ１００のリーク電流を測定していない場合より高くする。
ＦＥＴ４４０のソース端子４４１は、電源ライン４００における電源回路４１０側に電気的に接続される。ＦＥＴ４４０のドレイン端子４４２は、電源ライン４００の撮像チップ１００側に電気的に接続される。ＦＥＴ４４０のソース端子４４１とドレイン端子４４２との間が導通状態にある場合、電源回路４１０と撮像チップ１００とが電気的に接続され、電源回路４１０から撮像チップ１００に電源ライン４００を介して電力を供給できる状態になる。この場合、ＦＥＴ４４０のソース−ドレイン間の電気通路と電源ライン４００とは、レギュレータ４１６の出力端子４１４から撮像チップ１００の給電端子に接続されたボンディングパッド２４０までの給電ラインを形成する。
ＦＥＴ４４０のゲート端子４４３には、制御ライン４４５を介して制御用ランド４４４が電気的に接続されている。ゲート端子４４３は、プルダウン抵抗４４６を介して、グランドライン４８０に電気的に接続されている。ゲート端子４４３が電気的に開放されている場合、ＦＥＴ４４０のソース端子４４１とドレイン端子４４２との間は導通状態にある。
一方、制御用ランド４４４に予め定められた正電圧が印加されている場合、ＦＥＴ４４０のソース端子４４１とドレイン端子４４２との間は非導通状態になる。この場合、電源回路４１０と撮像チップ１００との間における、電源ライン４００を介した電気的な接続は、切断された状態にある。
測定用抵抗４５０は、ＦＥＴ４４０と並列に電源ライン４００に接続される。測定用抵抗４５０は、撮像チップ１００のリーク電流の測定に用いられる。測定用抵抗４５０の一端には、測定用ランド４５１が電気的に接続されている。測定用抵抗４５０の他端には、測定用ランド４５２が電気的に接続されている。測定用抵抗４５０の一端は、測定用ライン４５３を介して、測定用ランド４５１に電気的に接続されている。測定用抵抗４５０の他端は、測定用ライン４５４を介して、測定用ランド４５２に電気的に接続されている。
ＦＥＴ４４０によって、測定用抵抗４５０の一端と他端との間を電気的に短絡した状態と、電気的に短絡していない状態とが切り替えられる。例えば、制御用ランド４４４が電気的に浮いている場合、ＦＥＴ４４０のソース端子４４１とドレイン端子４４２との間は導通状態になり、測定用抵抗４５０の一端と他端との間が電気的に短絡した状態になる。一方、制御用ランド４４４に予め定められた正電圧が印加されている場合、ＦＥＴ４４０のソース端子４４１とドレイン端子４４２との間は非導通状態になり、測定用抵抗４５０の一端と他端との間が電気的に短絡していない状態になる。
撮像チップ１００のリーク電流の測定は、ＦＥＴ４４０のソース端子４４１とドレイン端子４４２との間を非導通状態にして行われる。すなわち、リーク電流の測定は、制御用ランド４４４に予め定められた正電圧を印加した状態で行われる。この状態では、撮像チップ１００と電源回路４１０との間は電源ライン４００を介して電気的に接続されておらず、撮像チップ１００と電源回路４１０との間は、測定用抵抗４５０を介して接続される。これにより、撮像チップ１００と電源回路４１０との間が電源ライン４００を介して電気的に接続されている場合より、撮像チップ１００のリーク電流を正確に測定することができる。
ＦＥＴ４４０は、電源ライン４００において測定用ランド４５１より電源回路４１０側に設けられ、撮像チップ１００のリーク電流を測定する場合に、測定用ランド４５１と電源回路４１０との間を電気的に切断している。
なお、ＦＥＴ４４０は、電源ライン４００において放電回路４３０が接続された部位より撮像チップ１００側に設けられる。したがって、放電回路４３０は、撮像チップ１００のリーク電流を測定する場合に、ＦＥＴ４４０によって撮像チップ１００から電気的に切断されている。このため、放電回路４３０がＦＥＴ４４０より撮像チップ１００側に設けられている場合より、リーク電流を正確に測定することができる。
ＦＥＴ４４０は、電源ライン４００において電圧変動抑制回路４２０が接続された部位より撮像チップ１００側に設けられる。したがって、電圧変動抑制回路４２０は、撮像チップ１００のリーク電流を測定する場合に、ＦＥＴ４４０によって撮像チップ１００から電気的に切断されている。このため、電圧変動抑制回路４２０がＦＥＴ４４０より撮像チップ１００側に設けられている場合より、リーク電流を正確に測定することができる。
測定用抵抗４５０は、撮像チップ１００のリーク電流の測定精度に基づいて予め設計された抵抗値を有する。例えば、測定用抵抗４５０の抵抗値は、１ｋΩ以上である。測定用抵抗４５０の抵抗値は、１０ｋΩ以上であってよい。測定用抵抗４５０の抵抗値は、１００ｋΩ以上であることが好ましい。測定用抵抗４５０の抵抗値は、１ＭΩ以下であってよい。測定用抵抗４５０の抵抗値は、ＦＥＴ４４０のソース端子４４１とドレイン端子４４２との間が非導通状態にある場合のソース−ドレイン間抵抗より、十分に小さいことが望ましい。
図５は、リーク電流測定システム５９０を模式的に示す。リーク電流測定システム５９０は、制御部５００と、電圧測定部５１０と、撮像ユニット４０とを備える。
制御部５００は、撮像チップ１００のリーク電流の測定するために、撮像チップ１００が動作しない非駆動状態にする。また、制御部５００は、制御用ランド４４４に正電圧を印加する。これにより、測定用抵抗４５０の一端と他端との間を電気的に短絡していない状態にする。この状態で制御部５００は、レギュレータ４１６に電源電圧を印加することによりレギュレータ４１６を動作させて、測定用ランド４５１と測定用ランド４５２との間の電圧を電圧測定部５１０に測定させる。制御部５００は、電圧測定部５１０で測定された測定用ランド４５１と測定用ランド４５２との間の電圧と、測定用抵抗４５０の抵抗値とに基づいて、リーク電流を算出する。
制御部５００は、算出したリーク電流の電流値に基づいて、撮像チップ１００の良否判定を行う。例えば、制御部５００は、算出したリーク電流の電流値が予め定められた値より大きい場合、撮像チップ１００を不良品と判定する。制御部５００は、算出したリーク電流の電流値が予め定められた値以下の場合、撮像チップ１００を良品と判定する。
第１実装例に係る電力供給回路４９０によれば、リーク電流の電流源としてレギュレータ４１６を用いて、撮像チップ１００のリーク電流を測定することができる。このため、リーク電流源を別途に用意しなくて済む。
図６は、第２実装例における電力供給回路６９０を模式的に示す回路図である。電力供給回路６９０が有する構成要素のうち、図４および図５に関連して説明した電力供給回路４９０が有する構成要素に付されている符号と同じ符号が付された構成要素は、電力供給回路４９０が有する対応する構成要素と同様の機能、構成を有する。電力供給回路６９０が有する構成要素のうち、電力供給回路４９０が有する構成要素に対応する構成要素について、その説明を省略する場合がある。電力供給回路６９０が有する構成要素のうち、電力供給回路４９０が有する構成要素に対応する構成要素について、その差異だけを説明する場合がある。
電力供給回路６９０は、電源ライン４００と、グランドライン４８０と、電源回路４１０と、電圧変動抑制回路４２０と、放電回路４３０と、ＦＥＴ４４０と、制御ライン４４５と、制御用ランド４４４と、プルダウン抵抗４４６と、測定用ランド６５１と測定用ライン６５３とを有する。
測定用ランド６５１は、測定用ランド４５１に対応する。測定用ライン６５３は、測定用ライン４５３に対応する。そのため、電力供給回路６９０の構成は、電力供給回路４９０の構成から、測定用抵抗４５０、測定用ランド４５２及び測定用ライン４５４を除いた点を除いた構成に相当する。
撮像チップ１００のリーク電流の測定は、ＦＥＴ４４０のソース端子４４１とドレイン端子４４２との間を非導通状態にして、電源回路４１０と撮像チップ１００との間が電気的に切断された状態で行われる。撮像チップ１００のリーク電流の測定は、測定用ランド６５１に電流源を接続することにより行われる。
このように、ＦＥＴ４４０は、電源ライン４００において測定用ランド６５１より電源回路４１０側に設けられる。そして、ＦＥＴ４４０は、撮像チップ１００のリーク電流を測定する場合に、測定用ランド６５１と電源回路４１０との間を電気的に切断している。
図７は、リーク電流測定システム７９０を模式的に示す。リーク電流測定システム７９０は、制御部７００と、電流測定部７１０と、電流源７２０と、撮像ユニット４０とを備える。
制御部７００は、撮像チップ１００のリーク電流を測定するために、撮像チップ１００が動作しない非駆動状態にする。また、制御部７００は、制御用ランド４４４に正電圧を印加する。これにより、電源回路４１０と撮像チップ１００との間が電気的に切断された状態にする。この状態で制御部７００は、電流源７２０を制御して、電流源７２０から測定用ランド４５１を介して撮像チップ１００に電流を供給できる状態にするとともに、電流源７２０から測定用ランド４５１に流入する電流の電流値を、電流測定部７１０に測定させる。制御部７００は、電流測定部７１０で測定された電流値をリーク電流の電流値として算出する。
制御部７００は、算出したリーク電流の電流値に基づいて、撮像チップ１００の良否判定を行う。例えば、制御部７００は、算出したリーク電流の電流値が予め定められた値より大きい場合、撮像チップ１００を不良品と判定する。制御部７００は、算出したリーク電流の電流値が予め定められた値以下の場合、撮像チップ１００を良品と判定する。
リーク電流の測定後、制御部７００は、制御用ランド４４４への正電圧の印加を停止して、制御用ランド４４４を電気的に開放する。これにより、電源回路４１０と撮像チップ１００との間が電気的に接続され、電源ライン４００を介して電源回路４１０から撮像チップ１００に電力を供給できる状態になる。
図４から図７にかけて説明したように、制御用ランド４４４に印加される電圧に応じて、ＦＥＴ４４０は、電源回路４１０と撮像チップ１００との間を電気的に切断した状態と、電気的に接続した状態とを切り替える。ＦＥＴ４４０は、電源回路４１０と撮像チップ１００との間を電気的に切断した状態と、電源回路４１０と撮像チップ１００との間を電気的に接続した状態とを切り替えるスイッチ部の一例である。また、制御用ランド４４４は、ＦＥＴ４４０による切り替え動作を制御する電気信号をＦＥＴ４４０に供給するための制御用の電極の一例である。
図８は、第３実装例における電力供給回路８９０を模式的に示す回路図である。電力供給回路８９０が有する構成要素のうち、図４および図５に関連して説明した電力供給回路４９０が有する構成要素に付されている符号と同じ符号が付された構成要素は、電力供給回路４９０が有する対応する構成要素と同様の機能、構成を有する。電力供給回路８９０が有する構成要素のうち、電力供給回路４９０が有する構成要素に対応する構成要素について、その説明を省略する場合がある。電力供給回路８９０が有する構成要素のうち、電力供給回路４９０が有する構成要素に対応する構成要素について、その差異だけを説明する場合がある。
電力供給回路６９０は、電源ライン４００と、グランドライン４８０と、電源回路４１０と、電圧変動抑制回路４２０と、放電回路４３０と、測定用ランド８５１と測定用ライン８５３とを有する。
測定用ランド８５１は、測定用ランド４５１に対応する。測定用ライン８５３は、測定用ライン４５３に対応する。接続用ランド８４１は、ＦＥＴ４４０のソース端子４４１に対応する位置に設けられる。接続用ランド８４２は、ＦＥＴ４４０のドレイン端子４４２に対応する。そのため、電力供給回路８９０の構成は、電力供給回路４９０の構成から、測定用抵抗４５０、測定用ランド４５２及び測定用ライン４５４を除き、ＦＥＴ４４０、制御ライン４４５、制御用ランド４４４及びプルダウン抵抗４４６に代えて接続用ランド８４１及び接続用ランド８４２を設けた構成に相当する。
接続用ランド８４１と接続用ランド８４２とは離間して設けられる。接続用ランド８４１と接続用ランド８４２とは近接して設けられる。接続用ランド８４１及び接続用ランド８４２は、実装基板１２０に電力供給回路８９０を実装した後で、接続用ランド８４１と接続用ランド８４２との間を、はんだで接続可能な距離だけ離れて設けられる。
撮像チップ１００のリーク電流の測定は、接続用ランド８４１と接続用ランド８４２との間がはんだで電気的に接続されていない状態で行われる。撮像チップ１００のリーク電流の測定は、測定用ランド６５１に電流源を接続することにより行われる。リーク電流の測定後、撮像チップ１００が良品と判断された場合、接続用ランド８４１と接続用ランド８４２との間をはんだで接続する。これにより、レギュレータ４１６の出力端子４１４から撮像チップ１００の給電端子に接続されたボンディングパッド２４０までの給電ラインは、電源ライン４００、接続用ランド８４１、接続用ランド８４１と接続用ランド８４２との間のはんだ接続及び接続用ランド８４２によって形成される。すなわち、電源回路４１０と撮像チップ１００との間が電気的に接続される。
図９は、接続用ランド８４１及び接続用ランド８４２の実装例を模式的に示す。図９（ａ）は、リーク電流の測定前及びリーク電流の測定時の状態を模式的に示す。接続用ランド８４１及び接続用ランド８４２は、ソルダレジスト層２１１の開口９４０から露出するように形成されている。
接続用ランド８４１の外縁は略半円状である。接続用ランド８４２の外縁は、略半円状である。接続用ランド８４１の外縁の直線部９０１は、接続用ランド８４２の外縁の直線部９０２に対向する。接続用ランド８４１の外縁の直線部９０１と接続用ランド８４２の外縁の直線部９０２との間が離間するように形成される。接続用ランド８４１の外縁の直線部９０１とは反対側から電源ライン４００が延伸する。また、接続用ランド８４２の外縁の直線部９０２とは反対側から電源ライン４００が延伸する。
図９（ｂ）は、リーク電流の測定後に、接続用ランド８４１と接続用ランド８４２との間に導電ブリッジ９５０が形成された状態を模式的に示す。リーク電流の測定後に、接続用ランド８４１と接続用ランド８４２との間をはんだで導電ブリッジ９５０を形成する。これにより、接続用ランド８４１と接続用ランド８４２との間が、導電ブリッジ９５０によって電気的に接続される。
接続用ランド８４２は、電源ライン４００において測定用ランド８５１より電源回路４１０側に設けられた電極の一例である。接続用ランド８４１は、接続用ランド８４２とは離間した状態で実装され、電源ライン４００において接続用ランド８４２と電源回路４１０との間に設けられた電極の一例である。上述したように、撮像チップ１００のリーク電流は、接続用ランド８４１と接続用ランド８４２との間が電気的に絶縁された状態で、測定用ランド８５１を用いて測定される。接続用ランド８４１と接続用ランド８４２との間は、リーク電流の測定後に、導体によって電気的に接続される。
以上に説明したように、接続用ランド８４１及び接続用ランド８４２は、電源ライン４００において測定用ランド８５１より電源回路４１０側に設けられる。撮像チップ１００のリーク電流を測定する場合に、測定用ランド８５１と電源回路４１０との間は、接続用ランド８４１及び接続用ランド８４２により電気的に切断されている。
図１０は、接続用ランド８４１及び接続用ランド８４２の他の実装例を模式的に示す。接続用ランド１０４１は接続用ランド８４１に対応し、接続用ランド１０４２は接続用ランド８４２に対応する。図１０（ａ）は、リーク電流の測定前及びリーク電流の測定時の状態を模式的に示す。接続用ランド１０４１及び接続用ランド１０４２は、ソルダレジスト層２１１の開口１０４０から露出するように形成されている。
接続用ランド１０４１は、電源ライン４００に接続された縁を有する領域１０１１と、領域１０１１から接続用ランド１０４２に向かって突出した突出部１０１２とを有する。接続用ランド１０４２は、電源ライン４００に接続された縁を有する領域１０２１と、領域１０２１から接続用ランド１０４１に向かって突出した突出部１０２２とを有する。
接続用ランド１０４１の突出部１０１２と、接続用ランド１０４２の領域１０２１とは、互いに対向する縁部を有する。突出部１０１２と領域１０２１とが対向する縁部は、電源ライン４００が延伸する方向に略垂直である。また、接続用ランド１０４２の突出部１０２２と、接続用ランド１０４１の領域１０１１とは、互いに対向する縁部を有する。突出部１０２２と領域１０１１とが対向する縁部は、電源ライン４００が延伸する方向に略垂直である。
また、接続用ランド１０４１の突出部１０１２と、接続用ランド１０４２の突出部１０２２とは、互いに対向する縁部を有する。突出部１０１２と突出部１０２２とが対向する縁部は、電源ライン４００が延伸する方向に略平行である。これにより、接続用ランド１０４１と接続用ランド１０４２とが対向する縁部の長さを長くすることができる。
図１０（ｂ）は、リーク電流の測定後に、接続用ランド１０４１と接続用ランド１０４２との間に導電ブリッジ１０５０が形成された状態を模式的に示す。リーク電流の測定後に、接続用ランド１０４１と接続用ランド１０４２との間をはんだで導電ブリッジ１０５０を形成する。これにより、接続用ランド１０４１と接続用ランド１０４２との間が、導電ブリッジ１０５０によって電気的に接続される。
接続用ランド１０４２は、電源ライン４００において測定用ランド８５１より電源回路４１０側に設けられた電極の一例である。接続用ランド１０４１は、接続用ランド１０４２とは離間した状態で実装され、電源ライン４００において接続用ランド１０４２と電源回路４１０との間に設けられた電極の一例である。上述したように、撮像チップ１００のリーク電流は、接続用ランド１０４１と接続用ランド１０４２との間が電気的に絶縁された状態で、測定用ランド８５１を用いて測定される。接続用ランド１０４１と接続用ランド１０４２との間は、リーク電流の測定後に、導体によって電気的に接続される。
以上に説明したように、接続用ランド１０４１及び接続用ランド１０４２は、電源ライン４００において測定用ランド８５１より電源回路４１０側に設けられる。撮像チップ１００のリーク電流を測定する場合に、測定用ランド８５１と電源回路４１０との間は、接続用ランド１０４１及び接続用ランド１０４２により電気的に切断されている。
図１１は、第３実装例に係るリーク電流測定システム１１９０を模式的に示す。リーク電流測定システム１１９０は、制御部１１００と、電流測定部１１１０と、電流源１１２０と、撮像ユニット４０とを備える。ここでは、リーク電流測定システム１１９０の動作を、図９等に関連して説明した接続用ランド８４１及び接続用ランド８４２の実装例を取り上げて用いて説明する。
制御部１１００は、撮像チップ１００のリーク電流を測定するために、撮像チップ１００が動作しない非駆動状態にする。また、制御部１１００は、接続用ランド８４１と接続用ランド８４２とが電気的に接続されていない状態で、電流源１１２０を制御して電流源１１２０から測定用ランド８５１を介して撮像チップ１００に電流を供給できる状態にするとともに、電流源１１２０から測定用ランド８５１に流入する電流の電流値を、電流測定部１１１０に測定させる。制御部１１００は、電流測定部１１１０で測定された電流値をリーク電流の電流値として算出する。
制御部１１００は、算出したリーク電流の電流値に基づいて、撮像チップ１００の良否判定を行う。例えば、制御部１１００は、算出したリーク電流の電流値が予め定められた値より大きい場合、撮像チップ１００を不良品と判定する。制御部１１００は、算出したリーク電流の電流値が予め定められた値以下の場合、撮像チップ１００を良品と判定する。
リーク電流の測定後、接続用ランド８４１と接続用ランド８４２との間に導電ブリッジ９５０を形成して、接続用ランド８４１と接続用ランド８４２とを接続する。これにより、電源回路４１０と撮像チップ１００との間が電気的に接続され、電源ライン４００を介して電源回路４１０から撮像チップ１００に電力を供給できる状態になる。
図１１に関連して説明したリーク電流測定システム１１９０の動作と同様の動作は、図１０等に関連して説明した接続用ランド１０４１及び接続用ランド１０４２の実装例にも適用できる。そのため、接続用ランド１０４１及び接続用ランド１０４２の実装例に係るリーク電流測定システムについては詳細な説明を省略する。
図４から図７に関連して説明したように、ＦＥＴ４４０は、撮像チップ１００のリーク電流を測定する場合に、電源回路４１０と撮像チップ１００との間を電気的に切断している切断部として機能する。また、測定用ランド４５１、測定用ランド６５１及び測定用ランド８５１は、電源ライン４００に電気的に接続した状態で実装基板１２０に実装され、撮像チップ１００のリーク電流の測定に用いられる。
以上に説明した実施形態の説明において、制御用ランド４４４、測定用ランド４５１、測定用ランド４５２、接続用ランド８４１、接続用ランド８４２、接続用ランド１０４１及び接続用ランド１０４２は、撮像ユニット４０の実装後に、外部からアクセス可能な電極の一例である。制御用ランド４４４、測定用ランド４５１、測定用ランド４５２、接続用ランド８４１、接続用ランド８４２、接続用ランド１０４１及び接続用ランド１０４２は、ランドに限らず、様々な実装形態を適用できる。
レンズユニット２０及びカメラボディ３０を含むカメラ１０を、撮像装置の一例として取り上げて説明した。しかし、撮像装置とは、レンズユニット２０を含まなくてよい。例えば、カメラボディ３０は撮像装置の一例である。また、撮像装置とは、一眼レフレックスカメラ等のレンズ交換式の撮像装置の他に、レンズ非交換式の撮像装置を含む概念である。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、及び図面中において示した装置、システム、プログラム、及び方法における動作、手順、ステップ、及び段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、及び図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０ カメラ
２０ レンズユニット
２２ 光軸
２４ レンズマウント
２６ ボディマウント
３０ カメラボディ
３１ ミラーユニット
３２ メインミラー
３３ サブミラー
３８ シャッタユニット
４０ 撮像ユニット
５１ ＭＰＵ
５２ ＡＳＩＣ
６０ ミラーボックス
６２ 基板
７０ 結像光学系
７２ 焦点検出センサ
８０ ピント板
８２ ペンタプリズム
８４ ファインダ光学系
８６ ファインダ窓
８８ 表示部
１００ 撮像チップ
１０１ 撮像領域
１０２ 周辺領域
１１０ ワイヤ
１１１ 第１主面
１１２ 第２主面
１２０ 実装基板
１２１ 第１層
１２２ 第２層
１３１ ビア
１３２ 絶縁体
１３８ 開口部
１４０ フレーム
１４１ 第１面
１４２ 第２面
１４３ 第３面
１４４ 第４面
１４５ 第５面
１４６ 第６面
１４７ 位置決め穴
１４８ 取付穴
１４９ ビス
１５０ ブラケット
１６０ カバーガラス
１８０ 電子部品
２０１、２１１ ソルダレジスト層
２０２、２０４、２１２、２１４ 配線層
２０３、２０５、２１３、２１５ 絶縁層
２０７ 芯層
２１０、２２０、２３０ 接着部
２４０ ボンディングパッド
４００ 電源ライン
４１０ 電源回路
４１１ コントロール端子
４１２ ＧＮＤ端子
４１３ ノイズパス端子
４１４ 出力端子
４１５ 入力端子
４１６ レギュレータ
４１９ キャパシタ
４２０ 電圧変動抑制回路
４２１ 第１キャパシタ
４２２ 第２キャパシタ
４２３ 抵抗
４３０ 放電回路
４３１ 抵抗
４３２ ＦＥＴ
４３３ ドレイン端子
４３４ ソース端子
４３５ ゲート端子
４４０ ＦＥＴ
４４１ ソース端子
４４２ ドレイン端子
４４３ ゲート端子
４４４ 制御用ランド
４４５ 制御ライン
４４６ プルダウン抵抗
４５０ 測定用抵抗
４５１ 測定用ランド
４５２ 測定用ランド
４５３ 測定用ライン
４５４ 測定用ライン
４８０ グランドライン
４９０ 電力供給回路

Claims (36)

  1. 被写体を撮像する撮像チップと、
    前記撮像チップを駆動させるための電子部品と、
    前記撮像チップと前記電子部品とに接続され、前記電子部品から前記撮像チップに流れる電流を調節する調節部と、
    前記撮像チップ、前記電子部品及び前記調節部が配置される基板と、
    を備える撮像ユニット。
  2. 前記基板は、前記撮像チップが配置される第１面と、前記第１面とは反対側の面であって前記電子部品及び前記調節部が配置される第２面と、を有する請求項１に記載の撮像ユニット。
  3. 前記撮像チップは、前記第１面において第１領域に配置され、
    前記電子部品の少なくとも一部は、前記第２面において、前記第１領域とは反対側の第２領域に配置される請求項２に記載の撮像ユニット。
  4. 前記第１面において前記第１領域よりも外側の領域に配置されるフレームを備える請求項３に記載の撮像ユニット。
  5. 前記フレームは、他の構造体を取り付けるための取付部を有する請求項４に記載の撮像ユニット。
  6. 前記フレームに固定される透光基板を備え、
    前記撮像チップは、前記基板、前記フレーム及び前記透光基板により形成された空間に配置される請求項４又は請求項５に記載の撮像ユニット。
  7. 前記調節部は、前記電子部品と前記撮像チップとの間を電気的に非接続状態にする請求項１から請求項６のいずれか一項に記載の撮像ユニット。
  8. 前記調節部は、トランジスタにより構成される請求項１から請求項７のいずれか一項に記載の撮像ユニット。
  9. 前記調節部は、Ｐチャネル電界効果型トランジスタにより構成される請求項８に記載の撮像ユニット。
  10. 前記電子部品は、前記撮像チップに電力を供給する電源回路部を有する請求項１から請求項９のいずれか一項に記載の撮像ユニット。
  11. 前記電子部品は、前記電源回路部による電圧の時間変動を抑制する電圧変動抑制回路を有する請求項１０に記載の撮像ユニット。
  12. 前記電子部品は、前記撮像チップで蓄積された電荷を放電する放電回路を有する請求項１０又は請求項１１に記載の撮像ユニット。
  13. 被写体を撮像する撮像チップと、
    前記撮像チップを駆動させるための電子部品と、
    前記撮像チップと前記電子部品とに接続され、前記電子部品から前記撮像チップに流れる電流を制限する制限部と、
    前記撮像チップ、前記電子部品及び前記制限部が配置される基板と、
    を備える撮像ユニット。
  14. 前記基板は、前記撮像チップが配置される第１面と、前記第１面とは反対側の面であって前記電子部品及び前記制限部が配置される第２面と、を有する請求項１３に記載の撮像ユニット。
  15. 前記撮像チップは、前記第１面において第１領域に配置され、
    前記電子部品の少なくとも一部は、前記第２面において、前記第１領域とは反対側の第２領域に配置される請求項１４に記載の撮像ユニット。
  16. 前記第１面において前記第１領域よりも外側の領域に配置されるフレームを備える請求項１５に記載の撮像ユニット。
  17. 前記フレームは、他の構造体を取り付けるための取付部を有する請求項１６に記載の撮像ユニット。
  18. 前記フレームに固定される透光基板を備え、
    前記撮像チップは、前記基板、前記フレーム及び前記透光基板により形成された空間に配置される請求項１６又は請求項１７に記載の撮像ユニット。
  19. 前記制限部は、前記電子部品と前記撮像チップとの間を電気的に非接続状態にする請求項１３から請求項１８のいずれか一項に記載の撮像ユニット。
  20. 前記制限部は、トランジスタにより構成される請求項１３から請求項１９のいずれか一項に記載の撮像ユニット。
  21. 前記制限部は、Ｐチャネル電界効果型トランジスタにより構成される請求項２０に記載の撮像ユニット。
  22. 前記電子部品は、前記撮像チップに電力を供給する電源回路部を有する請求項１３から請求項２１のいずれか一項に記載の撮像ユニット。
  23. 前記電子部品は、前記電源回路部による電圧の時間変動を抑制する電圧変動抑制回路を有する請求項２２に記載の撮像ユニット。
  24. 前記電子部品は、前記撮像チップで蓄積された電荷を放電する放電回路を有する請求項２２又は請求項２３に記載の撮像ユニット。
  25. 被写体を撮像する撮像チップと、
    前記撮像チップを駆動させるための電子部品と、
    前記撮像チップに接続される第１端子と、前記電子部品に接続される第２端子と、ゲート端子と、を有するトランジスタと、
    前記撮像チップ、前記電子部品及び前記トランジスタが配置される基板と、
    を備える撮像ユニット。
  26. 前記トランジスタは、前記第１端子をドレイン、前記第２端子をソースとするＰチャネルの電界効果型トランジスタである請求項２５に記載の撮像ユニット。
  27. 前記基板は、前記撮像チップが配置される第１面と、前記第１面とは反対側の面であって前記電子部品及び前記トランジスタが配置される第２面と、を有する請求項２５又は請求項２６に記載の撮像ユニット。
  28. 前記撮像チップは、前記第１面において第１領域に配置され、
    前記電子部品の少なくとも一部は、前記第２面において、前記第１領域とは反対側の第２領域に配置される請求項２７に記載の撮像ユニット。
  29. 前記第１面において前記第１領域よりも外側の領域に配置されるフレームを備える請求項２８に記載の撮像ユニット。
  30. 前記フレームは、他の構造体を取り付けるための取付部を有する請求項２９に記載の撮像ユニット。
  31. 前記トランジスタと前記撮像チップとを接続するための接続部と、
    前記接続部に接続される電極と、を備え、
    前記接続部及び前記電極は、前記基板に配置される請求項２５から請求項３０のいずれか一項に記載の撮像ユニット。
  32. 前記電子部品は、前記撮像チップに電力を供給する電源回路部を有する請求項２５から請求項３１のいずれか一項に記載の撮像ユニット。
  33. 前記電子部品は、前記電源回路部による電圧の時間変動を抑制する電圧変動抑制回路を有する請求項３２に記載の撮像ユニット。
  34. 前記電子部品は、前記撮像チップで蓄積された電荷を放電する放電回路を有する請求項３２又は請求項３３に記載の撮像ユニット。
  35. 請求項１から請求項３４のいずれか一項に記載の撮像ユニットを備える撮像装置。
  36. 前記基板とは異なる基板に配置され、前記撮像チップからの信号に対して信号処理を行う電子回路を備える請求項３５に記載の撮像装置。
JP2018028264A 2013-12-27 2018-02-20 撮像ユニット及び撮像装置 Active JP6733691B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013272439 2013-12-27
JP2013272439 2013-12-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015555054A Division JP6299772B2 (ja) 2013-12-27 2014-12-26 撮像ユニット及び撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020117898A Division JP7099494B2 (ja) 2013-12-27 2020-07-08 撮像ユニット及び撮像装置

Publications (2)

Publication Number Publication Date
JP2018137748A true JP2018137748A (ja) 2018-08-30
JP6733691B2 JP6733691B2 (ja) 2020-08-05

Family

ID=53478979

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2015555054A Active JP6299772B2 (ja) 2013-12-27 2014-12-26 撮像ユニット及び撮像装置
JP2018028264A Active JP6733691B2 (ja) 2013-12-27 2018-02-20 撮像ユニット及び撮像装置
JP2020117898A Active JP7099494B2 (ja) 2013-12-27 2020-07-08 撮像ユニット及び撮像装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015555054A Active JP6299772B2 (ja) 2013-12-27 2014-12-26 撮像ユニット及び撮像装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020117898A Active JP7099494B2 (ja) 2013-12-27 2020-07-08 撮像ユニット及び撮像装置

Country Status (6)

Country Link
US (3) US10692916B2 (ja)
EP (1) EP3089444B1 (ja)
JP (3) JP6299772B2 (ja)
KR (3) KR102645902B1 (ja)
CN (2) CN111432106B (ja)
WO (1) WO2015099140A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195185A (ja) * 2015-03-31 2016-11-17 キヤノン株式会社 光学部品の製造方法、光学部品、光学装置
JP6780277B2 (ja) * 2016-03-29 2020-11-04 株式会社ニコン 基板
JP7171223B2 (ja) * 2018-04-27 2022-11-15 キヤノン株式会社 撮像ユニットおよびその製造方法
JP2020003723A (ja) 2018-06-29 2020-01-09 キヤノン株式会社 撮像装置およびその補助装置、並びにそれらの制御方法
JP7134763B2 (ja) 2018-07-23 2022-09-12 キヤノン株式会社 モジュール及びその製造方法
CN109451253B (zh) * 2019-01-16 2021-03-23 锐芯微电子股份有限公司 像素驱动电路、图像传感器及其像素驱动方法
JP7406314B2 (ja) * 2019-06-24 2023-12-27 キヤノン株式会社 電子モジュール及び機器
JP7467168B2 (ja) * 2020-03-11 2024-04-15 キヤノン株式会社 撮像素子ユニット及び撮像装置
WO2022054494A1 (ja) * 2020-09-08 2022-03-17 ソニーセミコンダクタソリューションズ株式会社 光検出装置
CN114520242A (zh) 2020-11-20 2022-05-20 佳能株式会社 模块和装备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223933A (ja) * 2000-02-14 2001-08-17 Olympus Optical Co Ltd 電子カメラ
JP2006238202A (ja) * 2005-02-25 2006-09-07 Ricoh Co Ltd 撮像装置および電子装置
JP2010081168A (ja) * 2008-09-25 2010-04-08 Sony Corp 撮像素子およびその制御方法並びにカメラ
JP2012065032A (ja) * 2010-09-14 2012-03-29 Sony Corp パワーゲート回路、固体撮像素子、およびカメラシステム
WO2013118501A1 (ja) * 2012-02-07 2013-08-15 株式会社ニコン 撮像ユニットおよび撮像装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918521A (en) * 1987-01-20 1990-04-17 Olympus Optical Co., Ltd. Solid state imaging apparatus
JP3332797B2 (ja) * 1997-05-22 2002-10-07 三洋電機株式会社 正負電圧電源回路
DE69819597T2 (de) * 1997-05-22 2004-09-23 Sanyo Electric Co., Ltd., Moriguchi Stromversorgungsschaltung und CCD-Kamera, die diese verwendet
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
JP2001166354A (ja) * 1999-12-07 2001-06-22 Nidec Copal Corp カメラ用電源回路
US7304684B2 (en) * 2000-11-14 2007-12-04 Kabushiki Kaisha Toshiba Image pickup apparatus, method of making, and electric apparatus having image pickup apparatus
US7619683B2 (en) * 2003-08-29 2009-11-17 Aptina Imaging Corporation Apparatus including a dual camera module and method of using the same
CN100405208C (zh) * 2003-12-20 2008-07-23 鸿富锦精密工业（深圳）有限公司 数码相机自动对焦装置与方法
US20050212097A1 (en) * 2004-03-29 2005-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Charge device model (CDM) electrostatic discharge (ESD) failure rate via capacitive coating
JP4965449B2 (ja) * 2005-02-16 2012-07-04 パナソニック株式会社 電力供給制御回路および電子回路
JP4486914B2 (ja) 2005-07-11 2010-06-23 富士フイルム株式会社 固体撮像素子のダイボンド方法及びその装置
JP2007172766A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 半導体リーク電流検出器とリーク電流測定方法および電圧トリミング機能付半導体リーク電流検出器とリファレンス電圧トリミング方法およびこれらの半導体集積回路
CN101118917A (zh) * 2006-07-31 2008-02-06 三洋电机株式会社 摄像装置
JP2008053286A (ja) * 2006-08-22 2008-03-06 Matsushita Electric Ind Co Ltd 撮像装置チップセット及び画像ピックアップシステム
JP5068990B2 (ja) * 2006-12-26 2012-11-07 新光電気工業株式会社 電子部品内蔵基板
JP5084480B2 (ja) * 2007-12-10 2012-11-28 キヤノン株式会社 光電変換素子ユニット及び撮像装置
JP5218823B2 (ja) * 2008-03-31 2013-06-26 株式会社 東京ウエルズ コンデンサ漏れ電流測定方法およびコンデンサ漏れ電流測定装置
JP2010079096A (ja) * 2008-09-26 2010-04-08 Sony Corp 光学素子及び撮像装置
US8368789B2 (en) * 2008-11-26 2013-02-05 Aptina Imaging Corporation Systems and methods to provide reference current with negative temperature coefficient
CN101923110B (zh) * 2009-06-09 2012-08-22 比亚迪股份有限公司 一种检测电路异常电流的方法及装置
KR101712364B1 (ko) * 2010-05-18 2017-03-07 삼성전자주식회사 카메라 모듈 및 이의 제조 방법
US8953088B2 (en) * 2011-02-24 2015-02-10 Prebesh Pavithran Low profile camera module packaging
US8669781B2 (en) * 2011-05-31 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8860817B2 (en) * 2011-07-25 2014-10-14 Aptina Imaging Corporation Imaging systems with verification circuitry for monitoring standby leakage current levels
JP6151530B2 (ja) * 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
US8981511B2 (en) * 2012-02-29 2015-03-17 Semiconductor Components Industries, Llc Multi-chip package for imaging systems
WO2013179765A1 (ja) * 2012-05-30 2013-12-05 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
US20150116527A1 (en) * 2013-10-31 2015-04-30 Heptagon Micro Optics Pte. Ltd. Compact array camera modules having an extended field of view from which depth information can be extracted
US10298818B2 (en) * 2015-03-23 2019-05-21 Magna Electronics Inc. Vehicle camera with enhanced imager and PCB assembly
US10421404B2 (en) * 2015-06-26 2019-09-24 Magna Mirrors Of America, Inc. Interior rearview mirror assembly with full screen video display

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223933A (ja) * 2000-02-14 2001-08-17 Olympus Optical Co Ltd 電子カメラ
JP2006238202A (ja) * 2005-02-25 2006-09-07 Ricoh Co Ltd 撮像装置および電子装置
JP2010081168A (ja) * 2008-09-25 2010-04-08 Sony Corp 撮像素子およびその制御方法並びにカメラ
JP2012065032A (ja) * 2010-09-14 2012-03-29 Sony Corp パワーゲート回路、固体撮像素子、およびカメラシステム
WO2013118501A1 (ja) * 2012-02-07 2013-08-15 株式会社ニコン 撮像ユニットおよび撮像装置

Also Published As

Publication number Publication date
CN111432106A (zh) 2020-07-17
US11089223B2 (en) 2021-08-10
EP3089444B1 (en) 2020-04-29
WO2015099140A1 (ja) 2015-07-02
JP6733691B2 (ja) 2020-08-05
US20200273902A1 (en) 2020-08-27
KR102645902B1 (ko) 2024-03-08
JP6299772B2 (ja) 2018-03-28
JPWO2015099140A1 (ja) 2017-03-23
US10692916B2 (en) 2020-06-23
JP7099494B2 (ja) 2022-07-12
US11974056B2 (en) 2024-04-30
KR20180053769A (ko) 2018-05-23
US20210337142A1 (en) 2021-10-28
KR20160102556A (ko) 2016-08-30
CN106031161B (zh) 2020-06-02
CN111432106B (zh) 2022-05-13
KR20210012058A (ko) 2021-02-02
EP3089444A4 (en) 2017-07-12
EP3089444A1 (en) 2016-11-02
CN106031161A (zh) 2016-10-12
US20160307954A1 (en) 2016-10-20
JP2020184782A (ja) 2020-11-12

Similar Documents

Publication Publication Date Title
JP7099494B2 (ja) 撮像ユニット及び撮像装置
JP6672747B2 (ja) 電子ユニット、撮像装置及びフレキシブル基板
JP2015012211A (ja) 撮像ユニット及び撮像装置
JP6232789B2 (ja) 撮像ユニット及び撮像装置
JP6357784B2 (ja) 撮像ユニット及び撮像装置
JP6780277B2 (ja) 基板
JP6631610B2 (ja) 撮像ユニット及び撮像装置
JP6149442B2 (ja) 撮像ユニット及び撮像装置
JP6645553B2 (ja) 撮像ユニット、撮像装置及び電子デバイス
JP6191254B2 (ja) 撮像ユニットおよび撮像装置
JP6149502B2 (ja) 撮像ユニット及び撮像装置
JP2017152743A (ja) 撮像ユニット及び撮像装置
JP2020025332A (ja) 撮像ユニットおよび撮像装置
JP6777118B2 (ja) 撮像ユニット及び撮像装置
JP2021036587A (ja) 基板、撮像ユニット、および撮像装置
JP2014217016A (ja) 撮像ユニット、撮像装置及び電子デバイス
JP2018121367A (ja) 撮像ユニットおよび撮像装置
JP2019176516A (ja) 撮像ユニットおよび撮像装置
JP2019062239A (ja) 撮像ユニット及び撮像装置
JP2015033101A (ja) 固体撮像装置及び電子カメラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200622

R150 Certificate of patent or registration of utility model

Ref document number: 6733691

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250