JP2018129474A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2018129474A
JP2018129474A JP2017023206A JP2017023206A JP2018129474A JP 2018129474 A JP2018129474 A JP 2018129474A JP 2017023206 A JP2017023206 A JP 2017023206A JP 2017023206 A JP2017023206 A JP 2017023206A JP 2018129474 A JP2018129474 A JP 2018129474A
Authority
JP
Japan
Prior art keywords
pattern
semiconductor module
switching chip
electrode terminal
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017023206A
Other languages
English (en)
Inventor
田多　伸光
Nobumitsu Tada
伸光 田多
伊東　弘晃
Hiroaki Ito
弘晃 伊東
和也 小谷
Kazuya Kotani
和也 小谷
大部　利春
Toshiharu Obe
利春 大部
関谷　洋紀
Hironori Sekiya
洋紀 関谷
久里　裕二
Yuuji Kuri
裕二 久里
仁嗣 松村
Hitotsugu Matsumura
仁嗣 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2017023206A priority Critical patent/JP2018129474A/ja
Priority to US15/688,755 priority patent/US20180233464A1/en
Publication of JP2018129474A publication Critical patent/JP2018129474A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】並列チップ間のインピーダンスの差異を減少する半導体モジュールを提供することである。【解決手段】半導体モジュールは、第１、第２パターン２１、２２を有する複数の絶縁基板と、第１パターン２１上の第１チップ５１と、前記第１パターン２１上の前記第１チップ５１よりも負極端子接続部から離れて設けられた第２チップ５２と、第１チップ５１と第２パターン２２とを、第２チップ５２と第２パターン２２とを、それぞれ接続する第１及び第２ワイヤ６１，６２と、前記第１パターン２１上の第１及び第２チップ５１、５２と、第２パターン２２との間に位置する絶縁板に加えて、絶縁板上の補助導体７２と、補助導体７２と第２チップ５２、第２パターン２２とをそれぞれ接続する第１及び第２補助ワイヤ６３、６４と、を有する。【選択図】図６

Description

本発明の実施形態は、半導体モジュールに関する。
大容量のインバータ装置は、スイッチングチップ(チップ)を複数個組み合わせたモジュ
ールから構成されている。モジュール内のチップ同士を接続する部材間に生じるインピー
ダンスの差異は、発振を抑制する観点から、小さいことが望ましい。
特許第３０８５４５３号明細書
本発明が解決しようとする課題は、半導体モジュールの並列チップ間のインピーダンス
の差異を減少させる半導体モジュールを提供することである。
実施形態に係る半導体モジュールは、第１パターンと第２パターンを有する複数の絶縁
基板と、隣接する前記絶縁基板において、前記第１パターン同士を電気的に接続する正極
端子板と、隣接する前記絶縁基板において、前記第２パターン同士を電気的に接続し、前
記第２パターンの負極端子接続部に接続される負極端子板と、前記第１パターン上に設け
られ、表面電極を有する第１スイッチングチップと、前記第１パターン上に設けられ、表
面電極を有し、前記第１スイッチングチップよりも前記負極端子接続部から離れて設けら
れた第２スイッチングチップと、前記第１スイッチングチップの表面電極と前記第２パタ
ーンとを接続する第１のボンディングワイヤと、前記第２スイッチングチップの表面電極
と前記第２パターンとを接続する第第２のボンディングワイヤと、前記第１パターン上に
設けられ、前記第１及び第２スイッチングチップと、前記第２パターンとの間に位置する
絶縁板と、前記絶縁板上に設けられた補助導体と、前記補助導体と前記第２スイッチング
チップとを接続する第１補助ボンディングワイヤと、前記補助導体と前記第２パターンと
を接続する第２補助ボンディングワイヤと、を有する半導体モジュール。
第１の実施形態に係る半導体モジュール１００の斜視図である。 第１の実施形態に係る半導体モジュール１００の内部構造を示す斜視図である。 第１の実施形態に係る半導体モジュール１００の１／３モデル１０１の内部構造を示す斜視図である。 図３に示す１／３モデル１０１内部の部分分解斜視図である。 第１の実施形態に係る半導体モジュール１００の正負極端子の斜視図および分解斜視図である。 第１の実施形態に係る１／３モデル１０１の内部構造の一部を示す斜視図である。 第１の実施形態に係る１／３モデル１０１の内部構造の一部を示す上面図である。 図６に示す１／３モデル１０１の部分分解斜視図である。 第２の実施形態に係る１／３モデル１０２の内部構造の一部を示す斜視図である。 第３の実施形態に係る１／３モデル１０３の内部構造の一部を示す斜視図である。 第４の実施形態に係る１／３モデル１０４の内部構造の一部を示す斜視図である。 比較例に係る１／３モデル１０５の内部構造を示す斜視図である。 図１２の一部分を示す斜視図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材に
は同一の符号を付し、一度説明した部材については適宜その説明を省略する。
（第１の実施形態）
第１の実施形態に係る半導体モジュール１００ついて、図１から図８を用いて説明する
。
図１は第１の実施形態に係る半導体モジュール１００の斜視図、図２は第１の実施形態
に係る半導体モジュールの内部構造を示す斜視図である。図３は半導体モジュール１００
の１／３モデル１０１の内部構造を示す斜視図である。図４は図３に示す１／３モデル１
０１の内部の部分分解斜視図である。図５は１／３モデル１０１の内部構造の一部を示す
斜視図である。図６は１／３モデル１０１の内部構造の一部を示す斜視図である。図７は
１／３モデル１０１の内部構造の一部を示す上面図である。また、図８は図６に示す１／
３モデル１０１の部分分解斜視図である。
半導体モジュール１００は、図１に示すように、内部構造が樹脂等に封止された構造を
有する。なお、本明細書内において、モジュールとは樹脂等に封止された半導体モジュー
ル１００を示す。図２は樹脂を除いた半導体モジュール１００の内部構造を示している。
半導体モジュール１００は、良好な熱伝導性を有するベースプレート１上に設けられた絶
縁基板２を搭載している。絶縁基板２は、セラミックスなどの熱伝導性絶縁板の表面側と
裏面側に、銅箔パターンが形成された構成を有する。
図２に示す半導体モジュール１００では、絶縁基板２を６個使用している。正極端子板
３は、２個の絶縁基板２において、それぞれの正極銅箔パターン間を並列接続する。また
、正極端子板３は、正極端子３１となる突出部を有している。負極端子板４は、２個の絶
縁基板２において、それぞれの負極銅箔パターン間を並列接続する。また、負極端子板４
は、負極端子４１となる突出部を有している。
正極端子板３と負極端子板４は、ペアとなって設けられており、第１の実施形態におい
ては３セット設けられている。隣接する２個の絶縁基板２上に、１個の正極端子板３が設
けられている。なお、３個の正極端子３は、互いに半導体モジュール１００の内部では電
気的に接続されていない。３個の負極端子板４のそれぞれも、正極端子板３と同様に設け
られている。正極端子板３同士、または負極端子板４同士は、半導体モジュール１００の
外部において、電気的に相互接続される。
半導体モジュール１００は以上のような構成を有しており、２枚の絶縁基板２、および
１セットの正極端子板３と負極端子板４を構成単位として見ることが可能である。図３は
、その構成単位で表しており、本実施形態では半導体モジュールの１／３モデル１０１と
呼ぶ。
図３に示すように、絶縁基板２の表面の銅箔パターン上に、複数のスイッチングチップ
５が搭載される。スイッチングチップ５の表面電極と、絶縁基板２の表面の銅箔パターン
とは、純アルミニウム製のボンディワイヤ（ワイヤ）６で配線接続されている。ワイヤ６
は細い円形断面の単線であり、複数並列に設けられている。
ワイヤ６は略アーチ形状の線で、１個のスイッチングチップ５に対して、例えば４本設
けられている。ワイヤ６は必ずしもアーチ状でなくてもよく、サインカーブの様な形状と
してもよい。
図４は、半導体モジュールの１／３モデル１０１の分解斜視図であり、正極端子板３、
負極端子板４を隣接する２個の絶縁基板２上に設ける前の状態を示している。
正極端子板３の正極端子３１と、負極端子板４の負極端子４１は、モジュール外部に突
出している。正極端子３１と負極端子４１は空間絶縁を確保するために、互いに離間して
設けられている。なお、図示していないが、１セットの正極端子板３と負極端子板４との
間には、絶縁性を確保するために絶縁積層部が設けられていても良い。
また、正極端子板３、負極端子板４の形状は図５に示している。正極端子板３と負極端
子板４は、絶縁基板２側に位置する正極接続部３２と負極接続部４２をそれぞれ有してい
る。正極接続部３２、負極接続部４２は、応力緩和のためにＵ字ベンド形状を有している
。
正極端子板３と負極端子板４の厚さ、あるいは正極端子板３と負極端子板４の距離は、
熱応力、機械振動、組立ばらつきなどの要因により正極端子板３と負極端子板４とが近接
し過ぎないように適宜調整される。
ここで、スイッチングチップ５の配線部材である、絶縁基板２とボンディングワイヤ６
について説明する。
図４に示すように、絶縁基板２は第１基板パターン２１（第１パターン）と第２基板パ
ターン２２（第２パターン）を有する。各基板パターンは、それぞれ導体の配線が施され
ている回路である。また、第１基板パターン２１の一部には正極端子接続部２３、第２基
板パターン２２の一部には負極端子接続部２４が設けられている。正極端子接続部２３に
は正極接続部３２が接続され、負極端子接続部２４には負極接続部４２が接続され、図２
に示すような半導体モジュール１００が形成される。言い換えると、第１基板パターン２
１は正極端子接続部２３を介して正極端子板３と接続され、第２基板パターン２２は負極
端子接続部２４を介して負極端子板４と接続されている。
絶縁基板２上に設けられた第１基板パターン２１上には、隣接配置された２個のスイッ
チングチップ５と、正極端子接続部２３を介して正極端子板３が接続される。各々のスイ
ッチングチップ５の表面電極は、ボンディングワイヤ６によって、第２基板パターン２２
に接続される。第２基板パターン２２は、負極端子接続部２４を介して負極端子板４に接
続している。
図６、図７に示すように、第１基板パターン２１上には、絶縁板７１を介して補助導体
７２が設けられている。第２スイッチングチップ５２の表面電極と、補助導体７２とが、
第１の補助ボンディングワイヤ６３により接続されている。また、第１スイッチングチッ
プ５１近傍において、補助導体７２と第２基板パターン２２とが、第２の補助ボンディン
グワイヤ６４により接続されている。なお、第１スイッチングチップ５１は、第２スイッ
チングチップ５２よりも負極端子接続部２４側に位置している。
ボンディングワイヤ６１は、第１スイッチングチップ５１と第２パターン２２を接続し
ている。また、ボンディングワイヤ６２は、第２スイッチングチップ５２と第２パターン
２２を接続している。ボンディングワイヤ６１、６２同士は、絶縁のために互いに離間し
て設けられる。なお、ボンディングワイヤ６１、６２にアルミニウムの単線が用いられる
場合、半導体モジュール１００の製造工程や使用段階での温度変化により、ボンディング
ワイヤ６１、６２自体が伸縮する。ボンディングワイヤ６１、６２が接続されるスイッチ
ングチップ５や絶縁基板２に対して、線膨張係数に差があるので、ボンディングワイヤ６
１、６２に過大な応力が掛かる可能性がある。そのため、ボンディングワイヤ６１、６２
はループ形状に設けられ、過大な応力の発生を抑制している。
スイッチングチップ５の表面電極から負極端子接続部２４へ至る側の配線経路は、第１
スイッチングチップ５１、第２スイッチングチップ５２共に、次の通りである。
まず、電流は第１スイッチングチップ５１の表面電極から、ボンディングワイヤ６、第
２基板パターン２２を経て負極端子接続部２４へ流れる。
一方で、第２スイッチングチップ５２では、次の配線経路となる。
電流は、第２スイッチングチップ５２の表面電極から、ボンディングワイヤ６、第２基
板パターン２２を経て、負極端子接続部２４へ流れる。さらに、電流は第２スイッチング
チップ５２の表面から、第１の補助ボンディングワイヤ６３、補助導体７２、第２の補助
ボンディングワイヤ６４、第２パターン２２を経て、負極端子接続部２４へ流れる経路も
有する。
絶縁板７１は、第１基板パターン２１と補助導体７２との電気的絶縁を図るための絶縁
板であり、樹脂もしくはセラミックスの薄板を用いる。
補助導体７２は、電気伝導体の金属製薄板、例えば銅ないしアルミニウムなどの合金板
（ただし、純度の高い板も含む）で形成される。
補助ボンディングワイヤ６３、６４は、ボンディングワイヤ６１、６２と同様に、例え
ば、アルミニウム等で構成される。
本実施形態では、補助ボンディングワイヤ６３、６４共に、ワイヤ単線が一本だけ存在
する状態を示しているが、いずれもボンディングワイヤ６１、６２と同様に、複数本並列
の構成にしても良い。
＜作用、効果＞
次に、第１の実施形態に係る半導体モジュール１００の作用と効果について、比較例を
用いて説明する。
比較例に係る半導体モジュールの１／３モデル１０５について説明する。図１２は、比
較例に係る半導体モジュールの１／３モデル１０５の内部構造を示している。図１３は、
図１２の一部分を示す斜視図である。第１の実施形態と異なる点を中心に説明する。
図１２、図１３に示すように、正極端子板３の正極端子３１から、正極端子板３、第１
基板パターン２１、スイッチングチップ５、ボンディングワイヤ６、第２基板パターン２
２、負極端子板４、負極端子板４の負極端子４１迄の、通電経路が形成されている。
第１基板パターン２１は、正極端子板３が接続される正極端子接続部２３から２分岐し
ている部分を有し、その２分岐している部分に第１スイッチングチップ５１と第２スイッ
チングチップ５２が設置されている。第２スイッチングチップ５２は、第１スイッチング
チップ５１よりも正極端子接続部２３と離れて設けられている。すなわち、正極端子接続
部２３から第２スイッチングチップ５２までの電流経路は、正極端子接続部２３から第１
スイッチングチップ５１までの電流経路よりも長くなる。
また、第２基板パターン２２の一部である負極端子接続部２４は、正極端子接続部２３
と第１スイッチングチップ５１との間に位置している。第２基板パターン２２のその他の
部分は、負極端子接続部２４から延在しており、ボンディングワイヤ６１、６２を介して
スイッチングチップ５と接続している。第２スイッチングチップ５２に接続されたボンデ
ィングワイヤ６２は、第１スイッチングチップ５１に接続されたボンディングワイヤ６１
よりも負極端子接続部２４と離れて設けられている。すなわち、第２スイッチングチップ
５２から負極端子接続部２４までの電流経路は、第１スイッチングチップ５１から負極端
子接続部２４までの電流経路よりも長くなる。
以上のように、第１スイッチングチップ５１を経る電流経路と、第２スイッチングチッ
プ５２を経る電流経路とは異なるため、両者のインピーダンス（抵抗、インダクタンス）
も異なる。並列しているスイッチングチップ間においてインピーダンスに差異がある場合
、スイッチングサージ電圧の差や電流アンバランスに起因する発振が生じる可能性がある
。
これに対して、第１の実施形態に係る半導体モジュール１００は、補助導体７２と補助
ボンディングワイヤ６３、６４が設けられており、比較例に係る半導体モジュールの１／
３モデル１０５に対して、第２スイッチングチップ５２にのみ配線経路を追加した構造と
なる。
第１の実施形態に係る半導体モジュール１００の効果について、図８を用いて説明する
。図８は図６に示す１／３モデル１０１の部分分解斜視図である。なお、図８においては
効果の説明のため、第２スイッチングチップ５２のみを示している。
第１基板パターン２１内において、正極端子板接続部２３から第２スイッチングチップ
５２の裏面電極が接続される位置まで、コレクタ側電流ＩＣ２が流れる。図８に示すよう
に、第２スイッチングチップ５２へのコレクタ側電流ＩＣ２は補助導体７２の近傍を流れ
る。
コレクタ側電流ＩＣ２は、スイッチングチップ５２の表面電極から、ボンディングワイ
ヤ６２、第２基板パターン２２を経て、負極端子板接続部２４にエミッタ側電流ＩＥ２１
として流れる。
同時に、コレクタ側電流ＩＣ２の一部は、スイッチングチップ５２の表面電極から、第
１の補助ボンディングワイヤ６３、補助導体７２、第２の補助ボンディングワイヤ６４、
第２基板パターン２２を経て、負極端子板接続部２４にエミッタ側電流ＩＥ２２として流
れる。
コレクタ側電流ＩＣ２とエミッタ側電流１Ｅ２２は、絶縁板７１を介して互い向き合う
こととなる。また、コレクタ側電流ＩＣ２とエミッタ側電流１Ｅ２２は、それぞれ電流の
流れる方向が逆向きである。そのため、コレクタ側電流ＩＣ２とエミッタ側電流１Ｅ２２
から生じる外部磁束は、互いに打ち消し合うことになる。そのため、半導体モジュールの
１／３モデル１０１はインダクタンスを低減することが可能となる。その結果、第１スイ
ッチングチップ５１と第２スイッチングチップ５２の、配線形態の相違に基づくインダク
タンスの差異を抑制することができる。
なお、周波数１ＧＨｚに対するインダクタンス解析計算をした結果、比較例に係る半導
体モジュールの１／３モデル１０５における、第１スイッチングチップ５１と第２スイッ
チングチップ５２との間に生じるインダクタンスの差異比率は１２２％であった。それに
対して、第１の実施形態に係る半導体モジュールの１／３モデル１０１における、第１ス
イッチングチップ５１と第２スイッチングチップ５２との間に生じるインダクタンスの差
異比率は１００．３％であった。
（第２の実施形態）
次に、本発明の第２の実施形態について図９を用いて説明する。図９は第２の実施形態
に係る１／３モデル１０２の内部構造の一部を示す斜視図である。
第２の実施形態に係る半導体モジュール１０２が、第１の実施形態に係る半導体モジュ
ール１０１と異なる点は、補助導体７２が接続部７３を有している点である。接続部７３
は第２基板パターン２２に、例えばハンダ等の接続部材を介して接続される。
第２の実施形態に係る半導体モジュールの１／３モデル１０２においても、第１実施形
態に係る半導体モジュールの１／３モデル１０１と同様に、モジュール内部のスイッチン
グチップ間におけるインダクタンスの差異を低減することができる。
（第３の実施形態）
次に、本発明の第３実施形態について図１０を用いて説明する。図１０は第３の実施形
態に係る１／３モデル１０３の内部構造の一部を示す斜視図である。
第３の実施形態に係る半導体モジュール１０３が、第２の実施形態に係る半導体モジュ
ールの１／３モデル１０２と異なる点は、補助導体７２が接続部７４をさらに有している
点である。接続部７４は第２スイッチングチップ５２の表面電極に、例えばハンダ等の接
続部材を介して接続される。
第３の実施形態に係る半導体モジュールの１／３モデル１０３は、補助ボンディングワ
イヤを用いていないため、より簡易な構成となっている。
（第４の実施形態）
次に、本発明の第４実施形態について図１１で説明する。図１１は第４の実施形態に係る
１／３モデルの半導体モジュールの１／３モデル１０４の内部構造の一部を示す斜視図で
ある。
第４の実施形態に係る半導体モジュールの１／３モデル１０４が、第３の実施形態に係
る半導体モジュールの１／３モデル１０３と異なる点は、補助導体７２が接続部７４では
なく、接続部７５を有している点である。接続部７３と接続部７５は、第２基板パターン
２２にハンダ等の接続部材を介して接続される。
第４の実施形態に係る半導体モジュールの１／３モデル１０４は、第２基板パターンに
補助導体７２を接続した簡易な構成であり、補助導体７２と、絶縁基板２の第２基板パタ
ーン２２との間の磁束相殺作用によりインダクタンスを低減する効果が期待できる点は、
第１ないし第３の実施形態に係る半導体モジュールの１／３モデル１０１、半導体モジュ
ールの１／３モデル１０３と変わらない。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要
旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、スイッチングチップは
２並列構成としたが、説明の便宜上２並列に設定したもので、３並列以上の構成であって
も、応用することが可能である。
上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明
を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除して
もよい。
また、本発明の実施形態を説明したが、これらの実施形態および変形例は、例として提
示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態
は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で
、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発
明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲
に含まれる。
１ ベースプレート
２ 絶縁基板
２１ 第１基板パターン（第１パターン）
２２ 第２基板パターン（第２パターン）
２３ 正極端子接続部
２４ 負極端子接続部
３ 正極端子板
３１ 正極端子
３２ 正極接続部
４ 負極端子板
４１ 負極端子
４２ 負極接続部
５ スイッチングチップ
５１ 第１スイッチングチップ
５２ 第２スイッチングチップ
６ ボンディングワイヤ(ワイヤ)
６１ 第１ボンディングワイヤ（第１のスイッチングチップ用）
６２ 第２ボンディングワイヤ（第２のスイッチングチップ用）
６３ 第１補助ボンディングワイヤ
６４ 第２補助ボンディングワイヤ
７１ 絶縁板
７２ 補助導体
７３ 補助導体の第２パターンへの第１の接続部（第１の接続部）
７４ 補助導体の第２スイッチングチップへの第２の接続部（第２の接続部）
７５ 補助導体の第２パターンへの第２の接続部（第３の接続部）
１００ 半導体モジュール
１０１〜１０５ 半導体モジュールの１／３モデル

Claims (4)

  1. 第１パターンと第２パターンを有する複数の絶縁基板と、
    隣接する前記絶縁基板において、前記第１パターン同士を電気的に接続する正極端子板
    と、
    隣接する前記絶縁基板において、前記第２パターン同士を電気的に接続し、前記第２パ
    ターンの負極端子接続部に接続される負極端子板と、
    前記第１パターン上に設けられ、表面電極を有する第１スイッチングチップと、
    前記第１パターン上に設けられ、表面電極を有し、前記第１スイッチングチップよりも
    前記負極端子接続部から離れて設けられた第２スイッチングチップと、
    前記第１スイッチングチップの表面電極と前記第２パターンとを接続する第１のボンデ
    ィングワイヤと、
    前記第２スイッチングチップの表面電極と前記第２パターンとを接続する第２のボンデ
    ィングワイヤと、
    前記第１パターン上に設けられ、前記第１及び第２スイッチングチップと、前記第２パ
    ターンとの間に位置する絶縁板と、
    前記絶縁板上に設けられた補助導体と、
    前記補助導体と前記第２スイッチングチップとを接続する第１補助ボンディングワイヤ
    と、
    前記補助導体と前記第２パターンとを接続する第２補助ボンディングワイヤと、
    を有する半導体モジュール。
  2. 前記補助導体は、前記第２パターンと電気的に接続する第１の接続部を有し、前記第２
    パターンと接続している前記第１補助ボンディングワイヤによって、接続されている請求
    項１に記載の半導体モジュール。
  3. 前記補助導体は、前記第２パターンと電気的に接続する第１の接続部と、前記第２スイ
    ッチングチップと電気的に接続する第２の接続部と、
    を有する請求項１に記載の半導体モジュール。
  4. 前記補助導体は、前記第２パターンと電気的に接続する第１の接続部と、前記第２パタ
    ーンと電気的に接続する第３の接続部と、
    を有する請求項１に記載の半導体モジュール。
JP2017023206A 2017-02-10 2017-02-10 半導体モジュール Pending JP2018129474A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017023206A JP2018129474A (ja) 2017-02-10 2017-02-10 半導体モジュール
US15/688,755 US20180233464A1 (en) 2017-02-10 2017-08-28 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017023206A JP2018129474A (ja) 2017-02-10 2017-02-10 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2018129474A true JP2018129474A (ja) 2018-08-16

Family

ID=63105470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017023206A Pending JP2018129474A (ja) 2017-02-10 2017-02-10 半導体モジュール

Country Status (2)

Country Link
US (1) US20180233464A1 (ja)
JP (1) JP2018129474A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020148298A (ja) * 2019-03-14 2020-09-17 株式会社東芝 締結部材及び半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293534B (zh) * 2012-03-01 2020-06-09 三菱电机株式会社 电力用半导体模块以及电力变换装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020148298A (ja) * 2019-03-14 2020-09-17 株式会社東芝 締結部材及び半導体装置
JP7155052B2 (ja) 2019-03-14 2022-10-18 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20180233464A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
US9795049B2 (en) Semiconductor device
JP5954410B2 (ja) 半導体装置
JP6925279B2 (ja) パワーエレクトロニクスモジュール
JP5169353B2 (ja) パワーモジュール
US20140334203A1 (en) Power converter and method for manufacturing power converter
JP6634778B2 (ja) 半導体装置及びその製造方法
KR20140123935A (ko) 반도체 장치
JPWO2016031295A1 (ja) ３レベル電力変換装置
JP2010129801A (ja) 電力用半導体装置
JP2013219290A (ja) 半導体装置
JP2020013987A (ja) パワーモジュール構造
JP2015225918A (ja) 半導体モジュールおよび半導体スイッチ
JP2017123358A (ja) パワーモジュール
JP2017208987A (ja) 電力変換装置
CN111554645B (zh) 集成叠层母排的双面水冷SiC半桥模块封装结构
JPWO2015182284A1 (ja) 半導体装置
WO2019235097A1 (ja) 半導体装置
JP2012142466A (ja) 半導体装置
JP6875588B1 (ja) 半導体装置
JP2018129474A (ja) 半導体モジュール
JP2019080014A (ja) パワー半導体モジュール
JP2021182575A (ja) 半導体装置内部スナバ回路接続構造及びこれを用いたパワーモジュール構造
JP5429413B2 (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
JP2017191903A (ja) 半導体装置の放熱構造

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20171117

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171211

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180831