JP2018121500A

JP2018121500A - モータ制御装置

Info

Publication number: JP2018121500A
Application number: JP2017013422A
Authority: JP
Inventors: 謙治山下; Kenji Yamashita
Original assignee: Aisin Seiki Co Ltd
Current assignee: Aisin Corp
Priority date: 2017-01-27
Filing date: 2017-01-27
Publication date: 2018-08-02

Abstract

【課題】三相モータの回転数に拘らず、サージを抑制できるモータ制御装置を提供する。【解決手段】モータ制御装置１は、第１の電源ライン２と第２の電源ライン３との間で、直列に接続されたハイサイドスイッチング素子ＱＨとローサイドスイッチング素子ＱＬとを有するアーム部Ａを３組備えたインバータ３０をＰＷＭ制御するＰＷＭ制御部１０を備え、このＰＷＭ制御部１０は、１つのアーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうちの一方を閉状態にする通電期間と、１つのアーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの双方を開状態にする非通電期間とのうち、通電期間における通電期間から非通電期間に移行する直前の所定期間においてのみ、当該所定期間が含まれる通電期間において印加してきた信号の周波数を次第に高くしつつ、ＤＵＴＹ比を次第に小さくするＳＷＥＥＰ制御を行う。【選択図】図１

Description

本発明は、三相モータを駆動し、且つ、第１の電源ラインと当該第１の電源ラインの電位よりも低い電位に接続される第２の電源ラインとの間で、直列に接続されたハイサイドスイッチング素子とローサイドスイッチング素子とを有するアーム部を３組備えたインバータをＰＷＭ制御するＰＷＭ制御部を備えたモータ制御装置に関する。

従来、三相ブラシレスモータ（以下「三相モータ」とする）を駆動する際に、１２０度通電ＰＷＭ駆動制御（以下「ＰＷＭ制御」とする）が利用されてきた。このＰＷＭ制御において、三相モータを流れる電流（モータ駆動電流）の大きさが急変すると、モータトルクも急変し、このモータトルクの急変に応じて騒音が発生することがあった。そこで、この騒音を抑制する技術が検討されてきた（例えば特許文献１）。

特許文献１に記載のモータ駆動装置では、ＰＷＭ信号によりＰＷＭ制御を行う際に、高インピーダンス状態から低インピーダンスの出力状態に切り替わる前の期間であって、高インピーダンス状態の区間の１／２未満である期間、及び低インピーダンスの出力状態から高インピーダンス状態に切り替わった後の期間であって高インピーダンス状態の区間の１／２未満である期間に、ＤＵＴＹ比をＳＷＥＥＰさせることにより、モータ駆動電流の変化を緩やかにし、静音化を行っている。

特開２００４−３２９５３号公報

特許文献１に記載の技術のように、高インピーダンス状態から低インピーダンスの出力状態に切り替わる前の期間や、低インピーダンスの出力状態から高インピーダンス状態に切り替わった後の期間に、ＤＵＴＹ比をＳＷＥＥＰする制御は、静音化に対する効果の他に、低インピーダンスの出力状態から高インピーダンス状態に切り替わった後に発生するサージを抑制する効果がある。一方、近年、静音化を行う方法として、従来の１２０度通電から通電時間を延ばし、正弦波駆動に近づける方法が採用されている。しかしながら、センサレスで制御する三相モータにおいて、１２０度通電より通電時間を延ばすと、ロータの位置を検出する位置検出期間が短くなり、更に上記サージが大きくなり安定した制御を行うことができなくなる。ＤＵＴＹ比をＳＷＥＥＰする制御を用いることでサージを抑制することも可能であるが、三相モータの回転数によっては十分な効果を得られないこともある。

そこで、三相モータの回転数に拘らず、サージを抑制することが可能なモータ制御装置が求められる。

本発明に係るモータ制御装置の特徴構成は、三相モータを駆動し、且つ、第１の電源ラインと前記第１の電源ラインの電位よりも低い電位に接続される第２の電源ラインとの間で、直列に接続されたハイサイドスイッチング素子とローサイドスイッチング素子とを有するアーム部を３組備えたインバータをＰＷＭ制御するＰＷＭ制御部を備えたモータ制御装置であって、前記ＰＷＭ制御部は、前記３組のアーム部のうちの１つのアーム部が有する前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子のうちの一方を閉状態にする通電期間と、前記１つのアーム部が有する前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の双方を開状態にする非通電期間とのうち、前記通電期間における前記通電期間から前記非通電期間に移行する直前の所定期間においてのみ、当該所定期間が含まれる前記通電期間において前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の一方に印加してきた信号の周波数を次第に高くしつつ、ＤＵＴＹ比を次第に小さくするＳＷＥＥＰ制御を行う点にある。

このような特徴構成とすれば、ＰＷＭ制御部が通電期間から非通電期間に切り替わる前（サージが発生する前）の信号をＳＷＥＥＰすることで、サージを抑制することが可能となる。したがって、三相モータの回転数に拘らず、静音化、高出力化、安定駆動（サージ抑制）を実現することが可能となる。一方、非通電期間から通電期間に切り替わる前には信号をＳＷＥＥＰさせないので、三相モータの出力の低下を抑制できる。

また、前記ＰＷＭ制御部は、前記三相モータの回転数が高い程、前記ＳＷＥＥＰ制御を長く行うと好適である。

このように三相モータの回転数に応じてＳＷＥＥＰ制御を行う期間を長くすることで、三相モータが低回転でも高回転でもサージを抑制することが可能であり、幅広い回転数の領域で安定した制御を行うことが可能となる。また、三相モータが高回転で駆動されている場合であっても、できるだけ出力を低下させず、サージも抑制することができる。

あるいは、前記所定期間は、前記非通電期間の半分の長さとしても良い。

このような構成とすれば、ＰＷＭ制御部がＳＷＥＥＰ制御を行う期間を設定し易くできる。

また、前記ＰＷＭ制御部は、前記三相モータの回転数が高い程、前記周波数を次第に高くする割合、及び前記ＤＵＴＹ比を次第に小さくする割合を大きくすると好適である。

このような構成とすれば、三相モータの回転数に応じてＳＷＥＥＰ制御の行い方を変更することで、三相モータの回転数に拘らず、幅広い回転数の領域で安定した制御が可能となる。また、三相モータが高回転で駆動されている場合であっても、できるだけ出力を低下させず、サージも抑制することができる。

モータ制御装置の構成を模式的に示したブロック図である。通電期間及び非通電期間の説明図である。ＳＷＥＥＰ制御について示した図である。回転数に応じてＳＷＥＥＰ制御を変更した場合の例を示した図である。

本発明に係るモータ制御装置は、三相モータの回転数に拘らず、サージを抑制する機能を備えて構成される。以下、本実施形態のモータ制御装置１について説明する。

図１は、モータ制御装置１の構成を模式的に示したブロック図である。モータ制御装置１は、ＰＷＭ制御部１０、ドライバ２０、インバータ３０、位置検出部４０を備えて構成される。

ＰＷＭ制御部１０は、ＰＷＭ信号を生成し、後述するインバータ３０をＰＷＭ制御する。ＰＷＭ信号によるＰＷＭ制御は、公知であるので説明は省略する。

ドライバ２０は、ＰＷＭ制御部１０とインバータ３０との間に設けられ、ＰＷＭ制御部１０により生成されたＰＷＭ信号が入力される。ドライバ２０は、入力されたＰＷＭ信号のドライブ能力を向上し、インバータ３０に出力する。

インバータ３０は、三相モータＭに流れる電流を制御して、三相モータＭを駆動する。本実施形態では、三相モータＭは図１に示されるようにスター結線により構成されたものを例に挙げるが、デルタ結線により構成されたものであっても良い。

また、インバータ３０は、第１の電源ライン２と当該第１の電源ライン２の電位よりも低い電位に接続される第２の電源ライン３との間で、直列に接続されたハイサイドスイッチング素子ＱＨとローサイドスイッチング素子ＱＬとを有するアーム部Ａを３組備えている。第１の電源ライン２とは、電源Ｖに接続されるケーブルである。第１の電源ライン２の電位よりも低い電位に接続される第２の電源ライン３とは、電源Ｖの出力電圧よりも低い電位が印加されたケーブルであり、本実施形態では接地されたケーブルが相当する。

本実施形態では、ハイサイドスイッチング素子ＱＨはＰ−ＭＯＳＦＥＴを用いて構成され、ローサイドスイッチング素子ＱＬはＮ−ＭＯＳＦＥＴを用いて構成される。ハイサイドスイッチング素子ＱＨは、ソース端子が第１の電源ライン２に接続され、ドレーン端子がローサイドスイッチング素子ＱＬのドレーン端子に接続される。ローサイドスイッチング素子ＱＬのソース端子は第２の電源ライン３に接続される。このように接続されたハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬでアーム部Ａを構成し、インバータ３０はこのアーム部Ａを３組備える。ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの夫々のゲート端子はドライバ２０と接続され、上述したドライブ能力が向上されたＰＷＭ信号が入力される。また、各アーム部Ａのハイサイドスイッチング素子ＱＨのドレーン端子は、三相モータＭが有する３つの端子に夫々接続される。

位置検出部４０は、三相モータＭに流れるモータ電流に基づいて、三相モータＭのロータ（図示せず）の位置を検出する。本実施形態では、位置検出部４０は、上述した各アーム部Ａのハイサイドスイッチング素子ＱＨのドレーン端子と三相モータＭが有する３つの端子の夫々とを接続するケーブルに、抵抗器Ｒを介して接続される。また、スター結線の中性点とも抵抗器Ｒを介して接続される。このような接続により、位置検出部４０はモータ電流を検出し、ロータの位置を検出（算定）することが可能となる。この検出については、公知であるので説明は省略する。位置検出部４０の検出結果は、ＰＷＭ制御部１０に伝達され、ＰＷＭ制御部１０はＰＷＭ制御に利用する。

次に、ＰＷＭ制御部１０によるサージの抑制について説明する。ＰＷＭ制御部１０は、通電期間と非通電期間とのうち、通電期間における通電期間から非通電期間に移行する直前の所定期間においてのみ、当該所定期間が含まれる通電期間においてハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方に印加してきた信号の周波数を次第に高くしつつ、ＤＵＴＹ比を次第に小さくするＳＷＥＥＰ制御を行う。

ここで、図２には通電期間と非通電期間の説明図が示される。図２には、インバータ３０が有する３組のアーム部Ａのうち、１つのアーム部Ａを構成するハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの導通状態が示される。上述したように、ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬはＰＷＭ信号で制御されるが、本実施形態ではハイサイドスイッチング素子ＱＨはＰ−ＭＯＳＦＥＴで構成されるため、ＰＷＭ信号は図２の最上段の波形を反転したものとなる。また、図２には、図１においてＶＵで示した箇所の電圧波形も示される。

通電期間は、３組のアーム部Ａのうちの１つのアーム部Ａが有するハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうちの一方が閉状態となる期間である。「ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうちの一方が閉状態となる」とは、ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうちの一方が導通状態となることを意味する。具体的には、図２の例にあっては、時間ｔ１から時間ｔ２までの間、時間ｔ３から時間ｔ４までの間、時間ｔ５から時間ｔ６までの間、時間ｔ７から時間ｔ８までの間が相当する。これらの期間は、３組のアーム部Ａのうちの１つのアーム部Ａが有するハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうちの一方が通電された状態であることから、通電期間と称される。

非通電期間は、３組のアーム部Ａのうちの１つのアーム部Ａが有するハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの双方が開状態となる期間である。「ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの双方が閉状態となる」とは、ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの双方が導通していない状態となることを意味する。具体的には、図２の例にあっては、時間ｔ２から時間ｔ３までの間、時間ｔ４から時間ｔ５までの間、時間ｔ６から時間ｔ７までの間が相当する。これらの期間は、３組のアーム部Ａのうちの１つのアーム部Ａが有するハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの双方が通電されていない状態であることから、非通電期間と称される。

「通電期間における通電期間から非通電期間に移行する直前の所定期間」とは、時間ｔ１から時間ｔ２までの間にあっては時間ｔ２の直前の所定期間であり、時間ｔ３から時間ｔ４までの間にあっては時間ｔ４の直前の所定期間であり、時間ｔ５から時間ｔ６までの間にあっては時間ｔ６の直前の所定期間であり、時間ｔ７から時間ｔ８までの間にあっては時間ｔ８の直前の所定期間である。

本実施形態では、所定期間は非通電期間の半分の長さに設定される。すなわち、時間ｔ２の直前の所定期間は時間ｔ２から時間ｔ３までの間の半分の長さであり、時間ｔ４の直前の所定期間は時間ｔ４から時間ｔ５までの間の半分の長さであり、時間ｔ６の直前の所定期間は時間ｔ６から時間ｔ７までの間の半分の長さである。

「所定期間が含まれる通電期間においてハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方に印加してきた信号」とは、時間ｔ１から時間ｔ２までの間の通電期間にあってはローサイドスイッチング素子ＱＬに印加してきた信号であり、時間ｔ３から時間ｔ４までの間の通電期間にあってはハイサイドスイッチング素子ＱＨに印加してきた信号であり、時間ｔ５から時間ｔ６までの間の通電期間にあってはローサイドスイッチング素子ＱＬに印加してきた信号であり、時間ｔ７から時間ｔ８までの間の通電期間にあってはハイサイドスイッチング素子ＱＨに印加してきた信号である。

したがって、ＰＷＭ制御部１０は、時間ｔ１から時間ｔ２までの間の通電期間にあってはローサイドスイッチング素子ＱＬに印加してきた信号の周波数を次第に高くしつつ、ＤＵＴＹ比を次第に小さくするＳＷＥＥＰ制御を行い、時間ｔ３から時間ｔ４までの間の通電期間にあってはハイサイドスイッチング素子ＱＨに印加してきた信号の周波数を次第に高くしつつ、ＤＵＴＹ比を次第に小さくするＳＷＥＥＰ制御を行い、時間ｔ５から時間ｔ６までの間の通電期間にあってはローサイドスイッチング素子ＱＬに印加してきた信号の周波数を次第に高くしつつ、ＤＵＴＹ比を次第に小さくするＳＷＥＥＰ制御を行い、時間ｔ７から時間ｔ８までの間の通電期間にあってはハイサイドスイッチング素子ＱＨに印加してきた信号の周波数を次第に高くしつつ、ＤＵＴＹ比を次第に小さくするＳＷＥＥＰ制御を行う。

図３には、時間ｔ１から時間ｔ５までにおける、図１においてＶＵで示した箇所の電圧波形が示される。上述したように、時間ｔ１から時間ｔ２までの間が通電期間であり、時間ｔ２から時間ｔ３までの間が非通電期間である。このため、ＰＷＭ制御部１０は、時間ｔ１から時間ｔ２までの間の通電期間において、通電期間から非通電期間に移行する直前の所定期間においてのみ、当該所定期間が含まれる通電期間においてローサイドスイッチング素子ＱＬに印加してきた信号の周波数を次第に高くしつつ、ＤＵＴＹ比を次第に小さくするＳＷＥＥＰ制御を行う。

また、ＰＷＭ制御部１０は、時間ｔ３から時間ｔ４までの間の通電期間において、通電期間から非通電期間に移行する直前の所定期間においてのみ、当該所定期間が含まれる通電期間においてハイサイドスイッチング素子ＱＨに印加してきた信号の周波数を次第に高くしつつ、ＤＵＴＹ比を次第に小さくするＳＷＥＥＰ制御を行う。このようにＳＷＥＥＰ制御を行うことにより、通電期間から非通電期間に切り換える際に生じるサージを抑制することが可能となる。

〔その他の実施形態〕
上記実施形態では、ＰＷＭ制御部１０によるＳＷＥＥＰ制御を行う所定期間は、非通電期間の半分の長さであるとして説明したが、ＰＷＭ制御部１０は、三相モータＭの回転数が高い程、ＳＷＥＥＰ制御を長く行うように構成することも可能である。これにより、三相モータＭが高回転で駆動されている場合であっても、サージを抑制することが可能となる。

更に、図４に示されるように、ＰＷＭ制御部１０は、三相モータＭの回転数が高い程、ＰＷＭ信号の周波数を次第に高くする割合、及びＤＵＴＹ比を次第に小さくする割合を大きくするように構成することも可能である。このように構成することで、三相モータＭが高回転でもできるだけ出力を低下させず、サージも抑制することが可能となる。

上記実施形態では、ハイサイドスイッチング素子ＱＨはＰ−ＭＯＳＦＥＴを用いて構成され、ローサイドスイッチング素子ＱＬはＮ−ＭＯＳＦＥＴを用いて構成されるとして説明したが、ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬは、他のスイッチング素子を用いて構成することも可能である。

本発明は、三相モータを駆動し、且つ、第１の電源ラインと当該第１の電源ラインの電位よりも低い電位に接続される第２の電源ラインとの間で、直列に接続されたハイサイドスイッチング素子とローサイドスイッチング素子とを有するアーム部を３組備えたインバータをＰＷＭ制御するＰＷＭ制御部を備えたモータ制御装置に用いることが可能である。

１：モータ制御装置
２：第１の電源ライン
３：第２の電源ライン
１０：ＰＷＭ制御部
３０：インバータ
Ａ：アーム部
Ｍ：三相モータ
ＱＨ：ハイサイドスイッチング素子
ＱＬ：ローサイドスイッチング素子

Claims

三相モータを駆動し、且つ、第１の電源ラインと前記第１の電源ラインの電位よりも低い電位に接続される第２の電源ラインとの間で、直列に接続されたハイサイドスイッチング素子とローサイドスイッチング素子とを有するアーム部を３組備えたインバータをＰＷＭ制御するＰＷＭ制御部を備えたモータ制御装置であって、
前記ＰＷＭ制御部は、前記３組のアーム部のうちの１つのアーム部が有する前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子のうちの一方を閉状態にする通電期間と、前記１つのアーム部が有する前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の双方を開状態にする非通電期間とのうち、前記通電期間における前記通電期間から前記非通電期間に移行する直前の所定期間においてのみ、当該所定期間が含まれる前記通電期間において前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の一方に印加してきた信号の周波数を次第に高くしつつ、ＤＵＴＹ比を次第に小さくするＳＷＥＥＰ制御を行うモータ制御装置。
前記ＰＷＭ制御部は、前記三相モータの回転数が高い程、前記ＳＷＥＥＰ制御を長く行う請求項１に記載のモータ制御装置。
前記所定期間は、前記非通電期間の半分の長さである請求項１に記載のモータ制御装置。
前記ＰＷＭ制御部は、前記三相モータの回転数が高い程、前記周波数を次第に高くする割合、及び前記ＤＵＴＹ比を次第に小さくする割合を大きくする請求項１から３のいずれか一項に記載のモータ制御装置。