JP2018113392A - 配線基板、多層配線基板および配線基板の製造方法 - Google Patents
配線基板、多層配線基板および配線基板の製造方法 Download PDFInfo
- Publication number
- JP2018113392A JP2018113392A JP2017004085A JP2017004085A JP2018113392A JP 2018113392 A JP2018113392 A JP 2018113392A JP 2017004085 A JP2017004085 A JP 2017004085A JP 2017004085 A JP2017004085 A JP 2017004085A JP 2018113392 A JP2018113392 A JP 2018113392A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- glass substrate
- wiring board
- conductive
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
(1)初めに、ガラス基板1(図11(a))に、レーザー加工、エッチング等の方法により貫通穴2を開ける(図11(b))。
(2)スパッタリング、真空蒸着などの方法により、上記貫通穴2の側壁およびガラス基板1の表裏面に導電シード層3を形成する(図11(c))。
(3)貫通穴2側壁、ガラス基板1表裏面に導電シード層4(無電解メッキ層、たとえば銅)を形成する(図11(d))。
(4)貫通穴2側壁、ガラス基板1表裏面に、導電層5(たとえば銅)を形成する(図11(e))。
(5)スクリーン印刷等の方法により、貫通穴2内部に絶縁樹脂7を充填する(図11(f))。
(6)CMP(物理化学研磨)等の方法により、ガラス基板1表裏面の絶縁樹脂7および各導電層を除去する(図11(g))。
(7)ガラス基板1表裏面に、導電層5との導通をとるべく、スパッタ、真空蒸着などの方法により、ガラス基板1表裏面に導電シード層10を積層する(図11(h))。
(8)フォトリソグラフィー等により、ガラス基板1表裏面にレジストパターン13を形成する(図11(i))。
(9)電解めっき(たとえば銅)等により、配線パターンをメッキアップして配線層6を形成する(図11(j))。
(10)レジストパターン13を剥離する(図12(k))。
(12)エッチングにより露出した導電シード層10を除去する(図12(l))。
多層配線基板を製造する場合には、これに加えて、ビルドアップ層形成、最外層へのメッキ加工などへと続いてゆく。
図13に示すように、ガラス基板1の表裏面の貫通穴2の開口部などの絶縁樹脂7や、導電層5およびその下地の導電シード層3、4を除去して(図11(f)、(g)参照)、ガラス基板1の表裏面と、絶縁樹脂7等の露出面が、ほぼ同一平面内にある場合、続く工程にて形成される導電シード層10と導電層5との接点は、導電層5の露出した断面のみとなり、両者の接触面積が低減する(図13右側の拡大図参照)。そのため、加工コスト、加工速度などの要請により、導電層5を薄くおさえる場合には、更に接触面積が減ることとなり、接続信頼性が不十分になる虞がある。
しかしながら、図11に示したような絶縁性基板の貫通穴に絶縁性樹脂を充填する構成においては、この技術を適用することはできない。
貫通穴の内壁面には、導電シード層と導電層が備えられており、
前記導電層の内側には、絶縁性物質が充填されており、
ガラス基板の表裏面の貫通穴には、貫通穴の内壁面から延伸した突出部が備えられており、
突出部の側面には、導電層と導電シード層が少なくとも備えられており、またガラス基板の表裏面に面した突出部の頂部には、導電シード層を介して配線層が備えられていることを特徴とする配線基板である。
ガラス基板の表裏面および貫通穴の内壁に、導電シード層と導電層をこの順に設ける工程と、
貫通穴に絶縁性物質を充填する工程と、
ガラス基板の表裏面に付着した絶縁性物質と導電シード層と導電層を除去することにより、ガラス面を露出させる工程と、
ガラス基板の表裏面のガラスをエッチング除去して所定の寸法だけ薄くする工程と、
ガラス基板の表裏面に導電シード層を設ける工程と、
その導電シード層の表面に、形成する配線パターンのネガパターンからなるレジストパターンを設ける工程と、
レジストパターンが形成されていない導電シード層上に配線層を設ける工程と、を備えていることを特徴とする配線基板の製造方法である。
本発明の配線基板は、ガラス基板の表裏面に形成された配線層を電気的に接続する貫通穴を備えた配線基板である。
本発明の配線基板の貫通穴の内壁面には、導電シード層と導電層がこの順に備えられている。貫通穴の導電層の内側には、絶縁性物質である絶縁樹脂が充填されている。ガラス基板の表裏面の貫通穴には、貫通穴の内壁面から延伸した突出部が備えられている。
突出部の側面には、導電シード層と導電層がこの順に備えられており、またガラス基板の表裏面に面した突出部の頂部には、導電シード層を介して配線層が備えられている。
本発明の多層配線基板は、本発明の配線基板の片面または両面に、ビルドアップ層を形成した多層配線基板である。
まず、配線基板100の表裏面の上に、層間絶縁層8を形成する(図5(n))。材料としては、エポキシ系樹脂、ポリイミド系樹脂、SiO2膜などがありうるが、これらに限定されるものではない。積層方法についても、ゾルゲル法、真空蒸着法、スピンコート、ラミネート、プレスなどがありうるが、これらに限定されるものではない。本実施形態においては、エポキシ系のフィルム状絶縁体を真空プレスによってラミネートし、形成することを想定している。層間絶縁層8の厚さについては、突出部を確実に覆うことのできる厚さを選択する。
ガラス基板1として400μm厚で直径300mmの無アルカリガラスを用意(図4(a))し、図4(b)に示した様に、両面からのレーザー加工によって直径100μmの貫通穴2を、所望の位置に設けた。続いて、図4(c)、(d)に示した様に、片側ずつ両面にスパッタ加工にて、チタン、銅の順に、それぞれ0.05μm、0.3μmの厚さの導電シード層3、4である薄膜を形成した。さらに図4(e)に示した様に、無電解メッキプロセスによって、0.3μmの厚さでニッケル層を積層した。この際に、貫通穴2の内部にも液がとどいて内壁への積層が行われるよう、液攪拌および液噴流を利用した。続いて、電解銅メッキプロセスにおいて、10μmの厚さにて銅を積層した。
図4(g)に示した様に、CMP加工によって、ガラス基板1の表裏面を露出させた後に、図4(h)に示した様な、ガラスエッチング液によるガラス基板1のエッチングを行わなかったことを除いては、実施例1と同じ方法にて、多層配線基板を作製した。
2 貫通穴
3 導電シード層(ガラス基板内)
4 導電シード層(ガラス基板内)
5 導電層(ガラス基板内)
6 配線層(ガラス基板表裏面)
7 絶縁樹脂
8 層間絶縁層
9 接続穴
10 導電シード層(層間絶縁層上)
11 導電層(層間絶縁層内)
12 配線層(層間絶縁層上)
13 レジストパターン(ガラス基板上)
14 レジストパターン(層間絶縁層上)
15 めっき層
16 段差
17 テストパターン
18 導電層上のパッド
19 パッド間の配線
20 パッド
30 導電シード層(ガラス基板表裏面)
100、200 配線基板
110、210 多層配線基板
Claims (3)
- ガラス基板の表裏面に形成された配線層を電気的に接続する貫通穴を備えた配線基板であって、
貫通穴の内壁面には、導電シード層と導電層が備えられており、
前記導電層の内側には、絶縁性物質が充填されており、
ガラス基板の表裏面の貫通穴には、貫通穴の内壁面から延伸した突出部が備えられており、
突出部の側面には、導電層と導電シード層が少なくとも備えられており、またガラス基板の表裏面に面した突出部の頂部には、導電シード層を介して配線層が備えられていることを特徴とする配線基板。 - 請求項1に記載の配線基板の片面または両面に、ビルドアップ層を有することを特徴とする多層配線基板。
- ガラス基板に貫通穴を設ける工程と、
ガラス基板の表裏面および貫通穴の内壁に、導電シード層と導電層をこの順に設ける工程と、
貫通穴に絶縁性物質を充填する工程と、
ガラス基板の表裏面に付着した絶縁性物質と導電シード層と導電層を除去することにより、ガラス面を露出させる工程と、
ガラス基板の表裏面のガラスをエッチング除去して所定の寸法だけ薄くする工程と、
ガラス基板の表裏面に導電シード層を設ける工程と、
その導電シード層の表面に、形成する配線パターンのネガパターンからなるレジストパターンを設ける工程と、
レジストパターンが形成されていない導電シード層上に配線層を設ける工程と、を備えていることを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017004085A JP6790847B2 (ja) | 2017-01-13 | 2017-01-13 | 配線基板、多層配線基板および配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017004085A JP6790847B2 (ja) | 2017-01-13 | 2017-01-13 | 配線基板、多層配線基板および配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018113392A true JP2018113392A (ja) | 2018-07-19 |
JP6790847B2 JP6790847B2 (ja) | 2020-11-25 |
Family
ID=62912391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017004085A Active JP6790847B2 (ja) | 2017-01-13 | 2017-01-13 | 配線基板、多層配線基板および配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6790847B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11152294B2 (en) * | 2018-04-09 | 2021-10-19 | Corning Incorporated | Hermetic metallized via with improved reliability |
CN113660770A (zh) * | 2020-05-12 | 2021-11-16 | 台湾爱司帝科技股份有限公司 | 导电玻璃基板以及导电玻璃基板的制造***与制作方法 |
CN114521072A (zh) * | 2022-02-11 | 2022-05-20 | 北京华镁钛科技有限公司 | 沉孔薄铜表面工艺线路板压合装置及工艺 |
WO2022202794A1 (ja) * | 2021-03-23 | 2022-09-29 | 凸版印刷株式会社 | ガラス基板及びガラスコア多層配線基板 |
CN115857224A (zh) * | 2022-11-23 | 2023-03-28 | 安徽繁盛显示科技有限公司 | 玻璃基板以及显示面板的基板制造方法 |
US11760682B2 (en) | 2019-02-21 | 2023-09-19 | Corning Incorporated | Glass or glass ceramic articles with copper-metallized through holes and processes for making the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06216258A (ja) * | 1993-01-15 | 1994-08-05 | Toshiba Corp | 半導体装置の製造方法 |
JP2006135174A (ja) * | 2004-11-08 | 2006-05-25 | Shinko Electric Ind Co Ltd | 基板及びその製造方法 |
WO2016039223A1 (ja) * | 2014-09-09 | 2016-03-17 | 大日本印刷株式会社 | 構造体及びその製造方法 |
-
2017
- 2017-01-13 JP JP2017004085A patent/JP6790847B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06216258A (ja) * | 1993-01-15 | 1994-08-05 | Toshiba Corp | 半導体装置の製造方法 |
JP2006135174A (ja) * | 2004-11-08 | 2006-05-25 | Shinko Electric Ind Co Ltd | 基板及びその製造方法 |
WO2016039223A1 (ja) * | 2014-09-09 | 2016-03-17 | 大日本印刷株式会社 | 構造体及びその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11152294B2 (en) * | 2018-04-09 | 2021-10-19 | Corning Incorporated | Hermetic metallized via with improved reliability |
US11201109B2 (en) | 2018-04-09 | 2021-12-14 | Corning Incorporated | Hermetic metallized via with improved reliability |
US11760682B2 (en) | 2019-02-21 | 2023-09-19 | Corning Incorporated | Glass or glass ceramic articles with copper-metallized through holes and processes for making the same |
CN113660770A (zh) * | 2020-05-12 | 2021-11-16 | 台湾爱司帝科技股份有限公司 | 导电玻璃基板以及导电玻璃基板的制造***与制作方法 |
WO2022202794A1 (ja) * | 2021-03-23 | 2022-09-29 | 凸版印刷株式会社 | ガラス基板及びガラスコア多層配線基板 |
CN114521072A (zh) * | 2022-02-11 | 2022-05-20 | 北京华镁钛科技有限公司 | 沉孔薄铜表面工艺线路板压合装置及工艺 |
CN115857224A (zh) * | 2022-11-23 | 2023-03-28 | 安徽繁盛显示科技有限公司 | 玻璃基板以及显示面板的基板制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6790847B2 (ja) | 2020-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6790847B2 (ja) | 配線基板、多層配線基板および配線基板の製造方法 | |
JP5010737B2 (ja) | プリント配線板 | |
US8324513B2 (en) | Wiring substrate and semiconductor apparatus including the wiring substrate | |
JP4564342B2 (ja) | 多層配線基板およびその製造方法 | |
US9119319B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
JP6840935B2 (ja) | 配線回路基板の製造方法 | |
JP5254775B2 (ja) | 配線基板の製造方法 | |
JP2005310946A (ja) | 半導体装置 | |
US20090071707A1 (en) | Multilayer substrate with interconnection vias and method of manufacturing the same | |
US9232644B2 (en) | Wiring substrate | |
US9232641B2 (en) | Wiring board and method of manufacturing the same | |
US20110283535A1 (en) | Wiring board and method of manufacturing the same | |
TW201601262A (zh) | 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法 | |
JP2008016817A (ja) | 埋立パターン基板及びその製造方法 | |
JP2016157919A (ja) | 電子モジュールの作製方法及び電子モジュール | |
JP5221887B2 (ja) | 配線基盤の製造方法 | |
KR20130057314A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
US10211119B2 (en) | Electronic component built-in substrate and electronic device | |
JP3592129B2 (ja) | 多層配線基板の製造方法 | |
JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
JP2016213283A (ja) | 製造方法、および貫通電極付配線基板 | |
JP2017005081A (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
JP2017228727A (ja) | 配線基板及びその製造方法 | |
JP5432800B2 (ja) | 配線基板の製造方法 | |
JP2006303338A (ja) | 多層回路基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200814 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6790847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |