JP2017228727A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2017228727A
JP2017228727A JP2016125620A JP2016125620A JP2017228727A JP 2017228727 A JP2017228727 A JP 2017228727A JP 2016125620 A JP2016125620 A JP 2016125620A JP 2016125620 A JP2016125620 A JP 2016125620A JP 2017228727 A JP2017228727 A JP 2017228727A
Authority
JP
Japan
Prior art keywords
layer
glass substrate
wiring board
wiring
back surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016125620A
Other languages
English (en)
Inventor
馬庭 進
Susumu Maniwa
進 馬庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2016125620A priority Critical patent/JP2017228727A/ja
Publication of JP2017228727A publication Critical patent/JP2017228727A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】ガラス基板表裏面と貫通穴内の導電層との間の接続信頼性を向上させた配線基板及びその製造方法を提供する。
【解決手段】配線基板は、貫通穴を有するガラス基板と、貫通穴の側壁に積層された導電層と、導電層内を満たす絶縁性物質とを含み、絶縁性物質が、ガラス基板の表裏面から所定の深さに設けられている。また、多層配線基板は、上記配線基板の片面または両面に、貫通穴を有する絶縁層と配線層とを交互に積層し、配線層間の導通を、絶縁層の貫通穴内に形成した導体層によってとる。
【選択図】図1

Description

本発明は、基材としてガラスを使用した配線基板および、その製造方法に関する。
近年、半導体チップおよび外部接続装置を用いた半導体装置は、電子機器、自動車等多くの製品に用いられている。そして、それらの製品の高性能化、小型化、軽量化が進むなかで、半導体装置の小型化、多ピン化、外部接続端子のファインピッチ化が求められている。従来半導体基板の材料としては、エポキシ樹脂およびそれをガラス繊維に含浸させたガラエポ材料など、有機材料が多く用いられてきたが、有機材料においては、その多くについて、吸水率が比較的高かったり、シリコン製の半導体チップと比較して、温度による収縮、膨張が大きかったりするため、半導体チップとスケールの整合をとった微細配線の形成が困難であり、半導体チップと接続した後の信頼性の確保という面で、大きな問題を有していた。
そこで、有機材料に代わる半導体基板の材料として、シリコンやガラスが注目されている。これらは、吸湿、温度による伸縮が、有機材料と比べて、大きく低減されているため、微細配線の形成および、半導体チップとの接続信頼性という面で、大きなメリットを有している。
両者を比較すると、シリコンを材料とする基板は、半導体チップ製造のノウハウを利用して、ガラス基板よりもさらに微細な配線形成が可能であり、さらに貫通電極(TSV:Through−Silicon−Via)形成プロセスも確立されている反面、その形状が円盤型に限定され、ウエハー周辺部が利用できなかったり、大型サイズでの製造が困難であったりという短所もある。これに対して、ガラス基板においては、まだ製造プロセスが確立していない反面、ディスプレイ材料などでのノウハウを利用しての大型化が可能である。
さらに、電気特性での比較を考えると、シリコン基板が半導体なのに対し、ガラス基板は絶縁体であるので、高速伝送回路においても、寄生素子発生の懸念がなく、より電気特性に優れているといえる。そもそも、ガラス基板の場合は、その表面に絶縁膜を形成する工程自体が不要であるため、本質的に絶縁信頼性が高く、また工程の短縮という点においても有利である。
以上のように、多くの利点を持つガラス基板であるが、製造プロセスがまだ十分に確立していないという問題がある。とくに、その脆性ゆえに、表面の電気的導通をとるのに必要な貫通電極(TGV:Through−Glass−Via)の形成に困難性が伴う点と、配線材料の主流である銅との密着が弱いことによる、配線形成の確実性が高くない点とに課題がある。
現在広く用いられている、ガラス基板を用いた配線基板の製造方法としては、以下のようなものがある。図9A〜図9Lに、従来技術に係る配線基板の製造方法を説明する断面図を示す。
(1)初めに、ガラス基板1(図9A)に、レーザー加工、エッチング等の方法により貫通穴2を開ける(図9B)。
(2)スパッタリング、真空蒸着などの方法により、上記貫通穴2の側壁およびガラス基板1の表裏面に導電シード層3を形成する(図9C)。
(3)貫通穴2側壁、ガラス基板1表裏面に導電シード層4(無電解メッキ層、たとえば銅)を形成する(図9D)。
(4)貫通穴2側壁、ガラス基板1表裏面に、導電層5(たとえば銅)を形成する。(図9E)
(5)スクリーン印刷等の方法により、貫通穴2内部に絶縁樹脂7を充填する(図9F)。
(6)CMP(物理化学研磨)等の方法により、ガラス基板1表裏面の絶縁樹脂7および各導電層を除去する。(図9G)
(7)ガラス基板1表裏面に、導電層5との導通をとるべく、スパッタ、真空蒸着などの方法により、ガラス基板1表裏面に導電シード層10を積層する。(図9H)
(8)フォトリソグラフィー等により、ガラス基板1表裏面にレジストパターン13を形成する。(図9I)
(9)電解めっき(たとえば銅)等により、配線パターンをメッキアップして配線層6を形成する。(図9J)
(10)レジストパターン13を剥離する。(図9K)
(12)エッチングにより露出した導電シード層10を除去する。(図9L)
多層配線基板を製造する場合には、これに加えて、ビルドアップ層形成、最外層へのメッキ加工などへと続いてゆく。
以上の工程において問題となるのが、(7)と(9)との工程における、導電層5とガラス表裏面の配線層6との確実な電気的接続の確保である。図10に示すように、ガラス基板1表裏面の絶縁樹脂7や導電層5を除去して、ガラス基板1表裏面と、絶縁樹脂7等の露出面が、ほぼ同一平面内にある場合、続く工程にて形成される導電シード層10と導電層5との接点は、導電層5の露出面ののみとなるため(図10下方の拡大図)、とくに加工コスト、加工速度などの要請により、導電層5を薄くおさえたい場合に、接続信頼性に不安が生じる。
従来技術として、貫通電極内の導電層が、表面から突出する量を調整する技術がある(例えば、特許文献1参照)。
特許第5164670号公報
本発明は、上記課題を解決するためになされたものであり、ガラス基板表裏面と貫通穴内の導電層との間の接続信頼性を向上させた配線基板及びその製造方法を提供することを、その目的とする。
本発明の一態様は、貫通穴を有するガラス基板と、貫通穴の側壁に積層された導電層と、導電層内を満たす絶縁性物質とを含み、絶縁性物質が、ガラス基板の表裏面から所定の深さに設けられている、配線基板である。
本発明の別の一態様は、上記配線基板の片面または両面に、貫通穴を有する絶縁層と配線層とを交互に積層し、配線層間の導通を、絶縁層の貫通穴内に形成した導体層によってとる、多層配線基板である。
本発明の別の一態様は、ガラス基板に貫通穴を設ける工程と、少なくとも貫通穴の側壁に導電層を設ける工程と、少なくとも導電層の内部を、絶縁性物質にて満たす工程と、ガラス基板の表裏面上に付着した絶縁性物質と導電層の形成に用いた物質とを除去する工程と、絶縁性物質のガラス基板の表裏面における露出面を、ガラス基板表裏面から所定深さ窪ませる工程と、ガラス基板表裏面に導電シード層を積層する工程と、ガラス基板表裏面の導電層に、回路パターンを形成する工程とを具備する、配線基板の製造方法である。
本発明によれば、ガラス基板表裏面と貫通穴内の導電層との間の接続信頼性を向上させた配線基板及びその製造方法を提供することができる。
本発明の一実施の形態に係る配線基板の要部断面図 従来技術に係る配線基板の要部断面図 本発明の一実施の形態に係る配線基板の要部断面図 本発明の一実施の形態に係る多層配線基板の要部断面図 従来技術に係る多層配線基板の要部断面図。 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 本発明の一実施の形態に係る配線基板の製造方法を説明する断面図 実施例および比較例の電気的接続性の評価を行うテストパターンの配置を示した平面図及び拡大図 実施例および比較例の電気的接続性の評価を行うテストパターンの構造を説明するための断面図及び平面図 従来技術に係る配線基板の製造方法を説明する断面図 従来技術に係る配線基板の製造方法を説明する断面図 従来技術に係る配線基板の製造方法を説明する断面図 従来技術に係る配線基板の製造方法を説明する断面図 従来技術に係る配線基板の製造方法を説明する断面図 従来技術に係る配線基板の製造方法を説明する断面図 従来技術に係る配線基板の製造方法を説明する断面図 従来技術に係る配線基板の製造方法を説明する断面図 従来技術に係る配線基板の製造方法を説明する断面図 従来技術に係る配線基板の製造方法を説明する断面図 従来技術に係る配線基板の製造方法を説明する断面図 従来技術に係る配線基板の製造方法を説明する断面図 従来技術に係る配線基板の要部断面図
以下、本発明の実施形態に係る配線基板、多層配線基板、及びその製造方法について、図面を参考にして、詳細に説明する。
図1及び図3に、本発明の実施形態に係る配線基板100の要部断面図を示し、図2に、従来技術に係る配線基板200の要部断面図を示す。図1及び図3に示すように、配線基板100は、貫通穴2を有するガラス基板1と、貫通穴2の側壁に積層された導電層5と、導電層5内を満たす絶縁樹脂7とを含む。ガラス基板1の表裏面には、導電シード層3及び配線層6が形成され、ガラス基板1の貫通穴2の側壁には、導体層5の下層に導体シード層3、4が積層されている。絶縁樹脂7は、ガラス基板1の表裏面から所定の深さの段差16を有するように形成されている。ガラス基板1の表裏面に、配線層6が積層され、配線層6と導電層5とは導電シード層3を介して電気的に接続されている。これに対して、従来技術に係る配線基板200は、図2に示すように、絶縁樹脂7とガラス基板1との間に段差16は設けられていない。
図3に示すように、貫通穴2に充填された絶縁樹脂7の、ガラス基板1の表裏面における露出面が、貫通穴2の入り口より窪んだ位置にあり、ガラス基板1の表裏面と絶縁樹脂7の露出面との間に段差16がある。ガラス基板1の表面の配線層6と導電層5とは、この段差を形成する側壁に沿って接続できるため、段差がない場合と比較すると、接続面積を増加させることができる。
図4に、本発明の実施形態に係る多層配線基板110の要部断面図を示し、図5に、従来技術に係る多層配線基板210の要部断面図を示す。図4に示すように、多層配線基板110は、配線基板100の片面または両面に、貫通穴9を有する層間絶縁層8と配線層12とを導電シード10を介して交互に積層し、配線層12間の導通を、層間絶縁層8の貫通穴9内に形成した導体層11によって行う。配線層12上には、めっき層15が形成されている。これに対して、従来技術に係る多層配線基板210は、図5に示すように、配線基板200の片面または両面に、層間絶縁層8と配線層12と交互に積層している。
次に、配線基板100及び多層配線基板110の製造方法について、図6A〜図6Uを参照して、詳細に説明する。
まず、ガラス基板1(図6A)の所望の位置に、貫通穴2を開ける(図6B)。ガラスの種類としては、とくに限定せず、たとえば、石英ガラスや無アルカリガラス、ほうけい酸ガラスなどを用いることができる。形成する手段としてもとくに限定せず、ウエットエッチング、ドライエッチング、レーザー加工、放電加工などが考えられる。
次に、少なくともガラス基板1に開けた貫通穴2の内部に、導電シード層3、4を形成する(図6C、図6D)。導電シード層3、4としては、無電解めっき層、スパッタ層、真空蒸着層などが考えられるが、ガラス基板1との密着性を確保するという点から、ガラス基板1と直接接する面には、Tiをスパッタ加工にて積層するのが望ましい。そして、後に銅層を積層使用とする場合には、Ti層の上に、同じくスパッタ加工にて銅層を積層しておくのが、密着性の面で望ましい。
なお、貫通穴2の中に導体シード層3、4を形成する場合、貫通穴2の中のみに形成し、予めレジスト層を形成しておくなどの手段をもって、ガラス基板1表裏面には導体が付着しないようにすることも考えられるが、工程が複雑になるのと、後に電解メッキをする際に、基板全体が導通していたほうが都合がよいため、この説明においては、ガラス基板1表裏面にも、いったん導体シード層3、4を形成し、のちに除去する工程を説明する。
次に、少なくとも貫通穴2内に強固な導電層5を形成すべく、電解メッキを施す(図6E)。電解メッキする金属としては、限定するものではないが、コスト、電気的性質、加工性などの面に優れる銅であることが望ましい。
これまでの工程において、貫通穴2の内部は、その側壁に導電シード層3、4および導電層5が積層した中空の状態になっている。これは、後の工程や基板完成後の使用環境において、破裂や導体剥離の原因となるため、次の工程において、封止をする(図6F)。封止をする材料については、有機ポリマーなどを主成分とする絶縁性物質、銀粒子などを分散した導電性ペーストなどの両方がありうるが、それ以前の工程において、貫通穴2の側壁に導電層5を形成していることとの整合より、配線基板100においては、絶縁樹脂7を充填した。絶縁樹脂7については、とくに限定するものではないが、絶縁性、加工性などの面から、エポキシ系樹脂が望ましい。
絶縁樹脂7の充填方法については、とくに限定するものではなく、プレス法、印刷法、モールド法などがあるが、加工の簡便性、加工品質の高さなどから、シルクスクリーンマスクを用いての印刷法が好適に用いられる。なお、この方法を用いた場合、絶縁樹脂7は、貫通穴2を満たしたうえで、ガラス基板1の表裏面上にあふれることになる。あふれた樹脂は、均一な厚さの層となって、ガラス基板1の表裏面上に積層しうるが、多くの場合は、厚さの不均一な島状に点在することとなる。
ここまでの工程で、ガラス基板1の表裏面上には、導電層5が積層され、その上に、貫通穴2内からあふれた絶縁樹脂7が乗っている。次に、このガラス基板1表裏面上を研磨してこれらを除去する。この手段については、とくに限定されるものではないが、加工品質の高さ、加工の簡便性などから、CMP(Chemical Mechanical Polishing:化学機械研磨)が好適である。研磨は、ガラス基板1表裏面が完全に露出するまで行う(図6G)。
これまでの工程によって、ガラス基板1の表裏面と、導電層5及び絶縁樹脂7の露出面とは、同一平面内にあることになる。次に、絶縁樹脂7の露出面を、ガラス基板1の板厚中心方向に窪ませる。この方法については、とくに限定されるものではないが、マスク、レジスト等でガラス基板1の表裏面を覆うことなく、簡便に絶縁樹脂7にのみ働きかける方法として、選択的エッチングがある。具体的には、過マンガン酸カリウムを主成分とするデスミア液に、適切な条件にてガラス基板1全体を浸漬することにより、ガラス基板1や導電層5は影響をうけることなく、絶縁樹脂7のみが、その露出面から内部に向かってエッチングされ、結果として、ガラス基板1の表面と絶縁樹脂7の露出面との間に段差ができることになる(図6H)。なお、めっき液の種類にもよるが、ガラス基板1の表裏面と、エッチングが進行して窪んだ状態の絶縁樹脂7の露出面とでは、めっきの成長速度が異なる。したがって、コンフォーマル形状を仮定して、このTVG入り口付近の窪み(樹脂を取り去った深さ)は、少なくとも、導電層5の厚みと同程度は必要である。一方、深すぎると、樹脂の埋め込み性や、メッキのつきまわり等との関係で弊害が生じるおそれがある。そのため、段差の量(窪みの深さ)は、ガラス基板1上に形成される配線層6の厚みの0.25倍以上あることが好ましい。そして、より好ましくは0.5倍以上5.0倍以下である。
次に、ガラス基板1の表裏面、導電シード層3、4、導電層5、絶縁樹脂7上に、ふたたび導電シード層3を積層する。方法については、とくに限定されるものではないが、本実施形態では、スパッタ法によるTiと銅との成膜を採用した(図6I)。この工程において、前工程において、絶縁樹脂7に段差を形成していた効果で、導電層5と、新たにガラス基板1の表裏面上に形成した導電シード層3が、より広い接触面積にて、強固に接続している。
次にガラス基板1の表裏面の導電シード層3の上に、フォトリソグラフィー法によりレジストパターン13を形成する(図6J)。レジストパターン13をガラス基板1の表面全面に塗布した後に、所定のマスクを介して露光し、現像によってレジストの余分なパターンを除去することにより、レジストパターン13が形成される。この場合のレジストパターン13の厚さは、後の電解メッキ加工において、所望するメッキ厚よりも厚く形成することが必要である。また、この場合のレジストパターン13は、後の配線形成工程において、セミアディティブ法を採用する場合は、配線の必要な部分のレジストが除去されている、いわゆるネガパターンであり、サブトラクティブ法を採用する場合においては、逆にポジパターンである。
次に、導電シード層3の上に、配線層6を形成する。この図においては、セミアディティブ法を採用しているが、これに限るものではない。本実施形態においては、電解メッキにて導体を導電シード層3の上に、所望の厚さまで成長させる(図6K)。
次に、レジストパターン13を除去する(図6L)。続いて、その上に配線層6のない導電シード層3を除去し、配線パターンを完成させる(図6M)。導電シード層3においては、層を構成する物質にあわせて、逐次選択エッチングする方法が好適であるが、これに限るものではない。本実施形態において、導電シード層3は外側からみて、スパッタ銅、スパッタTiの順であるから、まず銅のエッチング液、具体的には硫酸−過酸化水素系エッチング液等を用いて、導電シード層3の銅を除去する。この際に、配線層6を形成する銅も溶解されるため、導電シード層3の銅は完全除去され、かつ配線層6の銅の溶解は、問題とならない条件にて、エッチングを行うことが必要である。次にTiのエッチングを行うが、この場合は、Tiに選択性のあるエッチング液を用いれば、配線層6の溶解を懸念する必要はない。
以上にて、配線基板100が完成した。続いて、ビルドアップ層の加工についての説明を行う。
まず、配線基板100の表裏面の上に、層間絶縁層8を形成する(図6N)。材料としては、エポキシ系樹脂、ポリイミド系樹脂、SiO膜などがありうるが、これらに限定されるものではない。積層方法についても、ゾルゲル法、真空蒸着法、スピンコート、ラミネート、プレスなどがありうるが、これらに限定されるものではない。本実施形態においては、エポキシ系のフィルム状絶縁体を真空プレスによって形成することを想定している。
続いて、層間絶縁層8に、下の配線層6との電気的導通をとるためのビアホールを形成する。まずレーザー加工、ドリル加工などによって、層間絶縁層8に貫通穴9を開ける(図6O)。この貫通穴9の中に導電性物質を充填することによって、ビアホールが完成するが、本実施形態においては、これを層間絶縁層8上の配線パターン形成と同時進行にて行う。
層間絶縁層8に貫通穴9を設けたあとに、貫通穴9内および層間絶縁層8表面に、導電シード層10を設ける。形成の方法にはとくに限定はないが、本実施形態においては無電解銅めっきを用いる(図6P)。
次に、導電シード層10上にレジストパターン14を形成する(図6Q)。詳細な方法については、先に説明した、ガラス基板1上へのレジストパターン13の形成と同様である。上記にて無電解銅めっきを施した貫通穴9に関しては、レジストパターン14において、配線を形成する箇所と同様に扱う。
次に、レジストパターン14どおりに、配線層12を成長させる(図6R)。この実施形態においては、ガラス基板1上へ導電層6を形成した場合と同様に、電解メッキによることを想定しているが、とくにこれに限定するものではない。ただし、本工程は、配線パターンの他に、層間絶縁層8にもうけた貫通穴9への導電物質の埋め込みによる導電層11の形成も目的としているため、電解メッキを行う場合の、メッキ液、メッキ条件の選定においては、貫通穴9の内部が完全に配線層12で満たされるよう、いわゆるフィルドメッキの条件によって行う。
次に、レジストパターン14を除去し(図6S)、次いで、その上に配線層12のない導電シード層10の除去を行う(図6T)。この説明においては、ガラス基板1上への導体パターン形成の場合と同様に、選択的エッチングによることを想定しているが、とくにこれに限定されるものではない。
図6Tにおいては、ガラス基板1の表裏面に、それぞれ1層の層間絶縁層8及び配線層12を設けた構造を説明しているが、さらに積層したい場合には、上記説明の層間絶縁層8形成の工程から、配線層12形成の工程を繰り返せばよい。
最後に、ワイヤボンディング、半田ボール接続法などによって、半導体素子、プリント配線板などと接続するために、配線層12の所定の部分に、めっき加工を施してめっき層15を形成する(図6U)。メッキの種類については、とくに限定するものではなく、Au、銀、ニッケル、パラジウム、錫、亜鉛、それらの合金、あるいはそれらの積層構造などから、用途に合わせて適宜選択してよい。後の接続の際に、最外層の一部をマスキングしたほうがよい場合には、最外層のさらに上に、ソルダーレジスト層を設けてもよい。以上によって、多層配線基板110が完成する。
[実施例]
以下、本発明の実施の形態に基づく実施例を作製して、検討する。実施例の作製は、上述の配線基板100及び多層配線基板110の製造方法にそって行う。
400μm厚で直径300mmの無アルカリガラスを用意し、両面からのレーザー加工によって直径100μmの貫通穴2を、所望の位置に設けた。続いて、片側ずつ両面にスパッタ加工にて、チタン、銅の順に積層する。さらに無電解メッキプロセスによって、1μmの厚さでニッケル層を積層した。この際に、貫通穴2の内部にも液がとどいて内壁への積層が行われるよう、液攪拌および液噴流を利用した。続いて、電解銅メッキプロセスにおいて、10μmの厚さにて銅を積層した。
これまでの工程において、貫通穴2側壁への導電層5の積層が完了し、次いで、貫通穴2内に絶縁樹脂7を充填した。充填に際しては、充填対象の貫通穴2部分を開口したメタルマスクを使用して、絶縁樹脂7である穴埋めインクを印刷加工にて充填した、インクとしては、山栄化学社製の「PHP900IF10F」を使用した。印刷はガラス基板1の一方の面から行い、反対面側から真空吸着することによって、ボイドなく充填することができた。充填加工後において、余分な絶縁樹脂7が、ガラス基板1表裏面に島状に点在した。
次いで、ガラス基板1表裏面に点在している絶縁樹脂7ならびにその下に積層されている導電層5、導電シード層3、4を、CMP加工にて除去した。加工はガラス基板1の表裏面が完全に露出するまで行った。この段階で、ガラス基板1表裏面に露出した導電シード層3、4、導電層5、絶縁樹脂7は、ガラス基板1表裏面と同一平面上にある。
次いで、ガラス基板1を過マンガン酸ナトリウム、水酸化ナトリウムを主成分とするデスミア液に浸漬することによって、ガラス基板1の表裏面に露出した絶縁樹脂7を選択的に溶解除去した。除去する狙い厚は20μmとし、予備実験によって、浸漬時間による除去厚を調べ、その結果をもって、加工条件設定を行った。
次いで、露出したガラス基板1の表裏面、導電シード層3、4、導電層5、及び絶縁樹脂7に、貫通穴2と同様のスパッタ処理を行い、チタン層、銅層からなる導電シード層3を形成した。続いて、両面にネガ型ドライフィルムレジストをラミネートし、所定のマスクを介して露光を行い、現像処理を経て、ガラス基板1の両面に配線パターンのネガ像を形成した。後に電解メッキによって配線形成をする際の配線層6の厚さを考慮し、ドライフィルムレジストの厚さは25μmとした。続いて、電解銅メッキにより、配線層6を形成した。配線層6の厚さとしては、10μmを狙いとした。
次いで、水酸化ナトリウムを主成分とする剥離液に、基板を浸漬することによって、ドライフィルムレジストの剥離を行い、さらに硫酸と過酸化水素水とを主成分とするエッチング液による処理を短時間行うことによって、ドライフィルムレジストによる配線ネガパターンの下にあった電解シード層のうちのスパッタ銅層を溶解除去した。続いて、フッ化アンモニウムと過酸化水素水を主成分とするチタンエッチング液によって、スパッタチタン層を溶解除去した。ここまでの工程によって、ガラス基板1表裏面の配線層6が完成した。
ところで、このガラス基板1表裏面の配線層6のパターンの設計に際しては、貫通穴2内の導電層5とガラス基板1表裏面の配線層6との接続性を検証すべく、貫通穴2の端部付近に導通チェック用の電極を設けたテストパターン17を設けている。図7に、テストパターン17の配置を示したガラスウエファーの平面図及び拡大図を示し、図8に、テストパターン17の断面図及び平面図を示す。テストパターン17は、図7に示すように、ガラスウエファー上の5箇所に、それぞれ100個ずつ設けた。各テストパターン17は、図8に示すように、配線層6に形成した導電層5上のパッド18と、測定用端子を接触させるパッド20と、これらの間の配線19とから構成され、次工程に進む前に、ハンドテスターにて全数の導通チェックを行った。
続いて、ガラス基板1の両面に、層間絶縁層8を積層した。具体的には、味の素ファインテクノ社製の層間絶縁フィルム「ABF−GX13」(厚さ25μm)を両面にラミネートした。次いで、層間絶縁層8上から、レーザー加工によって貫通穴9を形成した。貫通穴9はガラス基板1表裏面の配線層6の所定の位置に当たるように形成し、その後加工残渣除去のためのデスミア処理を行った。
続いて、層間絶縁層8上に形成する配線層12と層間絶縁層8に設けた貫通穴9内部の導電層11のためのシード層として、無電解銅メッキ層を形成した。次いで、両面にドライフィルムレジストを貼付し、所定のマスクを介して露光を行い、現像することによって、配線ネガパターンを形成した。続いて、電解銅メッキ加工によって、配線層12を積層し、続いて、ドライフィルムレジストの剥離除去を行い、さらに、電解シード層である無電解銅メッキ層を、フラッシュエッチング処理によって溶解除去した。以上によって、層間絶縁層8上の配線層12の形成が完了した。
最後に、最外層の配線パターンにメッキ処理を行った。具体的には、無電解メッキにて、ニッケル5μm、パラジウム0.05μm、金0.1μmを、この順にて積層した。以上をもって、多層配線基板110の作成が終了した。
[比較例1]
CMP加工によって、ガラス基板1の表裏面を露出させた後の、デスミア液による絶縁樹脂7のエッチングを行わなかったことを除いては、実施例と全く同じ方法にて、多層配線基板を作製した。
実施例および比較例の多層配線基板について、そのガラス基板1の表裏面に直接配線を施した後に、ガラス基板1の導電層5と配線層6との接続をチェックした。具体的には、導電層5の両端に接続された配線層6中のパッド部20を、日置電機社製テスター「3540 mΩ HiTESTER」にて導通チェックした。導通チェックのタイミングとしては、基板作製直後に室温環境下にて行うのと、冷熱保存後(−55℃−15分→25℃−5分→120℃−15分→25℃−5分を1サイクルとし、それを1000サイクル繰り返す)に行った。良不良の判定は、パッド間の抵抗が、1Ω以上を示した場合、接続に問題があるとみなして不良とした。結果を表1に示す。比較例と比べ、実施例においては、確実な接続が実現されていることが示された。
以上説明したように、本発明によれば、ガラス基板内の導電層とガラス表面上の配線層との接続の信頼性が高く、ひいては全体として高い信頼性をもつ配線基板を提供することができる。
すなわち、本発明の配線基板によれば、導電層と配線層との接触面積を上げることができるため、ガラス基板表面上の配線層形成時に両者の接続がとれない不良を低減し、さらに、配線基板完成後の使用環境において、導電層と配線層との断線が起きる可能性も低減している。
また、本発明の製造方法によれば、いったんガラス基板表裏面上の絶縁性物質、導電層を除去して、絶縁性物質の上下端面とガラス基板表裏面を露出させるため、絶縁樹脂を選択的にエッチングして、導電層の一部を露出されることが容易である。具体的な方法としては、絶縁樹脂がエポキシ系のものの場合にとくに有効であるが、過マンガン酸カリウム水溶液を主成分とする、いわゆるデスミア液によって、絶縁樹脂をエッチングする方法がある。
本発明によれば、3次元実装や2.5次元実装における電子機器の高性能化、高速化に対応可能なインターポーザーの製造方法としての利用が可能となる。
1 ガラス基板
2 貫通穴
3 導電シード層(ガラス基板内)
4 導電シード層(ガラス基板内)
5 導電層(ガラス基板内)
6 配線層(ガラス基板表裏面)
7 絶縁樹脂
8 層間絶縁層
9 貫通穴
10 導電シード層(層間絶縁層上)
11 導電層(層間絶縁層内)
12 配線層(層間絶縁層上)
13 レジストパターン(ガラス基板上)
14 レジストパターン(層間絶縁層上)
15 めっき層
16 絶縁樹脂の段差
17 テストパターン
18 導電層上のパッド
19 パッド間の配線
20 測定用端子を接触させるパッド
100、200 配線基板
110、210 多層配線基板

Claims (3)

  1. 貫通穴を有するガラス基板と、
    前記貫通穴の側壁に積層された導電層と、
    前記導電層内を満たす絶縁性物質とを含み、
    前記絶縁性物質の表面が、前記ガラス基板の表裏面から所定の深さに設けられている、配線基板。
  2. 請求項1に記載の配線基板の片面または両面に、貫通穴を有する絶縁層と配線層とを交互に積層し、前記配線層間の導通を、前記絶縁層の貫通穴に形成した導体層によってとる、多層配線基板。
  3. ガラス基板に貫通穴を設ける工程と、
    少なくとも前記貫通穴の側壁に導電層を設ける工程と、
    少なくとも前記導電層の内部を、絶縁性物質にて満たす工程と、
    前記ガラス基板の表裏面上に付着した前記絶縁性物質と前記導電層の形成に用いた物質とを除去する工程と、
    前記絶縁性物質の前記ガラス基板の表裏面における露出面を、前記ガラス基板の表裏面から所定深さ窪ませる工程と、
    前記ガラス基板表裏面に導電シード層を積層する工程と、
    前記ガラス基板表裏面の導電層に、回路パターンを形成する工程とを具備する、配線基板の製造方法。
JP2016125620A 2016-06-24 2016-06-24 配線基板及びその製造方法 Pending JP2017228727A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016125620A JP2017228727A (ja) 2016-06-24 2016-06-24 配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016125620A JP2017228727A (ja) 2016-06-24 2016-06-24 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2017228727A true JP2017228727A (ja) 2017-12-28

Family

ID=60889407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016125620A Pending JP2017228727A (ja) 2016-06-24 2016-06-24 配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2017228727A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197791A (ja) * 2018-05-09 2019-11-14 凸版印刷株式会社 キャパシタ内蔵ガラス基板、及びキャパシタ内蔵回路基板
JP2021019057A (ja) * 2019-07-18 2021-02-15 富士通インターコネクトテクノロジーズ株式会社 複合積層基板及び電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197791A (ja) * 2018-05-09 2019-11-14 凸版印刷株式会社 キャパシタ内蔵ガラス基板、及びキャパシタ内蔵回路基板
JP2021019057A (ja) * 2019-07-18 2021-02-15 富士通インターコネクトテクノロジーズ株式会社 複合積層基板及び電子機器
JP7401988B2 (ja) 2019-07-18 2023-12-20 Fict株式会社 複合積層基板及び電子機器

Similar Documents

Publication Publication Date Title
JP6790847B2 (ja) 配線基板、多層配線基板および配線基板の製造方法
JP5010737B2 (ja) プリント配線板
TWI670803B (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
TWI447874B (zh) 佈線板,半導體裝置及其等製造方法
JP4133560B2 (ja) プリント配線基板の製造方法およびプリント配線基板
JP6840935B2 (ja) 配線回路基板の製造方法
WO2014192270A1 (ja) 貫通電極付き配線基板、その製造方法及び半導体装置
JP5254775B2 (ja) 配線基板の製造方法
US9232644B2 (en) Wiring substrate
JP2008016817A (ja) 埋立パターン基板及びその製造方法
JP2011187913A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP2015198094A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2015156424A (ja) 印刷回路基板、半導体装置、およびそれらの製造方法
JP5635613B2 (ja) プリント回路基板及びその製造方法
JP2017228727A (ja) 配線基板及びその製造方法
TW201637143A (zh) 中介層、半導體裝置及其等之製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2016213283A (ja) 製造方法、および貫通電極付配線基板
TWI528880B (zh) 在玻璃基板形成導電通孔的方法
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
JP6354130B2 (ja) 両面配線基板の製造方法、両面配線基板、半導体装置
JP4328195B2 (ja) 配線基板及びその製造方法並びに電気装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200526